JP6530835B2 - オン時間設定方法 - Google Patents
オン時間設定方法 Download PDFInfo
- Publication number
- JP6530835B2 JP6530835B2 JP2018079145A JP2018079145A JP6530835B2 JP 6530835 B2 JP6530835 B2 JP 6530835B2 JP 2018079145 A JP2018079145 A JP 2018079145A JP 2018079145 A JP2018079145 A JP 2018079145A JP 6530835 B2 JP6530835 B2 JP 6530835B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- current
- transistor
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 21
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000000630 rising effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 97
- 238000012986 modification Methods 0.000 description 23
- 230000004048 modification Effects 0.000 description 23
- 238000001514 detection method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 230000005669 field effect Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 11
- 230000007704 transition Effects 0.000 description 10
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000007562 laser obscuration time method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
図1は、スイッチング電源装置の全体構成を示すブロック図である。本構成例のスイッチング電源装置1は、非線形制御方式(ボトム検出オン時間固定方式)によって入力電圧Vinから出力電圧Voutを生成する降圧型DC/DCコンバータである。スイッチング電源装置1は、半導体装置10と、半導体装置10に外付けされた種々のディスクリート部品(Nチャネル型MOS[metal oxide semiconductor]電界効果トランジスタN1及びN2、コイルL1、コンデンサC1、並びに、抵抗R1及びR2)によって形成されるスイッチ出力段20と、を有する。
図2は、重負荷時(電流連続モード時)のスイッチング動作を示すタイミングチャートであり、上から順に、帰還電圧Vfb、セット信号S2、リセット信号S3、及び、出力信号S4が描写されている。
図3は、軽負荷時(電流不連続モード時)の逆流遮断動作を示すタイミングチャートであり、上から順に、ゲート信号G1及びG2、逆流検出信号S5、コイル電流IL、並びに、スイッチ電圧Vswが描写されている。
次に、図4及び図5を参照しながら、オン時間設定回路16の基本的な設計コンセプトについて説明する。
図8は、第2電圧生成部Yの第1変形例を示す回路図である。本変形例の第2電圧生成部Yは、先の基本構成(図6)をベースとしつつ、さらに、コンデンサY6及びY7と、Pチャネル型MOS電界効果トランジスタY8〜Y10と、Nチャネル型MOS電界効果トランジスタY11〜Y14と、インバータY15と、を含む。そこで、先の基本構成と同様の回路要素については、図6と同一の符号を付すことで重複した説明を割愛し、以下では、第1変形例の特徴部分について重点的な説明を行う。
図9は、第2電圧生成部Yの第2変形例を示す回路図である。本変形例の第2電圧生成部Yは、先の第1変形例(図8)をベースとしつつ、さらに、プルアップ部の追加要素として、抵抗Y18と、コンデンサY16及びY17と、Nチャネル型MOS電界効果トランジスタY19と、を含む。そこで、先の第1変形例と同様の回路要素については、図8と同一の符号を付すことで重複した説明を割愛し、以下では、第2変形例の特徴部分について重点的な説明を行う。
図11は、第2電圧生成部Yの第3変形例を示す回路図である。本変形例の第2電圧生成部Yは、先の第2変形例(図9)をベースとしつつ、さらに、コンデンサY20と、Pチャネル型MOS電界効果トランジスタY21と、Nチャネル型MOS電界効果トランジスタY22と、を含む。そこで、先の第2変形例と同様の回路要素については、図9と同一の符号を付すことで重複した説明を割愛し、以下では、第3変形例の特徴部分について重点的な説明を行う。
図13は、オン時間Tonと出力電流Ioutとの相関図である。出力電流Ioutが閾値電流Ithよりも小さい電流不連続モード(DCM[discontinuous current mode]と表記)では、出力電流Ioutが小さいほどオン時間Tonが短縮される。このようなオン時間変調動作により、出力リップルの増大を防ぐことができる。
図14は、負荷増減に伴う出力挙動の一変遷例を示すタイミングチャートであり、上から順に、リセット信号S3、出力電圧Vout、スイッチ電圧Vsw、第2電圧VY、ゲート信号G1、動作モード判別信号SKIP、及び出力電流Ioutが描写されている。
図15は、上記のスイッチング電源装置を搭載したテレビの一構成例を示すブロック図である。また、図16A〜図16Cは、それぞれ、上記のスイッチング電源装置を搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビAは、チューナ部A1と、デコーダ部A2と、表示部A3と、スピーカ部A4と、操作部A5と、インタフェイス部A6と、制御部A7と、電源部A8と、を有する。
なお、上記実施形態では、降圧型のスイッチング電源装置に本発明を適用した構成を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、例えば、スイッチング電源装置の出力段を昇圧型や昇降圧型、若しくは、反転型としても構わない。
10 半導体装置(電源制御IC)
11 リップルインジェクション回路
12 基準電圧生成回路
13 メインコンパレータ
14 ワンショットパルス生成回路
15 RSフリップフロップ
16 オン時間設定回路
17 ゲートドライバ回路
18 逆流検出回路
20 スイッチ出力段
N1 Nチャネル型MOS電界効果トランジスタ(出力トランジスタ)
N2 Nチャネル型MOS電界効果トランジスタ(同期整流トランジスタ)
L1 コイル
R1、R2 抵抗
C1 コンデンサ
T1〜T8 外部端子
X 第1電圧生成部
X1〜X5 抵抗
X6 コンデンサ
X7、X8 Pチャネル型MOS電界効果トランジスタ
X9〜X12 Nチャネル型MOS電界効果トランジスタ
X13 オペアンプ
X14 放電制御部
Y 第2電圧生成部
Y1〜Y3、Y18 抵抗
Y4〜Y7、Y16、Y17、Y20 コンデンサ
Y8〜Y10、Y21 Pチャネル型MOS電界効果トランジスタ
Y11〜Y14、Y19、Y22 Nチャネル型MOS電界効果トランジスタ
Y15 インバータ
Z コンパレータ
A テレビ
A0 アンテナ
A1 チューナ部
A2 デコーダ部
A3 表示部
A4 スピーカ部
A5 操作部
A6 インタフェイス部
A7 制御部
A8 電源部
Claims (5)
- 出力トランジスタと同期整流トランジスタをオン/オフさせてコイルを駆動することにより入力電圧から出力電圧を生成するオン時間固定方式のスイッチング電源装置におけるオン時間を設定する方法であって、
前記オン時間に亘って上昇するランプ波形の第1電圧と、電流不連続モードでは負荷が軽いほど引き下げられる第2電圧と、を比較して前記オン時間を終了させることにより、前記電流不連続モードでは前記負荷が軽いほど前記オン時間を短縮し、
前記出力トランジスタと前記同期整流トランジスタとの接続ノードに現れるスイッチ電圧またはその分圧電圧を積分して前記第2電圧を生成し、スイッチング停止時に前記スイッチ電圧の入力端から接地端に至る電流経路を遮断し、スイッチング再開時に前記出力電圧を容量分圧することにより前記第2電圧を所定の初期値まで瞬間的に引き上げることを特徴とするオン時間設定方法。 - 前記初期値は、前記負荷が軽いほど低くなることを特徴とする請求項1に記載のオン時間設定方法。
- 前記初期値は、前記電流不連続モードから電流連続モードに切り替わる直前の負荷領域において、前記スイッチ電圧またはその分圧電圧の積分値よりも高くなることを特徴とする請求項2に記載のオン時間設定方法。
- 前記電流不連続モードから電流連続モードに切り替わった時点で前記第2電圧を過渡的に引き下げることを特徴とする請求項1〜請求項3のいずれか一項に記載のオン時間設定方法。
- 出力トランジスタと同期整流トランジスタをオン/オフさせてコイルを駆動することにより入力電圧から出力電圧を生成するオン時間固定方式のスイッチング電源装置におけるオン時間を設定する方法であって、
前記オン時間に亘って上昇するランプ波形の第1電圧と、電流不連続モードでは負荷が軽いほど引き下げられる第2電圧と、を比較して前記オン時間を終了させることにより、前記電流不連続モードでは前記負荷が軽いほど前記オン時間を短縮し、
前記電流不連続モードから電流連続モードに切り替わった時点で前記第2電圧を過渡的に引き下げることを特徴とするオン時間設定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018079145A JP6530835B2 (ja) | 2018-04-17 | 2018-04-17 | オン時間設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018079145A JP6530835B2 (ja) | 2018-04-17 | 2018-04-17 | オン時間設定方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015080915A Division JP6328072B2 (ja) | 2015-04-10 | 2015-04-10 | オン時間設定回路、電源制御ic、スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018110530A JP2018110530A (ja) | 2018-07-12 |
JP6530835B2 true JP6530835B2 (ja) | 2019-06-12 |
Family
ID=62845245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018079145A Active JP6530835B2 (ja) | 2018-04-17 | 2018-04-17 | オン時間設定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6530835B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8476887B2 (en) * | 2004-12-03 | 2013-07-02 | Texas Instruments Incorporated | DC to DC converter with pseudo constant switching frequency |
JP2006288156A (ja) * | 2005-04-04 | 2006-10-19 | Matsushita Electric Ind Co Ltd | Dc−dcコンバータ |
JP6023468B2 (ja) * | 2012-05-23 | 2016-11-09 | ローム株式会社 | スイッチング電源装置 |
JP6046999B2 (ja) * | 2012-12-07 | 2016-12-21 | ローム株式会社 | スイッチング電源装置 |
JP2014138524A (ja) * | 2013-01-18 | 2014-07-28 | Rohm Co Ltd | スイッチング電源装置 |
JP2014147224A (ja) * | 2013-01-29 | 2014-08-14 | Denso Corp | スイッチングレギュレータ |
-
2018
- 2018-04-17 JP JP2018079145A patent/JP6530835B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018110530A (ja) | 2018-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6328072B2 (ja) | オン時間設定回路、電源制御ic、スイッチング電源装置 | |
JP7091431B2 (ja) | Dc/dcコンバータ、スイッチング電源装置 | |
US10498243B2 (en) | Comparator circuit, power supply control IC, and switching power supply device | |
US9223328B2 (en) | Switching regulator, control circuit and control method thereof, and electronic apparatus | |
US8842225B2 (en) | Switching power supply device | |
JP6023468B2 (ja) | スイッチング電源装置 | |
US7075275B2 (en) | DC-DC converter | |
US10205393B2 (en) | Comparator circuit, power supply control IC, and switching power supply device | |
JP2012090387A (ja) | Dc−dcコンバータ | |
JP2005184991A (ja) | スイッチング電源装置及びそれを用いた電子機器 | |
US9819895B2 (en) | Switching power supply device | |
JP6426444B2 (ja) | スイッチング電源装置 | |
JP2007089278A (ja) | Dc−dcコンバータ | |
JP2013243875A (ja) | スイッチング電源装置 | |
JP6029062B2 (ja) | スイッチング電源装置 | |
JP6046999B2 (ja) | スイッチング電源装置 | |
JP6530835B2 (ja) | オン時間設定方法 | |
JP6712867B2 (ja) | スイッチング電源装置 | |
JP2014138524A (ja) | スイッチング電源装置 | |
JP6500146B2 (ja) | 過電流保護回路 | |
JP6467539B2 (ja) | 比較回路、電源制御ic、スイッチング電源装置 | |
JP2011067025A (ja) | Dc−dcコンバータ | |
TWI384734B (zh) | 用於一直流轉換器之控制裝置及其相關直流轉換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6530835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |