JP6523374B2

JP6523374B2 - 半導体装置

Info

Publication number: JP6523374B2
Application number: JP2017114825A
Authority: JP
Inventors: 山崎　舜平; 舜平山崎; 大介松林
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-11-30
Filing date: 2017-06-12
Publication date: 2019-05-29
Anticipated expiration: 2032-11-30
Also published as: KR20130061088A; US20130134413A1; JP2017199920A; JP2013138198A; US9076871B2

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ（Ｔ
ＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のよう
な電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として広く利用さ
れている。

半導体特性を示す材料として、幾つかの金属酸化物が知られている。例えば、酸化タング
ステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金
属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１及
び特許文献２）。

また、特許文献３には、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛を半導体
として用いることが記載されている。

特開２００７−１２３８６１号公報特開２００７−９６０５５号公報米国特許第６７２７５２２号

本発明の一態様は、トランジスタ、ダイオード等の半導体用途に好適な材料を提供するこ
とを課題の一とする。具体的には酸素欠損の少ない酸化物半導体膜を形成する作製方法及
びその方法によって得られる材料を提供することを課題の一とする。

本明細書で開示する本発明の一態様は、ＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_ＹＯ_Ｚ（０＜Ｘ＜
１であり、０＜Ｙ＜１であり、Ｚ＞１）で示される酸化物材料であり、Ｍ１は１３族元素
でありＧａが好ましい。代表的にはＧａの含有量に対してＭ２の含有量を１原子％以上５
０原子％未満加えて、材料中に酸素欠損が形成されることを抑える。なお、Ｘは自然数と
は限らず、非自然数を含む。

具体的には、上記材料において、Ｍ１として３価のＧａを用いる場合、その一部を４価の
元素で置き換える。４価の元素は３価の元素よりも価数が一つ大きいので、置換すること
で酸素欠損が形成されることを抑える。その４価の元素、即ちＭ２としてはＴｉ、Ｚｒ、
Ｈｆ、Ｇｅ、Ｓｎなどが挙げられる。また、Ｍ２としてはＴｉ、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｎ
の中から選ばれる一つあるいは複数の４価の元素としてもよい。なお、上記酸化物材料は
、非単結晶である。

また、上記各酸化物材料において、構成元素（即ち、Ｉｎ、Ｍ１、Ｍ２、Ｚｎ）以外の重
金属不純物はほとんど含まれず、上記構成元素全体の酸化物中の総金属元素に対する純度
は３Ｎ、好ましくは４Ｎ以上である。

また、上記ＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_ＹＯ_Ｚ（０＜Ｘ＜１であり、０＜Ｙ＜１であり
、Ｚ＞１）で示される酸化物材料をトランジスタの半導体層として用いた半導体装置も本
発明の一つである。その構成は、ゲート電極層と、ゲート電極層と重なるゲート絶縁層と
、ゲート絶縁層を介してゲート電極層と重なる酸化物半導体層とを有し、酸化物半導体層
は、ＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_ＹＯ_Ｚ（０＜Ｘ＜１であり、０＜Ｙ＜１であり、Ｚ＞
１）で示される酸化物材料であり、Ｍ２の元素は、４族元素、または１４族元素であり、
Ｍ１の元素に対してＭ２を１原子％以上５０原子％未満含むことを特徴とする半導体装置
である。半導体層中に酸素欠損がほとんど存在しないトランジスタを実現できるため、ト
ランジスタの信頼性を向上させることができる。

本発明の一態様により、酸化物半導体材料における酸素欠損の発生を抑制することができ
る。また、上記酸化物半導体材料をトランジスタのチャネル形成領域として用いることに
より、トランジスタの信頼性を向上させることができる。

本発明の一態様を示す平面図及び断面図である。本発明の一態様を示す平面図及び断面図である。本発明の一態様を示す平面図及び断面図である。本発明の一態様を示す平面図及び断面図である。半導体装置の一形態を説明する平面図。半導体装置の一形態を説明する平面図及び断面図。半導体装置の一形態を示す断面図。半導体装置の一形態を示す回路図及び斜視図。半導体装置の一形態を示す断面図及び平面図。電子機器を示す図。電子機器および回路構成を示す図。原子配置の初期配置を示す図である。モデル１の原子配置の定常構造を示す図である。（Ａ）は、モデル１の初期配置、（Ｂ）は２５０ｆｓ後の原子配置、（Ｃ）は、５００ｆｓ後の原子配置、（Ｄ）は６８０ｆｓ後の原子配置、（Ｅ）は１０００ｆｓ後の原子配置を示す図である。モデル２の原子配置の定常構造を示す図である。本発明の一態様を示す平面図及び断面図である。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。

（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一態様を図１（Ａ）を用いて
説明する。

図１（Ａ）、及び図１（Ｂ）に半導体装置の一例として、トランジスタ４２０の平面図及
び断面図を示す。図１（Ａ）は、トランジスタ４２０の平面図であり、図１（Ｂ）は、図
１（Ａ）のＡ−Ｂにおける断面図である。なお、図１（Ａ）では、煩雑になることを避け
るため、トランジスタ４２０の構成要素の一部（例えば、絶縁層４０７）を省略して図示
している。

図１（Ａ）、及び図１（Ｂ）に示すトランジスタ４２０は、基板４００上に下地絶縁層４
３６と、下地絶縁層４３６上に酸化物半導体層４０３と、酸化物半導体層４０３上に設け
られたゲート絶縁層４０２と、ゲート絶縁層４０２を介して酸化物半導体層４０３上に設
けられたゲート電極層４０１と、ゲート電極層４０１上に設けられた絶縁層４０６、絶縁
層４０７と、ゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７の開口を介して、酸
化物半導体層４０３と電気的に接続するソース電極層４０５ａまたはドレイン電極層４０
５ｂと、を含んで構成される。

また、トランジスタ４２０において、酸化物半導体層４０３は、ゲート電極層４０１と重
畳するチャネル形成領域４０３ｃと、チャネル形成領域４０３ｃを挟んでチャネル形成領
域４０３ｃよりも抵抗が低く、ドーパントを含む低抵抗領域４０３ａ及び低抵抗領域４０
３ｂを含むのが好ましい。低抵抗領域４０３ａ及び低抵抗領域４０３ｂは、ゲート電極層
４０１を形成後に、該ゲート電極層４０１をマスクとして不純物元素を導入することによ
って、自己整合的に形成することができる。また、当該領域は、トランジスタ４２０のソ
ース領域またはドレイン領域として機能させることができる。低抵抗領域４０３ａ及び低
抵抗領域４０３ｂを設けることによって、当該一対の低抵抗領域の間に設けられたチャネ
ル形成領域４０３ｃに加わる電界を緩和させることができる。また、ソース電極層４０５
ａ及びドレイン電極層４０５ｂがそれぞれ低抵抗領域と接する構成とすることで、酸化物
半導体層４０３と、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、のコンタクト
抵抗を低減することができる。

酸化物半導体層４０３において、銅、アルミニウム、塩素などの不純物がほとんど含まれ
ない高純度化されたものであることが望ましい。トランジスタの製造工程において、これ
らの不純物が混入または酸化物半導体層表面に付着する恐れのない工程を適宜選択するこ
とが好ましく、酸化物半導体層表面に付着した場合には、シュウ酸や希フッ酸などに曝す
、またはプラズマ処理（Ｎ_２Ｏプラズマ処理など）を行うことにより、酸化物半導体層表
面の不純物を除去することが好ましい。具体的には、酸化物半導体層の銅濃度は１×１０
^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。
また、酸化物半導体層のアルミニウム濃度は１×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする
。また、酸化物半導体層の塩素濃度は２×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体層４０３は成膜直後において、化学量論的組成より酸素が多い過飽和
の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体層を成膜
する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素
雰囲気（酸素ガス１００％）で成膜を行うことが好ましい。成膜ガスの酸素の占める割合
が多い条件、特に酸素ガス１００％の雰囲気で成膜すると、例えば成膜温度を３００℃以
上としても、膜中からのＺｎの放出が抑えられる。

酸化物半導体層４０３は水素などの不純物が十分に除去されることにより、または、十分
な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものである
ことが望ましい。具体的には、酸化物半導体層４０３の水素濃度は５×１０^１９ａｔｏｍ
ｓ／ｃｍ^３以下、望ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より望ましくは５×
１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。なお、上述の酸化物半導体層中の水素濃度は、
二次イオン質量分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔ
ｒｏｍｅｔｒｙ）で測定されるものである。また、十分な酸素が供給されて酸素が過飽和
の状態とするため、酸化物半導体層を包みこむように過剰酸素を含む絶縁層（ＳｉＯｘな
ど）を接して設ける。

また、過剰酸素を含む絶縁層の水素濃度もトランジスタの特性に影響を与えるため重要で
ある。

以下に、トランジスタの特性に与える、過剰酸素を含む絶縁層中の水素濃度の影響につい
て説明する。

まずは、過剰酸素を含む絶縁層中に意図的に水素を添加し、その水素濃度をＳＩＭＳによ
り評価した。

以下に試料の作製方法を示す。

まず、ガラス基板を準備し、当該ガラス基板上に酸化シリコン膜をスパッタリング法にて
厚さ３００ｎｍ成膜した。

酸化シリコン膜は、石英ターゲットを用い、圧力を０．４Ｐａ、電力を１．５ｋＷ（１３
．５６ＭＨｚ）、成膜時の基板温度を１００℃として成膜した。

試料は４種類用意した。なお、各試料は、酸化シリコン膜の成膜に用いる成膜ガスである
酸素ガス（Ｏ_２）、重水素ガス（Ｄ_２）およびアルゴンガス（Ａｒ）の流量が異なる以外
は同様とした。

表１に、試料名と、酸化シリコン膜の成膜に用いた各成膜ガスの流量と、酸化シリコン膜
中の３０ｎｍの深さにおけるＤ（重水素原子）濃度およびＨ（水素）濃度を示す。なお、
各試料の成膜ガス中のＤ_２割合（Ｄ_２／（Ｏ_２＋Ａｒ＋Ｄ_２））は、試料１が０体積％、
試料２が０．００５体積％、試料３が０．５０体積％、試料４が２．５０体積％とした。

表１より、成膜ガス中のＤ_２割合が高いほど酸化シリコン膜中に含まれるＤ濃度が高いこ
とがわかった。

次に、表１で示した試料１乃至試料４を用いて、トランジスタを作製した。

図１６（Ａ）は評価に用いたトランジスタの上面図である。図１６（Ａ）に示す一点鎖線
Ａ−Ｂに対応する断面図を図１６（Ｂ）に示す。なお、簡単のため、図１６（Ａ）におい
ては、保護絶縁層２１１８、ゲート絶縁層２１１２、絶縁層２１０２などを省略して示す
。

図１６（Ｂ）に示すトランジスタは、基板２１００と、基板２１００上に設けられた過剰
酸素を含む絶縁層２１０２と、絶縁層２１０２上に設けられた酸化物半導体層２１０６と
、酸化物半導体層２１０６上に設けられた一対の電極２１１６と、酸化物半導体層２１０
６および一対の電極２１１６を覆って設けられたゲート絶縁層２１１２と、ゲート絶縁層
２１１２を介して酸化物半導体層２１０６と重畳して設けられたゲート電極２１０４と、
ゲート電極２１０４およびゲート絶縁層２１１２上に設けられた保護絶縁層２１１８と、
を有する。

ここで、絶縁層２１０２は、表１で示した試料１乃至試料４のいずれかを用いた。なお、
絶縁層２１０２の厚さは３００ｎｍとした。

そのほか、基板２１００はガラス、酸化物半導体層２１０６はＩＧＺＯ（Ｉｎ：Ｇａ：Ｚ
ｎ＝１：１：１［原子数比］ターゲットを用いて成膜したもの）を厚さ２０ｎｍ、一対の
電極２１１６はタングステンを厚さ１００ｎｍ、ゲート絶縁層２１１２は酸化窒化シリコ
ン膜を厚さ３０ｎｍ、ゲート電極２１０４は、ゲート絶縁層２１１２側から窒化タンタル
を厚さ１５ｎｍおよびタングステンを厚さ１３５ｎｍ、保護絶縁層２１１８は酸化窒化シ
リコンを厚さ３００ｎｍとした。

以上のような構造を有するトランジスタに対し、ＢＴストレス試験を行った。なお、測定
には、チャネル長（Ｌ）が１０μｍ、チャネル幅（Ｗ）が１０μｍ、ゲート電極２１０４
と一対の電極２１１６の重なり（Ｌｏｖ）がそれぞれ１μｍ（合計２μｍ）であるトラン
ジスタを用いた。実施したＢＴストレス試験の方法を以下に示す。

まず、基板温度２５℃において、トランジスタのドレイン電圧（Ｖｄ）を３Ｖとし、ゲー
ト電圧（Ｖｇ）を−６Ｖから６Ｖに掃引したときのドレイン電流（Ｉｄ）を評価した。こ
のときのトランジスタの特性を、ＢＴ試験前のトランジスタの特性と呼ぶ。

次に、Ｖｄを０．１Ｖとし、Ｖｇを−６Ｖとし、基板温度１５０℃にて１時間保持した。

次に、Ｖｄ、Ｖｇ、温度を加えることを止め、基板温度２５℃において、Ｖｄを３Ｖとし
、Ｖｇを−６Ｖから６Ｖに掃引したときのＩｄを評価した。このときのトランジスタの特
性を、ＢＴストレス試験後のトランジスタの特性と呼ぶ。

ＢＴストレス試験前およびＢＴストレス試験後における、しきい値電圧（Ｖｔｈ）および
電界効果移動度（μ_ＦＥ）を表２に示す。ただし、表２に示す試料名は、表１に示す試料
名と対応しており、絶縁層２１０２の成膜条件を示している。

表２より、試料４は、ＢＴストレス試験後にμ_ＦＥが大幅に低下していることがわかった
。

また、さらにＬが小さいトランジスタについて、トランジスタの特性を評価したところ、
試料４と同じ条件で作製した酸化シリコン膜を用いた試料は他の試料と比べ、Ｖｔｈのマ
イナス方向のばらつきが大きくなった。

以上に示すように、酸化シリコン膜が酸化物半導体層と接する構造のトランジスタにおい
て、酸化シリコン膜中のＤ濃度が７．２×１０^２０ａｔｏｍｓ／ｃｍ^３であるとき、トラ
ンジスタに特性異常が生じることがわかった。

このように、過剰酸素を含む絶縁層の水素濃度が、７．２×１０^２０ａｔｏｍｓ／ｃｍ^３
以上である場合には、トランジスタの特性のバラツキの増大、Ｌ長依存性の増大、さらに
ＢＴストレス試験において大きく劣化するため、過剰酸素を含む絶縁層の水素濃度は、７
．２×１０^２０ａｔｏｍｓ／ｃｍ^３未満とする。即ち、酸化物半導体層の水素濃度は５×
１０^１９ａｔｏｍｓ／ｃｍ^３以下、且つ、過剰酸素を含む絶縁層の水素濃度は、７．２×
１０^２０ａｔｏｍｓ／ｃｍ^３未満とすることが好ましい。

図１６に示す構造は、図１に示す構造と一部異なるが、酸化物半導体層を包むように絶縁
層を設ける点では構造は共通しており、例えば、下地絶縁層４３６またはゲート絶縁層４
０２を過剰酸素を含む絶縁層とし、その絶縁層に含まれる水素濃度を、７．２×１０^２０
ａｔｏｍｓ／ｃｍ^３未満とすることで良好な初期特性および高い信頼性が得られる。

さらに酸化物半導体層を包み、且つ、過剰酸素を含む絶縁層の外側に配置されるように、
酸化物半導体層の酸素の放出を抑えるブロッキング層（ＡｌＯｘなど）を設けると好まし
い。

過剰酸素を含む絶縁層またはブロッキング層で酸化物半導体層を包み込むことで、酸化物
半導体層において化学量論比組成とほぼ一致するような状態、または化学量論的組成より
酸素が多い過飽和の状態とすることができる。

本実施の形態では、酸化物半導体層４０３としてＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_ＹＯ_Ｚ（
０＜Ｘ＜１であり、０＜Ｙ＜１であり、Ｚ＞１）で示される材料を用いる。例えば、Ｍ１
をＧａとし、Ｍ２をＴｉとし、Ｉｎ：Ｇａ：Ｔｉ：Ｚｎ＝１：０．９５：０．０５：２の
ターゲットを用いて、スパッタリング法により、ＩｎＧａＴｉＺｎ酸化物膜を酸化物半導
体層４０３に用いる。

また、酸化物半導体層４０３の形成前に基板４００を加熱し、基板などに付着している水
分などの除去を行うことが好ましい。基板４００は、シリコンや炭化シリコンなどの単結
晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯ
Ｉ基板などを用いることができ、ガラス基板、セラミック基板、石英基板、サファイア基
板なども用いることができる。また、下地絶縁層４３６の形成後に表面に付着している水
分などの除去を行う加熱処理を行ってもよい。

加熱処理は、加熱されたガスなどの媒体からの熱伝導または熱輻射による加熱（ＲＴＡ（
ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）を用いてもよい。例えば、ＲＴＡとして、
ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ
ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）などを用いることができる。ＬＲＴＡは
、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークラン
プ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射
により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとし
ては、不活性ガスが用いられる。ＲＴＡによる短時間の熱処理では、基板の歪み点以上の
温度でも基板を歪ませないことができるため、効率よく脱水化または脱水素化処理できる
。

また、抵抗加熱方式を用いてもよく、例えば、基板温度を５００℃以上６５０℃以下とし
、処理時間を１分以上１０分以下とすればよい。加熱処理の温度は３００℃以上基板の歪
み点未満、好ましくは４００℃以上６５０℃以下とし、不活性雰囲気、減圧雰囲気または
乾燥空気雰囲気で行う。不活性雰囲気とは、不活性ガス（窒素、希ガス（ヘリウム、ネオ
ン、アルゴン、クリプトン、キセノン）など）を主成分とする雰囲気であって、水素が含
まれないことが好ましい。例えば、導入する不活性ガスの純度を、８Ｎ（９９．９９９９
９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。あるいは、不活
性雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが０．１ｐｐｍ未満であ
る雰囲気のことである。反応性ガスとは、半導体や金属などと反応するガスのことをいう
。減圧雰囲気とは、圧力が１０Ｐａ以下のことを指す。乾燥空気雰囲気は、露点−４０℃
以下、好ましくは露点−５０℃以下とすればよい。

酸化物半導体層４０３の形成前に脱水化または脱水素化処理した後は、下地絶縁層４３６
に酸素イオンを添加する。そして、酸化物半導体層４０３を形成した後、ゲート絶縁層４
０２を形成し、２回目の酸素イオンの添加をゲート絶縁層４０２に行う。その後に加熱を
行って過剰酸素を酸化物半導体層４０３に供給し、酸化物半導体層４０３中の酸素欠損を
補う。

また、本実施の形態において、酸化物半導体層４０３は、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓ
ＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ
）膜であるのが好ましい。

ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体層である。なお、当
該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、
透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏ
ｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界
は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリ
ーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動
の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または表面に
垂直な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列
を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に
配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていても
よい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含ま
れることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または表面に
垂直な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面
形状）によっては巨視的に互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方
向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面または表面に垂直な方向となる。結
晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことによ
り形成される。

ＣＡＡＣ−ＯＳ膜を酸化物半導体層４０３として用いたトランジスタは、可視光や紫外光
の照射によるトランジスタの電気特性の変動を低減することが可能である。よって。当該
トランジスタは信頼性が高い。

さらに、酸化物半導体層４０３としてＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_ＹＯ_Ｚ（０＜Ｘ＜１
であり、０＜Ｙ＜１であり、Ｚ＞１）で示される材料を用いることで酸化物半導体層４０
３中に酸素欠損が形成されることを抑えることができる。酸化物半導体層４０３中に酸素
欠損が形成されることを抑え、また、もし形成されてもその酸素欠損を過剰酸素によって
補うことでトランジスタの信頼性が向上する。

（実施の形態２）
本実施の形態では、実施の形態１とは異なる構造のトランジスタの例を図１（Ｃ）及び図
１（Ｄ）に示す。なお、実施の形態１と同一の箇所は同じ符号を用い、ここでは簡略化の
ため詳細な説明は省略することとする。

図１（Ｃ）は、トランジスタ４２１の平面図であり、図１（Ｄ）は、図１（Ｃ）のＣ−Ｄ
における断面図である。図１（Ｃ）に示すトランジスタ４２１は、基板４００上に下地絶
縁層４３６と、下地絶縁層４３６上に酸化物半導体層４０３と、酸化物半導体層４０３上
に設けられたゲート絶縁層４０２と、ゲート絶縁層４０２を介して酸化物半導体層４０３
上に設けられたゲート電極層４０１と、ゲート電極層４０１上に設けられた絶縁層４０６
、絶縁層４０７と、ゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７の開口を介し
て、酸化物半導体層４０３と電気的に接続するソース電極層４０５ａまたはドレイン電極
層４０５ｂと、ソース電極層４０５ａまたはドレイン電極層４０５ｂ上に接して設けられ
たソース配線層４６５ａまたはドレイン配線層４６５ｂと、を含んで構成される。

トランジスタ４２１において、ソース電極層４０５ａ及びドレイン電極層４０５ｂは、ゲ
ート絶縁層４０２、絶縁層４０６、及び絶縁層４０７に設けられた開口を埋め込むように
設けられており、酸化物半導体層４０３とそれぞれ接している。これらの電極層は、酸化
物半導体層４０３に達するゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７の開口
を埋め込むように絶縁層４０７上に導電膜を形成し、当該導電膜に研磨処理を行うことに
より、絶縁層４０７上（少なくともゲート電極層４０１と重畳する領域）に設けられた導
電膜を除去することで、導電膜が分断されて形成されたものである。

また、トランジスタ４２１において、チャネル長方向におけるソース電極層４０５ａとド
レイン電極層４０５ｂの間の幅は、チャネル長方向におけるソース配線層４６５ａとドレ
イン配線層４６５ｂの間の幅よりも小さい。また、トランジスタ４２１において、チャネ
ル長方向におけるソース電極層４０５ａとドレイン電極層４０５ｂの間の幅は、実施の形
態１に示したトランジスタ４２０のチャネル長方向におけるにおけるソース電極層４０５
ａとドレイン電極層４０５ｂの間の幅よりも小さく、微細なトランジスタを実現している
。

また、ゲート電極層４０１、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ソース配
線層４６５ａ、及びドレイン配線層４６５ｂは、モリブデン、チタン、タンタル、タング
ステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金
属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜
、窒化タングステン膜）等を用いることができる。

本実施の形態では、酸化物半導体層４０３としてＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_ＹＯ_Ｚ（
０＜Ｘ＜１であり、０＜Ｙ＜１であり、Ｚ＞１）で示される材料を用いる。例えば、Ｘ＝
０．０５としたＩｎ：Ｇａ：Ｇｅ：Ｚｎ＝１：０．９５：０．０５：２のターゲットを用
いて、スパッタリング法により、ＩｎＧａＧｅＺｎ酸化物膜を酸化物半導体層４０３に用
いる。

酸化物半導体層４０３としてＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_ＹＯ_Ｚ（０＜Ｘ＜１であり、
０＜Ｙ＜１であり、Ｚ＞１）で示される材料を用いることで酸化物半導体層４０３中に酸
素欠損が形成されることを抑えることができる。酸化物半導体層４０３中に酸素欠損が形
成されることを抑え、たとえ形成されても過剰酸素で補うことでトランジスタの信頼性が
向上する。

また、本実施の形態は実施の形態１と自由に組み合わせることができる。

（実施の形態３）
本実施の形態では、実施の形態１とは異なる構造のトランジスタの例を図２（Ａ）及び図
２（Ｂ）に示す。なお、実施の形態１と同一の箇所は同じ符号を用い、ここでは簡略化の
ため詳細な説明は省略することとする。

図２（Ａ）は、トランジスタ４２２の平面図であり、図２（Ｂ）は、図２（Ａ）のＥ−Ｆ
における断面図である。

チャネル長方向の断面図である図２（Ｂ）に示すように、トランジスタ４２２は、下地絶
縁層４３６が設けられた基板４００上に、チャネル形成領域４０３ｃ、低抵抗領域４０３
ａ、４０３ｂを含む酸化物半導体層４０３と、ソース電極層４０５ａと、ドレイン電極層
４０５ｂと、ゲート絶縁層４０２と、ゲート電極層４０１と、ゲート電極層４０１の側面
に設けられた側壁絶縁層４１２ａ、４１２ｂと、ゲート電極層４０１上に設けられた絶縁
層４１３と、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に設けられた絶縁層４
０６及び絶縁層４０７と、トランジスタ４２２を覆う絶縁層４１５を有する。ソース電極
層４０５ａまたはドレイン電極層４０５ｂに達する開口が絶縁層４０６、絶縁層４０７、
及び絶縁層４１５に形成され、絶縁層４１５上にソース配線層４６５ａまたはドレイン配
線層４６５ｂを設けている。

ソース電極層４０５ａ及びドレイン電極層４０５ｂは、側壁絶縁層４１２ａ、４１２ｂを
覆うように絶縁層４１３上に導電膜を形成し、当該導電膜に研磨処理を行うことにより、
絶縁層４１３上（少なくともゲート電極層４０１と重畳する領域）に設けられた導電膜を
除去することで、導電膜が分断されて形成されたものである。

また、ソース電極層４０５ａ、及びドレイン電極層４０５ｂは、酸化物半導体層４０３上
面、及び側壁絶縁層４１２ａ、又は側壁絶縁層４１２ｂと接して設けられている。よって
、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３とが接する
領域（コンタクト領域）と、ゲート電極層４０１との距離は、側壁絶縁層４１２ａ、４１
２ｂのチャネル長方向の幅となり、トランジスタの微細化が達成できる他、作製工程によ
るトランジスタの電気特性ばらつきを低減することができる。

このように、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３
とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離を短くすることがで
きるため、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３と
が接する領域（コンタクト領域）、及びゲート電極層４０１間の抵抗が減少し、トランジ
スタ４２２のオン特性を向上させることが可能となる。

ゲート絶縁層４０２の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、
窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用
いることができる。ゲート絶縁層４０２は、酸化物半導体層４０３と接する部分において
酸素を含むことが好ましい。特に、ゲート絶縁層４０２は、膜中（バルク中）に少なくと
も化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層４
０２として、酸化シリコン膜を用いる場合には、ＳｉＯ_２＋α（ただし、α＞０）とする
ことが好ましい。本実施の形態では、ゲート絶縁層４０２として、ＳｉＯ_２＋α（ただし
、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層４０２と
して用いることで、酸化物半導体層４０３に酸素を供給することができ、特性を良好にす
ることができる。さらに、ゲート絶縁層４０２は、作製するトランジスタのサイズやゲー
ト絶縁層４０２の段差被覆性を考慮して形成することが好ましい。

また、ゲート絶縁層４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート（ＨｆＳｉＯ_ｘＮ_ｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ
_ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリ
ーク電流を低減できる。さらに、ゲート絶縁層４０２は、単層構造としても良いし、積層
構造としても良い。

また、下地絶縁層４３６、絶縁層４１３、側壁絶縁層４１２ａ、４１２ｂ、絶縁層４０６
、４０７、４１５は、ゲート絶縁層に用いる上記材料の中から適宜選択して用いることが
できる。また、絶縁層４０７、４１５は、上記材料の他にポリイミド樹脂、アクリル樹脂
、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。

また、本実施の形態では、酸化物半導体層４０３としてＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_Ｙ
Ｏ_Ｚ（０＜Ｘ＜１であり、０＜Ｙ＜１であり、Ｚ＞１）で示される材料を用いる。例えば
、Ｘ＝０．０５としたＩｎ：Ｇａ：Ｚｒ：Ｚｎ＝１：０．９５：０．０５：２のターゲッ
トを用いて、スパッタリング法により、ＩｎＧａＺｒＺｎ酸化物膜を成膜したものを酸化
物半導体層４０３に用いる。

また、本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができ
る。

（実施の形態４）
本実施の形態では、実施の形態１とは異なる構造のトランジスタの例を図２（Ｃ）及び図
２（Ｄ）に示す。なお、実施の形態１と同一の箇所は同じ符号を用い、ここでは簡略化の
ため詳細な説明は省略することとする。

図２（Ｃ）は、トランジスタ４２３の平面図であり、図２（Ｄ）は、図２（Ｃ）のＧ−Ｈ
における断面図である。

図２（Ｃ）及び図２（Ｄ）に示すトランジスタ４２３は、基板４００上に下地絶縁層４３
６と、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、ソース電極層４０５ａ及び
ドレイン電極層４０５ｂに挟まれたチャネル形成領域４０３ｃ、及び低抵抗領域４０３ａ
、４０３ｂを含む酸化物半導体層４０３と、酸化物半導体層４０３、ソース電極層４０５
ａ及びドレイン電極層４０５ｂの上面と接するゲート絶縁層４０２と、ゲート絶縁層４０
２を介して酸化物半導体層４０３上に設けられたゲート電極層４０１と、ゲート電極層４
０１のチャネル長方向の側面の一方と接する側壁絶縁層４１２ａと、ゲート電極層４０１
のチャネル長方向の側面の他方と接する側壁絶縁層４１２ｂと、ゲート電極層４０１を覆
う絶縁層４０６、及び絶縁層４０７と、絶縁層４０７上にソース電極層４０５ａまたはド
レイン電極層４０５ｂと接して設けられたソース配線層４６５ａまたはドレイン配線層４
６５ｂと、を含んで構成される。

なお、酸化物半導体層４０３に低抵抗領域４０３ａ、４０３ｂを設けない構成とすること
もできる。その場合、チャネル形成領域４０３ｃはチャネル長方向の一方の側面において
ソース電極層４０５ａと接し、チャネル長方向の他方の側面においてドレイン電極層４０
５ｂと接する。

酸化物半導体層４０３と、ドレイン電極層４０５ｂと、ソース電極層４０５ａとの上面は
ほぼ一致しており、島状の酸化物半導体層上に、ソース電極層４０５ａ及びドレイン電極
層４０５ｂ（これと同じ層で形成される配線を含む）となる導電膜を成膜した後、研磨（
切削、研削）処理を行い、酸化物半導体層４０３の上面が露出するように導電膜の一部を
除去している。

また、本実施の形態では、酸化物半導体層４０３としてＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_Ｙ
Ｏ_Ｚ（０＜Ｘ＜１であり、０＜Ｙ＜１であり、Ｚ＞１）で示される材料を用いる。例えば
、Ｘ＝０．０５としたＩｎ：Ｇａ：Ｓｎ：Ｚｎ＝１：０．９５：０．０５：２のターゲッ
トを用いて、スパッタリング法により、ＩｎＧａＳｎＺｎ酸化物膜を成膜したものを酸化
物半導体層４０３に用いる。

また、本実施の形態は実施の形態１乃至３のいずれか一と自由に組み合わせることができ
る。

（実施の形態５）
実施の形態１乃至４は、トップゲート型構造の例を示したが、本実施の形態では、ボトム
ゲート型構造（チャネルストップ型とも呼ぶ）の例を示す。

図３（Ａ）は、トランジスタ４２４の平面図であり、図３（Ｂ）は、図３（Ａ）のＩ−Ｊ
における断面図である。

チャネル長方向の断面図である図３（Ｂ）に示すように、トランジスタ４２４は、下地絶
縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸
化物半導体層４０３、絶縁層４１４、ソース電極層４０５ａ、ドレイン電極層４０５ｂを
有する。

また、基板４００として、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アル
ミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板を用いることが出来る
。なお、基板としては、熱膨張係数が２５×１０^−７／℃以上５０×１０^−７／℃以下（
好ましくは、３０×１０^−７／℃以上４０×１０^−７／℃以下）であり、歪み点が６５０
℃以上７５０℃以下（好ましくは、７００℃以上７４０℃以下）である基板を用いること
が好ましい。

第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代
（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代
（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世
代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作
製工程における加熱処理などで生じる基板の縮みによって、微細な加工が困難になる場合
ある。そのため、前述したような大型ガラス基板を基板として用いる場合、縮みの少ない
ものを用いることが好ましい。例えば、基板として、４５０℃、好ましくは５００℃の温
度で１時間加熱処理を行った後の縮み量が２０ｐｐｍ以下、好ましくは１０ｐｐｍ以下、
さらに好ましくは５ｐｐｍ以下である大型ガラス基板を用いればよい。

酸化物半導体層４０３に接する絶縁層４１４は、ゲート電極層４０１と重畳する酸化物半
導体層４０３のチャネル形成領域上に設けられており、一部はチャネル保護膜として機能
する。さらに、絶縁層４１４は、酸化物半導体膜４０３に達し、かつソース電極層４０５
ａ又はドレイン電極層４０５ｂが内壁を覆うように設けられた開口４３５ａ、４３５ｂを
有している。従って、酸化物半導体層４０３の周縁部は、絶縁層４１４で覆われており、
層間絶縁膜としても機能している。ゲート配線とソース配線の交差部において、ゲート絶
縁層４０２だけでなく、絶縁層４１４も層間絶縁膜として配置することで寄生容量を低減
できる。

絶縁層４１４の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シ
リコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いるこ
とができる。

また、絶縁層４１４は、単層でも積層でもよい。また、積層とする場合、複数のエッチン
グ工程によってパターン形状をそれぞれ変え、下層の端部と上層の端部とが一致しない形
状、即ち、下層の端部が上層よりも突出した断面構造としてもよい。

また、本実施の形態では、酸化物半導体層４０３としてＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_Ｙ
Ｏ_Ｚ（０＜Ｘ＜１であり、０＜Ｙ＜１であり、Ｚ＞１）で示される材料を用いる。例えば
、Ｘ＝０．９５としたＩｎ：Ｇａ：Ｔｉ：Ｚｎ＝１：０．９５：０．０５：２のターゲッ
トを用いて、スパッタリング法により、ＩｎＧａＴｉＺｎ酸化物膜を成膜したものを酸化
物半導体層４０３に用いる。

酸化物半導体層４０３の形成前に脱水化または脱水素化処理した後は、ゲート絶縁層４０
２に酸素イオンを添加する。そして、ゲート絶縁層４０２上に酸化物半導体層４０３を形
成した後、絶縁層４１４を形成し、２回目の酸素イオンの添加を絶縁層４１４に行う。そ
の後に加熱を行って過剰酸素を酸化物半導体層４０３に供給し、酸化物半導体層４０３中
の酸素欠損を補う。

また、本実施の形態は実施の形態１乃至４のいずれか一と自由に組み合わせることができ
る。

（実施の形態６）
本実施の形態では、実施の形態５と一部異なる構造のトランジスタの例を図３（Ｃ）、及
び図３（Ｄ）に示す。

図３（Ｃ）は、トランジスタ４２５の平面図であり、図３（Ｄ）は、図３（Ｃ）のＫ−Ｌ
における断面図である。

チャネル長方向の断面図である図３（Ｄ）に示すように、トランジスタ４２５は、下地絶
縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸
化物半導体層４０３、絶縁層４１４、ソース電極層４０５ａ、ドレイン電極層４０５ｂを
有する。

酸化物半導体層４０３に接する絶縁層４１４は、ゲート電極層４０１と重畳する酸化物半
導体層４０３のチャネル形成領域上に設けられており、チャネル保護膜として機能する。

また、図３（Ｃ）では、酸化物半導体層４０３の周縁を覆うようにソース電極層４０５ａ
、またはドレイン電極層４０５ｂを設ける平面図を示したが、特に限定されず、例えば平
面図である図３（Ｅ）に示すように酸化物半導体層４０３の周縁部が露出するようにソー
ス電極層４０５ａ、またはドレイン電極層４０５ｂを設けてもよい。この場合には、ソー
ス電極層４０５ａ、またはドレイン電極層４０５ｂをエッチングで形成する際に、エッチ
ングガスなどで酸化物半導体層４０３の露出部が汚染されるおそれがある。酸化物半導体
層４０３の露出部が汚染されるおそれがある場合には、ソース電極層４０５ａ、及びドレ
イン電極層４０５ｂをエッチングで形成後に、酸化物半導体層４０３の露出部にプラズマ
処理（Ｎ_２ＯガスやＯ_２ガス）や、洗浄（水またはシュウ酸または希フッ酸（１００倍希
釈））を行うことが好ましい。なお、図３（Ｅ）は、図３（Ｃ）と酸化物半導体層４０３
のパターン形状が異なるだけで他の構成は同一である。

本実施の形態では、酸化物半導体層４０３としてＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_ＹＯ_Ｚ（
０＜Ｘ＜１であり、０＜Ｙ＜１であり、Ｚ＞１）で示される材料を用いる。例えば、Ｘ＝
０．９５としたＩｎ：Ｇａ：Ｇｅ：Ｚｎ＝１：０．９５：０．０５：２のターゲットを用
いて、スパッタリング法により、ＩｎＧａＧｅＺｎ酸化物膜を成膜したものを酸化物半導
体層４０３に用いる。

また、本実施の形態は実施の形態１乃至５のいずれか一と自由に組み合わせることができ
る。

（実施の形態７）
本実施の形態では、実施の形態５と一部異なる構造のトランジスタの例を図４（Ａ）、及
び図４（Ｂ）に示す。

本実施の形態では、ボトムゲート型構造（チャネルエッチ型とも呼ぶ）の例を示す。

図４（Ｂ）は、トランジスタ４２６の平面図であり、図４（Ａ）は、図４（Ｂ）のＭ−Ｎ
における断面図である。

チャネル長方向の断面図である図４（Ａ）に示すように、トランジスタ４２６は、下地絶
縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸
化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。

また、図４（Ｂ）では、酸化物半導体層４０３の周縁を覆うようにソース電極層４０５ａ
、またはドレイン電極層４０５ｂを設ける平面図を示したが、特に限定されず、例えば平
面図である図４（Ｃ）に示すように酸化物半導体層４０３の周縁部が露出するようにソー
ス電極層４０５ａ、またはドレイン電極層４０５ｂを設けてもよい。この場合には、ソー
ス電極層４０５ａ、及びドレイン電極層４０５ｂをエッチングで形成する際に、エッチン
グガスなどで酸化物半導体層４０３の露出部が汚染されるおそれがある。酸化物半導体層
４０３の露出部が汚染されるおそれがある場合には、ソース電極層４０５ａ、及びドレイ
ン電極層４０５ｂをエッチングで形成後に、酸化物半導体層４０３の露出部にプラズマ処
理（Ｎ_２ＯガスやＯ_２ガス）や、洗浄（水またはシュウ酸または希フッ酸（１００倍希釈
））を行うことが好ましい。なお、図４（Ｃ）は、図４（Ｂ）と酸化物半導体層４０３の
パターン形状が異なるだけで他の構成は同一である。

また、本実施の形態では、酸化物半導体層４０３としてＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_Ｙ
Ｏ_Ｚ（０＜Ｘ＜１であり、０＜Ｙ＜１であり、Ｚ＞１）で示される材料を用いる。例えば
、Ｘ＝０．９５としたＩｎ：Ｇａ：Ｚｒ：Ｚｎ＝１：０．９５：０．０５：２のターゲッ
トを用いて、スパッタリング法により、ＩｎＧａＺｒＺｎ酸化物膜を成膜したものを酸化
物半導体層４０３に用いる。

また、本実施の形態は実施の形態１乃至６のいずれか一と自由に組み合わせることができ
る。

（実施の形態８）
実施の形態１から７に示したトランジスタを用いて表示機能を有する半導体装置（表示装
置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全
体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

図５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図５（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられ
る各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）
４０１８ａ、４０１８ｂから供給されている。

図５（Ｂ）、及び図５（Ｃ）において、第１の基板４００１上に設けられた画素部４００
２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている
。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられ
ている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１と
シール材４００５と第２の基板４００６とによって封止されている。図５（Ｂ）、及び（
Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た信号線駆動回路４００３が実装されている。図５（Ｂ）、及び図５（Ｃ）においては、
別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２
に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。

また図５（Ｂ）、及び図５（Ｃ）においては、信号線駆動回路４００３を別途形成し、第
１の基板４００１上あるいはＦＰＣ４０１８上に実装している例を示しているが、この構
成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の
一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐＯｎＧｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（ＴａｐｅＡ
ｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）方法などを用いることができる。図５（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付け
られたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子
にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含む
ものとする。

また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１から７に示したトランジスタを適用することができる。

表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝
度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（ＥｌｅｃｔｒｏＬ
ｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用
によりコントラストが変化する表示媒体も適用することができる。

また、半導体装置の一形態について、図５乃至図７を用いて説明する。図７は、図５（Ｂ
）のＭ−Ｎにおける断面図に相当する。

図５及び図７で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８、４０１８ａ
、４０１８ｂが有する端子と異方性導電膜４０１９を介して、電気的に接続されている。

接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のゲート電極層と同じ導電膜で形成されてい
る。

また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図５及び図７では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。図７（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けら
れ、図７（Ｂ）では、さらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３
は下地膜として機能する絶縁膜である。

トランジスタ４０１０、４０１１としては、実施の形態１から７で示したトランジスタを
適用することができる。本実施の形態では、実施の形態６で示したトランジスタ４２５と
同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０１０、４０１１
は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲー
ト構造のトランジスタである。

実施の形態６で示したトランジスタ４２５と同様な構造を有するトランジスタ４０１０、
４０１１は、酸化物半導体層として、ＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_ＹＯ_Ｚ（０＜Ｘ＜１
であり、０＜Ｙ＜１であり、Ｚ＞１）で示される材料を用いることで酸化物半導体層中に
酸素欠損が形成されることを抑えることができる。酸化物半導体層中に酸素欠損が形成さ
れることを抑え、その酸素欠損を過剰酸素で補うことでトランジスタの信頼性が向上する
。

また、トランジスタ４０１０、４０１１に実施の形態５に示すトランジスタ４２４と同様
な構造を適用してもよい。

また、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる
位置にさらに導電層を設けてもよい。導電層を酸化物半導体膜のチャネル形成領域と重な
る位置に設けることによって、トランジスタ４０１１のしきい値電圧の経時変化量をさら
に低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層
と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもで
きる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。

また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含
む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。
導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な
特性が変動することを防止することができる。

画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。

図７（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７（Ａ）にお
いて、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３
１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機
能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板
４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００
８を介して積層する構成となっている。

またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお
球状のスペーサを用いていてもよい。

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、高分子分散型液晶、強
誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶は低分子材料でも高
分子材料でも良い。これらの液晶材料（液晶組成物）は、条件により、コレステリック相
、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、液晶層４００８に、ブルー相を発現する液晶組成物を用いてもよい。この場合、液
晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは接する構造となる
。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリッ
ク相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を
混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度
範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤な
どを添加し、重合性モノマーを重合させて高分子安定化処理を行い液晶層を形成すること
もできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため
配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビ
ング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止するこ
とができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶
表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタ
は、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱す
る恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブル
ー相を発現する液晶組成物を用いることはより効果的である。

また、液晶材料の固有抵抗は、１×１０^９Ω・ｃｍ以上であり、好ましくは１×１０^１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０^１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。

液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、任意の期間の間電荷を保持できるように設定される。

液晶表示装置には、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌＣｏｍｐｅｎｓａｔｅｄＢ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉ
ｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑ
ｕｉｄＣｒｙｓｔａｌ）モードなどを用いることができる。

また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−ＤｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（ＡｄｖａｎｃｅｄＳｕｐｅｒＶｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡモードとは、液晶分子の
配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないと
きにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）を
いくつかの領域（サブピクセル）に分け、それぞれ別の方向に液晶分子を倒すよう工夫さ
れているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることがで
きる。

また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。

また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
異なる色の画素ごとに表示領域の大きさが異なっていてもよい。ただし、開示する発明は
カラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用するこ
ともできる。

また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有
機ＥＬ素子を用いる例を示す。

発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。

図６（Ａ）、図６（Ｂ）、及び図７（Ｂ）に表示素子として発光素子を用いた発光装置の
例を示す。

図６（Ａ）は発光装置の平面図であり、図６（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２−Ｗ２
、及びＶ３−Ｗ３で切断した断面が図６（Ｂ）に相当する。なお、図６（Ａ）の平面図に
おいては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。

図６に示す発光装置は、下地膜として機能する絶縁膜５０１が設けられた基板５００上に
、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジス
タ５１０は発光素子５４０と電気的に接続している。なお、図６は基板５００を通過して
発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。

トランジスタ５１０としては、実施の形態１から７で示したトランジスタを適用すること
ができる。本実施の形態では、実施の形態５で示したトランジスタ４２４と同様な構造を
有するトランジスタを適用する例を示す。トランジスタ５１０は、酸化物半導体膜上にチ
ャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタガ型トラン
ジスタである。

トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁膜５０２、酸化物半
導体膜５１２、絶縁層５０３、ソース電極層又はドレイン電極層として機能する導電層５
１３ａ、５１３ｂを含む。

実施の形態５で示したトランジスタ４２４と同様な構造を有するトランジスタ５１０は、
チャネル保護膜として機能する絶縁層５０３が、少なくともゲート電極層５１１ａ、５１
１ｂと重畳する酸化物半導体膜５１２のチャネル形成領域上を含めた酸化物半導体膜５１
２上に設けられており、さらに酸化物半導体膜５１２に達し、かつソース電極層又はドレ
イン電極層として機能する導電層５１３ａ、５１３ｂが内壁を覆うように設けられた開口
を有している。

また、トランジスタ５１０に実施の形態６に示すトランジスタ４２５と同様な構造を適用
してもよい。

従って、安定した電気特性を有するトランジスタ５１０を含み、かつ信頼性の高い半導体
装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく
作製し、高生産化を達成することができる。

容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５
２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁
膜５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する。

配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部で
あり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁膜５０２
、及び絶縁層５０３を介して交差する。本実施の形態で示す構造であると、配線層交差部
５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間にゲート絶縁膜５０
２だけでなく、絶縁層５０３も配置できるため、ゲート電極層５１１ａ、５１１ｂと、導
電層５３３との間に生じる寄生容量を低減することができる。

本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍ
のチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅
薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。

酸化物半導体膜５１２、５２２としては、Ｉｎ：Ｇａ：Ｔｉ：Ｚｎ＝１：０．９５：０．
０５：１のターゲットを用いて、スパッタリング法により、膜厚２５ｎｍのＩｎＧａＴｉ
ＺｎＯ膜を用いる。

トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０４
が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィル
タ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平坦
化絶縁膜として機能する絶縁膜５０６が設けられている。

絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積
層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ
５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された開
口において、第１の電極層５４１及び導電層５１３ａとは接することによって電気的に接
続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設
けられている。

層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸
化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感
光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いるこ
とができる。

カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有
彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光
性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化
し好ましい。

有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有
彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用
いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色
された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色
の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料
の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラ
ーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。

図７（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４０
０２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３
の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構
造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに
合わせて、発光素子４５１３の構成は適宜変えることができる。

隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光
性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の
側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるよ
うに構成されていてもどちらでもよい。

発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２
の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護
膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる
。

また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように
、発光素子４５１３を覆う有機化合物を含む層を蒸着法により形成してもよい。

また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止さ
れた空間には充填材４５１４が設けられ密封されている。このように外気に曝されないよ
うに気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂
フィルム等）やカバー材でパッケージング（封入）することが好ましい。

充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリ
イミド樹脂、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラール）又はＥＶ
Ａ（エチレンビニルアセテート）樹脂を用いることができる。例えば充填材として窒素を
用いればよい。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

なお、図５乃至図７において、第１の基板４００１、５００、第２の基板４００６として
は、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプ
ラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒ
ｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオ
ライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができ
る。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フ
ィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。

本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０
はスパッタリング法やプラズマＣＶＤ法によって形成することができる。

酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。

従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。

また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル樹脂、ポリイミ
ド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有す
る有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ
材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を
用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、
絶縁膜を形成してもよい。

絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリン
グ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット
法）、スクリーン印刷、オフセット印刷等を用いることができる。

表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光に対して透光性とする。

表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。

第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを
含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含
むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下
、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物
、グラフェンなどの透光性を有する導電性材料を用いることができる。

また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（
Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（
Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケ
ル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（
Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて
形成することができる。

本実施の形態においては、図６に示す発光装置は下面射出型なので、第１の電極層５４１
は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜
を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導
電膜を用いる場合は、反射性を有する導電膜を積層するとよい。

また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３の一部として、導
電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができ
る。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。
例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又
はその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合
体若しくはその誘導体などがあげられる。

また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。

以上のように実施の形態１から７で示したトランジスタを適用することで、様々な機能を
有する半導体装置を提供することができる。

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。

（実施の形態９）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも
記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面
を用いて説明する。

図８（Ａ）は、半導体装置の回路構成の一例を示し、図８（Ｂ）は半導体装置の一例を示
す概念図である。まず、図８（Ａ）に示す半導体装置について説明を行い、続けて図８（
Ｂ）に示す半導体装置について、以下説明を行う。

図８（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極
又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電
極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極と容量素子
２５４の第１の端子とは電気的に接続されている。

次に、図８（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持
を行う場合について説明する。

まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トラン
ジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の
第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１
６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容
量素子２５４の第１の端子の電位が保持される（保持）。

酸化物半導体を用いたトランジスタ１６２は、用いる材料にもよるが、オフ電流が極めて
小さいという特徴を有している。このため、オフ電流が極めて小さくなる酸化物半導体材
料を用いた場合、トランジスタ１６２をオフ状態にした後でも、容量素子２５４の第１の
端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保
持することが可能である。本明細書で開示する酸化物半導体は、トランジスタに用いると
、該トランジスタのオフ電流が極めて小さくなる酸化物半導体材の一例である。

次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊
状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の
間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電
位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積され
た電荷）によって、異なる値をとる。

例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線
ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前の
ビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、
（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態とし
て、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとす
ると、電位Ｖ１を保持している場合のビット線ＢＬの電位（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／
（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（ＣＢ×ＶＢ０＋
Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができ
る。

このように、図８（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小
さくなる酸化物半導体材料をトランジスタ１６２のチャネル形成領域に用いた場合、容量
素子２５４に蓄積された電荷を長時間にわたって保持することができる。つまり、リフレ
ッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可
能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合で
あっても、長期にわたって記憶内容を保持することが可能である。

次に、図８（Ｂ）に示す半導体装置について、説明を行う。

図８（Ｂ）に示す半導体装置は、上部に記憶回路として図８（Ａ）に示したメモリセル２
５０を複数有するメモリセルアレイ２５１ａ及び２５１ｂを有し、下部に、メモリセルア
レイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を動作させる周辺回路２５３を有
する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。

図８（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（
メモリセルアレイ２５１ａ及び２５１ｂ）の直下に設けることができるため半導体装置の
小型化を図ることができる。

周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料
を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、
炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが
好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたト
ランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速
動作が要求される各種回路（論理回路、駆動回路など）を実現することが可能である。

なお、図８（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセル
アレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層す
るメモリセルの数はこれに限定されない。３つ以上のメモリセルを積層する構成としても
良い。

次に、図８（Ａ）に示したメモリセル２５０の具体的な構成について図９を用いて説明を
行う。

図９は、メモリセル２５０の構成の一例である。図９（Ａ）に、メモリセル２５０の断面
図を、図９（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図９（Ａ）は、
図９（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。

図９（Ａ）及び図９（Ｂ）に示すトランジスタ１６２は、実施の形態１で示したトランジ
スタ４２０と同一の構成とすることができる。

トランジスタ１６２は基板１３０上に形成され、酸化物半導体層１４４、ゲート絶縁層１
４６、ゲート電極層１４８を有している。トランジスタ１６２上には、絶縁膜２５６が単
層または積層で設けられている。また、絶縁膜２５６を介して、トランジスタ１６２の電
極層１４２ａと重畳する領域には、導電層２６２が設けられており、電極層１４２ａと、
絶縁膜２５６と、導電層２６２とによって、容量素子２５４が構成される。すなわち、ト
ランジスタ１６２の電極層１４２ａは、容量素子２５４の一方の電極として機能し、導電
層２６２は、容量素子２５４の他方の電極として機能する。

トランジスタ１６２および容量素子２５４の上には絶縁膜２５８が設けられている。そし
て、絶縁膜２５８上には、メモリセル２５０と隣接するメモリセル２５０を接続するため
の配線２６０が設けられている。図示しないが、配線２６０は、絶縁膜２５６及び絶縁膜
２５８などに形成された開口を介してトランジスタ１６２の電極層１４２ａと電気的に接
続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０と電
極層１４２ａとを電気的に接続してもよい。なお、配線２６０は、図８（Ａ）の回路図に
おけるビット線ＢＬに相当する。

図９（Ａ）及び図９（Ｂ）において、トランジスタ１６２の電極層１４２ｂは、隣接する
メモリセルに含まれるトランジスタのソース電極としても機能することができる。

図９（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を
図ることができるため、高集積化を図ることができる。

以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトラ
ンジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さ
いため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つ
まり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分
に低減することができる。

このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動
作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（よ
り広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備える
ことで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回
路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。

以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装
置、及び該半導体装置の作製方法を提供することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

（実施の形態１０）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機
（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体
例を図１０に示す。

図１０（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、
筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示す
ることが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示
している。また、電力供給のための電源コード９００５を筐体９００１に有している。

実施の形態１乃至８のいずれかに示す半導体装置は、表示部９００３に用いることが可能
であり、電子機器に高い信頼性を付与することができる。

表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面
操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセ
ンサ機能を半導体装置に付与すれば、表示部９００３にタッチ入力機能を持たせることが
できる。

また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。

図１０（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は
、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示
することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した
構成を示している。

テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモ
コン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー
９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示され
る映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機
９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。

図１０（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テ
レビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さ
らにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向
（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情
報通信を行うことも可能である。

実施の形態１乃至８のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いる
ことが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与すること
ができる。

図１０（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キ
ーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む
。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３
に用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼
性の高いコンピュータとすることが可能となる。

図１１（Ａ）及び図１１（Ｂ）は２つ折り可能なタブレット型端末である。図１１（Ａ）
は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部
９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モー
ド切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。

図１１（Ａ）及び図１１（Ｂ）に示すような携帯機器においては、画像データの一時記憶
などにメモリとしてＳＲＡＭまたはＤＲＡＭが使用されている。例えば、実施の形態９に
説明した半導体装置をメモリとして使用することができる。先の実施の形態で説明した半
導体装置をメモリに採用することによって、情報の書き込みおよび読み出しが高速で、長
期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

実施の形態１乃至８のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１
ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。

また、表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表
示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部
９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分
の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部
９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示
部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂ
を表示画面として用いることができる。

また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部
をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード
表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで
表示部９６３１ｂにキーボードボタン表示することができる。

また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタ
ッチ入力することもできる。

また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切
り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイ
ッチ９０３６は、タブレット型端末に内蔵している光センサで見積もられる使用時の外光
の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光セン
サだけでなく、ジャイロスコープ、加速度センサ等の傾きを検出するセンサなどの他の検
出装置を内蔵させてもよい。

また、図１１（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示し
ているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示
の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネル
としてもよい。

図１１（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６
３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有
する。なお、図１１（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５
、ＤＣＤＣコンバータ９６３６を有する構成について示している。

なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態に
することができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐
久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。

また、この他にも図１１（Ａ）及び図１１（Ｂ）に示したタブレット型端末は、様々な情
報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻など
を表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入
力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有するこ
とができる。

タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、
表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐
体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行
う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用
いると、小型化を図れる等の利点がある。

また、図１１（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１１（Ｃ
）にブロック図を示し説明する。図１１（Ｃ）には、太陽電池９６３３、バッテリー９６
３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、
表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６
、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１１（Ｂ）に示す充放電制御回
路９６３４に対応する箇所となる。

まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤ
Ｃコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽
電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６
３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６
３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６
３５の充電を行う構成とすればよい。

なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧
電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッ
テリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受
信して充電する無接点電力電送モジュールや、また他の充電手段を組み合わせて行う構成
としてもよい。

本実施例では、図１２（Ａ）及び図１２（Ｂ）に示した酸化物半導体の各原子の初期配置
を元に計算を行い、ＩＧＺＯの結晶中にＴｉ原子および酸素欠損が存在する状況で過剰酸
素を挿入した場合における過剰酸素の挙動を第一原理分子動力学シミュレーションにより
検討した。

２５２原子の単斜晶ＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）のうち、２箇所のＧａ原
子をＴｉ原子に置換し、隣接して配置する。また、Ｉｎ面から１つ酸素原子を取り除いて
酸素欠損を作る。さらに、この状況に過剰酸素を挿入して計算を開始することにより、酸
素原子がＴｉ原子にトラップされるのか、あるいは酸素欠損を埋めるのか調べる。過剰酸
素の初期配置として次の二つの場合について、計算を行う。

まず、一つ目の場合は、図１２（Ａ）及び図１２（Ｂ）に示すように、過剰酸素をＴｉ元
素の位置と酸素欠損の位置からほぼ等距離に配置するモデル（モデル１）とする。また、
図１２（Ａ）及び図１２（Ｂ）に示すように、二つめの場合は、過剰酸素を酸素欠損より
もＴｉ元素の近くに配置するモデル（モデル２）とする。

第一原理計算ソフト「ＯｐｅｎＭＸ」を用い、計算条件は、原子数を２５２原子、基底関
数を原子軌道、汎関数をＧＧＡ／ＰＢＥとし、カットオフエネルギーを２００Ｒｙｄ、
サンプリングｋ点を１×１×１、ＭＤアンサンブルをＮＶＴ（Ｔ＝４５０℃）とした。

図１３（Ａ）及び図１３（Ｂ）に温度４５０℃一定で１０００ｆｓ後に計算で得られたモ
デル１の定常構造を示す。図１２（Ａ）にあった酸素欠損の位置、即ち図１３（Ａ）中の
矢印で示した箇所に酸素原子が配置され、図１３（Ａ）では、酸素欠損が消失している。

どのようにして酸素欠損が消失したかの様子を見るために、計算時間の異なる原子配置を
図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）、図１４（Ｄ）、及び図１４（Ｅ）にそれぞ
れ示す。なお、図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）、図１４（Ｄ）、及び図１４
（Ｅ）は、図１２（Ａ）の一部、即ち図１３（Ａ）に示した破線内に着目したモデルであ
る。また、図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）、図１４（Ｄ）、及び図１４（Ｅ
）には、顕著に移動する酸素原子３つに指標１、２、３をつけて明示する。なお、図１２
（Ａ）に示した過剰酸素は、図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）、図１４（Ｄ）
、及び図１４（Ｅ）に示す指標１の酸素原子に相当する。

図１４（Ａ）は計算初期の原子配置を示し、図１４（Ｂ）は２５０ｆｓ後の原子配置を示
している。２５０ｆｓ後では、指標１の酸素原子がＧａＺｎ面の指標２の酸素原子に近づ
き、それに押し出されて指標２の酸素原子が移動する。図１４（Ｃ）は、５００ｆｓ後の
原子配置を示しており、指標１の酸素原子が指標２の酸素原子の初期配置に移動し終わる
。続いて、押し出された指標２の酸素原子は、Ｉｎ面の指標３の酸素原子に近づき、指標
３の酸素原子を押し出す。その結果、６８０ｆｓ後の原子配置を示す図１４（Ｄ）に示し
たように指標２の酸素原子が指標３の酸素原子の初期位置に移動し、指標３の酸素原子が
酸素欠損の位置に移動し、その後は、この原子配置で安定する。なお、図１４（Ｅ）は、
１０００ｆｓ後の原子配置を示し、図１３（Ａ）の一部に相当する。

これらの計算結果から、ＩＧＺＯの結晶中における過剰酸素の挙動は、ある過剰酸素その
ものが結晶内を拡散するのではなく、過剰酸素に隣接する酸素原子を押しだし、玉突きの
ように押しだしながら巨視的に移動することが確認できる。また、酸素欠損に酸素原子が
移動すると、その構造で安定することも確認できる。

また、比較のため、２箇所のＧａ原子をＴｉ原子に置換しなかった原子配置、即ちＴｉ原
子を含まないＩＧＺＯ結晶の場合で同様の計算を行ったところ、酸素欠損に過剰酸素が移
動し、酸素欠損が消失するまでに約１０００ｆｓ間かかり、安定するまでに時間が長くな
った。

これらの結果から、Ｇａ原子の一部をＴｉ原子と置換することで結晶全体が歪み、酸素原
子をトラップしていたポテンシャルが緩和されて、酸素原子の移動が速くなったと言える
。

また、図１５（Ａ）及び図１５（Ｂ）に温度４５０℃一定で１０００ｆｓ後に計算で得ら
れたモデル２の定常構造を示す。モデル１の場合と異なり、酸素欠損はそのまま存在し、
過剰酸素は、隣接するＴｉ原子と結合して、Ｉｎ面とＧａＺｎ面の間に捕らえられている
。この結果、Ｔｉ原子には酸素原子が５配位することになり、Ｔｉ原子の近くには酸素原
子が配置されることが示されている。

従って、Ｔｉ原子からある程度離れた位置にある過剰酸素は、Ｔｉ原子に引きつけられな
いが、極めて近い位置であれば、Ｔｉ原子に酸素原子が捕らえられる。Ｔｉ原子を含むＩ
ＧＺＯ、即ち、ＩｎＭ１_ｘＭ２_{（１−ｘ）}Ｚｎ_ＹＯ_Ｚ（０＜Ｘ＜１であり、０＜Ｙ＜１で
あり、Ｚ＞１）で示される酸化物材料を用いる場合、十分多くの過剰酸素を供給し、かつ
十分熱拡散させ、全てのＴｉ原子の結合サイトを飽和させることが好ましい。

４００：基板
４０２：ゲート絶縁層
４０３：酸化物半導体層
４０３ａ：低抵抗領域
４０３ｂ：低抵抗領域
４０３ｃ：チャネル形成領域
４０５ａソース電極層
４０５ｂドレイン電極層
４０６：絶縁層
４０７：絶縁層
４１２ａ：側壁絶縁層
４１２ｂ：側壁絶縁層
４１３：絶縁層
４１４：絶縁層
４１５：絶縁層
４２０：トランジスタ
４２１：トランジスタ
４２２：トランジスタ
４２３：トランジスタ
４２４：トランジスタ
４２５：トランジスタ
４２６：トランジスタ
４３５ａ、４３５ｂ：開口
４３６：下地絶縁層
４６５ａ：ソース配線層
４６５ｂ：ドレイン配線層

Claims

絶縁表面上の酸化物半導体層と、
前記酸化物半導体層上の第１の絶縁層と、一対の電極層と、
前記第１の絶縁層上のゲート電極層と、第２の絶縁層と、
前記ゲート電極層上の第３の絶縁層と、を有し、
前記第２の絶縁層は、前記ゲート電極層の側面と接し、
前記一対の電極層は、前記第２の絶縁層の側面及び前記酸化物半導体層の上面と接する領域を有し、
前記酸化物半導体層は、第１の領域と、第２の領域を有し、
前記ゲート電極層は前記第１の領域において前記酸化物半導体層と重畳し、
前記第２の領域は、前記酸化物半導体層と前記一対の電極とが接する領域より内側に延伸し、
前記第２の領域の抵抗値は、前記第１の領域の抵抗値より低く、
前記酸化物半導体層は、ＩｎＭ１_ＸＭ２_{（１−Ｘ）}Ｚｎ_ＹＯ_Ｚ（０＜Ｘ＜１であり、０＜Ｙ＜１であり、Ｚ＞１）で示される酸化物材料であり、Ｍ１の元素は、Ｇａであり、Ｍ２の元素は、Ｚｒ、ＧｅまたはＳｎであり、Ｍ１の元素に対してＭ２を１原子％以上５０原子％未満含むことを特徴とする、半導体装置。