JP6513165B2

JP6513165B2 - Method of manufacturing group III nitride semiconductor single crystal

Info

Publication number: JP6513165B2
Application number: JP2017215775A
Authority: JP
Inventors: 柴田　真佐知; 真佐知柴田; 丈洋吉田; 北村　寿朗; 寿朗北村; 由起雄阿部
Original assignee: Sumitomo Chemical Co Ltd
Current assignee: Sumitomo Chemical Co Ltd
Priority date: 2017-11-08
Filing date: 2017-11-08
Publication date: 2019-05-15
Anticipated expiration: 2034-01-28
Also published as: JP2018027893A

Description

本発明は、III族窒化物半導体単結晶の製造方法に関する。 The present invention relates to a method for producing a group III nitride semiconductor single crystal.

従来のＧａＮ基板に代表されるIII族窒化物半導体単結晶基板の製造方法の１つとして、ＨＶＰＥ（Hydride Vapor Phase Epitaxy）法等により種結晶基板上に厚くエピタキシャル成長した半導体結晶から半導体基板を切り出す方法が知られており、一部実用化が始まっている。 A method of cutting a semiconductor substrate out of a semiconductor crystal epitaxially grown thick on a seed crystal substrate by HVPE (Hydride Vapor Phase Epitaxy) or the like as one of the manufacturing methods of a group III nitride semiconductor single crystal substrate represented by the conventional GaN substrate. Is known, and some commercialization has begun.

しかし、この方法によれば、種結晶基板上に成長した結晶をスライスするために切り始めると、結晶内部にクラックが発生し、結晶が割れてしまうという問題が頻発する。このようなクラックの発生は、結晶中の転位や極性反転領域等の欠陥の密度が低く、結晶特性が均一であるほど起こりやすく、更に、結晶の直径が大きいほど起こりやすいため、良質な大型（例えば、直径５０ｍｍ以上）の結晶を無傷でスライスすることが困難である。 However, according to this method, when the crystal grown on the seed crystal substrate starts to be sliced in order to slice it, a crack is generated inside the crystal and the problem that the crystal is broken often occurs. The occurrence of such a crack is more likely to occur as the density of dislocations in the crystal and defects such as polarity inversion regions is lower and the crystal characteristics are more uniform, and more easily as the diameter of the crystal is larger. For example, it is difficult to intactly slice crystals having a diameter of 50 mm or more.

このような問題を解決するための技術として、スライスする前の結晶に研削砥石を用いた円筒研削を施す技術が知られている（例えば、特許文献１参照）。特許文献１によれば、結晶の歪みを含んだ外周部を除去した後で、結晶をスライスすることにより、スライス時の結晶の割れを防止することができるとされている。 As a technique for solving such a problem, a technique of performing cylindrical grinding using a grinding wheel on a crystal before slicing is known (see, for example, Patent Document 1). According to Patent Document 1, it is said that by slicing the crystal after removing the outer peripheral portion including the strain of the crystal, it is possible to prevent the cracking of the crystal at the time of slicing.

特開２０１３−６０３４９号公報JP, 2013-60349, A

しかし、特許文献１に開示された技術を用いても、外周部を除去するための円筒研削を開始するとすぐに、研削に起因して結晶にクラックが発生するという問題が往々にして生じる。 However, even when the technique disclosed in Patent Document 1 is used, as soon as cylindrical grinding for removing the outer peripheral portion is started, a problem that cracks occur in the crystal due to grinding often occurs.

本発明の目的の１つは、クラックの発生を抑えつつスライスし、半導体基板を得ることのできるIII族窒化物半導体単結晶の製造方法を提供することにある。 One of the objects of the present invention is to provide a method for producing a group III nitride semiconductor single crystal capable of obtaining a semiconductor substrate by slicing while suppressing the occurrence of cracks.

本発明の一態様は、上記目的を達成するために、［１］〜［１８］のIII族窒化物半導体単結晶の製造方法を提供する。 One aspect of this invention provides the manufacturing method of the group III nitride semiconductor single crystal of [1]-[18], in order to achieve the said objective.

［１］円形の基板の主面上に、III族窒化物半導体単結晶をエピタキシャル成長させる工程と、前記III族窒化物半導体単結晶の外周縁側の第１の領域を除去し、前記III族窒化物半導体単結晶の前記第１の領域の内側の第２の領域を残す工程と、を含み、前記第１の領域の除去は、前記III族窒化物半導体単結晶中の歪みのバランスが崩れないように、前記III族窒化物半導体単結晶の形状が常に前記III族窒化物半導体単結晶の中心軸を対称軸とする軸対称性を保つように実施され、前記第１の領域は、前記第２の領域と不純物の濃度が異なるファセット成長により形成された領域を含む、III族窒化物半導体単結晶の製造方法。 [1] A step of epitaxially growing a group III nitride semiconductor single crystal on the main surface of a circular substrate, removing the first region on the outer peripheral side of the group III nitride semiconductor single crystal, and removing the group III nitride Leaving a second region inside the first region of the semiconductor single crystal, wherein the removal of the first region does not disturb the balance of distortion in the group III nitride semiconductor single crystal. And the first region is formed such that the shape of the group III nitride semiconductor single crystal always maintains axial symmetry with the central axis of the group III nitride semiconductor single crystal as the axis of symmetry; A method for producing a group III nitride semiconductor single crystal, comprising a region of and a region formed by facet growth with different concentrations of impurities.

［２］前記第１の領域は、前記III族窒化物半導体単結晶の前記エピタキシャル成長の間に、前記第２の領域の上面と異なる面方位を有する面を成長界面とする結晶成長により形成された領域を含む、前記［１］に記載のIII族窒化物半導体単結晶の製造方法。 [2] The first region is formed by crystal growth having a plane having a plane orientation different from the upper surface of the second region as a growth interface during the epitaxial growth of the group III nitride semiconductor single crystal The manufacturing method of the group III nitride semiconductor single crystal as described in said [1] which contains an area | region.

［３］前記第１の領域は、前記第２の領域の上面と異なる面方位のファセット面を上面に含む、前記［１］に記載のIII族窒化物半導体単結晶の製造方法。 [3] The method for producing a group III nitride semiconductor single crystal according to the above [1], wherein the first region includes, on an upper surface, a facet having a plane orientation different from that of the upper surface of the second region.

［４］前記第１の領域の除去は、除去された領域の形状が常に高さの均一な円筒形を保つように実施される、前記［１］に記載のIII族窒化物半導体単結晶の製造方法。 [4] The removal of the first region is performed such that the shape of the removed region always maintains a uniform cylindrical shape in height, in the group III nitride semiconductor single crystal according to the above [1] Production method.

［５］前記第１の領域の除去は、砥石を用いる研削、超音波加工、放電加工、エッチング、又はレーザー加工により実施される、前記［１］に記載のIII族窒化物半導体単結晶の製造方法。 [5] The production of the group III nitride semiconductor single crystal according to the above [1], wherein the removal of the first region is carried out by grinding using a grindstone, ultrasonic machining, electrical discharge machining, etching, or laser machining Method.

［６］前記III族窒化物半導体単結晶は、窒化ガリウム結晶である、前記［１］に記載のIII族窒化物半導体単結晶の製造方法。 [6] The method for producing a group III nitride semiconductor single crystal according to the above [1], wherein the group III nitride semiconductor single crystal is a gallium nitride crystal.

［７］前記第２の領域の上面は、III族窒化物半導体単結晶のｃ面である、前記［１］に記載のIII族窒化物半導体単結晶の製造方法。 [7] The method for producing a group III nitride semiconductor single crystal according to the above [1], wherein the upper surface of the second region is the c-plane of the group III nitride semiconductor single crystal.

［８］前記III族窒化物半導体単結晶は、ＨＶＰＥ法によりエピタキシャル成長した窒化ガリウム結晶であり、前記不純物は、酸素である、前記［１］に記載のIII族窒化物半導体単結晶の製造方法。 [8] The method for producing a group III nitride semiconductor single crystal according to the above [1], wherein the group III nitride semiconductor single crystal is a gallium nitride crystal epitaxially grown by an HVPE method, and the impurity is oxygen.

［９］前記第１の領域の除去は、前記第１の領域の直下の前記基板の領域を除去しないように実施される、前記［１］に記載のIII族窒化物半導体単結晶の製造方法。 [9] The method for producing a group III nitride semiconductor single crystal according to the above [1], wherein the removal of the first region is performed not to remove the region of the substrate immediately below the first region. .

［１０］円形の基板の主面上に、III族窒化物半導体単結晶をエピタキシャル成長させる工程と、円筒状の空隙を前記III族窒化物半導体単結晶に形成し、前記III族窒化物半導体単結晶の外周縁側の第１の領域と、前記III族窒化物半導体単結晶の前記第１の領域の内側の第２の領域とに前記III族窒化物半導体単結晶を分離する工程と、を含み、前記空隙の形成は、前記III族窒化物半導体単結晶中の歪みのバランスが崩れないように、前記III族窒化物半導体単結晶の形状が常に前記III族窒化物半導体単結晶の中心軸を対称軸とする軸対称性を保つように実施され、前記第１の領域は、前記第２の領域と不純物の濃度が異なるファセット成長により形成された領域を含む、III族窒化物半導体単結晶の製造方法。 [10] A step of epitaxially growing a group III nitride semiconductor single crystal on a main surface of a circular substrate, and forming a cylindrical void in the group III nitride semiconductor single crystal, the group III nitride semiconductor single crystal Separating the group III nitride semiconductor single crystal into a first region on the outer peripheral side of the second group and a second region inside the first region of the group III nitride semiconductor single crystal, The shape of the group III nitride semiconductor single crystal is always symmetrical about the central axis of the group III nitride semiconductor single crystal so that the balance of distortion in the group III nitride semiconductor single crystal is not broken in the formation of the void. A method of manufacturing a group III nitride semiconductor single crystal, implemented so as to maintain axial axial symmetry, wherein the first region includes a region formed by facet growth different in impurity concentration from the second region. Method.

［１１］前記第１の領域は、前記III族窒化物半導体単結晶の前記エピタキシャル成長の間に、前記第２の領域の上面と異なる面方位を有するファセット面を成長界面とするファセット成長により形成された領域を含む、前記［１０］に記載のIII族窒化物半導体単結晶の製造方法。 [11] The first region is formed during facet growth of the group III nitride semiconductor single crystal by facet growth using as a growth interface a facet having a plane orientation different from the top surface of the second region. The method for producing a group III nitride semiconductor single crystal according to the above [10], which includes a roughened region.

［１２］前記第１の領域は、前記第２の領域の上面と異なる面方位のファセット面を上面に含む、前記［１０］に記載のIII族窒化物半導体単結晶の製造方法。 [12] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the first region includes, on an upper surface, a facet having a plane orientation different from that of the upper surface of the second region.

［１３］前記空隙の形成は、前記空隙の形状が常に高さの均一な円筒形を保つように実施される、前記［１０］に記載のIII族窒化物半導体単結晶の製造方法。 [13] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the formation of the voids is performed such that the shape of the voids always maintains a uniform cylindrical shape of height.

［１４］前記空隙の形成は、ホールソーによる掘削、砥石を用いる研削、超音波加工、放電加工、又はレーザー加工により実施される、前記［１０］に記載のIII族窒化物半導体単結晶の製造方法。 [14] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the formation of the void is carried out by drilling with a hole saw, grinding using a grindstone, ultrasonic machining, electric discharge machining, or laser machining .

［１５］前記III族窒化物半導体単結晶は、窒化ガリウム結晶である、前記［１０］に記載のIII族窒化物半導体単結晶の製造方法。
[15] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the group III nitride semiconductor single crystal is a gallium nitride crystal.

［１６］前記第２の領域の上面は、III族窒化物半導体単結晶のｃ面である、前記［１０］に記載のIII族窒化物半導体単結晶の製造方法。 [16] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the upper surface of the second region is the c-plane of the group III nitride semiconductor single crystal.

［１７］前記III族窒化物半導体単結晶は、ＨＶＰＥ法によりエピタキシャル成長した窒化ガリウム結晶であり、前記不純物は、酸素である、前記［１０］に記載のIII族窒化物半導体単結晶の製造方法。 [17] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the group III nitride semiconductor single crystal is a gallium nitride crystal epitaxially grown by an HVPE method, and the impurity is oxygen.

［１８］前記空隙の形成は、前記空隙の直下の前記基板の領域を除去しないように実施される、前記［１０］に記載のIII族窒化物半導体単結晶の製造方法。 [18] The method for producing a group III nitride semiconductor single crystal according to [10], wherein the formation of the void is performed so as not to remove the region of the substrate immediately below the void.

本発明によれば、クラックの発生を抑えつつスライスし、半導体基板を得ることのできるIII族窒化物半導体単結晶の製造方法を提供することができる。 According to the present invention, it is possible to provide a method for producing a group III nitride semiconductor single crystal capable of obtaining a semiconductor substrate by slicing while suppressing the occurrence of cracks.

図１Ａは、円柱状のIII族窒化物半導体単結晶を基板上にエピタキシャル成長させる過程を模式的に表す垂直断面図である。FIG. 1A is a vertical cross-sectional view schematically showing a process of epitaxially growing a cylindrical group III nitride semiconductor single crystal on a substrate. 図１Ｂは、円柱状のIII族窒化物半導体単結晶を基板上にエピタキシャル成長させる過程を模式的に表す垂直断面図である。FIG. 1B is a vertical cross-sectional view schematically showing a process of epitaxially growing a cylindrical group III nitride semiconductor single crystal on a substrate. 図１Ｃは、円柱状のIII族窒化物半導体単結晶を基板上にエピタキシャル成長させる過程を模式的に表す垂直断面図である。FIG. 1C is a vertical cross-sectional view schematically showing a process of epitaxially growing a cylindrical group III nitride semiconductor single crystal on a substrate. 図２は、ｃ面基板上にエピタキシャル成長したIII族窒化物半導体単結晶の上面図である。FIG. 2 is a top view of a group III nitride semiconductor single crystal epitaxially grown on a c-plane substrate. 図３Ａは、円筒状の砥石を用いる研削により円筒状領域を除去する過程を模式的に表す垂直断面図である。FIG. 3A is a vertical sectional view schematically showing a process of removing a cylindrical region by grinding using a cylindrical grindstone. 図３Ｂは、円筒状の砥石を用いる研削により円筒状領域を除去する過程を模式的に表す垂直断面図である。FIG. 3B is a vertical cross-sectional view schematically showing a process of removing a cylindrical region by grinding using a cylindrical grindstone. 図４Ａは、円筒状の型彫り放電電極を用いる放電加工により円筒状領域を除去する過程を模式的に表す垂直断面図である。FIG. 4A is a vertical sectional view schematically showing a process of removing a cylindrical region by electric discharge machining using a cylindrical die-sinking discharge electrode. 図４Ｂは、円筒状の型彫り放電電極を用いる放電加工により円筒状領域を除去する過程を模式的に表す垂直断面図である。FIG. 4B is a vertical cross-sectional view schematically showing a process of removing a cylindrical region by electric discharge machining using a cylindrical die-cutting discharge electrode. 図５は、成長したIII族窒化物半導体単結晶側から円筒状領域を除去し、円筒状領域の直下の基板の領域を残した状態を表す垂直断面図である。FIG. 5 is a vertical cross-sectional view showing a state in which the cylindrical region is removed from the side of the grown group III nitride semiconductor single crystal and the region of the substrate immediately below the cylindrical region is left. 図６は、エッチングにより円筒状領域を選択的に除去するための保護膜が形成された基板及びIII族窒化物半導体単結晶を表す垂直断面図である。FIG. 6 is a vertical sectional view showing a substrate on which a protective film for selectively removing a cylindrical region is formed by etching and a Group III nitride semiconductor single crystal. 図７Ａは、円柱状領域にスライス加工を施す過程を模式的に表す垂直断面図である。FIG. 7A is a vertical cross-sectional view schematically showing a process of slicing a cylindrical region. 図７Ｂは、円柱状領域にスライス加工を施す過程を模式的に表す垂直断面図である。FIG. 7B is a vertical sectional view schematically showing a process of slicing a cylindrical region. 図８Ａは、ホールソーを用いて空隙を形成し、円筒状領域を円柱状領域から分離する過程を模式的に表す垂直断面図である。FIG. 8A is a vertical cross-sectional view schematically showing a process of forming a void using a hole saw and separating a cylindrical region from a cylindrical region. 図８Ｂは、ホールソーを用いて空隙を形成し、円筒状領域を円柱状領域から分離する過程を模式的に表す垂直断面図である。FIG. 8B is a vertical cross-sectional view schematically showing a process of forming a void using a hole saw and separating a cylindrical region from a cylindrical region. 図９は、円筒状領域を基板上に残したまま円柱状領域から分離した後のIII族窒化物半導体単結晶の状態を表す垂直断面図である。FIG. 9 is a vertical sectional view showing the state of a group III nitride semiconductor single crystal after separation from a cylindrical region while leaving the cylindrical region on the substrate. 図１０は、ＧａＮ結晶の結晶成長に用いたＨＶＰＥ成長装置の構成を模式的に示す垂直断面図である。FIG. 10 is a vertical sectional view schematically showing the configuration of an HVPE growth apparatus used for crystal growth of a GaN crystal.

〔第１の実施の形態〕
従来、エピタキシャル成長させた円柱状の結晶の外周縁側の円筒状領域に歪みが生じており、スライス加工の際に、その歪みに起因して、クラックが生じることが知られている。そして、この歪みは、エピタキシャル成長時に結晶に取り込まれる不純物の濃度が上記の円筒状領域とその内側の領域とで異なることに起因して生じる。 First Embodiment
Conventionally, it is known that distortion occurs in a cylindrical region on the outer peripheral side of an epitaxially grown cylindrical crystal, and a crack is generated due to the distortion at the time of slicing. And this distortion arises because the density | concentration of the impurity taken in by the crystal at the time of epitaxial growth differs in said cylindrical area | region and the area | region inside it.

本発明者らは、このクラックが発生するメカニズムを鋭意調査研究した結果、スライス加工の際に、軸対称に分布した円筒状領域の歪みが局所的に解放されることにより、結晶中の歪み分布のバランスが崩れることが、クラックの発生の直接の原因であり、歪み分布の対称性を崩さないように加工を行えば、クラックの発生を抑制できることを突き止めた。 The inventors of the present invention conducted intensive investigations into the mechanism of the occurrence of the cracks, and as a result, strain distribution in the crystal is achieved by locally releasing strain in the cylindrical region distributed axisymmetrically during slicing. It has been found that the collapse of the balance is a direct cause of the occurrence of the crack, and if the processing is performed so as not to break the symmetry of the strain distribution, the occurrence of the crack can be suppressed.

本実施の形態は、上記の発見に基づき、スライス加工を施す前に結晶中の歪みを除去することを目的とし、歪み分布のバランスを保ったまま結晶から上記の円筒状領域を除去し、その後にスライス加工を施すものである。以下、その詳細について説明する。 Based on the above findings, this embodiment aims to remove distortion in the crystal before slicing and removes the above cylindrical region from the crystal while maintaining the balance of distortion distribution, and then Slice processing. The details will be described below.

（III族窒化物半導体単結晶の成長）
図１Ａ、１Ｂ、１Ｃは、円柱状のIII族窒化物半導体単結晶２を基板１上にエピタキシャル成長させる過程を模式的に表す垂直断面図である。図２は、成長したIII族窒化物半導体単結晶２の上面図である。図１Ａ、１Ｂ、１Ｃ、及び図２に示されるIII族窒化物半導体単結晶２は、III族窒化物半導体単結晶２の一例としてのｃ面（Ｇａ面）成長したＧａＮ結晶である。 (Growth of group III nitride semiconductor single crystal)
FIGS. 1A, 1 B, and 1 C are vertical sectional views schematically showing the process of epitaxially growing a cylindrical group III nitride semiconductor single crystal 2 on a substrate 1. FIG. 2 is a top view of the grown III-nitride semiconductor single crystal 2. The group III nitride semiconductor single crystal 2 shown in FIGS. 1A, 1 B, 1 C and FIG. 2 is a c-plane (Ga plane) grown GaN crystal as an example of the group III nitride semiconductor single crystal 2.

まず、図１Ａに示されるように、種結晶となる円形の基板１を用意する。基板１は、例えば、ｃ面を主面１ｐとするＧａＮ（窒化ガリウム）基板である。ＧａＮ基板は、ＧａＮ結晶をエピタキシャル成長させるための種結晶に適している。 First, as shown in FIG. 1A, a circular substrate 1 to be a seed crystal is prepared. The substrate 1 is, for example, a GaN (gallium nitride) substrate having a c-plane as the main surface 1p. The GaN substrate is suitable as a seed crystal for epitaxial growth of a GaN crystal.

そして、図１Ｂ、１Ｃに示されるように、III族窒化物半導体単結晶２を基板１の主面１ｐ上にエピタキシャル成長させる。III族窒化物半導体単結晶２は、基板１の主面１ｐに垂直な方向に、円柱を形成するように成長する。このエピタキシャル成長において、III族窒化物半導体単結晶２の外周縁側の成長界面は、ファセット面４ｐを含む。なお、成長界面が特定の結晶面となっている結晶成長をファセット成長といい、その特定の結晶面をファセット面という。 Then, as shown in FIGS. 1B and 1C, the group III nitride semiconductor single crystal 2 is epitaxially grown on the major surface 1 p of the substrate 1. The group III nitride semiconductor single crystal 2 is grown in a direction perpendicular to the major surface 1 p of the substrate 1 so as to form a cylinder. In this epitaxial growth, the growth interface on the outer peripheral side of group III nitride semiconductor single crystal 2 includes facet 4p. Crystal growth in which the growth interface is a specific crystal plane is referred to as facet growth, and the specific crystal plane is referred to as a facet plane.

ここで、III族窒化物半導体単結晶２の外周縁側の、後の工程において、III族窒化物半導体単結晶２から除去される円筒状の領域を円筒状領域４とする。円筒状領域４の中心軸は、III族窒化物半導体単結晶２の中心軸と等しく、円筒状領域４の内径は均一である。そして、円筒状領域４の内側の円柱状の領域を円柱状領域３とする。円筒状領域４は、ファセット面４ｐを上面に含む円筒状の領域として設定することができる。 Here, a cylindrical region to be removed from the group III nitride semiconductor single crystal 2 in a later step on the outer peripheral edge side of the group III nitride semiconductor single crystal 2 is referred to as a cylindrical region 4. The central axis of the cylindrical region 4 is equal to the central axis of the group III nitride semiconductor single crystal 2, and the inner diameter of the cylindrical region 4 is uniform. Then, a cylindrical region inside the cylindrical region 4 is referred to as a cylindrical region 3. The cylindrical region 4 can be set as a cylindrical region including the facet 4 p on the top surface.

円柱状領域３の上面である面３ｐとファセット面４ｐの面方位は異なる。例えば、基板１が主面１ｐをｃ面とするＧａＮ基板であり、III族窒化物半導体単結晶２がＧａＮ結晶である場合は、円柱状領域３の面３ｐはｃ面となる。また、円筒状領域４の上面のファセット面４ｐ以外の面４ｎも、円柱状領域３の面３ｐと異なる面方位を有する面で構成される。 The plane orientations of the surface 3 p which is the upper surface of the cylindrical region 3 and the facet 4 p are different. For example, when the substrate 1 is a GaN substrate having the major surface 1p as a c-plane and the group III nitride semiconductor single crystal 2 is a GaN crystal, the surface 3p of the cylindrical region 3 is a c-plane. Further, the surface 4 n other than the facet 4 p of the upper surface of the cylindrical region 4 is also formed of a surface having a plane orientation different from the surface 3 p of the cylindrical region 3.

III族窒化物半導体単結晶２の成長は、ファセット面４ｐ及び面４ｎの形状及び大きさをほとんど保持したまま進行する。 The growth of the group III nitride semiconductor single crystal 2 proceeds while almost retaining the shapes and sizes of the facets 4p and 4n.

前述のように、エピタキシャル成長時に結晶の所定の領域に取り込まれる不純物の濃度は、その領域のエピタキシャル成長時の成長界面の面方位に依存する。このため、ファセット面４ｐ及び面４ｎを成長界面とする結晶成長により形成された領域は、面３ｐを成長界面とする結晶成長により形成された領域と、III族窒化物半導体単結晶２のエピタキシャル成長の間に取り込む不純物の濃度が異なる。 As described above, the concentration of the impurity taken into a predetermined region of the crystal during epitaxial growth depends on the plane orientation of the growth interface during epitaxial growth of that region. Therefore, the region formed by crystal growth with facet face 4p and face 4n as the growth interface is a region formed by crystal growth with face 3p as the growth interface and epitaxial growth of group III nitride semiconductor single crystal 2 The concentration of impurities introduced between them is different.

円筒状領域４は、ファセット面４ｐ及び面４ｎを成長界面とする結晶成長により形成された領域の全て又はほとんど全てを含み、円柱状領域３は、面３ｐを成長界面とする結晶成長により形成された領域と一致又はほぼ一致する。このため、円筒状領域４と円柱状領域３の不純物濃度は異なる。 Cylindrical region 4 includes all or almost all of the region formed by crystal growth with facet 4p and surface 4n as the growth interface, and cylindrical region 3 is formed by crystal growth with surface 3p as the growth interface Match or nearly match the Therefore, the impurity concentrations of the cylindrical region 4 and the cylindrical region 3 are different.

III族窒化物半導体単結晶２を成長する方法として、成長速度を大きくすることのできるＨＶＰＥ（Hydride Vapor Phase Epitaxy）法を用いることが好ましい。ＨＶＰＥ法を用いる場合、エピタキシャル成長中にIII族窒化物半導体単結晶２に取り込まれ、歪みの原因となる不純物は、炉体に使われている石英部材に起因して発生する酸素であることが多い。 As a method of growing the group III nitride semiconductor single crystal 2, it is preferable to use the HVPE (Hydride Vapor Phase Epitaxy) method capable of increasing the growth rate. When using the HVPE method, the impurity that is taken into the group III nitride semiconductor single crystal 2 during epitaxial growth and causes distortion is often oxygen generated due to the quartz member used in the furnace body. .

また、基板１とIII族窒化物半導体単結晶２は同種の結晶からなるものであってもよく（例えば、ＧａＮ基板とＧａＮ結晶である場合）、異種の結晶からなるものであってもよい（例えば、サファイア基板とＧａＮ結晶である場合）。III族窒化物半導体単結晶２を同種の結晶からなる基板１上にホモエピタキシャル成長させる場合には、例えば、特許第３６３１７２４号公報に開示されているＶＡＳ（Void-Assisted Separation）法等で作製した高均一な低転位密度基板を基板１として用いるとよい。III族窒化物半導体単結晶２を異種の結晶からなる基板１上にヘテロエピタキシャル成長させる場合は、III族窒化物半導体単結晶２の厚さが増すと割れが生じやすいが、ヘテロ界面に何らかの歪緩和層を介在させて成長させることで、割れを抑制することができる。例えば、特許第３８８６３４１号公報に開示されている技術を適用すれば、転位密度の低減と同時に厚膜成長に起因する割れを防止することが可能である。 The substrate 1 and the group III nitride semiconductor single crystal 2 may be made of the same type of crystal (for example, in the case of a GaN substrate and a GaN crystal), or may be made of different types of crystal (for example, For example, in the case of sapphire substrate and GaN crystal). In the case of homoepitaxial growth of group III nitride semiconductor single crystal 2 on substrate 1 made of the same type of crystal, for example, it is possible to use a high VAS (Void-Assisted Separation) method disclosed in Japanese Patent No. 3631724 or the like. A uniform low dislocation density substrate may be used as the substrate 1. In the case of heteroepitaxial growth of a group III nitride semiconductor single crystal 2 on a substrate 1 composed of different crystals, cracking easily occurs when the thickness of the group III nitride semiconductor single crystal 2 increases, but some strain relaxation is caused at the hetero interface. Cracks can be suppressed by interposing and growing layers. For example, if the technique disclosed in Japanese Patent No. 3886341 is applied, it is possible to reduce the dislocation density and at the same time to prevent the cracking caused by the thick film growth.

III族窒化物半導体単結晶２中の不純物濃度の分布は、紫外線等の励起光を照射してIII族窒化物半導体単結晶２の発光の様子を観察することで、コントラストとして容易に確認することができる。また、III族窒化物半導体単結晶２中の歪みは、光弾性測定やラマン測定で検出することができる。 The distribution of the impurity concentration in the group III nitride semiconductor single crystal 2 should be easily confirmed as a contrast by observing the state of light emission of the group III nitride semiconductor single crystal 2 by irradiating excitation light such as ultraviolet light. Can. Moreover, distortion in the group III nitride semiconductor single crystal 2 can be detected by photoelastic measurement or Raman measurement.

ファセット面４ｐ及び面４ｎを成長界面とする結晶成長により形成された領域、すなわち面３ｐを成長界面とする結晶成長により形成された領域と異なる不純物濃度を有する領域は、歪みの生じている領域とほぼ一致することが多いが、歪みの生じている領域の方が広く分布している場合もある。この場合は、歪みの生じている領域の全てを除去することが望ましいが、歪場の観察には専用の機器を要するため、製造工程や製造コストが増加するという問題がある。 A region formed by crystal growth with the facet 4p and the surface 4n as a growth interface, that is, a region having an impurity concentration different from a region formed by crystal growth with the surface 3p as a growth interface is a strained region Although they often coincide with each other, the distorted region may be widely distributed. In this case, it is desirable to remove all of the strained area, but since a dedicated device is required to observe the strain field, there is a problem that the manufacturing process and the manufacturing cost increase.

目視により観察できるファセット面４ｐを上面に含む円筒状の領域として設定される円筒状領域４を除去する方法であれば、歪みの生じている領域の全てを除去することができない場合であっても、スライス加工におけるクラックの発生を防止することができる程度には歪みを除去することが可能である。このため、短時間かつ低コストでクラックの発生を防止することができる。 If it is a method of removing the cylindrical area 4 set as a cylindrical area including the facet 4p that can be observed visually on the upper surface, even if it is not possible to remove all of the distorted area. It is possible to remove distortion to such an extent that the occurrence of cracks in the slicing process can be prevented. Therefore, the occurrence of cracks can be prevented in a short time and at low cost.

なお、「III族窒化物半導体単結晶２の外周縁側の、ファセット面４ｐを上面に含む円筒状の領域」という条件を満たす最も体積の小さい円筒状の領域を円筒状領域４として設定する場合であっても、円筒状領域４は、歪みの生じている領域の全て又はほとんど全てを含む。このため、このような場合であっても、円筒状領域４をIII族窒化物半導体単結晶２から除去することにより、歪みの生じている領域の全て又はほとんど全てを除去することができる。 In the case where the cylindrical region 4 with the smallest volume satisfying the condition of “a cylindrical region including the facet 4 p on the upper surface on the outer peripheral side of the group III nitride semiconductor single crystal 2” is set as the cylindrical region 4. If any, the cylindrical region 4 includes all or almost all of the strained region. Therefore, even in such a case, by removing the cylindrical region 4 from the group III nitride semiconductor single crystal 2, all or almost all of the strained region can be removed.

また、円筒状領域４の厚みを増し、上面の面方位が円柱状領域３の面３ｐと等しい領域まで円筒状領域４に含めることにより、歪みの生じている領域をより確実に除去することができる。しかしながら、円筒状領域４の厚みを増すことにより、円柱状領域３の径が小さくなるため、円柱状領域３から得られる半導体基板の径が小さくなる。 Further, by increasing the thickness of the cylindrical region 4 and including in the cylindrical region 4 up to the region where the plane orientation of the upper surface is equal to the surface 3 p of the cylindrical region 3, it is possible to more reliably remove the strained region. it can. However, since the diameter of the cylindrical region 3 is reduced by increasing the thickness of the cylindrical region 4, the diameter of the semiconductor substrate obtained from the cylindrical region 3 is reduced.

図２に示されるように、III族窒化物半導体単結晶２が面３ｐをｃ面とするＧａＮ結晶である場合は、ファセット面４ｐは、（１−１０Ｘ）面であり（Ｘは自然数）、III族窒化物半導体単結晶２の上面の外周縁側に、III族窒化物半導体単結晶２の中心軸を軸とする６回対称の位置に現れる。なお、図１Ｂ、１Ｃに示される断面は、図２の切断線Ａ−Ａに沿って基板１及びIII族窒化物半導体単結晶２を切断したときの断面に相当する。 As shown in FIG. 2, when the group III nitride semiconductor single crystal 2 is a GaN crystal having the face 3p as a c-plane, the facet 4p is a (1-10X) face (X is a natural number), On the outer peripheral side of the upper surface of the group III nitride semiconductor single crystal 2, it appears at a position of six-fold symmetry about the central axis of the group III nitride semiconductor single crystal 2. The cross sections shown in FIGS. 1B and 1C correspond to the cross sections when the substrate 1 and the group III nitride semiconductor single crystal 2 are cut along the cutting line A-A in FIG. 2.

ＧａＮ結晶のｃ面は最稠密面であり、ｃ面が成長界面になっている領域は、他の方位の面が成長界面になっている領域と比較して、酸素等の不純物を取り込みにくい性質を有する。 The c-plane of the GaN crystal is the closest dense surface, and the region where the c-plane is the growth interface is less likely to take in impurities such as oxygen compared to the region where the plane of the other orientation is the growth interface. Have.

また、ＨＶＰＥ法は一般に石英部材からなる炉部材を１０００℃以上に加熱して用いるため、石英が分解して発生するシリコンや酸素がIII族窒化物半導体単結晶２中に不純物として取り込まれやすい。このうち、シリコンは、III族窒化物半導体単結晶２の成長界面の面方位への依存性が少なく、全体に均一に取り込まれるため、ＧａＮ結晶の導電性を制御するためのドーパントとして用いられることが多い。このため、シリコンに起因してIII族窒化物半導体単結晶２内の歪みの分布が不均一になることはなく、不純物としてのシリコンの結晶中のバックグラウンド濃度が問題となることは少ない。 Further, since the HVPE method is generally used by heating a furnace member made of a quartz member to 1000 ° C. or higher, silicon or oxygen generated by the decomposition of quartz is easily taken into the group III nitride semiconductor single crystal 2 as an impurity. Among these, since silicon is less dependent on the plane orientation of the growth interface of the group III nitride semiconductor single crystal 2 and uniformly taken in the whole, it is used as a dopant for controlling the conductivity of the GaN crystal. There are many. Therefore, the strain distribution in the group III nitride semiconductor single crystal 2 does not become nonuniform due to silicon, and the background concentration in the crystal of silicon as an impurity does not often become a problem.

ＨＶＰＥ法でｃ面成長させたＧａＮ結晶中には、成長条件にも拠るが、通常、１０^１６〜１０^１７ｃｍ^−３程度の酸素が取り込まれる、しかし、ｃ面以外の面（ファセット面４ｐ及び面４ｎ）を成長界面として成長する領域には、これより１桁から２桁高い、１０^１８〜１０^１９ｃｍ^−３程度の濃度の酸素が取り込まれる。その結果、１つのＧａＮ結晶中に、低酸素濃度領域と高酸素濃度領域が同居した状態になり、結晶の外周縁側に円筒状の歪場が生じる。 In the c-plane grown GaN crystal by the HVPE method, oxygen of about 10 ¹⁶ to 10 ¹⁷ cm ⁻³ is usually taken in, although it depends on the growth conditions, but planes other than the c-plane (facet 4p and Oxygen at a concentration of about 10 ¹⁸ to 10 ¹⁹ cm ⁻³ , which is one to two orders of magnitude higher than this, is taken into a region that is grown with the surface 4 n) as a growth interface. As a result, the low oxygen concentration region and the high oxygen concentration region coexist in one GaN crystal, and a cylindrical distortion field is generated on the outer peripheral side of the crystal.

（円筒状領域の除去）
上記のように、III族窒化物半導体単結晶２中の歪みは、不純物濃度分布に起因するため、III族窒化物半導体単結晶２中の外周縁側に円筒状に分布しており、全体としてバランスを保っている。ところが、歪みを含んだ状態のIII族窒化物半導体単結晶２を加工するために、その外周の一部を切ったり削ったりすると、歪みの一部が局所的に解放され、III族窒化物半導体単結晶２中の歪みのバランスが崩れて、クラックが発生するおそれがある。 (Removal of cylindrical area)
As described above, the strain in the group III nitride semiconductor single crystal 2 is cylindrically distributed on the outer peripheral side in the group III nitride semiconductor single crystal 2 because it is caused by the impurity concentration distribution, and the balance as a whole is achieved. Keep the However, if a part of the outer periphery is cut or scraped to process the group III nitride semiconductor single crystal 2 in a strained state, part of the strain is locally released, and the group III nitride semiconductor The balance of distortion in the single crystal 2 may be broken, and a crack may occur.

このため、III族窒化物半導体単結晶２から円筒状領域４を除去する際にIII族窒化物半導体単結晶２中の歪みのバランスが崩れないように、円筒状領域４の除去は、III族窒化物半導体単結晶２の形状が常にIII族窒化物半導体単結晶２の中心軸を対称軸とする軸対称性を保つように実施されることが求められる。ここで、軸対称性は、ｎを任意の整数とするｎ回対称の回転対称性と同義である。この場合、円筒状領域４の除去加工は、III族窒化物半導体単結晶２の成長方向に対して平行な方向（基板１の主面１ｐに垂直な方向）に進行される。 Therefore, when removing cylindrical region 4 from group III nitride semiconductor single crystal 2, removal of cylindrical region 4 is performed by removing group III nitride semiconductor single crystal 2 so that the balance of distortion in group III nitride semiconductor single crystal 2 is not lost. It is required that the shape of the nitride semiconductor single crystal 2 is always kept in axial symmetry with the central axis of the group III nitride semiconductor single crystal 2 as the symmetry axis. Here, axial symmetry is synonymous with the rotational symmetry of n-fold symmetry where n is an arbitrary integer. In this case, removal processing of cylindrical region 4 proceeds in a direction parallel to the growth direction of group III nitride semiconductor single crystal 2 (direction perpendicular to main surface 1 p of substrate 1).

例えば、後述する円筒状の砥石を用いる研削加工、円筒状の工具を用いる超音波加工、円筒状の型彫り放電電極を用いる放電加工、又はレーザー加工により円筒状領域４を除去する場合には、円筒状領域４の除去は、除去された領域の形状が常に高さの均一な円筒形を保つように実施される。 For example, in the case of removing the cylindrical region 4 by grinding using a cylindrical grindstone described later, ultrasonic machining using a cylindrical tool, electric discharge machining using a cylindrical die-sinking discharge electrode, or laser processing, The removal of the cylindrical area 4 is performed such that the shape of the removed area always maintains a uniform cylindrical shape in height.

以下に、円筒状領域４の除去方法の具体例について説明する。 Below, the specific example of the removal method of the cylindrical area | region 4 is demonstrated.

図３Ａ、３Ｂは、円筒状の砥石１０を用いる研削により円筒状領域４を除去する過程を模式的に表す垂直断面図である。 FIGS. 3A and 3B are vertical sectional views schematically showing the process of removing the cylindrical region 4 by grinding using the cylindrical grindstone 10.

円筒状の砥石１０は、その先端（底部）に砥粒形成部１１を有する。この砥石１０を、回転軸をIII族窒化物半導体単結晶２の中心軸に合わせて回転させつつ、上方からIII族窒化物半導体単結晶２に接触させて、ゆっくりと円筒状領域４を除去する。この方法によれば、除去された領域の形状が常に高さの均一な円筒形を保つように、円筒状領域４を除去することができる。なお、砥粒として、液体に混ぜられた遊離砥粒を用いてもよい。 The cylindrical grindstone 10 has the abrasive grain formation part 11 in the front-end | tip (bottom part). The grindstone 10 is brought into contact with the group III nitride semiconductor single crystal 2 from the top while rotating the rotation axis with the central axis of the group III nitride semiconductor single crystal 2, and the cylindrical region 4 is slowly removed. . According to this method, the cylindrical region 4 can be removed so that the shape of the removed region always maintains a uniform cylindrical shape in height. In addition, you may use the loose abrasive mixed with the liquid as an abrasive.

図４Ａ、４Ｂは、円筒状の型彫り放電電極２０を用いる放電加工により円筒状領域４を除去する過程を模式的に表す垂直断面図である。 FIGS. 4A and 4B are vertical sectional views schematically showing a process of removing the cylindrical region 4 by electric discharge machining using the cylindrical die-sinking discharge electrode 20. FIG.

円筒状の型彫り放電電極２０を、回転軸をIII族窒化物半導体単結晶２の中心軸に合わせて回転させ、かつ型彫り放電電極２０とIII族窒化物半導体単結晶２との間に放電を発生させつつ、上方からIII族窒化物半導体単結晶２に接触させて、ゆっくりと円筒状領域４を除去する。この方法によれば、除去された領域の形状が常に高さの均一な円筒形を保つように、円筒状領域４を除去することができる。 The cylindrical engraved discharge electrode 20 is rotated with the rotation axis aligned with the central axis of the group III nitride semiconductor single crystal 2 and discharged between the engraved discharge electrode 20 and the group III nitride semiconductor single crystal 2 Is brought into contact with the group III nitride semiconductor single crystal 2 from above, and the cylindrical region 4 is slowly removed. According to this method, the cylindrical region 4 can be removed so that the shape of the removed region always maintains a uniform cylindrical shape in height.

その他、円筒状の工具を用いる超音波加工や、レーザー加工を用いて、除去された領域の形状が常に高さの均一な円筒形を保つように、円筒状領域４を除去することができる。 In addition, the cylindrical area 4 can be removed using ultrasonic processing using a cylindrical tool or laser processing so that the shape of the removed area always maintains a uniform cylindrical shape in height.

図３Ａ、３Ｂ、４Ａ、４Ｂでは、III族窒化物半導体単結晶２の上方から円筒状領域４を除去する例を示したが、基板１側から加工を進めて円筒状領域４を除去してもよい。ただし、この場合、基板１の円筒状領域４の直下の領域も除去されてしまうため、基板１を種結晶として再利用する場合は、III族窒化物半導体単結晶２側から円筒状領域４を除去することが求められる。 Although FIGS. 3A, 3B, 4A, 4B show an example in which the cylindrical region 4 is removed from above the group III nitride semiconductor single crystal 2, processing is advanced from the substrate 1 side to remove the cylindrical region 4 It is also good. However, in this case, the region directly below the cylindrical region 4 of the substrate 1 is also removed. Therefore, when the substrate 1 is to be reused as a seed crystal, the cylindrical region 4 is viewed from the side of group III nitride semiconductor single crystal 2. It is required to remove.

図５は、III族窒化物半導体単結晶２側から円筒状領域４を除去し、基板１の円筒状領域４の直下の領域を残した状態を表す垂直断面図である。この基板１は、残ったIII族窒化物半導体単結晶２の円柱状領域３にスライス加工して半導体基板を形成した後、主面１ｐに研磨処理を施して、種結晶として再利用することができる。 FIG. 5 is a vertical sectional view showing a state in which the cylindrical region 4 is removed from the side of the group III nitride semiconductor single crystal 2 and the region immediately below the cylindrical region 4 of the substrate 1 is left. This substrate 1 is sliced in the cylindrical region 3 of the remaining group III nitride semiconductor single crystal 2 to form a semiconductor substrate, and then the main surface 1 p is subjected to polishing treatment to be reused as a seed crystal. it can.

図６は、エッチングにより円筒状領域４を選択的に除去するための保護膜３０が形成された基板１及びIII族窒化物半導体単結晶２を表す垂直断面図である。 FIG. 6 is a vertical sectional view showing the substrate 1 and the group III nitride semiconductor single crystal 2 on which the protective film 30 for selectively removing the cylindrical region 4 is formed by etching.

まず、除去を望まない円柱状領域３の面３ｐ上、及び基板１のIII族窒化物半導体単結晶２と反対側の面１ｂ上の円柱状領域３に対応する領域をＳｉＯ_２等からなる保護膜３０で覆う。そして、気相エッチングやウェットエッチングにより円筒状領域４を除去する。気相エッチングとしては、ＢＣｌガスを用いた反応性イオンエッチング等を用いることができる。また、ウェットエッチングとしては、熱燐酸硫酸系のエッチャントによるエッチングを用いることができる。エッチングの条件を適切に制御することにより、除去された領域の形状が常に軸対称性を保つように、円筒状領域４を除去することができる。 First, not wishing to remove the cylindrical region 3 on the surface 3p, and protection comprising an area corresponding to the cylindrical region 3 on the Group III nitride semiconductor single crystal 2 of the substrate 1 opposite to the surface 1b of SiO ₂ or the like Cover with a membrane 30. Then, the cylindrical region 4 is removed by vapor phase etching or wet etching. As the gas phase etching, reactive ion etching using BCl gas or the like can be used. Further, as the wet etching, etching with a hot phosphoric acid sulfuric acid based etchant can be used. By appropriately controlling the etching conditions, the cylindrical region 4 can be removed so that the shape of the removed region always maintains axial symmetry.

（円柱状領域のスライス加工）
次に、円筒状領域４の除去により残された円柱状領域３のスライス加工を行う。 (Slicing of cylindrical area)
Next, the cylindrical region 3 left by the removal of the cylindrical region 4 is sliced.

図７Ａ、７Ｂは、円柱状領域３にスライス加工を施す過程を模式的に表す垂直断面図である。ここで、図７Ａに示される点線は、円柱状領域３をスライスする位置を示す。円柱状領域３のスライス加工には、内周刃スライサー、外周刃スライサー、ワイヤーソー、放電加工機等を用いる既存のスライス技術を用いることができる。 FIGS. 7A and 7B are vertical cross-sectional views schematically showing the process of slicing the cylindrical area 3. Here, the dotted line shown in FIG. 7A indicates the position where the cylindrical region 3 is sliced. For slicing of the cylindrical region 3, an existing slicing technique using an inner peripheral blade slicer, an outer peripheral blade slicer, a wire saw, an electric discharge machine or the like can be used.

円柱状領域３のスライス加工後は、得られた円板状の半導体基板５の外周縁部にべべリング（面取り）加工を施し、表裏面に研磨加工を施す。 After slicing the cylindrical region 3, beveling is applied to the outer peripheral edge of the obtained disk-like semiconductor substrate 5, and polishing is applied to the front and back surfaces.

以上に説明した半導体基板５の製造工程から明らかなように、半導体基板５の径は基板１の径よりも小さくなる。このため、求める半導体基板５の径と除去する円筒状領域４の大きさを考慮して、基板１の径を決定することが好ましい。また、III族窒化物半導体単結晶２と成長治具との固着を防止する等の理由で、III族窒化物半導体単結晶２の径を基板１の径より一回り小さくしてもよい。 As apparent from the manufacturing process of the semiconductor substrate 5 described above, the diameter of the semiconductor substrate 5 is smaller than the diameter of the substrate 1. Therefore, it is preferable to determine the diameter of the substrate 1 in consideration of the diameter of the semiconductor substrate 5 to be obtained and the size of the cylindrical region 4 to be removed. In addition, the diameter of the group III nitride semiconductor single crystal 2 may be made smaller than the diameter of the substrate 1 by a factor of, for example, to prevent adhesion between the group III nitride semiconductor single crystal 2 and the growth jig.

〔第２の実施の形態〕
第２の実施の形態は、III族窒化物半導体単結晶の歪みを除去する手段において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。 Second Embodiment
The second embodiment is different from the first embodiment in the means for removing the distortion of the group III nitride semiconductor single crystal. The description will be omitted or simplified for the same points as the first embodiment.

（円筒状領域の分離）
本実施の形態における円筒状領域４は、円柱状領域３のスライス加工前に、円柱状領域３から分離される領域である。円筒状領域４を円柱状領域３から分離することにより、円筒状領域４を除去する場合と同様に、円柱状領域３のスライス加工時のクラックの発生を防ぐことができる。 (Separation of cylindrical area)
The cylindrical region 4 in the present embodiment is a region separated from the cylindrical region 3 before the cylindrical region 3 is sliced. By separating the cylindrical region 4 from the cylindrical region 3, it is possible to prevent the occurrence of cracks at the time of slicing of the cylindrical region 3 as in the case of removing the cylindrical region 4.

円柱状領域３と円筒状領域４の分離は、III族窒化物半導体単結晶２の中心軸と等しい中心軸を有する円筒状の空隙をIII族窒化物半導体単結晶２に形成することにより実施される。この空隙は、歪みの原因となる不純物濃度の高い領域を円柱状領域３に残さないように、III族窒化物半導体単結晶２のファセット面４ｐと面３ｐの境界を通る領域、又はファセット面４ｐよりも内側の領域に形成されることが好ましい。 Separation of the cylindrical region 3 and the cylindrical region 4 is carried out by forming a cylindrical void having a central axis equal to the central axis of the group III nitride semiconductor single crystal 2 in the group III nitride semiconductor single crystal 2. Ru. This void does not leave a region having a high impurity concentration that causes distortion in the cylindrical region 3, a region passing through the boundary between the facet 4 p and the face 3 p of the group III nitride semiconductor single crystal 2, or the facet 4 p Preferably, it is formed in the inner region.

第１の実施の形態においてIII族窒化物半導体単結晶２から円筒状領域４を除去する場合と同様に円柱状領域３から円筒状領域４を分離する際にIII族窒化物半導体単結晶２中の歪みのバランスが崩れないように、空隙の形成は、III族窒化物半導体単結晶２の形状が常にIII族窒化物半導体単結晶２の中心軸を対称軸とする軸対称性を保つように実施されることが求められる。この場合、空隙の形成は、III族窒化物半導体単結晶２の成長方向に対して平行な方向（基板１の主面１ｐに垂直な方向）に進行される。 In separating the cylindrical region 4 from the cylindrical region 3 in the same manner as in the case of removing the cylindrical region 4 from the group III nitride semiconductor single crystal 2 in the first embodiment, in the group III nitride semiconductor single crystal 2 In order to prevent collapse of the balance of distortion, the formation of voids is such that the shape of group III nitride semiconductor single crystal 2 always maintains axial symmetry with the central axis of group III nitride semiconductor single crystal 2 as the axis of symmetry. It is required to be implemented. In this case, the formation of the void proceeds in the direction parallel to the growth direction of the group III nitride semiconductor single crystal 2 (the direction perpendicular to the major surface 1 p of the substrate 1).

例えば、後述するホールソーを用いる掘削加工、円筒状の砥石を用いる研削加工、円筒状の工具を用いる超音波加工、円筒状の型彫り放電電極を用いる放電加工、又はレーザー加工により空隙を形成する場合は、空隙の形成は、空隙の形状が常に高さの均一な円筒形を保つように実施されることがより好ましい。 For example, in the case of forming a void by excavating using a hole saw, which will be described later, grinding using a cylindrical grindstone, ultrasonic processing using a cylindrical tool, electric discharge processing using a cylindrical mold electric discharge electrode, or laser processing More preferably, the formation of the air gap is performed such that the shape of the air gap always maintains a uniform cylindrical shape in height.

以下に、円筒状領域４の分離方法の具体例について説明する。 Below, the specific example of the separation | isolation method of the cylindrical area | region 4 is demonstrated.

図８Ａ、８Ｂは、ホールソー４０を用いて空隙を形成し、円筒状領域４を円柱状領域３から分離する過程を模式的に表す垂直断面図である。 FIGS. 8A and 8B are vertical cross-sectional views schematically showing the process of forming a void using the hole saw 40 and separating the cylindrical region 4 from the cylindrical region 3.

ホールソー４０は、その先端（底部）に刃４１を有する。このホールソー４０を、回転軸をIII族窒化物半導体単結晶２の中心軸に合わせて回転させつつ、上方からIII族窒化物半導体単結晶２に接触させて、ゆっくりと空隙を形成する。この方法によれば、空隙の形状が常に高さの均一な円筒形を保つように、空隙を形成することができる。 The hole saw 40 has a blade 41 at its tip (bottom). The hole saw 40 is brought into contact with the group III nitride semiconductor single crystal 2 from the top while rotating with the axis of rotation aligned with the central axis of the group III nitride semiconductor single crystal 2 to form a gap slowly. According to this method, the void can be formed so that the shape of the void always maintains a uniform cylindrical shape in height.

図９は、円柱状領域３からの円筒状領域４の分離が終了した後のIII族窒化物半導体単結晶２の状態を表す垂直断面図である。円筒状領域４は、空隙６により円柱状領域３から分離されている。 FIG. 9 is a vertical cross-sectional view showing the state of group III nitride semiconductor single crystal 2 after separation of cylindrical region 4 from cylindrical region 3 is completed. The cylindrical region 4 is separated from the cylindrical region 3 by the air gap 6.

空隙６は、ホールソー４０を用いる方法の他に、例えば、ホールソー４０に近い厚さの円筒状の砥石による研削、ホールソー４０に近い厚さの円筒状の工具を用いた超音波加工、ホールソー４０に近い厚さの円筒状の放電電極を用いた放電加工、またはレーザー加工により形成することができる。 The air gap 6 may be, for example, grinding with a cylindrical grindstone having a thickness close to that of the hole saw 40, ultrasonic processing using a cylindrical tool having a thickness close to that of the hole saw 40, or the hole saw 40. It can be formed by electric discharge machining using a cylindrical discharge electrode with a near thickness or by laser machining.

円筒状領域４を円柱状領域３から分離した後、円筒状領域４を基板１上から除去した後で円柱状領域３にスライス加工を施す。また、円筒状領域４を円柱状領域３の周囲に残した状態で、円筒状領域４とともに円柱状領域３にスライス加工を施してもよい。このとき、円筒状領域４が割れても円柱状領域３に損傷が生じなければよい。 After the cylindrical region 4 is separated from the cylindrical region 3, the cylindrical region 3 is sliced after the cylindrical region 4 is removed from above the substrate 1. In addition, the cylindrical region 3 may be sliced along with the cylindrical region 4 in a state where the cylindrical region 4 is left around the cylindrical region 3. At this time, it is preferable that no damage occurs to the cylindrical region 3 even if the cylindrical region 4 is broken.

また、基板１を種結晶として再利用する場合は、図８Ａ、８Ｂ、及び図９に示されるように、III族窒化物半導体単結晶２側から空隙６を形成し、基板１の空隙６の直下の領域を除去せずに残す。そして、III族窒化物半導体単結晶２の円柱状領域３にスライス加工して半導体基板を形成した後、主面１ｐに研磨処理を施して、基板１を種結晶として再利用する。 When the substrate 1 is to be reused as a seed crystal, as shown in FIGS. 8A and 8B and FIG. 9, the air gap 6 is formed from the side of group III nitride semiconductor single crystal 2. Leave the area directly below without removal. Then, after slicing the cylindrical region 3 of the group III nitride semiconductor single crystal 2 to form a semiconductor substrate, the main surface 1 p is polished to reuse the substrate 1 as a seed crystal.

（実施の形態の効果）
上記第１及び第２の実施の形態によれば、エピタキシャル成長させたIII族窒化物半導体単結晶中の歪みをクラックの発生を抑えつつ除去し、それによってクラックを発生させずにIII族窒化物半導体単結晶をスライスして半導体基板を得ることができる。 (Effect of the embodiment)
According to the first and second embodiments, the strain in the epitaxially grown group III nitride semiconductor single crystal is removed while suppressing the occurrence of cracks, whereby the group III nitride semiconductor is not generated. A single crystal can be sliced to obtain a semiconductor substrate.

また、III族窒化物半導体単結晶中の歪みを除去してからスライス加工を実施するため、得られる半導体基板中に残留する歪みを大幅に減少させることができ、半導体基板の反りを軽減することができる。また、反りの軽減に伴い、半導体基板表面の結晶面方位のばらつきが少なくなり、この半導体基板を用いて製造されるデバイスの特性ばらつきを小さくすることができる。また、半導体基板中に残留する歪みが少ないため、半導体基板を用いてデバイスを製造する際に、半導体基板における割れや欠け等の不良の発生を抑えることができる。 In addition, since the slice processing is performed after the strain in the group III nitride semiconductor single crystal is removed, the strain remaining in the obtained semiconductor substrate can be significantly reduced, and the warpage of the semiconductor substrate is reduced. Can. Further, as the warpage is reduced, the variation in crystal plane orientation on the surface of the semiconductor substrate is reduced, and the variation in characteristics of the device manufactured using this semiconductor substrate can be reduced. In addition, since distortion remaining in the semiconductor substrate is small, generation of defects such as cracking and chipping in the semiconductor substrate can be suppressed when manufacturing a device using the semiconductor substrate.

なお、上記第１及び第２の実施の形態は、III族窒化物単結晶基板、特にｃ面を主面とするＧａＮ基板の製造において特に効果を発揮する。原子の配列が稠密なｃ面が成長界面となる領域には、他の面を成長界面とする領域と比べて不純物原子が取り込まれにくいため、ｃ面成長させたＧａＮ結晶においては、ファセット面が現れやすい外周縁側の領域と、その内側の領域との間で不純物濃度の差が大きくなる傾向があり、大きな歪が蓄積されやすいからである。 The first and second embodiments are particularly effective in the manufacture of a group III nitride single crystal substrate, particularly a GaN substrate having a c-plane as a main surface. In the region where the c-plane with a dense array of atoms is the growth interface, impurity atoms are less likely to be taken in than in the region where the other surface is the growth interface, so in the c-plane grown GaN crystal, the facet is This is because the difference in impurity concentration tends to be large between the region on the outer peripheral edge side that tends to appear and the region on the inner side, and large distortion is easily accumulated.

また、結晶は、口径が大きく、また、欠陥密度が低く、結晶特性の均一なものほど割れやすい。これは、歪みを吸収、緩和する性質のある転位やインバージョンドメインなどの欠陥領域が少ないためである。このため、上記第１及び第２の実施の形態は、大口径（例えば直径５０ｍｍ以上）で、ピットやインバージョンドメイン等が少なく、転位密度が低い（例えば１０^７ｃｍ^−２以下）半導体基板の製造において特に効果を発揮する。 In addition, the crystal has a large diameter, a low defect density, and is more easily broken as the crystal characteristic is uniform. This is because there are few defects such as dislocations and inversion domains which have the property of absorbing and relieving strain. Therefore, in the first and second embodiments, a semiconductor substrate having a large diameter (for example, a diameter of 50 mm or more), a small number of pits and inversion domains, and a low dislocation density (for example, 10 ⁷ cm ⁻² or less) Particularly effective in manufacturing.

また、上記第１の実施の形態では、具体例として、ｃ面成長させるＧａＮ結晶について説明したが、ＧａＮ結晶の外周縁側の領域とその内側の領域とで不純物濃度に差が生じるのであれば、ｃ面と異なる方向にＧａＮ結晶を成長させる場合にも効果を発揮する。また、ＧａＮ以外の結晶、例えば、ＡｌＮや、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮや、これらを積層した積層構造を有する結晶から半導体基板を製造することもできる。また、III族窒化物半導体単結晶の成長方位にはオフ角が付けられていてもよい。 In the first embodiment, the c-plane grown GaN crystal has been described as a specific example, but if a difference occurs in the impurity concentration between the region on the outer peripheral edge side of the GaN crystal and the region inside it, It is also effective when growing a GaN crystal in a direction different from the c-plane. The semiconductor substrate can also be manufactured from a crystal other than GaN, for example, AlN, AlGaN, InGaN, AlInGaN, or a crystal having a laminated structure in which these are laminated. In addition, an off angle may be attached to the growth orientation of the group III nitride semiconductor single crystal.

以下に、半導体基板を上記実施の形態に基づいて製造し、評価した結果について述べる。 Below, the result of having manufactured and evaluated the semiconductor substrate based on the said embodiment is described.

本実施例においては、上記実施の形態のIII族窒化物半導体単結晶２として、ＧａＮ結晶をＨＶＰＥ法によりエピタキシャル成長させた。はじめに、ＨＶＰＥ法でＧａＮ結晶を成長させる工程について説明する。 In the present example, a GaN crystal was epitaxially grown by the HVPE method as the group III nitride semiconductor single crystal 2 of the above embodiment. First, the process of growing a GaN crystal by the HVPE method will be described.

図１０は、ＧａＮ結晶の結晶成長に用いたＨＶＰＥ成長装置５０の構成を模式的に示す垂直断面図である。このＨＶＰＥ成長装置５０は、結晶成長の際に８００℃程度になる原料加熱用ヒータ５１、及び、１０００℃程度になる結晶成長領域加熱用ヒータ５２の２ゾーンからなるヒータの中に、石英製の反応管５３が挿入された構成を有する。 FIG. 10 is a vertical sectional view schematically showing the configuration of an HVPE growth apparatus 50 used for crystal growth of a GaN crystal. The HVPE growth apparatus 50 is made of quartz in a heater consisting of two zones: a heater 51 for heating the raw material, which is about 800 ° C. during crystal growth, and a heater 52 for heating the crystal growth region, which is about 1000 ° C. The reaction tube 53 is inserted.

石英反応管５３の上流側には、原料ガスの導入用配管が設けられている。Ｖ族原料であるアンモニアガスは、アンモニアガス導入配管５７を通じて炉内に導入される。III族原料である金属ガリウム５６は、石英製のボートに収容されて、ガリウム原料加熱用ヒータ５１で加熱される領域に載置される。結晶成長時には、このボート内部に、石英製の塩化ガリウム生成用塩酸ガス導入配管５８を通じて塩酸ガスを流す。すると、金属ガリウム５６と塩酸ガスが反応して塩化ガリウムガスが発生し、これが配管を通じて基板１の表面に到達する。塩化ガリウムと、アンモニアが加熱された基板１の表面で反応し、ＧａＮ結晶が成長する。炉内には、ドーピングガス導入配管５９を通じて、ドーピングガスを流すことも可能である。結晶成長の下地となる基板１は、回転軸５５によって支持された基板フォルダ５４に固定されており、結晶成長中は回転している。反応管内に導入されたガスは、下流の排気管６０によって除害設備に導かれ、無害化処理を施された後、大気に排出される。 A pipe for introducing a source gas is provided on the upstream side of the quartz reaction tube 53. Ammonia gas, which is a V group material, is introduced into the furnace through the ammonia gas introduction pipe 57. Metallic gallium 56 which is a Group III material is accommodated in a boat made of quartz and placed in a region heated by the heater 51 for heating the gallium material. At the time of crystal growth, a hydrochloric acid gas is allowed to flow through the boat through a hydrochloric acid gas introducing pipe 58 for producing gallium chloride made of quartz. Then, metal gallium 56 and hydrochloric acid gas react to generate gallium chloride gas, which reaches the surface of substrate 1 through piping. The gallium chloride and ammonia react on the surface of the heated substrate 1 to grow a GaN crystal. It is also possible to flow a doping gas into the furnace through the doping gas introduction pipe 59. The substrate 1 serving as a base for crystal growth is fixed to a substrate holder 54 supported by a rotating shaft 55, and is rotated during crystal growth. The gas introduced into the reaction tube is led to the abatement system by the downstream exhaust pipe 60, subjected to detoxification treatment, and then discharged to the atmosphere.

（実施例１）
ＶＡＳ法で作製した直径６２ｍｍのｃ面を主面とするＧａＮ基板を基板１として、ＨＶＰＥ成長装置５０を用いてＧａＮ結晶を成長させた。ＨＶＰＥ成長時のガス流量条件は、キャリアガスである水素ガスが９００ｓｃｃｍ、窒素ガスが８１００ｓｃｃｍ、塩化ガリウムガスが１８０ｓｃｃｍ、アンモニアガスが５００ｓｃｃｍとした。成長圧力は１００ｋＰａ、成長時の基板温度は１０７０℃とし、成長時間は１５時間とした。成長中は、基板１を５ｒｐｍで回転させ、また、ドーピング原料ガスとしてジクロルシランを基板領域に供給することによりシリコンを約１０^１８ｃｍ^−３ドープした。この結果、約４．５ｍｍの厚さのＳｉドープＧａＮ結晶が、基板１上に成長した。 Example 1
A GaN crystal was grown using the HVPE growth apparatus 50, with the GaN substrate having a c-plane with a diameter of 62 mm as the main surface and manufactured by the VAS method as the substrate 1. As gas flow conditions for HVPE growth, hydrogen gas as carrier gas was 900 sccm, nitrogen gas was 8100 sccm, gallium chloride gas was 180 sccm, and ammonia gas was 500 sccm. The growth pressure was 100 kPa, the substrate temperature during growth was 1070 ° C., and the growth time was 15 hours. During growth, the substrate 1 was rotated at 5 rpm, and silicon was doped at about 10 ¹⁸ cm ⁻³ by supplying dichlorosilane as a doping source gas to the substrate region. As a result, a Si-doped GaN crystal having a thickness of about 4.5 mm was grown on the substrate 1.

こうして得られたＧａＮ結晶の表面に水銀ランプの紫外線を照射して蛍光像を観察したところ、結晶の外周縁部に、幅約３ｍｍのリング状の暗い領域が観察された。また、同結晶を光弾性測定にかけたところ、蛍光像観察で見られた暗い領域に対応するように、結晶の外周縁部に応力の高い領域が観察された。 The surface of the GaN crystal thus obtained was irradiated with ultraviolet light from a mercury lamp to observe a fluorescent image. As a result, a ring-shaped dark area about 3 mm wide was observed at the outer peripheral edge of the crystal. Further, when the same crystal was subjected to photoelastic measurement, a high stress area was observed at the outer peripheral edge of the crystal so as to correspond to the dark area observed in the fluorescence image observation.

次に、図３Ａ、３Ｂに示される円筒状の砥石１０を用いて、ＧａＮ結晶の円筒状領域４をゆっくりと研削除去し、直径５６ｍｍの円柱状領域３を残した。次に、ＧａＮ結晶の円柱状領域３を、ワイヤーソーを用いてスライスし、厚さ６３０μｍのＧａＮ自立基板を５枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．８ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４００〜４５０μｍとした。 Next, using the cylindrical grinding wheel 10 shown in FIGS. 3A and 3B, the cylindrical region 4 of the GaN crystal was slowly ground away, leaving a cylindrical region 3 with a diameter of 56 mm. Next, the cylindrical region 3 of the GaN crystal was sliced using a wire saw, and five GaN free-standing substrates with a thickness of 630 μm were obtained. Furthermore, the outer peripheral edge of the obtained GaN free-standing substrate is beveled to form a diameter of 50.8 mm, an orientation flat and an index flat are formed, and then the front and back surfaces are mirror-polished. , And its thickness was 400 to 450 μm.

以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。また、基板の反り（ＢＯＷ）はいずれも１０μｍ以内に抑えられていた。得られたＧａＮ自立基板の１枚の転位密度をカソードルミネッセンス法を用いて計数したところ、面内で平均６．２×１０^５ｃｍ^−２という値が得られた。また、基板表面におけるｃ軸の傾きのばらつきをＸ線回折法で測定したところ、いずれの基板も面内で±０．０５°以内に収まった。 During the above processing, defects such as cracks and chipping did not occur in the GaN crystal. In addition, the warpage (BOW) of the substrate was all suppressed within 10 μm. When the dislocation density of one of the obtained GaN free-standing substrates was counted using the cathode luminescence method, an average value of 6.2 × 10 ⁵ cm ⁻² was obtained in the plane. Moreover, when the dispersion | variation in the inclination of the c-axis in a board | substrate surface was measured by the X-ray-diffraction method, all board | substrates were settled in less than +/- 0.05 degree in surface.

（比較例）
実施例１と同様の方法で成長させたＧａＮ結晶を、円筒状領域４を除去することなくワイヤーソーでスライスしようとしたところ、ワイヤーで切り込みをいれた途端にクラックが発生して２つに割れてしまい、それ以上作業を続行することができなかった。 (Comparative example)
When a GaN crystal grown in the same manner as in Example 1 was sliced with a wire saw without removing the cylindrical region 4, a crack was generated as soon as the wire was cut, and thus two cracks were formed. It broke and I couldn't continue working.

（実施例２）
直径５８ｍｍのｃ面を主面とする単結晶サファイア基板上に、ＭＯＣＶＤ法で、トリメチルガリウムとアンモニアを原料として、アンドープＧａＮ層を４００ｎｍ成長させ、さらにその上に、金属チタン膜を２０ｎｍ蒸着させた。この基板を基板１として、ＨＶＰＥ成長装置５０内に載置し、水素ガスを２０％混合したアンモニアの気流中で、１０５０℃、３０ｍｉｎの熱処理を施すことにより、基板１の表面の金属チタン膜を網目状の窒化チタン膜に変化させ、同時に、ＧａＮ層に無数の微小ボイドを発生させた。続けて、ＨＶＰＥ成長装置５０内で基板１上にアンモニアと塩化ガリウムを供給し、ジクロルシランをドーパントとしてＳｉドープＧａＮ結晶を約７ｍｍの厚さに成長させた。結晶成長に際しては、キャリアガスとして水素と窒素の混合ガスを用い、その組成を最適化することで、基板１のボイド中にＧａＮ結晶を埋め込んで、成長中にＧａＮ結晶が基板１から剥離しないように調整した。 (Example 2)
An undoped GaN layer was grown to a thickness of 400 nm using trimethylgallium and ammonia as raw materials by MOCVD method on a single crystal sapphire substrate having a c-plane main surface having a diameter of 58 mm, and a metal titanium film was deposited 20 nm thereon. . This substrate is placed in the HVPE growth apparatus 50 as the substrate 1, and heat treatment is performed at 1050 ° C. for 30 minutes in a stream of ammonia mixed with hydrogen gas at 20% to obtain the metal titanium film on the surface of the substrate 1. It was changed to a network-like titanium nitride film, and at the same time, innumerable microvoids were generated in the GaN layer. Subsequently, ammonia and gallium chloride were supplied onto the substrate 1 in the HVPE growth apparatus 50, and dichlorosilane was used as a dopant to grow a Si-doped GaN crystal to a thickness of about 7 mm. In crystal growth, a mixed gas of hydrogen and nitrogen is used as a carrier gas, and by optimizing the composition, the GaN crystal is embedded in the void of the substrate 1 so that the GaN crystal does not separate from the substrate 1 during growth. Adjusted to

こうして得られたＧａＮ結晶の表面に水銀ランプの紫外線を照射して蛍光像を観察したところ、結晶の外周縁部に、幅約３ｍｍのリング状の暗い領域が観察された。 The surface of the GaN crystal thus obtained was irradiated with ultraviolet light from a mercury lamp to observe a fluorescent image. As a result, a ring-shaped dark area about 3 mm wide was observed at the outer peripheral edge of the crystal.

次に、図８Ａ、８Ｂに示されるホールソー８と近い形状の円筒形状の研削砥石を用いて、ＧａＮ結晶を直径５２ｍｍの円柱状領域３と円筒状領域４に分離した。次に、ＧａＮ結晶の円柱状領域３を、ワイヤーソーを用いてスライスし、厚さ６５０μｍのＧａＮ自立基板を８枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．０ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４００〜４５０μｍとした。以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。 Next, using a cylindrical grinding wheel having a shape close to that of the hole saw 8 shown in FIGS. 8A and 8B, the GaN crystal was separated into a cylindrical region 3 with a diameter of 52 mm and a cylindrical region 4. Next, the cylindrical region 3 of the GaN crystal was sliced using a wire saw to obtain eight GaN free-standing substrates each having a thickness of 650 μm. Furthermore, the outer peripheral edge of the obtained GaN free-standing substrate is beveled to form a diameter of 50.0 mm, an orientation flat and an index flat are formed, and then the front and back surfaces are mirror-polished. , And its thickness was 400 to 450 μm. During the above processing, defects such as cracks and chipping did not occur in the GaN crystal.

（実施例３）
主面がｃ面からｍ軸方向に２°傾いたＧａＮのオフ基板を基板１として、実施例１と同様の方法により、結晶方位を傾けたＧａＮ結晶を成長させた。次に、得られたＧａＮ結晶に超音波加工機を用いた超音波加工を施し、直径５６ｍｍの円柱状領域３と円筒状領域４に分離した。この超音波加工は、図８Ａ、８Ｂに示されるホールソー８と近い形状の円筒状のカッターを用いて、ダイヤモンドスラリーを供給しながらゆっくりと行った。
次に、ＧａＮ結晶の円柱状領域３を、ワイヤーソーを用いてスライスし、厚さ６３０μｍのＧａＮ自立基板を５枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．８ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４００〜４５０μｍとした。 (Example 3)
Using the GaN off-substrate whose main surface is inclined by 2 ° in the m-axis direction from the c-plane as the substrate 1, a GaN crystal in which the crystal orientation is inclined is grown by the method similar to the first embodiment. Next, the obtained GaN crystal was subjected to ultrasonic processing using an ultrasonic processing machine, and separated into a cylindrical region 3 and a cylindrical region 4 with a diameter of 56 mm. This ultrasonic processing was performed slowly while supplying a diamond slurry using a cylindrical cutter having a shape close to that of the hole saw 8 shown in FIGS. 8A and 8B.
Next, the cylindrical region 3 of the GaN crystal was sliced using a wire saw, and five GaN free-standing substrates with a thickness of 630 μm were obtained. Furthermore, the outer peripheral edge of the obtained GaN free-standing substrate is beveled to form a diameter of 50.8 mm, an orientation flat and an index flat are formed, and then the front and back surfaces are mirror-polished. , And its thickness was 400 to 450 μm.

以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。また、得られたＧａＮ自立基板のｃ軸オフ角度及びその面内ばらつきをＸ線回折法で測定したところ、いずれの基板も面内で２±０．０５°以内に収まった。 During the above processing, defects such as cracks and chipping did not occur in the GaN crystal. In addition, when the c-axis off angle of the obtained GaN free-standing substrate and the in-plane variation thereof were measured by the X-ray diffraction method, all the substrates were within 2 ± 0.05 ° in the plane.

（実施例４）
実施例１と同様の方法により、ＶＡＳ法で作製した直径６２ｍｍのｃ面を主面とするＧａＮ基板を基板１として、その上にＨＶＰＥ法により厚さ約３ｍｍのＳｉドープＧａＮ結晶を成長させた。 (Example 4)
With the same method as in Example 1, a GaN substrate having a c-plane with a diameter of 62 mm prepared by the VAS method as the main surface was used as the substrate 1, and a Si-doped GaN crystal about 3 mm thick was grown thereon by the HVPE method. .

次に、レーザー加工機を用いるレーザー加工により、得られたＧａＮ結晶の円筒状領域４をゆっくりと除去し、直径５５ｍｍの円柱状領域３を残した。このレーザー加工は、波長５３２ｎｍのシングルモードで、最大出力５Ｗの条件で実施した。レーザーをＧａＮ基板の表面に照射し、１０ｍｍ／ｓｅｃの速度で何度も周回させることにより円筒状領域４を除去した。次に、ＧａＮ結晶の円柱状領域３を、ワイヤー放電加工機を用いてスライスし、厚さ６８０μｍのＧａＮ自立基板を３枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．０ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを加工した後、表裏面に鏡面研磨加工を施し、その厚さを４００〜４５０μｍとした。以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。 Next, the cylindrical region 4 of the obtained GaN crystal was slowly removed by laser processing using a laser processing machine, leaving a cylindrical region 3 with a diameter of 55 mm. This laser processing was performed under the condition of the maximum output 5 W in the single mode of the wavelength 532 nm. The laser was irradiated to the surface of the GaN substrate, and the cylindrical region 4 was removed by rotating repeatedly at a speed of 10 mm / sec. Next, the cylindrical region 3 of the GaN crystal was sliced using a wire electric discharge machine, and three GaN free-standing substrates with a thickness of 680 μm were obtained. Furthermore, the outer peripheral edge of the obtained GaN free-standing substrate is beveled to form a diameter of 50.0 mm, an orientation flat and an index flat are processed, and the front and back surfaces are mirror-polished. , And its thickness was 400 to 450 μm. During the above processing, defects such as cracks and chipping did not occur in the GaN crystal.

（実施例５）
実施例１と同様の方法により、ＶＡＳ法で作製した直径６２ｍｍのｃ面を主面とするＧａＮ基板を基板１として、その上にＨＶＰＥ法により厚さ約４ｍｍのＳｉドープＧａＮ結晶を成長させた。 (Example 5)
With the same method as in Example 1, a GaN substrate having a c-plane with a diameter of 62 mm prepared by the VAS method as the main surface was used as the substrate 1, and Si-doped GaN crystal with a thickness of about 4 mm was grown thereon by HVPE. .

次に、図４Ａ、４Ｂに示される円筒状の型彫り放電電極２０を用いて、ＧａＮ結晶の円筒状領域４をゆっくりと除去し、直径５６ｍｍの円柱状領域３を残した。次に、ＧａＮ結晶の円柱状領域３を、ワイヤー放電加工機を用いてスライスし、厚さ６３０μｍのＧａＮ自立基板を５枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．８ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４００〜４５０μｍとした。以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。 Next, the cylindrical region 4 of the GaN crystal was slowly removed using the cylindrically shaped discharge electrode 20 shown in FIGS. 4A and 4B, leaving a cylindrical region 3 with a diameter of 56 mm. Next, the cylindrical region 3 of the GaN crystal was sliced using a wire electric discharge machine, and five GaN free-standing substrates with a thickness of 630 μm were obtained. Furthermore, the outer peripheral edge of the obtained GaN free-standing substrate is beveled to form a diameter of 50.8 mm, an orientation flat and an index flat are formed, and then the front and back surfaces are mirror-polished. , And its thickness was 400 to 450 μm. During the above processing, defects such as cracks and chipping did not occur in the GaN crystal.

（実施例６）
実施例１と同様の方法により、ＶＡＳ法で作製した直径６２ｍｍのｃ面を主面とするＧａＮ基板を基板１として、その上にＨＶＰＥ法により厚さ約３ｍｍのＳｉドープＧａＮ結晶を成長させた。 (Example 6)
With the same method as in Example 1, a GaN substrate having a c-plane with a diameter of 62 mm prepared by the VAS method as the main surface was used as the substrate 1, and a Si-doped GaN crystal about 3 mm thick was grown thereon by the HVPE method. .

次に、得られたＧａＮ結晶の表面と基板１の裏面に、図６に示される保護膜３０を形成した。この保護膜３０は、直径５８ｍｍのＳｉＯ_２からなる膜である。保護膜３０を形成した後、この保護膜３０を付けた状態でＧａＮ結晶を２３０℃に加熱した燐酸と硫酸の混合液中に１２ｈ浸漬したところ、表面及び裏面が保護膜３０に覆われていない円筒状領域４は裏面（Ｎ面）側からエッチングされて消失した。エッチング後、ＧａＮ結晶を希フッ化水素酸中に付けて保護膜３０を除去した。こうして、直径５６ｍｍの円柱状領域３が得られた（円柱状領域３の径は、保護膜３０の径よりも一回り小さくなった）。 Next, a protective film 30 shown in FIG. 6 was formed on the surface of the obtained GaN crystal and the back surface of the substrate 1. The protective film 30 is a 58 mm diameter film made of SiO ₂ . After the protective film 30 is formed, the GaN crystal is immersed in a mixed solution of phosphoric acid and sulfuric acid heated to 230 ° C. for 12 h with the protective film 30 attached, and the front and back surfaces are not covered by the protective film 30 The cylindrical region 4 was etched away from the back surface (N surface) side and disappeared. After etching, the GaN crystal was placed in dilute hydrofluoric acid to remove the protective film 30. Thus, a cylindrical region 3 having a diameter of 56 mm was obtained (the diameter of the cylindrical region 3 was one size smaller than the diameter of the protective film 30).

次に、ＧａＮ結晶の円柱状領域３を、ワイヤーソーを用いてスライスし、厚さ６５０μｍのＧａＮ自立基板を３枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．８ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４５０μｍとした。以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。 Next, the cylindrical region 3 of the GaN crystal was sliced using a wire saw, and three GaN free-standing substrates with a thickness of 650 μm were obtained. Furthermore, the outer peripheral edge of the obtained GaN free-standing substrate is beveled to form a diameter of 50.8 mm, an orientation flat and an index flat are formed, and then the front and back surfaces are mirror-polished. , Its thickness was 450 μm. During the above processing, defects such as cracks and chipping did not occur in the GaN crystal.

（実施例７）
実施例１と同様の方法により、ＶＡＳ法で作製した直径６２ｍｍのｃ面を主面とするＧａＮ基板を基板１として、その上にＨＶＰＥ法により厚さ約４ｍｍのＳｉドープＧａＮ結晶を成長させた。 (Example 7)
With the same method as in Example 1, a GaN substrate having a c-plane with a diameter of 62 mm prepared by the VAS method as the main surface was used as the substrate 1, and Si-doped GaN crystal with a thickness of about 4 mm was grown thereon by HVPE. .

次に、図４Ａ、４Ｂに示される円筒状の型彫り放電電極２０を用いて、ＧａＮ結晶の円筒状領域４をゆっくりと研削除去し、直径５６ｍｍの円柱状領域３を残した。このとき、基板１には放電加工を施さず、図５に示される基板１のように、円筒状領域４の直下の領域を残した。 Next, the cylindrical region 4 of the GaN crystal was slowly ground and removed using the cylindrically shaped discharge electrode 20 shown in FIGS. 4A and 4B, leaving a cylindrical region 3 with a diameter of 56 mm. At this time, the substrate 1 was not subjected to electrical discharge machining, and a region immediately below the cylindrical region 4 was left as in the substrate 1 shown in FIG.

次に、ＧａＮ結晶の円柱状領域３を、ワイヤー放電加工機を用いてスライスし、厚さ６３０μｍのＧａＮ自立基板を５枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．８ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４００〜４５０μｍとした。以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。 Next, the cylindrical region 3 of the GaN crystal was sliced using a wire electric discharge machine, and five GaN free-standing substrates with a thickness of 630 μm were obtained. Furthermore, the outer peripheral edge of the obtained GaN free-standing substrate is beveled to form a diameter of 50.8 mm, an orientation flat and an index flat are formed, and then the front and back surfaces are mirror-polished. , And its thickness was 400 to 450 μm. During the above processing, defects such as cracks and chipping did not occur in the GaN crystal.

そして、ＧａＮ自立基板を取得した後、残った基板１の表面に、研削機を用いる平坦化処理、及び鏡面研磨を施し、種結晶として再利用した。上述と同じＧａＮ自立基板の製造工程を、この再利用の基板１を用いて行ったところ、初使用の基板１を使用した場合と同等の品質のＧａＮ自立基板を得ることができた。これにより、基板１としてのＧａＮ基板の繰り返し使用が可能であることが確認された。 Then, after obtaining a GaN free-standing substrate, the remaining surface of the substrate 1 was subjected to planarization treatment using a grinder and mirror polishing, and was reused as a seed crystal. When the same manufacturing process of the GaN self-standing substrate as described above was performed using this recycled substrate 1, it was possible to obtain a GaN self-standing substrate of the same quality as in the case of using the first-use substrate 1. Thereby, it was confirmed that the repeated use of the GaN substrate as the substrate 1 is possible.

以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。 As mentioned above, although embodiment and Example of this invention were described, this invention is not limited to said Embodiment and Example, A various deformation | transformation implementation is possible in the range which does not deviate from the main point of invention.

また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 In addition, the embodiments and examples described above do not limit the invention according to the claims. Furthermore, it should be noted that not all combinations of features described in the embodiments and examples are essential to the means for solving the problems of the invention.

エピタキシャル成長させたIII族窒化物半導体単結晶をクラックの発生を抑えつつスライスし、半導体基板を得ることのできる半導体基板の製造方法を提供する。 Abstract: A method of manufacturing a semiconductor substrate capable of obtaining a semiconductor substrate by slicing an epitaxially grown group III nitride semiconductor single crystal while suppressing the occurrence of cracks.

１基板
１ｐ主面
２ III族窒化物半導体単結晶
３円柱状領域
３ｐ面
４円筒状領域
４ｐファセット面
５半導体基板
６空隙
１０砥石
２０型彫り放電電極
３０保護膜
４０ホールソー
５０ＨＶＰＥ成長装置 Reference Signs List 1 substrate 1p main surface 2 group III nitride semiconductor single crystal 3 cylindrical region 3p surface 4 cylindrical region 4p facet 5 semiconductor substrate 6 air gap 10 grindstone 20 type engraving discharge electrode 30 protective film 40 hole saw 50 HVPE growth apparatus

Claims

円形の基板の主面上に、III族窒化物半導体単結晶をエピタキシャル成長させる工程と、
前記III族窒化物半導体単結晶の外周縁側の第１の領域を除去し、前記III族窒化物半導体単結晶の前記第１の領域の内側の第２の領域を残す工程と、
を含み、
前記第１の領域の除去は、前記III族窒化物半導体単結晶中の歪みのバランスが崩れないように、前記III族窒化物半導体単結晶の形状が常に前記III族窒化物半導体単結晶の中心軸を対称軸とする軸対称性を保つように実施され、
前記第１の領域は、前記第２の領域と不純物の濃度が異なるファセット成長により形成された領域を含む、
III族窒化物半導体単結晶の製造方法。 Epitaxially growing a group III nitride semiconductor single crystal on the main surface of a circular substrate;
Removing the first region on the outer peripheral side of the group III nitride semiconductor single crystal, and leaving a second region inside the first region of the group III nitride semiconductor single crystal;
Including
In the removal of the first region, the shape of the group III nitride semiconductor single crystal is always the center of the group III nitride semiconductor single crystal so that the balance of distortion in the group III nitride semiconductor single crystal is not broken. Implemented to maintain axial symmetry with the axis as the symmetry axis,
The first region includes a region formed by facet growth different in concentration of impurities from the second region,
Method for producing group III nitride semiconductor single crystal.

円形の基板の主面上に、III族窒化物半導体単結晶をエピタキシャル成長させる工程と、
円筒状の空隙を前記III族窒化物半導体単結晶に形成し、前記III族窒化物半導体単結晶の外周縁側の第１の領域と、前記III族窒化物半導体単結晶の前記第１の領域の内側の第２の領域とに前記III族窒化物半導体単結晶を分離する工程と、
を含み、
前記空隙の形成は、前記III族窒化物半導体単結晶中の歪みのバランスが崩れないように、前記III族窒化物半導体単結晶の形状が常に前記III族窒化物半導体単結晶の中心軸を対称軸とする軸対称性を保つように実施され、
前記第１の領域は、前記第２の領域と不純物の濃度が異なるファセット成長により形成された領域を含む、
III族窒化物半導体単結晶の製造方法。 Epitaxially growing a group III nitride semiconductor single crystal on the main surface of a circular substrate;
A cylindrical void is formed in the group III nitride semiconductor single crystal, and a first region on the outer peripheral side of the group III nitride semiconductor single crystal and the first region of the group III nitride semiconductor single crystal are formed. Separating the group III nitride semiconductor single crystal into an inner second region;
Including
The shape of the group III nitride semiconductor single crystal is always symmetrical about the central axis of the group III nitride semiconductor single crystal so that the balance of distortion in the group III nitride semiconductor single crystal is not broken in the formation of the void. It is carried out to maintain the axial symmetry of the axis,
The first region includes a region formed by facet growth different in concentration of impurities from the second region,
Method for producing group III nitride semiconductor single crystal.