JP6512610B2 - 多列型半導体装置用配線部材及びその製造方法 - Google Patents
多列型半導体装置用配線部材及びその製造方法 Download PDFInfo
- Publication number
- JP6512610B2 JP6512610B2 JP2016101947A JP2016101947A JP6512610B2 JP 6512610 B2 JP6512610 B2 JP 6512610B2 JP 2016101947 A JP2016101947 A JP 2016101947A JP 2016101947 A JP2016101947 A JP 2016101947A JP 6512610 B2 JP6512610 B2 JP 6512610B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor device
- wiring
- metal plate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 311
- 238000004519 manufacturing process Methods 0.000 title claims description 68
- 238000007747 plating Methods 0.000 claims description 306
- 239000011347 resin Substances 0.000 claims description 138
- 229920005989 resin Polymers 0.000 claims description 138
- 239000002184 metal Substances 0.000 claims description 127
- 229910052751 metal Inorganic materials 0.000 claims description 127
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 238000007788 roughening Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 290
- 238000007789 sealing Methods 0.000 description 52
- 239000000758 substrate Substances 0.000 description 47
- 239000010408 film Substances 0.000 description 33
- 239000000463 material Substances 0.000 description 30
- 238000005530 etching Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 17
- 239000010949 copper Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000011295 pitch Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000008155 medical solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
半導体素子搭載部52a及び端子部52bの半導体素子搭載側には、上端周縁に略庇形状の張り出し部52a1,52b3が形成されている。また、半導体素子搭載部52a又は端子部52bの基材側には、外部端子面として半導体装置実装時の半田付けを適切に行えるようにするために、例えば、Au等の薄膜が、めっき形成されている。
そして、図5(a)の半導体装置用基板を用いた半導体装置の製造では、半導体素子搭載部52aに半導体素子53を搭載し、半導体素子53の電極と端子部52bとをワイヤ54で接合し、半導体素子53を搭載した側を樹脂で封止して封止樹脂部55を形成した後、基材51を引き剥がして、半導体装置を完成させる(図5(b)〜図5(d)参照)。
即ち、特許文献1に記載の半導体装置用基板は、半導体素子53の電極と端子部52bとを電気的に接続するためのワイヤボンディングを行うためのスペースが、半導体素子53の上面よりもさらに高さ方向に必要となるため、その分、小型化/薄型化の支障となる。
しかし、特許文献2に記載の半導体装置用基板は、半導体装置の製造において、封止樹脂部68を形成し、基材を除去後に、外部端子部62と配線部の外部端子側の面が露出し、酸化により劣化し易い。配線部の露出による劣化を防止するためには、基材を溶解除去後に、露出した外部端子部62と配線部を覆うために、露出した外部端子側の面全体を覆う、ソルダーレジスト69を塗布、露光、現像を行い、外部端子部62のみが露出する開口部70を形成する必要がある。しかし、ソルダーレジストの現像の際に、外部端子部62と封止樹脂部68との界面から水分や薬品が浸入し、半導体装置を劣化させる虞がある。
そして、本件発明者が、更に検討・考察を重ねたところ、着想した前段階の半導体装置用配線部材及びその製造方法には、半導体装置の量産化に際し改良すべき課題があることが判明した。
上述のように、本件発明者は、試行錯誤を重ねた末に、本発明を導出する前段階において、半導体素子を搭載する内部端子面および半導体素子と電気的接続をする内部端子部の高さを均一にできる半導体素子用配線部材であり、更に半導体装置の製造工程において金属板のエッチング除去や外部端子部のみが露出する開口部を形成する工程が省略できる半導体素子用配線部材とすることで、半導体装置製造時の工程数を削減して、信頼性の高い樹脂封止型半導体装置を製造可能な半導体装置用配線部材及びその製造方法の発明を着想した。
本発明を導出する以前に着想した発明にかかる半導体装置用配線部材は、図7(b)に示すように、樹脂層15の一方の側の面15aにおける所定部位に内部端子となる第1のめっき層11が下面を樹脂層15の一方の側の面15aに面一に露出させた状態で形成され、第1のめっき層11の上に該第1のめっき層と同一形状で配線部となるめっき層12が形成され、更に配線部となるめっき層12の上に配線部となるめっき層12の領域内で部分的に外部端子となる第2のめっき層13が上面を樹脂層15の他方の側の面15bから露出させた状態で形成され、内部端子と配線部と外部端子を構成し、側面形状が、略L字形状(又は略T字形状)となるように形成されている、めっき層の積層体を複数備えてなる。
また、内部端子と外部端子を配線部で接続しためっき層の積層体の側面形状が、略L字形状又は略T字形状となるように構成すれば、樹脂との密着性が向上し、端子を形成するめっき被膜の樹脂からの抜けを防止できる。
また、配線部となるめっき層12の上に、配線部となるめっき層12の領域内で部分的に外部端子となる第2のめっき層13を形成する構成にすれば、外部端子となる第2のめっき層13を小さく形成でき、外部端子として半導体装置の裏面に露出する第2のめっき層13の脱落や抜けを防止できる。
本件発明者は、試行錯誤の末、半導体装置を製造する際に用いる半導体装置用基板における内部端子と外部端子の電気的な接続面を、従来の半導体装置用基板とは逆にすることを着想した。
即ち、従来の半導体装置用基板では、半導体装置を製造する際には、外部端子面は金属板側の面、内部端子面は金属板とは反対側の面を露出させた状態で用いるように構成されている。
これに対し、図7に示す発明の半導体装置用配線部材では、半導体装置を製造する際には、外部端子面は半導体装置用基板の製造時に用いる金属板とは反対側の面、内部端子面は半導体装置用基板の製造時に用いる金属板側の面を露出させた状態で用いる着想のもとに、内部端子及び配線部を構成するめっき層よりも外部端子を構成するめっき層を半導体装置用基板の製造時に用いる金属板から高くなるように構成する。
ここで、従来の半導体装置用基板を用いた半導体装置と同様に、第1のめっき層11上に半導体素子を搭載するが、第1のめっき層11の面が段差のない状態で露出しているので、接続面は全体がフラットであるため、接続が安定する。
この場合、外部端子は金属板側とは反対側の面を露出させる必要がある。そこで、本件発明者は、金属板上における、内部端子、外部端子及び配線部となる部位にめっきを施した後、従来の半導体装置用基板とは異なり、更に、外部端子となる部位のみに、さらにめっきを積み増して施すことで、内部端子、配線部とは高低差のある外部端子を形成させ、更に第2のめっき層が形成されていない部位の上に第2のめっき層の上面を露出させた状態で樹脂層が形成され、金属板がエッチング除去された図7に示す発明の半導体装置用配線部材を想到するに至った。
本件発明者が、更に検討・考察を重ねたところ、図7に示す発明の半導体装置用配線部材には、量産化の要請に応えるために、次のような課題があることが判明した。
即ち、この種の半導体装置の製造に使用される半導体装置用配線部材は、多数の半導体装置を一度に得るために、内部端子部と外部端子部と配線部を有するめっき層の積層体を複数備えてなる個々の半導体装置用配線部材がマトリックス状に配列された多列型半導体装置用配線部材として形成される。
しかるに、図7に示す半導体装置用配線部材は、内部端子、配線部及び外部端子がめっき層11,12,13で形成され、内部端子、配線部及び外部端子が樹脂層15によって固定され、全体が薄板状に形成された構成となっている。このような薄板状の半導体装置用配線部材を、更に、マトリックス状に多列化した態様に形成した場合、樹脂層の厚さに対し、半導体装置用配線部材の集合体の面積が膨大なものとなるため、半導体装置用配線部材の集合体の面全体に撓みが生じ易くなり、半導体装置の製造に悪影響を及ぼす虞が懸念される。例えば、樹脂層に積層めっき被膜が埋まった状態でフリップチップ実装工程を行うために、多列型半導体装置用基板の集合体をなすシートを搬送する場合、半導体素子搭載用シートとしては強度が弱いため、搬送により変形する虞がある。
そこで、本件発明者は、図7に示す発明における上記の課題を鑑み、更なる検討・考察、試行錯誤を重ねた結果、図7に示す発明による上述の効果を維持し、且つ、上記課題を解決する本発明を着想した。
なお、金属枠部を形成する対象となる半導体装置用配線部材の集合体は、多列型半導体装置用配線部材の全領域(1シート)としてもよいし、多列型半導体装置用配線部材の全領域を複数ブロックに分けたときの、夫々のブロックとしてもよい。
例えば、1シート内に半導体装置用配線部材の集合体が複数ブロック存在する多列型半導体装置用配線部材の場合、金属枠部は、半導体装置用配線部材の集合体の全てのブロックを合わせて1つの半導体装置用配線部材の集合体とみなして、その外周領域に形成することができる。あるいは、金属枠部は、個々のブロックをなす半導体装置用配線部材の集合体の外周領域に形成することもできる。あるいは、金属枠部は、半導体装置用配線部材の集合体の全てのブロックのうちの一部をなす複数のブロックを合わせて1つの半導体装置用配線部材の集合体とみなして、夫々の半導体装置用配線部材の集合体の外周領域に形成することもできる。
このようにすれば、配線部となるめっき層における、第2のめっき層に覆われていない部位の樹脂層との密着性が向上する。そして、第1のめっき層と配線部となるめっき層の厚さが例えば5μm以下の薄いめっき層であっても、樹脂層からの剥がれを防止できる。
このようにすれば、半導体素子を搭載時に用いる接着剤層や、半導体素子搭載後に封止する封止樹脂との密着性が向上する。
このようにすれば、内部端子となる面を広くとることができるため、電極のピッチが異なる、より多くの半導体素子の搭載に適応できる。
このようにすれば、配線部となるめっき層における、第2のめっき層に覆われていない部位の樹脂層との密着性が向上する。そして、第1のめっき層と配線部となるめっき層の厚さが例えば5μm以下の薄いめっき層であっても、樹脂層からの剥がれを防止できる。
このようにすれば、金属板表面の樹脂層との密着性が向上し、金属枠部の半導体装置用配線部材の集合体の外周領域との密着性が向上する。また、金属枠部以外の金属板を除去したときに、樹脂層の一方の側の面が粗面となって露出するため、半導体素子を搭載時に用いる接着剤層や、半導体素子搭載後に封止する封止樹脂との密着性が向上する。
第1実施形態
図1は本発明の第1実施形態にかかる多列型半導体装置用配線部材の構成を示す図で、(a)は外部端子側からみた平面図、(b)は(a)の部分拡大図、(c)は(b)のA−A断面図、(d)は(a)の多列型半導体装置用配線部材に備わる個々の半導体装置用配線部材における内部端子、配線部及び外部端子を構成するめっき層の積層体の構成の一例を示す平面図、(e)は(d)の断面図である。図2は図1に示す多列型半導体装置用配線部材の製造工程を示す説明図である。図3は図2に示す製造工程を経て製造された第1実施形態の多列型半導体装置用配線部材を用いた樹脂封止型半導体装置の製造工程の一例を示す説明図である。図4は図3に示す製造工程における個々の半導体装置用配線部材に対する半導体素子のフリップチップ実装態様を示す図で、(a)は半導体素子搭載側からみた平面図、(b)は(a)の断面図である。
個々の半導体装置用配線部材10は、図1(c)に示すように、樹脂層15と、内部端子となる第1のめっき層11と、配線部材となるめっき層12と、外部端子となるめっき層13と、を有してなる、めっき層の積層体を複数備えて構成されている。
内部端子となる第1のめっき層11は、樹脂層15の一方の側の面15aにおける所定部位に、下面を樹脂層15の一方の側の面15aと面一に露出させた状態で形成されている。
配線部となるめっき層12は、第1のめっき層11の上に、第1のめっき層11と同一形状で形成されている。
また、配線部となるめっき層12の上面は、粗化面となっている。また、第1のめっき層11が露出した樹脂層15の一方の側の面は、粗面となっている。
外部端子となる第2のめっき層13は、配線部となるめっき層12の上に、配線部となるめっき層12の領域内で部分的に(例えば、配線部となるめっき層12の外縁から0.03mm以上内側)、上面を樹脂層15の他方の側の面15bから露出させた状態で形成されている。
なお、第1のめっき層11は、例えば、順に積層された、Auめっき層と、Pdめっき層と、Niめっき層とで構成されている。
配線部となるめっき層12は、例えば、Niめっき層又はCuめっき層で構成されている。
第2のめっき層13は、例えば、順に積層された、Niめっき層と、Pdめっき層と、Auめっき層とで構成されている。
第2のめっき層13の表面(即ち、Auめっき層の表面)の樹脂層15の一方の側の面15aからの高さH2は、配線部となるめっき層12の表面の樹脂層15の一方の側の面15aからの高さH1に比べて高くなっている。
そして、内部端子となるめっき層11と配線部となるめっき層12と外部端子となるめっき層13の積層体は、側面形状が略L字形状(又は図1(e)に示すように略T字形状)に形成されている。
まず、図2(a)に示す基板となる金属板1の両面に第1のレジストマスク用のドライフィルムレジストRをラミネートする(図2(b)参照)。
次に、表面側のドライフィルムレジストRに対しては、所定位置に、内部端子、配線部及び外部端子の基部を形成するパターン(ここではパターンAとする)が形成されたガラスマスクを用いて、表面側を露光・現像するとともに、裏面側のドライフィルムレジストRに対しては、半導体装置用配線部材の集合体の外周領域に金属枠部形成用レジストを形成するパターンが形成されたガラスマスクを用いて裏面側を露光・現像する。そして、図2(c)に示すように、表面にはパターンAの第1のレジストマスクを形成し、裏面には半導体装置用配線部材の集合体の外周領域に開口部を有する第1のレジストマスクを形成する。なお、露光・現像は従来公知の方法により行う。例えば、ガラスマスクで覆った状態で紫外線を照射し、ガラスマスクを通過した紫外線が照射されたドライフィルムレジストの部位の現像液に対する溶解性を低下させて、それ以外の部分を除去することで、レジストマスクを形成する。なお、ここでは、レジストとしてネガ型のドライフィルムレジストを用いたが、レジストマスクの形成には、ネガ型の液状レジストを用いてもよい。さらには、ポジ型のドライフィルムレジスト又は液状レジストを用いて、ガラスマスクを通過した紫外線が照射されたレジストの部分の現像液に対する溶解性を増大させて、その部分を除去することでレジストマスクを形成するようにしてもよい。
次に、第1のレジストマスクから露出している金属板の部位に、第1のめっき層11として、例えば、Auめっき層、Pdめっき層の順で夫々所定の厚さ(例えば、Auめっき層0.003μm、Pdめっき層0.03μm)となるように、Auめっき、Pdめっきを夫々施す。
次に、Pdめっき層の上に配線部となるめっき層12として、例えば、Niめっき層(又はCuめっき層)が第1のめっき層と平面形状が同形状に形成されるように、Niめっき(又はCuめっき)を、例えば4μm程度施す。また、好ましくは、配線部となるNiめっき層(又はCuめっき層)に対して、粗化処理を施す。図2(d)はこのときの状態を示している。
なお、第1のめっき層11及び配線部となるめっき層12とで積層するめっき層の総厚は、5μm以下に抑える。5μmを超えためっき厚に形成すると、後述する第2のめっき層を形成するための第2のレジストマスクを、第1のめっき層11及び配線部となるめっき層12を覆うように形成する際に、金属板から突出し過ぎているために、第2のレジストマスクの内部に空気が入り込み易くなるので好ましくない。
また、このとき、金属板の裏側の面における半導体装置用配線部材の集合体の外周領域の開口部にも、金属枠部形成用レジストとなるめっき層として、第1のめっき層11及び配線部となるめっき層12と同様の金属層が順に積層された、めっき層19を形成する。
また、配線部となるめっき層12として、Niめっき層を形成する場合におけるNiめっき層に対する粗化処理は、Niめっき層の表面に対してエッチングを施すことによって行う。また、配線部となるめっき層12として、Cuめっき層を形成する場合におけるCuめっき層に対する粗化処理は、Cuめっき層の表面に対して陽極酸化処理又はエッチングを施すことによって行う。
また、第1のめっき層11における半導体素子搭載面側(即ち、最も金属板に近い側)のめっき層を構成する金属は、Ni、Pd、Au、Ag、Sn、Cu等から、フリップチップ接続に必要な種類を適宜選択できる。
次に、先に形成した配線部となるめっき層の領域内における一部の外部端子となる部位に重ねてめっき層を形成するためのパターン(ここではパターンBとする)が形成されたガラスマスクを用いて、表面側を露光・現像するとともに、裏面側のドライフィルムレジストR2に対しては、全面を照射するガラスマスクを用いて裏面側を露光・現像する。そして、図2(g)に示すように、第2のレジストマスクとして、表面にはパターンBのレジストマスクを形成し、裏面には全面を覆うレジストマスクを形成する。
次に、第2のレジストマスクから露出している、配線部となるめっき層12を構成するNiめっき層(又はCuめっき層)の表面に、第2のめっき層13として、例えば、Niめっき層、Pdめっき層、Auめっき層の順で夫々所定の厚さとなり、且つ、最上層のめっき層(Auめっき層)の面が第2のレジストマスクの面の高さ以下となるように、Niめっき、Pdめっき、Auめっきを夫々施す。図2(h)は、このときの状態を示している。好ましくは、最上層のめっき層の面が第2のレジストマスクの面よりも3〜13μm程度低い、凹みが形成されるように夫々のめっきを施す。このようにすると、半導体装置を搭載後に外部機器と半田接合する際に半田が凹みに留まり易くなり、半田ブリードを防止できる。Niめっき層は、例えば、20〜50μmの厚さに形成する。なお、Niめっき層を設けずに、Pdめっき層、Auめっき層の順で夫々所定の厚さとなるように、Pdめっき、Auめっきを夫々施してもよい。また、第2のめっき層13における外部端子接合面となるめっき層を構成する金属は、Ni、Pd、Au、Sn等から、外部基材と半田接合可能な種類を適宜選択できる。
次に、両面の第2のレジストマスクを剥離する(図2(i)参照)。
次に、金属板上で内部端子、配線部、外部端子に対応する各めっき層が突出した側に、外部端子となる第2のめっき層13の表面が露出するようにして、その他の部位を樹脂で封止する(図2(j)参照)。樹脂封止の際には、端子パターンのめっきによる端子の高さの不均一さにより外部端子面に樹脂が回りこむことがある。その場合には、封止した樹脂の表面を研磨して外部端子面を露出させる。
次に、半導体装置用基板の金属板に対して、金属板の裏側の面における半導体装置用配線部材の集合体の外周領域の開口部に形成しためっき層19をエッチングレジストとして用いて、エッチングを施し、金属板を溶解等により除去し、図2(k)に示すように、内部端子となる第1のめっき層11の表面を樹脂層15の面15aから面一に露出させるとともに、半導体装置用配線部材の集合体の外周に金属枠部16を形成する。これにより、本実施形態の多列型半導体装置用配線部材が完成する。
まず、図3(a)に示す半導体装置用配線部材の内部端子面側に半導体素子20を搭載し、半田ボール14を介して、半導体素子20の電極を、樹脂層15の面15aから面一に露出した内部端子と接続させる(図3(b)、図4(a)、図4(b)参照)。なお、第1実施形態の半導体装置用配線部材では、露出した内部端子の表面が樹脂層15の面15aと面一になっているため、半導体素子20を安定した状態で搭載できる。
次に、半田ボール14を介して接続した半導体素子20の内部端子側の隙間を、所定の封止材17で封止する(図3(c)参照)。
次に、半導体素子20を搭載した面を封止樹脂18で封止する(図3(d)参照)。
次に、個々の半導体装置領域を切断する(図3(e)参照)。
これにより、半導体装置が完成する。なお、図3(a)〜図3(e)は、半導体装置用配線部材の上下方向を変えないで図示している。
また、第1実施形態の多列型半導体装置用配線部材によれば、個々の半導体装置用配線部材が、複数備わる、夫々のめっき層の積層体を、内部端子と外部端子を配線部で接続しためっき層11,12,13の積層体で形成したので、内部端子と外部端子夫々の実装ピッチを設計に応じて調整できる。
また、第1実施形態の多列型半導体装置用配線部材によれば、内部端子と外部端子を配線部で接続しためっき層11,12,13の積層体の側面形状が、略L字形状又は略T字形状となるように構成したので、樹脂15との密着性が向上し、端子を形成するめっき被膜の樹脂からの抜けを防止できる。
また、第1実施形態の多列型半導体装置用配線部材によれば、配線部となるめっき層12の上に、配線部となるめっき層12の領域内で部分的に外部端子となる第2のめっき層13を形成する構成にしたので、外部端子となる第2のめっき層13を小さく形成でき、外部端子として半導体装置の裏面に露出する第2のめっき層13の脱落や抜けを防止できる。
また、第1実施形態の多列型半導体装置用配線部材によれば、図1(d)に示すように、全体が同じ幅の矩形状に形成した場合には、内部端子となる面を広くとることができるため、電極のピッチが異なる、より多くの半導体素子の搭載に適応できる。
また、第1実施形態の多列型半導体装置用配線部材によれば、内部端子及び配線部とは厚みの異なる外部端子を予め設け、内部端子及び配線部を樹脂で封止し、樹脂層の他方の側の面から外部端子のみを露出させたので、従来の半導体装置用基板とは異なり半導体装置の製造過程で金属板のエッチング除去や外部部材との接続面に開口部を有する絶縁層を設ける必要がなくなり、その分、半導体装置の製造時の工程数が減少し生産性が向上する。
また、第1実施形態の多列型半導体装置用配線部材によれば、積層めっき被膜と樹脂のみからなる構造となり、フリップチップ実装後に樹脂封止する際には、半導体装置用配線部材の樹脂層15及び露出しためっき被膜のみを封止樹脂18で封止することになり、膨張係数の大きく異なる基材(金属板)の表面を樹脂封止することがないため、封止樹脂18の硬化後の反りが軽減される。詳しくは、基材をなす金属板への樹脂封止に比べて、樹脂層への樹脂封止は、樹脂層と封止樹脂とが、物理的な特性が同系統の材料同士であるため、封止樹脂硬化後の熱収縮や熱膨張が小さくなる。しかも、特許文献1,2に記載の半導体装置用基板のように、封止樹脂部形成後に基材を除去するようなことがない。その結果、封止樹脂の硬化後の反りが小さくなる。
また、第1実施形態の多列型半導体装置用配線部材によれば、半導体装置の製造工程において基材をなす金属板のエッチング除去や外部機器との接続面に開口部を形成するための加工(ソルダーレジストの塗布、露光、現像)の必要がないため、水分や薬液が浸入して半導体装置を劣化させる虞がない。
次に、本発明の多列型半導体装置用配線部材及びその製造方法の実施例を説明する。
なお、各工程には、薬液洗浄や水洗浄等を含む前処理・後処理を実施するが一般的な処理であるので記載を省略する。
まず、金属板1として、リードフレーム材としても使用されている板厚0.15mmの銅材を用意した(図2(a)参照)。
第1のレジストマスク形成工程においては、金属板1の両面に、厚さ25μmのドライフィルムレジストRをラミネートした(図2(b)参照)。
次に、表面側に所定の位置にめっきを形成するためのパターンAが形成されたガラスマスクを用いて表面側のドライフィルムレジストRに露光・現像を行い、めっきを形成する部分が開口された第1のレジストマスクを形成した。裏面側のドライフィルムレジストRに対しては、半導体装置用配線部材の集合体の外周領域に金属枠部形成用レジストを形成するためのパターンが形成されたガラスマスクを用いて露光・現像を行い、半導体装置用配線部材の集合体の外周領域が開口され、それ以外の領域を覆う第1のレジストマスクを形成した。この露光・現像は従来工法と同様で、露光用のガラスマスクをドライフィルムレジストRに密着させ、紫外線を照射することによって、夫々のパターンをドライフィルムレジストRに露光し、炭酸ナトリウムにより現像を行なった(図2(c)参照)。
次のめっき工程では、両面に形成した第1のレジストマスクから露出している金属板に一般的なめっき前処理を行なった後、順にAuを0.01μm、Pdを0.03μm、Niを4.0μm、めっきを施した(図2(d)参照)。
次に、両面の第1のレジストマスクを剥離し(図2(e)参照)、両面にドライフィルムレジストR2をラミネートした(図2(f)参照)。このとき、形成する第2の金属めっき層の厚さに応じてレジストの厚さを選定する必要があるが、本実施例では第2の金属めっき層を15〜40μmとなるよう形成するため、最上層のめっき層の面が第2のレジストマスクの面の高さ以下となるように、表面側のみ厚さが50μmのレジストを用い、裏面側は厚さが25μmのレジストを用いた。
そして、先に形成しためっき層の一部であって、外部端子となる部分に重ねてめっきを形成するためのパターンBが形成されたガラスマスクを用いて露光・現像を行って第2のレジストマスクを形成した(図2(g)参照)。なお、裏面側は、全体を覆う第2のレジストマスクを形成した。
次のめっき工程では、形成した第2のレジストマスクから露出しているNiめっき面に順にNiを20.0μm、Pdを0.03μm、Auを0.01μm、めっきを施し(図2(h)参照)、次に、両面の第2のレジストマスクを除去した(図2(i)参照)。
次に、金属板における内部端子、配線部、外部端子に対応するめっき層が突出した側に、外部端子となる第2のめっき層13の表面が露出するようにして、その他の部位を樹脂15で封止した(図2(j)参照)。
次に、金属板(銅材)1の裏側の面における半導体装置用配線部材の集合体の外周領域の開口部に形成しためっき層19をエッチングレジストとして用いて、めっき層に覆われていない露出した金属板をエッチング除去し、半導体装置用配線部材の集合体の外周に金属枠部16を形成した多列型半導体装置用配線部材を作製した(図2(k)参照)。
完成した多列型半導体装置用配線部材の樹脂15で固定されためっき層を配線として、金属板と接していた面側に半導体素子を搭載して内部端子と導通をとり(図3(b)参照)、半導体素子搭載部を封止樹脂18で封止し(図3(d)参照)、個々の半導体装置領域を切断することで外部端子の表面が樹脂15の面から露出した状態の半導体装置を得た(図3(e)参照)。
例えば、第1実施形態の多列型半導体装置用配線部材では、第1のめっき層にAu、Pd、配線部となるめっき層に金属めっき層にNi、第2のめっき層にNi、Pd、Auを用いたが、本発明の多列型半導体装置用配線部材における第1のめっき層、配線部となるめっき層、第2のめっき層の形成に用いるめっきの組み合わせは、これに限定されるものではなく、変形例として、次の表1に示すようなめっきを施した第1のめっき層、配線部となるめっき層、第2のめっき層を組み合わせて、本発明の多列型半導体装置用配線部材を構成してもよい。なお表1では、めっきが各変形例において欄の上から順に施されるものとして示してある。
表1 半導体装置用配線部材を構成するめっきの組合せ
10 半導体装置用配線部材
11 第1のめっき層
12 配線部となるめっき層
13 第2のめっき層
14 半田ボール
15 樹脂層
15a 樹脂層の一方の側の面
15b 樹脂層の他方の側の面
16 金属枠部
17 封止材
18 封止樹脂
19 めっき層
20 半導体素子
Claims (8)
- 樹脂層の一方の側の面における所定部位に内部端子となる第1のめっき層が下面を該樹脂層の一方の側の面に露出させた状態で形成され、前記第1のめっき層と接続する配線部となるめっき層が形成され、更に前記配線部となるめっき層の上に該配線部となるめっき層の領域内で部分的に外部端子となる第2のめっき層が上面を前記樹脂層の他方の側の面から露出させた状態で形成され、前記内部端子と前記配線部と前記外部端子を構成し、側面形状が、略L字形状又は略T字形状に形成されている、めっき層の積層体を複数備えてなる半導体装置用配線部材が、マトリックス状に配列された多列型半導体装置用配線部材であって、
前記樹脂層の一方の側の面における、半導体装置用配線部材の集合体の外周領域に金属枠部が形成されていることを特徴とする多列型半導体装置用配線部材。 - 前記配線部となるめっき層は、前記第1のめっき層の上に該第1のめっき層と同一形状で形成されていることを特徴とする請求項1に記載の多列型半導体装置用配線部材。
- 前記第1のめっき層の上に形成されている前記配線部となるめっき層の上面は、粗化面であることを特徴とする請求項1または2に記載の多列型半導体装置用配線部材。
- 前記第1のめっき層が露出した前記樹脂層の一方の側の面は、粗面であることを特徴とする請求項1または2に記載の多列型半導体装置用配線部材。
- 樹脂層の一方の側の面における所定部位に内部端子となる第1のめっき層が下面を該樹脂層の一方の側の面に露出させた状態で形成され、前記第1のめっき層と接続する配線部となるめっき層が形成され、更に前記配線部となるめっき層の上に該配線部となるめっき層の領域内で部分的に外部端子となる第2のめっき層が上面を前記樹脂層の他方の側の面から露出させた状態で形成され、前記内部端子と前記配線部と前記外部端子を構成し、側面形状が、略L字形状又は略T字形状に形成されている、めっき層の積層体を複数備えてなる半導体装置用配線部材がマトリックス状に配列された多列型半導体装置用配線部材の製造方法であって、
金属板の他方の側の面にパターンAの開口部を有する第1のレジストマスクを形成するとともに、前記金属板の一方の側の面における半導体装置用配線部材の集合体の外周領域に開口部を有する第1のレジストマスクを形成する工程と、
前記パターンAの開口部に内部端子となる第1のめっき層と前記第1のめっき層と接続する配線部となるめっき層とを形成するとともに、前記外周領域の開口部に金属枠部形成用レジストとなるめっき層を形成する工程と、
前記金属板の両面に形成された前記第1のレジストマスクを剥離する工程と、
前記金属板の他方の側の面に前記配線部となるめっき層の領域内において一部が露出するパターンBの開口部を有する第2のレジストマスクを形成するとともに、前記金属板の一方の側の面全体を覆う第2のレジストマスクを形成する工程と、
前記パターンBの開口部に外部端子となる第2のめっき層を形成する工程と、
前記金属板の両面に形成された前記第2のレジストマスクを剥離する工程と、
前記金属板および前記配線部となるめっき層における前記第2のめっき層が形成されていない部位の上に該第2のめっき層の上面を露出させるように樹脂層を形成する工程と、
前記金属板における、前記半導体装置用配線部材の集合体の外周領域に形成した前記金属枠部形成用レジストとなるめっき層で覆われていない部位の金属を除去する工程と、
を有することを特徴とする多列型半導体装置用配線部材の製造方法。 - 前記配線部となるめっき層は、前記第1のめっき層の上に該第1のめっき層と同一形状で形成することを特徴とする請求項5に記載の多列型半導体装置用配線部材の製造方法。
- 前記配線部となるめっき層の形成後、且つ、前記第2のレジストマスクの形成前に、前記配線部となるめっき層の上面に、粗化処理を施すか、あるいは前記配線部となるめっき層が粗化めっき層として形成されることを特徴とする請求項5または6に記載の多列型半導体装置用配線部材の製造方法。
- 前記金属板の両面に形成された前記第1のレジストマスクを剥離した後、前記金属板に形成された前記配線部となるめっき層をマスクとして前記金属板表面を粗化処理する工程を含むことを特徴とする請求項5に記載の多列型半導体装置用配線部材の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016101947A JP6512610B2 (ja) | 2016-05-20 | 2016-05-20 | 多列型半導体装置用配線部材及びその製造方法 |
PCT/JP2017/003030 WO2017199472A1 (ja) | 2016-05-20 | 2017-01-27 | 多列型半導体装置用配線部材及びその製造方法 |
KR1020187036589A KR102570204B1 (ko) | 2016-05-20 | 2017-01-27 | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 |
CN201780031005.2A CN109314089B (zh) | 2016-05-20 | 2017-01-27 | 多列型半导体装置用布线构件及其制造方法 |
TW106109761A TWI740916B (zh) | 2016-05-20 | 2017-03-23 | 多列型半導體裝置用配線構件及其製造方法 |
US16/196,507 US10763202B2 (en) | 2016-05-20 | 2018-11-20 | Multi-row wiring member for semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016101947A JP6512610B2 (ja) | 2016-05-20 | 2016-05-20 | 多列型半導体装置用配線部材及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017208515A JP2017208515A (ja) | 2017-11-24 |
JP6512610B2 true JP6512610B2 (ja) | 2019-05-15 |
Family
ID=60325880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016101947A Active JP6512610B2 (ja) | 2016-05-20 | 2016-05-20 | 多列型半導体装置用配線部材及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10763202B2 (ja) |
JP (1) | JP6512610B2 (ja) |
KR (1) | KR102570204B1 (ja) |
CN (1) | CN109314089B (ja) |
TW (1) | TWI740916B (ja) |
WO (1) | WO2017199472A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113038731A (zh) * | 2021-02-22 | 2021-06-25 | 惠州市金百泽电路科技有限公司 | 一种用于制作线路板焊盘的方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4029910B2 (ja) * | 1994-03-18 | 2008-01-09 | 日立化成工業株式会社 | 半導体パッケ−ジの製造法及び半導体パッケ−ジ |
US6278618B1 (en) * | 1999-07-23 | 2001-08-21 | National Semiconductor Corporation | Substrate strips for use in integrated circuit packaging |
JP3523536B2 (ja) * | 1999-08-06 | 2004-04-26 | シャープ株式会社 | 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法 |
JP4400802B2 (ja) * | 1999-08-23 | 2010-01-20 | 大日本印刷株式会社 | リードフレーム及びその製造方法並びに半導体装置 |
JP3932771B2 (ja) * | 2000-05-26 | 2007-06-20 | 日立電線株式会社 | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 |
JP3546961B2 (ja) * | 2000-10-18 | 2004-07-28 | 日本電気株式会社 | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
US6861757B2 (en) | 2001-09-03 | 2005-03-01 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
JP2003209366A (ja) * | 2002-01-15 | 2003-07-25 | Sony Corp | フレキシブル多層配線基板およびその製造方法 |
US20040063849A1 (en) * | 2002-09-26 | 2004-04-01 | Nippon Paint Co., Ltd. | Photosolder resist composition |
JP2004241526A (ja) * | 2003-02-05 | 2004-08-26 | Kyocera Corp | 配線基板 |
JP4768994B2 (ja) * | 2005-02-07 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 配線基板および半導体装置 |
JP4431123B2 (ja) * | 2006-05-22 | 2010-03-10 | 日立電線株式会社 | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 |
DE102007034402B4 (de) * | 2006-12-14 | 2014-06-18 | Advanpack Solutions Pte. Ltd. | Halbleiterpackung und Herstellungsverfahren dafür |
US7825514B2 (en) | 2007-12-11 | 2010-11-02 | Dai Nippon Printing Co., Ltd. | Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device |
KR101169686B1 (ko) * | 2008-11-07 | 2012-08-06 | 에스케이하이닉스 주식회사 | 반도체 패키지용 기판 및 이의 제조 방법 |
JP2015185619A (ja) | 2014-03-20 | 2015-10-22 | 日立マクセル株式会社 | 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法 |
JP2017208516A (ja) * | 2016-05-20 | 2017-11-24 | Shマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
-
2016
- 2016-05-20 JP JP2016101947A patent/JP6512610B2/ja active Active
-
2017
- 2017-01-27 CN CN201780031005.2A patent/CN109314089B/zh active Active
- 2017-01-27 WO PCT/JP2017/003030 patent/WO2017199472A1/ja active Application Filing
- 2017-01-27 KR KR1020187036589A patent/KR102570204B1/ko active IP Right Grant
- 2017-03-23 TW TW106109761A patent/TWI740916B/zh active
-
2018
- 2018-11-20 US US16/196,507 patent/US10763202B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201806094A (zh) | 2018-02-16 |
KR102570204B1 (ko) | 2023-08-23 |
JP2017208515A (ja) | 2017-11-24 |
KR20190013841A (ko) | 2019-02-11 |
TWI740916B (zh) | 2021-10-01 |
US10763202B2 (en) | 2020-09-01 |
CN109314089B (zh) | 2022-04-05 |
US20190139879A1 (en) | 2019-05-09 |
CN109314089A (zh) | 2019-02-05 |
WO2017199472A1 (ja) | 2017-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019057590A (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
JP2005277001A (ja) | 回路装置およびその製造方法 | |
US20040106288A1 (en) | Method for manufacturing circuit devices | |
JP6417142B2 (ja) | 半導体装置及びその製造方法 | |
KR102570206B1 (ko) | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 | |
JP6512610B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
JP6485777B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
JP4288277B2 (ja) | 半導体装置 | |
JP6512609B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
JP6485776B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
TWI631671B (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
JP2017216366A (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP6562493B2 (ja) | 半導体装置用基板及びその製造方法 | |
JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP4549318B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016122808A (ja) | 半導体装置用基板及びその製造方法 | |
JP2016122807A (ja) | 半導体装置用基板及びその製造方法 | |
JP2018022821A (ja) | 半導体装置用基板およびその製造方法、半導体装置の製造方法 | |
JP2016122809A (ja) | 半導体装置用配線部材及びその製造方法 | |
JP2006303029A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180522 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6512610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |