JP6511741B2 - インピーダンス変換素子およびその製造方法 - Google Patents

Description

本発明はアンテナ装置等に適用するインピーダンス変換素子およびその製造方法に関するものである。

近年、携帯電話をはじめとする通信端末装置は多種多様な通信システムへの対応が求められる。このような通信端末装置におけるアンテナ装置は、例えば８００ＭＨｚ〜２．４ＧＨｚの広い周波数帯域をカバーする必要がある。

広い周波数帯域に対応するアンテナ装置として例えば特許文献１が開示されている。図１０（Ａ）（Ｂ）は特許文献１に示されているアンテナ装置の回路図の一例である。図１０（Ａ）は簡易的に表した回路図、図１０（Ｂ）は図１０（Ａ）におけるインピーダンス変換回路２５を多層基板で構成した場合の、積層構造を考慮して表した回路図である。このアンテナ装置のインピーダンス変換回路２５は、図１０（Ｂ）に表すように、導体パターンＬ１Ａ，Ｌ１Ｂ，Ｌ１Ｃ，Ｌ１Ｄからなる１次コイルおよび導体パターンＬ２Ａ，Ｌ２Ｂからなる２次コイルを備えている。図１１は図１０（Ｂ）に示すインピーダンス変換回路２５を多層基板に構成した場合の各層の導体パターンの例を示す図である。導体パターンＬ１Ａ，Ｌ１Ｂ，Ｌ１Ｃ，Ｌ１Ｄ，Ｌ２Ａ，Ｌ２Ｂは複数の誘電体層に形成されていて、これらの導体パターンの所定位置は多数のビア導体で層間接続されている。

国際公開第２０１４／０５０５５２号

一般に、高周波トランスにおいては、挿入損失、自己共振周波数および結合係数に関する特性が重要である。図１１に示したような多層基板で構成されたトランス構造のインピーダンス変換回路においては、挿入損失、自己共振周波数および結合係数は互いにトレードオフの関係にある。例えば、挿入損失を改善することを目的に、導体損を低減しようとして導体パターンのライン幅を太くすると、層間容量は増大する。その結果、自己共振周波数が低下する。また、導体パターンのライン幅を太くするとコイル内径が小さくなるので、結合係数が低下する。また、自己共振周波数を高めることを目的に、１次コイルと２次コイルとの間の容量を小さくしようとして、導体パターンの層間距離を大きくすると、１次コイルと２次コイルとの結合係数が低下する。また、結合係数を高めることを目的に、導体パターンのライン幅を細くしてコイル開口を大きくしようとすると、挿入損失が増大する。さらに、導体パターンのライン幅によってインダクタンス値とキャパシタンス値とを調整しようとすると、このインダクタンス値とキャパシタンス値とはトレードオフの関係となる。自己共振周波数は１／（２π√（ＬＣ））で定まるため、インダクタンス値とキャパシタンス値とが個別に低減できなければ自己共振周波数は高められない。

本発明の目的は、挿入損失、自己共振周波数および結合係数のトレードオフの関係を解消して、これらの特性を所定値に定めるようにしたインピーダンス変換素子およびその製造方法を提供することにある。

（１）本発明のインピーダンス変換素子は、
複数の基材層を積層してなる積層素体に、直列接続され且つトランス結合する第１コイル素子および第２コイル素子を備え、
第１コイル素子は前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、
第２コイル素子は前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、
前記第１コイル素子を構成する導体パターンおよび前記第２コイル素子を構成する導体パターンは積層方向からの平面視で概形状が同じであり、
前記第１コイル素子の導体パターンと前記第２コイル素子の導体パターンとの間に空隙層が形成されたことを特徴とする。

上記構成により、第１コイル素子を構成する導体パターンと第２コイル素子を構成する導体パターンとの層間容量を抑制できる。すなわち、各層の導体パターンや層間距離（導体パターンの厚み方向間隔）を変更することなく、容量成分を低減できる。このことにより、挿入損失を増大させることなく、また結合係数を低下することなく、自己共振周波数を高めることができる。

（２）前記空隙層は、第１コイル素子の導体パターンの、第２コイル素子の導体パターンに対向する面に形成された第１の空隙層、および第２コイル素子の導体パターンの、第１コイル素子の導体パターンに対向する面に形成された第２の空隙層を含み、前記１つまたは複数の基材層は、第１の空隙層と第２の空隙層との間に配置されていることが好ましい。
（３）前記空隙層は、第１コイル素子の導体パターンの、第２コイル素子の導体パターンに対向する面、または第２コイル素子の導体パターンの、第１コイル素子の導体パターンに対向する面に形成されていて、第１コイル素子を構成する導体パターンと第１コイル素子を構成する導体パターンとの間には形成されていないことが好ましい。この構成により、少ない層数の空隙層で、第１コイル素子と第２コイル素子との層間容量を抑制できる。

（４）前記空隙層のライン幅は、導体パターンのライン幅より太くすれば、第１コイル素子と第２コイル素子との間の実効的な誘電率が効果的に小さくなり、第１コイル素子と第２コイル素子との層間容量をより抑制できる。

（５）前記空隙層のライン幅は、導体パターンのライン幅より細くすれば、導体パターンの変形により、導体パターンの表面積が大きくなり（断面輪郭線が長くなり）、挿入損失が低減できる。

（６）本発明のインピーダンス変換素子の製造方法は、
複数の基材層を積層してなる積層素体に、直列接続され且つトランス結合する第１コイル素子および第２コイル素子を備えたインピーダンス変換素子の製造方法であって、
前記複数の基材層のうち第１の基材層の第１面に第１コイル素子の導体ペーストパターンを塗布形成し、この導体ペーストパターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
前記複数の基材層のうち第２の基材層の第１面に空隙層形成用ペーストパターンを塗布形成し、この空隙層形成用ペーストパターンの表面に第２コイル素子の導体ペーストパターンを塗布する工程と、
第１の基材層の第１面を第２の基材層の第２面に重ねて積層して積層体を形成する工程と、
前記積層体を焼成することで、前記複数の基材層を焼成するとともに、前記空隙層形成用ペーストパターンを消失させて空隙層にする工程と、を備えたことを特徴とする。

上記製造方法によれば、少ない基材層で大きな空隙層を形成できる。

（７）本発明のインピーダンス変換素子の製造方法は、
複数の基材層を積層してなる積層素体に、直列接続され且つトランス結合する第１コイル素子および第２コイル素子を備えたインピーダンス変換素子の製造方法であって、
前記複数の基材層のうち第１の基材層の第１面に第１コイル素子の導体ペーストパターンを塗布形成し、この導体ペーストパターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
前記複数の基材層のうち第２の基材層の第１面に第２コイル素子の導体ペーストパターンを塗布形成し、この導体パターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
第１の基材層と第２の基材層との間に、前記第１コイル素子の導体ペーストパターンおよび前記第２コイル素子の導体ペーストパターンが形成されていない第３の基材層を挟み、且つ第１の基材層の第１面を第２の基材層の第１面に対向させて、第１の基材層、第２の基材層、および第３の基材層を積層して積層体を形成する工程と、
前記積層体を焼成することで、前記複数の基材層を焼成するとともに、前記空隙層形成用ペーストパターンを消失させて空隙層にする工程と、を備えたことを特徴とする。

上記製造方法によれば、導体ペーストパターンの塗布形成と空隙形成用ペーストの塗布形成の順を一定にできるので、パターン形成工程を単純化できる。

本発明によれば、各層の導体パターンや層間距離（導体パターンの厚み方向間隔）を変更することなく、容量成分を低減できる。これに伴い、自己共振周波数を高めることができる。また、導体パターンのライン幅を太くして挿入損失を低減できる。さらには、導体パターンの層間距離を狭めて結合係数を高めることができる。

図１は第１の実施形態に係るインピーダンス変換素子２１の各種導体パターンの斜視図である。 図２はインピーダンス変換素子２１の断面図である。 図３はインピーダンス変換素子２１の各基材層の平面図である。 図４はインピーダンス変換素子２１の積層前の各基材層の断面図である。 図５は第２の実施形態に係るインピーダンス変換素子２２の断面図である。 図６はインピーダンス変換素子２２の積層前の各基材層の断面図である。 図７は第３の実施形態に係る携帯電話端末等の無線通信装置の構成を示す図である。 図８（Ａ）は本実施形態に係るインピーダンス変換素子に生じる主な寄生容量を示す図である。図８（Ｂ）は比較例であるコモンモードチョークコイルに生じる主な寄生容量Ｃを示す図である。 図９（Ａ）、図９（Ｂ）は本実施形態に係るインピーダンス変換素子において、第１コイル素子と第２コイル素子との間に生じる寄生容量を示す図である。 図１０（Ａ）、図１０（Ｂ）は特許文献１に示されているアンテナ装置の回路図の一例である。 図１１は図１０（Ｂ）に示すインピーダンス変換回路２５を多層基板に構成した場合の各層の導体パターンの例を示す図である。

《第１の実施形態》
図１は第１の実施形態に係るインピーダンス変換素子２１の各種導体パターンの斜視図である。これらの導体パターンが形成されている誘電体の基材層は除いて描いている。このインピーダンス変換素子２１の回路図は図１０（Ａ）（Ｂ）に示したインピーダンス変換素子２５と同じである。

図１に表れているように、導体パターンＬ１Ａ，Ｌ１Ｂによる第１ループ状導体ＬＰ１、導体パターンＬ１Ｃ，Ｌ１Ｄによる第２ループ状導体ＬＰ２、導体パターンＬ２Ａによる第３ループ状導体ＬＰ３、導体パターンＬ２Ｂによる第４ループ状導体ＬＰ４、がそれぞれ形成されている。各層の導体パターンはビア導体により層間接続されている。

最下層の基材層の下面には、第１ポート（給電ポート）Ｐ１に相当する端子、第２ポート（アンテナポート）Ｐ２に相当する端子、グランド端子Ｐ３およびその他の実装用端子（空き端子ＮＣ）が形成されている。これらの端子は最下層の基材層の下面に形成されている。

第１コイル素子（図１０（Ａ）に示したＬ１）は第１ループ状導体ＬＰ１および第２ループ状導体ＬＰ２で構成されている。第２コイル素子（図１０（Ａ）に示したＬ２）は第３ループ状導体ＬＰ３および第４ループ状導体ＬＰ４で構成されている。

第１ループ状導体ＬＰ１および第２ループ状導体ＬＰ２は第３ループ状導体ＬＰ３と第４ループ状導体ＬＰ４との間に層方向に挟み込まれている。

第１ループ状導体ＬＰ１の一部である導体パターンＬ１Ｂおよび第２ループ状導体ＬＰ２の一部である導体パターンＬ１Ｃは並列接続されている。そして、第１ループ状導体ＬＰ１の残余部である導体パターンＬ１Ａおよび第２ループ状導体ＬＰ２の残余部である導体パターンＬ１Ｄが前記並列回路に対してそれぞれ直列接続されている。

導体パターンＬ２Ａによる第３ループ状導体ＬＰ３および導体パターンＬ２Ｂによる第４ループ状導体ＬＰ４は直列接続されている。

図２はインピーダンス変換素子２１の断面図である。図２においては、図の上部を端子形成面（回路基板に実装するための実装面）として表している。

本実施形態のインピーダンス変換素子２１は、図２に表れているように、複数の基材層を積層してなる積層素体１０に構成されている。積層素体１０内に複数の導体パターンＬ１Ａ，Ｌ１Ｂ，Ｌ１Ｃ，Ｌ１Ｄ，Ｌ２Ａ，Ｌ２Ｂおよび複数の空隙層ＡＧ１，ＡＧ２，ＡＧ３，ＡＧ４が形成されている。

第１コイル素子を構成する導体パターンＬ１Ａ，Ｌ１Ｂ，Ｌ１Ｃ，Ｌ１Ｄおよび第２コイル素子を構成する導体パターンＬ２Ａ，Ｌ２Ｂは積層方向からの平面視で概形状が同じである。第１コイル素子の導体パターンＬ１Ａ，Ｌ１Ｂと第２コイル素子の導体パターンＬ２Ｂとの間に空隙層ＡＧ３，ＡＧ４が形成されている。同様に、第１コイル素子の導体パターンＬ１Ｃ，Ｌ１Ｄと第２コイル素子の導体パターンＬ２Ａとの間に空隙層ＡＧ１，ＡＧ２が形成されている。

第１コイル素子を構成する導体パターンＬ１Ａ，Ｌ１Ｂ，Ｌ１Ｃ，Ｌ１Ｄが形成された複数の層は、第２コイル素子を構成する導体パターンＬ２Ａ，Ｌ２Ｂが形成された層で挟まれている。空隙層ＡＧ２は第１コイル素子の導体パターンＬ１Ｃ，Ｌ１Ｄの、第２コイル素子の導体パターンＬ２Ａに対向する面に形成されている。空隙層ＡＧ１は第２コイル素子の導体パターンＬ２Ａの、第１コイル素子の導体パターンＬ１Ｃ，Ｌ１Ｄに対向する面に形成されている。空隙層ＡＧ３は第１コイル素子の導体パターンＬ１Ａ，Ｌ１Ｂの、第２コイル素子の導体パターンＬ２Ｂに対向する面に形成されている。空隙層ＡＧ４は第２コイル素子の導体パターンＬ２Ｂの、第１コイル素子の導体パターンＬ１Ａ，Ｌ１Ｂに対向する面に形成されている。また、第１コイル素子を構成する導体パターンＬ１Ａ，Ｌ１Ｂと導体パターンＬ１Ｃ，Ｌ１Ｄとの間には空隙層は形成されていない。

図３はインピーダンス変換素子２１の各基材層の平面図である。図３において丸形状のパターンは層間接続導体（ビア導体）である。図４はインピーダンス変換素子２１の積層前の各基材層の断面図である。この図４は、図３において破線で示す位置での断面図である。

この例では、誘電体セラミックグリーンシートである基材層Ｓ１〜Ｓ６のうち所定の基材層に導体ペーストパターンおよび空隙層形成用ペーストパターンが印刷により塗布形成されている。図３において、空隙層形成用ペーストパターンと導体ペーストパターンとを２つの層に分離して表している。上記各基材層Ｓ１〜Ｓ６は例えばBAS（BaO、Al₂ O₃ およびSiO₂ を含む混合セラミック）等のLTCC（Low Temperature Co-fired Ceramics）の焼成前のシートである。空隙層形成用ペーストはセラミック素体の焼成時に消失しうるペーストである。例えばアクリル樹脂ペーストやカーボンペーストである。導体ペーストは例えば銅ペーストである。

基材層Ｓ３には空隙層形成用ペーストパターンＰ（ＡＧ１）が形成されていて、この空隙層形成用ペーストパターンＰ（ＡＧ１）の表面に導体ペーストパターンＰ（Ｌ２Ａ）が形成されている。

基材層Ｓ５には空隙層形成用ペーストパターンＰ（ＡＧ３）が形成されていて、この空隙層形成用ペーストパターンＰ（ＡＧ３）の表面に導体ペーストパターンＰ（Ｌ１Ａ），Ｐ（Ｌ１Ｂ）が形成されている。

また、基材層Ｓ４には導体ペーストパターンＰ（Ｌ１Ｃ），Ｐ（Ｌ１Ｄ）が形成されていて、この導体ペーストパターンＰ（Ｌ１Ｃ），Ｐ（Ｌ１Ｄ）の表面に空隙層形成用ペーストパターンＰ（ＡＧ２）が形成されている。基材層Ｓ６には導体ペーストパターンＰ（Ｌ２Ｂ）が形成されていて、この導体ペーストパターンＰ（Ｌ２Ｂ）の表面に空隙層形成用ペーストパターンＰ（ＡＧ４）が形成されている。

基材層Ｓ１には端子形成用の導体ペーストパターンＰ（Ｐ１），Ｐ（Ｐ２），Ｐ（Ｐ３），Ｐ（ＮＣ）が形成されている。基材層Ｓ２には導体ペーストパターンＰ（Ｌ２Ａ−１）が形成されている。

上述のとおり、各基材層へ所定のペーストパターン（空隙層形成用ペーストパターンおよび／または導体ペーストパターン）を印刷し、それら基材層を積層し加圧した後、個片に分割する。この基材層の加圧によって導体ペーストパターンは空隙層形成用ペーストパターンで押し広げられ所定のライン幅になる。その後、これら個片を800〜1000℃の温度で還元性雰囲気中において焼成する。この焼成時に空隙層形成用ペーストは主にCO₂ に変化することで消失する。すなわち空隙層形成用ペーストパターンは空隙層パターンとして残る。

本実施形態では、図３、図４に示したように空隙層形成用ペーストのライン幅は、導体パターンのライン幅より太い。そのため、図２に表れているように、空隙層は導体パターンのライン幅より広がった空間を形成する。従って、第１コイル素子の導体パターン（Ｌ１Ａ，Ｌ１Ｂ，Ｌ１Ｃ，Ｌ１Ｄ）と第２コイル素子の導体パターン（Ｌ２Ａ，Ｌ２Ｂ）との間の実効的な誘電率が効果的に小さくなり、第１コイル素子と第２コイル素子との層間容量をより抑制できる。

ここで、本実施形態のトランス構造のインピーダンス変換素子とコモンモードチョークコイルとの相違点について示す。図８（Ａ）は本実施形態に係るインピーダンス変換素子に生じる主な寄生容量を示す図である。図８（Ｂ）はコモンモードチョークコイルに生じる主な寄生容量Ｃを示す図である。

コモンモードチョークコイルにおいては、ノーマルモード信号は２つのコイルＬＡ，ＬＢを差動伝送する。そのため、２つのコイルＬＡ，ＬＢ間に掛かる電位差は２倍（Ｃ∝＋Ｖ−（−Ｖ）＝２Ｖ）になる。そのため、この大きな電位差によるコイル間の容量結合は大きい。

これに対し、本実施形態のインピーダンス変換素子はオートトランス構造であるため、第１コイル素子Ｌ１（Ｌ１Ａ，Ｌ１Ｂ，Ｌ１Ｃ，Ｌ１Ｄ）と第２コイル素子Ｌ２（Ｌ２Ａ，Ｌ２Ｂ）は接続されており、且つインダクタンスが数nHと小さいため、コイル素子間の電位差は小さい。そのため、寄生容量Ｃ２は小さい（Ｃ２∝＋Ｖ−（−０）≒Ｖ）。また、第２コイル素子Ｌ２は分割されて、導体パターンＬ２Ａ，Ｌ２Ｂの直列構造であるので、入出力ポートＰ２とグランド間に生じる寄生容量Ｃ１も小さい（Ｃ１∝＋Ｖ−（−０）≒Ｖ）。そのため、コモンモードチョークコイルに比べて、コイル間に生じる寄生容量Ｃ１，Ｃ２は小さい。

図９（Ａ）、図９（Ｂ）は本実施形態に係るインピーダンス変換素子において、第１コイル素子と第２コイル素子との間に生じる寄生容量を示す図である。図９（Ａ）では本実施形態に係るインピーダンス変換素子の回路図に空隙層を付加して表している。

上述のとおり、第２コイル素子Ｌ２は導体パターンＬ２Ａ、Ｌ２Ｂに分割された直列構造であるため、寄生容量Ｃ１は低減されるが、第１コイル素子と第２コイル素子との対向面積が増えて、寄生容量Ｃ２ａ，Ｃ２ｂの合計値は大きい。（容量は電位差に比例するため、第１コイル素子同士の間に生じる寄生容量に比べて、第１コイル素子Ｌ１と第２コイル素子Ｌ２との間に生じる寄生容量Ｃ２ａ，Ｃ２ｂの方が大きい。）
しかし、図９（Ａ）に示すように、第１コイル素子Ｌ１の導体パターンと第２コイル素子の導体パターンＬ２Ａ，Ｌ２Ｂとの間に空隙層が存在するため、上記寄生容量Ｃ２ａ，Ｃ２ｂは抑制される。

このようにして、容量成分を低減して自己共振周波数を高めることができる。

なお、本実施形態のインピーダンス変換素子はオートトランス構造であり、第１コイル素子Ｌ１と第２コイル素子Ｌ２との接続点が存在する。従って、構造的にビア導体部があるため、コイル素子形成用の導体パターンの全体を覆うような空隙層を形成することはできない。（作製上、対向する導体パターンをビア導体部で層間接続するため、ビア導体部に空隙層形成用ペーストを塗布できない。）すなわち、本実施形態のインピーダンス変換素子は、コモンモードチョークコイルの構造に比べて、寄生容量の大きい箇所を選択的、意図的に改善を図っている、と言える。

《第２の実施形態》
図５は第２の実施形態に係るインピーダンス変換素子２２の断面図である。図６はインピーダンス変換素子２２の積層前の各基材層の断面図である。

本実施形態のインピーダンス変換素子２２は、図５に表れているように、複数の基材層を積層してなる積層素体１０に構成されている。積層素体１０内に複数の導体パターンＬ１Ａ，Ｌ１Ｂ，Ｌ１Ｃ，Ｌ１Ｄ，Ｌ２Ａ，Ｌ２Ｂおよび複数の空隙層ＡＧ１，ＡＧ２，ＡＧ３，ＡＧ４が形成されている。本実施形態のインピーダンス変換素子２２の導体パターンの平面形状は第１の実施形態で示したものと基本的に同じである。

第１の基材層である基材層Ｓ４の第１面（図に示す向きでは上面）に第１コイル素子の導体ペーストパターンＰ（Ｌ１Ｃ），Ｐ（Ｌ１Ｄ）が形成されていて、この導体ペーストパターンＰ（Ｌ１Ｃ），Ｐ（Ｌ１Ｄ）の表面に空隙層形成用ペーストパターンＰ（ＡＧ２）が形成されている。また、第２の基材層である基材層Ｓ２の第１面（図に示す向きでは下面）に第２コイル素子の導体ペーストパターンＰ（Ｌ２Ａ）が形成されていて、この導体ペーストパターンＰ（Ｌ２Ａ）の表面に空隙層形成用ペーストパターンＰ（ＡＧ１）が形成されている。

第１の基材層である基材層Ｓ５の第１面（図に示す向きでは下面）に第１コイル素子の導体ペーストパターンＰ（Ｌ１Ａ），Ｐ（Ｌ１Ｂ）が形成されていて、この導体ペーストパターンＰ（Ｌ１Ａ），Ｐ（Ｌ１Ｂ）の表面に空隙層形成用ペーストパターンＰ（ＡＧ３）が形成されている。また、第２の基材層である基材層Ｓ７の第１面（図に示す向きでは上面）に第２コイル素子の導体ペーストパターンＰ（Ｌ２Ｂ）が形成されていて、この導体ペーストパターンＰ（Ｌ２Ｂ）の表面に空隙層形成用ペーストパターンＰ（ＡＧ４）が形成されている。

基材層Ｓ４（第１の基材層）と基材層Ｓ２（第２の基材層）との間に第３の基材層である基材層Ｓ３が挟み込まれる。そして、基材層Ｓ４の第１面と基材層Ｓ２の第１面とは基材層Ｓ３を介して対向する。

同様に、基材層Ｓ５（第１の基材層）と基材層Ｓ７（第２の基材層）との間に第３の基材層である基材層Ｓ６が挟み込まれる。そして、基材層Ｓ５の第１面と基材層Ｓ７の第１面とは基材層Ｓ６を介して対向する。

上記基材層Ｓ３，Ｓ６には、第１コイル素子の導体ペーストパターンおよび第２コイル素子の導体ペーストパターンが形成されていない。

上述のとおり、各基材層へ所定のペーストパターン（空隙層形成用ペーストパターンおよび／または導体ペーストパターン）を印刷し、それら基材層を積層し加圧した後、個片に分割する。その後、これら個片を800〜1000℃の温度で還元性雰囲気中において焼成する。この焼成時に空隙層形成用ペーストはCO₂ として消失する。すなわち空隙層形成用ペーストパターンは空隙層パターンとして残る。

本実施形態によれば、どの基材層についても、導体ペーストパターンの塗布形成と空隙形成用ペーストの塗布形成の順を一定にできるので、パターン形成工程を単純化できる。

また、本実施形態では、図５、図６に示したように空隙層形成用ペーストのライン幅は、導体パターンのライン幅より細い。そのため、導体ペーストパターンＰ（Ｌ１Ａ），Ｐ（Ｌ１Ｂ），Ｐ（Ｌ１Ｃ），Ｐ（Ｌ１Ｄ），Ｐ（Ｌ２Ａ），Ｐ（Ｌ２Ｂ）は空隙層形成用ペーストパターンＰ（ＡＧ１），Ｐ（ＡＧ２），Ｐ（ＡＧ３），Ｐ（ＡＧ４）に押圧されて、図５に表れているように変形する。そのため、導体パターンの表面積が大きく（断面輪郭線が長く）なり、表皮効果に伴って、導体損失が低減され、その結果、挿入損失が抑制される。

《第３の実施形態》
図７は第３の実施形態に係る携帯電話端末等の無線通信装置の構成を示す図である。この図７では、無線通信装置の筐体内の主要部についてのみ表している。筐体内にアンテナ素子１１および回路基板が設けられていて、回路基板にはグランド導体２０が形成されていて、インピーダンス変換素子２１および給電回路３０が設けられている。

インピーダンス変換素子２１は、アンテナ素子１１と給電回路３０との間に接続され、アンテナ素子１１と給電回路３０とのインピーダンスを整合させる。

この無線通信装置は、例えば900MHz帯や2GHz帯のセルラー帯高周波信号の通信を行う。

本実施形態のインピーダンス変換素子２１によれば、自己共振周波数を高くすることができるので、より高周波帯域での通信を行うことができ、且つ挿入損失を低く、結合係数を高くすることができる。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能であることは明らかである。例えば異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

ＡＧ１，ＡＧ２，ＡＧ３，ＡＧ４…空隙層
Ｃ，Ｃ１，Ｃ２，Ｃ２ａ，Ｃ２ｂ…寄生容量
Ｌ１…第１コイル素子
Ｌ１Ａ，Ｌ１Ｂ，Ｌ１Ｃ，Ｌ１Ｄ，Ｌ２Ａ，Ｌ２Ｂ…導体パターン
Ｌ２…第２コイル素子
Ｌ２Ａ，Ｌ２Ｂ…導体パターン
ＬＰ１…第１ループ状導体
ＬＰ２…第２ループ状導体
ＬＰ３…第３ループ状導体
ＬＰ４…第４ループ状導体
Ｐ（ＡＧ１），Ｐ（ＡＧ２），Ｐ（ＡＧ３），Ｐ（ＡＧ４）…空隙層形成用ペーストパターン
Ｐ（Ｌ１Ａ），Ｐ（Ｌ１Ｂ），Ｐ（Ｌ１Ｃ），Ｐ（Ｌ１Ｄ），Ｐ（Ｌ２Ａ），Ｐ（Ｌ２Ｂ）…導体ペーストパターン
Ｐ１，Ｐ２…入出力ポート
Ｐ３…グランド端子
ＮＣ…空き端子
Ｓ１〜Ｓ７…基材層
１０…積層素体
１１…アンテナ素子
２０…グランド導体
２１，２２…インピーダンス変換素子
２５…インピーダンス変換回路
３０…給電回路

Claims (8)

1. 複数の基材層を積層してなる積層素体に、直列接続され且つトランス結合する第１コイル素子および第２コイル素子を備えたインピーダンス変換素子であって、
   第１コイル素子は前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、
   第２コイル素子は前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、
   前記第１コイル素子を構成する導体パターンおよび前記第２コイル素子を構成する導体パターンは積層方向からの平面視で概形状が同じであり、
   前記第１コイル素子の導体パターンと前記第２コイル素子の導体パターンとの間に空隙層と１つまたは複数の基材層とが配置され、
   前記空隙層は、前記第１コイル素子を構成する導体パターンと前記第１コイル素子を構成する導体パターンとの間には形成されていないことを特徴とするインピーダンス変換素子。
2. 複数の基材層が積層された、第１主面および第２主面を有する積層素体に形成された、直列接続され且つトランス結合する第１コイル素子および第２コイル素子と、前記積層素体の第１主面に形成された実装用端子と、を備えたインピーダンス変換素子であって、
   第１コイル素子は、前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、
   第２コイル素子は、前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、
   前記第１コイル素子を構成する導体パターンおよび前記第２コイル素子を構成する導体パターンは積層方向からの平面視で概形状が同じであり、
   前記第１コイル素子を構成する導体パターンが形成された複数の層は、前記第２コイル素子を構成する導体パターンが形成された層で挟まれていて、
   前記第１コイル素子の導体パターンと前記第２コイル素子の導体パターンとの間に空隙層と１つまたは複数の基材層とが配置され、
   前記第１コイル素子の複数の導体パターンおよび前記第２コイル素子の複数の導体パターンのうち前記第１主面に最も近い導体パターンは前記第２コイル素子の導体パターンであり、
   前記第２コイル素子の導体パターンのライン幅は前記第１コイル素子の導体パターンのライン幅よりも細いことを特徴とするインピーダンス変換素子。
3. 前記空隙層は、前記第１コイル素子の導体パターンの、前記第２コイル素子の導体パターンに対向する面に形成された第１の空隙層、および前記第２コイル素子の導体パターンの、前記第１コイル素子の導体パターンに対向する面に形成された第２の空隙層を含み、
   前記１つまたは複数の基材層は、前記第１の空隙層と前記第２の空隙層との間に配置されている、
   請求項１または２に記載のインピーダンス変換素子。
4. 前記第１コイル素子を構成する導体パターンが形成された複数の層は、前記第２コイル素子を構成する導体パターンが形成された層で挟まれていて、
   前記空隙層は、前記第１コイル素子の導体パターンの、前記第２コイル素子の導体パターンに対向する面、または前記第２コイル素子の導体パターンの、前記第１コイル素子の導体パターンに対向する面に形成されている、請求項１から３のいずれかに記載のインピーダンス変換素子。
5. 前記空隙層のライン幅は、前記導体パターンのライン幅より太い、請求項４に記載のインピーダンス変換素子。
6. 前記空隙層のライン幅は、前記導体パターンのライン幅より細い、請求項４に記載のインピーダンス変換素子。
7. 複数の基材層を積層してなる積層素体に、直列接続され且つトランス結合する第１コイル素子および第２コイル素子を備えたインピーダンス変換素子の製造方法であって、
   前記複数の基材層のうち第１の基材層の第１面に第１コイル素子の導体ペーストパターンを塗布形成し、この導体ペーストパターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
   前記複数の基材層のうち第２の基材層の第１面に空隙層形成用ペーストパターンを塗布し、この空隙層形成用ペーストパターンの表面に第２コイル素子の導体ペーストパターンを塗布する工程と、
   前記複数の基材層のうち第３の基材層の第１面に空隙層形成用ペーストパターンを塗布し、この空隙層形成用ペーストパターンの表面に第１コイル素子の導体ペーストパターンを塗布する工程と、
   第１の基材層の第１面を第２の基材層の第２面に、第１の基材層の第２面を第３の基材層の第１面に、重ねて積層して積層体を形成する工程と、
   前記積層体を焼成することで、前記複数の基材層を焼成するとともに、前記空隙層形成用ペーストパターンを消失させて空隙層にする工程と、を備えたインピーダンス変換素子の製造方法。
8. 複数の基材層を積層してなる積層素体に、直列接続され且つトランス結合する第１コイル素子および第２コイル素子を備えたインピーダンス変換素子の製造方法であって、
   前記複数の基材層のうち第１の基材層の第１面に第１コイル素子の導体ペーストパターンを塗布形成し、この導体ペーストパターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
   前記複数の基材層のうち第２の基材層の第１面に第２コイル素子の導体ペーストパターンを塗布形成し、この導体ペーストパターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
   第１の基材層と第２の基材層との間に、前記第１コイル素子の導体ペーストパターンおよび前記第２コイル素子の導体ペーストパターンが形成されていない第３の基材層を挟み、且つ第１の基材層の第１面を第２の基材層の第１面に対向させて、第１の基材層、第２の基材層、および第３の基材層を積層して積層体を形成する工程と、
   前記積層体を焼成することで、前記複数の基材層を焼成するとともに、前記空隙層形成用ペーストパターンを消失させて空隙層にする工程と、を備えたインピーダンス変換素子の製造方法。

Images