JP6507795B2 - Voltage frequency conversion type A / D converter - Google Patents
Voltage frequency conversion type A / D converter Download PDFInfo
- Publication number
- JP6507795B2 JP6507795B2 JP2015070663A JP2015070663A JP6507795B2 JP 6507795 B2 JP6507795 B2 JP 6507795B2 JP 2015070663 A JP2015070663 A JP 2015070663A JP 2015070663 A JP2015070663 A JP 2015070663A JP 6507795 B2 JP6507795 B2 JP 6507795B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- frequency conversion
- voltage
- conversion type
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本発明は、電圧周波数変換形Ａ／Ｄ変換器に関し、詳しくは、起動時間の短縮に関する。 The present invention relates to a voltage frequency conversion type A / D converter, and more particularly to shortening of start-up time.
従来から、高精度・高確度のＡ／Ｄ変換器として、電圧周波数変換形Ａ／Ｄ変換器が用いられている。 Conventionally, a voltage frequency conversion type A / D converter has been used as a high precision and high precision A / D converter.
電圧周波数変換形Ａ／Ｄ変換器のアプリケーションは、動作原理上、ＤＣ〜１０Ｈｚ程度の低周波計測に限られるが、単純な構成でありながら１６〜１８ｂｉｔ程度の精度／確度が得られることから、たとえば差圧・圧力伝送器のダイオード温度センサのＡ／Ｄ変換器などに用いられる。 Although the application of the voltage frequency conversion type A / D converter is limited to low frequency measurement of DC to 10 Hz in principle of operation, the accuracy / accuracy of about 16 to 18 bits can be obtained with a simple configuration, For example, it is used for an A / D converter of a diode temperature sensor of a differential pressure / pressure transmitter.
差圧・圧力伝送器において、圧力を高精度／高確度で計測するためには、測定データの温度補償を行うために、温度も同時に計測する必要がある。温度信号はＤＣ〜０．１Ｈｚ程度の低周波信号であり、温度測定データを用いて圧力測定データに対する温度補償を行うことにより、電圧周波数変換形Ａ／Ｄ変換器でも十分な精度／確度が得られる。 In the differential pressure / pressure transmitter, in order to measure the pressure with high accuracy / high accuracy, it is necessary to simultaneously measure the temperature in order to perform temperature compensation of the measurement data. The temperature signal is a low frequency signal of DC to about 0.1 Hz, and by performing temperature compensation on pressure measurement data using temperature measurement data, sufficient accuracy / accuracy is obtained even with a voltage frequency conversion type A / D converter. Be
図４は、従来の電圧周波数変換形Ａ／Ｄ変換器の一例を示す構成説明図である。図４において、コンパレータＣＭＰの非反転入力端子には、入力電圧Ｖｉｎを出力する入力電圧源ＩＳが接続されている。コンパレータＣＭＰの反転入力端子には、基準電流Ｉｒｅｆを出力する基準電流源ＣＳと切換スイッチＳＷが直列接続されるとともに、平衡コンデンサとして機能するコンデンサＣｂと抵抗Ｒｒｅｆとの並列回路を介して共通電位点に接続されている。 FIG. 4 is a configuration explanatory view showing an example of a conventional voltage frequency conversion type A / D converter. In FIG. 4, an input voltage source IS that outputs an input voltage Vin is connected to the non-inverted input terminal of the comparator CMP. A reference current source CS outputting a reference current Iref and a changeover switch SW are connected in series to the inverting input terminal of the comparator CMP, and a common potential point via a parallel circuit of a capacitor Cb functioning as a balanced capacitor and a resistor Rref. It is connected to the.
切換スイッチＳＷのＬ接点は共通電位点に接続され、Ｈ接点はコンパレータＣＭＰの反転入力端子に接続されている。切換スイッチＳＷの可動接点は、ゲートＧの出力信号により切換駆動される。なお、図４では、ゲートＧとしてノアゲートＮＯＲを用いている。 The L contact of the changeover switch SW is connected to the common potential point, and the H contact is connected to the inverting input terminal of the comparator CMP. The movable contact of the changeover switch SW is switched and driven by the output signal of the gate G. In FIG. 4, a NOR gate NOR is used as the gate G.
コンパレータＣＭＰの出力端子は、インバータＩＮＶを介してＤ型フリップフロップＤ−ＦＦのＤ端子に接続されている。 The output terminal of the comparator CMP is connected to the D terminal of the D-type flip flop D-FF via the inverter INV.
Ｄ型フリップフロップＤ−ＦＦのクロック端子には所定のクロック信号ＣＬＫを出力するクロック源ＣＬＳが接続され、Ｑ端子はゲートＧの一方の入力端子に接続されている。ゲートＧの他方の入力端子にはクロック源ＣＬＳが接続されている。 A clock source CLS for outputting a predetermined clock signal CLK is connected to a clock terminal of the D-type flip flop D-FF, and a Q terminal is connected to one input terminal of the gate G. The clock source CLS is connected to the other input terminal of the gate G.
ゲートＧの出力端子はカウンタＣＯＵに接続されている。 The output terminal of the gate G is connected to the counter COU.
このような構成の動作を、図５のタイミングチャートを用いて説明する。
５−１）電源ＶＤＤの投入前はコンデンサＣｂには電荷が充電されていないので、図５（ｃ）に示すコンパレータＣＭＰの反転入力端子の入力信号ＶＣＢの電圧は０Ｖである。
５−２）電源ＶＤＤが投入されると、図５（ｂ）に示すように入力信号源ＩＳからアナログ入力信号Ｖｉｎが出力される。入力信号源ＩＳがたとえばダイオード温度センサであれば、温度にもよるが、アナログ入力信号Ｖｉｎとして０．６Ｖ程度のＤＣ信号が入力されることになる。ここでは、Ｖｉｎ＝０．６Ｖの信号が入力されたと仮定する。
The operation of such a configuration will be described using the timing chart of FIG.
5-1) Since the capacitor Cb is not charged before the power supply VDD is turned on, the voltage of the input signal VCB at the inverting input terminal of the comparator CMP shown in FIG. 5C is 0V.
5-2) When the power supply VDD is turned on, as shown in FIG. 5B, an analog input signal Vin is output from the input signal source IS. If the input signal source IS is, for example, a diode temperature sensor, although depending on the temperature, a DC signal of about 0.6 V is input as the analog input signal Vin. Here, it is assumed that a signal of Vin = 0.6V is input.
５−３）この状態では、ＶＣＢ＜Ｖｉｎであることから、図５（ｄ）に示すコンパレータＣＭＰの出力信号ＣＭＰＯは「Ｈ」レベルになり、図５（ｅ）に示すＤ型フリップフロップＤ−ＦＦのＤ端子に入力される信号Ｄは「Ｌ」レベルになり、図５（ｆ）に示すＤ型フリップフロップＤ−ＦＦのＱ端子からゲートＧの一方の入力端子に出力される信号Ｑも「Ｌ」レベルになる。 5-3) In this state, since VCB <Vin, the output signal CMPO of the comparator CMP shown in FIG. 5D becomes “H” level, and the D-type flip flop D− shown in FIG. The signal D input to the D terminal of the FF is at the “L” level, and the signal Q output to the one input terminal of the gate G from the Q terminal of the D-type flip flop D-FF shown in FIG. It becomes "L" level.
これにより、図５（ｇ）に示すゲートＧの出力信号ＧＯとしては、図５（ａ）に示すクロックＣＬＫと逆位相の信号が出力されることになる。
５−４）ゲートＧの出力信号ＧＯが「Ｈ」レベルのとき、基準電流源ＣＳを介してコンデンサＣｂが充電される。このとき、コンパレータＣＭＰの反転入力端子の入力信号ＶＣＢの電位変化ΔＶH［Ｖ］は、（１）式で表される。
As a result, as the output signal GO of the gate G shown in FIG. 5G, a signal in reverse phase to the clock CLK shown in FIG. 5A is output.
5-4) When the output signal GO of the gate G is at "H" level, the capacitor Cb is charged via the reference current source CS. At this time, the potential change ΔV H [V] of the input signal VCB at the inverting input terminal of the comparator CMP is expressed by equation (1).
ゲートＧの出力信号ＧＯが「Ｌ」レベルのとき、コンデンサＣｂに充電された電荷は、リファレンス抵抗Ｒｒｅｆを介して放電される。このとき、コンパレータＣＭＰの反転入力端子の入力信号ＶＣＢの電位変化ΔＶL［Ｖ］は、（２）式で表される。 When the output signal GO of the gate G is at “L” level, the charge stored in the capacitor Cb is discharged through the reference resistor Rref. At this time, the potential change ΔV L [V] of the input signal VCB at the inverting input terminal of the comparator CMP is expressed by equation (2).
（１）、（２）式は、時間ＴCLK／２[sec]後の電位変化を表している。 The equations (1) and (2) represent the potential change after time T CLK / 2 [sec].
５−５）（１）、（２）式の大小関係から明らかなように、Ｉref＊Ｒref＞２ＶＣＢかつＶＣＢ＜Ｖｉｎ＝０．６Ｖの間は、ＶＣＢの電位は徐々に上がっていく。 5-5) As is clear from the magnitude relationship between (1) and (2), the potential of VCB gradually rises between Iref * Rref> 2VCB and VCB <Vin = 0.6V.
５−６）ＶＣＢ＞Ｖｉｎ＝０．６Ｖになった時、コンパレータＣＭＰの出力信号ＣＭＰＯは「Ｌ」レベル、Ｄ型フリップフロップＤ−ＦＦのＤ端子に入力される信号Ｄは「Ｈ」レベル、Ｄ型フリップフロップＤ−ＦＦのＱ端子からゲートＧの一方の入力端子に出力される信号Ｑは「Ｈ」レベルになる。したがって、ゲートＧの出力信号ＧＯは「Ｌ」レベルになるので、（２）式にしたがい、コンパレータＣＭＰの反転入力端子の入力信号ＶＣＢの電位が下がっていく。 5-6) When VCB> Vin = 0.6 V, the output signal CMPO of the comparator CMP is at “L” level, the signal D input to the D terminal of the D-type flip flop D-FF is at “H” level, The signal Q output from the Q terminal of the D-type flip flop D-FF to one input terminal of the gate G becomes "H" level. Therefore, since the output signal GO of the gate G is at the "L" level, the potential of the input signal VCB at the inverting input terminal of the comparator CMP is lowered according to the equation (2).
５−７）５−３）〜５−６）の動作を繰り返して、定常的には、ＶＣＢ＝Ｖｉｎ＝０．６Ｖに制御される。このような動作は、チャージバランス(電荷平衡)と呼ばれる。コンパレータＣＭＰの反転入力端子の入力信号ＶＣＢを高い電位に保つためには、切換スイッチＳＷの可動接点が固定接点「Ｈ」側に切り換えられる回数を増やす必要があり、逆にＶＣＢを低い電位に保つためには、切換スイッチＳＷの可動接点が固定接点「Ｈ」側に切り換えられる回数を少なくする必要がある。 The operations of 5-7) 5-3) to 5-6) are repeated, and in a steady state, VCB = Vin = 0.6 V is controlled. Such an operation is called charge balance. In order to maintain the input signal VCB at the inverting input terminal of the comparator CMP at a high potential, it is necessary to increase the number of times the movable contact of the changeover switch SW is switched to the fixed contact "H" side. For this purpose, it is necessary to reduce the number of times the movable contact of the changeover switch SW is switched to the fixed contact “H” side.
これにより、ＶＣＢ＝Ｖｉｎになった時のゲートＧの出力信号ＧＯの立上り回数をカウントすることで、Ａ／Ｄ変換器として機能する。なお、ゲートＧの出力信号ＧＯの周波数ｆＴＳ［Ｈｚ］は、２Ｖｉｎ＜Ｉｒｅｆ＊Ｒｒｅｆのとき、（３）式で表される。 Thus, by counting the number of times of rising of the output signal GO of the gate G when VCB = Vin, the circuit functions as an A / D converter. The frequency fTS [Hz] of the output signal GO of the gate G is expressed by equation (3) when 2Vin <Iref * Rref.
特許文献１には、温度変化に影響されにくく、かつ安価に構成できるアナログ電圧デジタル変換器の技術が記載されている。
しかし、従来の構成によれば、正確なＡ／Ｄ変換値を得るためには、基準電流源ＣＳを介してチャージバランス容量Ｃｂを充電するのにあたり、ＶＣＢ＝Ｖｉｎとなるまでの起動時間が必要になる。 However, according to the conventional configuration, in order to charge the charge balance capacitance Cb via the reference current source CS, an activation time until VCB = Vin is required to obtain an accurate A / D conversion value. become.
電池駆動の無線機器などでは、回路を間欠的に動作させて電力の消費を小さくしていることから、この起動時間はできるだけ短縮することが望ましい。 In a battery-powered wireless device or the like, since the circuit is intermittently operated to reduce the power consumption, it is desirable to shorten the start-up time as much as possible.
起動時間を短縮するには、
ａ）チャージバランス容量Ｃbを小さくする
ｂ）基準電流源ＣＳから生成出力される基準電流Ｉｒｅｆを大きくする
の二つの方法があるが、精度／確度との兼ね合いもあり、起動時間だけを考慮して、これらの値を決めることはできない。
To reduce boot time,
a) Decrease charge balance capacitance Cb b) There are two methods to increase the reference current Iref generated and output from the reference current source CS, but there is also a trade-off with accuracy / accuracy, considering only the start-up time , These values can not be determined.
本発明は、このような課題を解決するものであり、その目的は、起動時間を短縮できる電圧周波数変換形Ａ／Ｄ変換器を実現することにある。 The present invention solves such a problem, and an object thereof is to realize a voltage frequency conversion type A / D converter capable of shortening the start-up time.
このような課題を達成するために、本発明のうち請求項１記載の発明は、
入力電圧に基づく電荷と帰還ループを介して帰還される電荷とが平衡するように注入される平衡コンデンサを備え、前記平衡コンデンサに注入された電荷の平衡状態における入力電圧に比例した周波数を有するパルス列をカウントしてデジタル的に積分するように構成され、起動時に前記平衡コンデンサを急速充電する高速起動手段を設けた電圧周波数変換形Ａ/Ｄ変換器において、
前記入力電圧として、定電流源と抵抗と温度センサとして機能するダイオードとの直列回路における前記定電流源と前記抵抗との接続点の電位を用い、前記高速起動手段は、前記平衡コンデンサの電位と、前記抵抗と前記ダイオードとの接続点の電位とを比較するコンパレータを有することを特徴とする。
In order to achieve such an object, the invention according to
A pulse train comprising a balancing capacitor injected to balance the charge based on the input voltage and the charge fed back via the feedback loop, the pulse train having a frequency proportional to the input voltage at the balance state of the charge injected into the balancing capacitor in the counting is configured to digitally integrated, the voltage frequency conversion type a / D converter having a fast startup means for rapidly charging the balanced capacitor during startup,
The potential of the connection point of the constant current source and the resistor in a series circuit of a constant current source, a resistor, and a diode functioning as a temperature sensor is used as the input voltage, and the high-speed start means And a comparator for comparing the potential at the connection point between the resistor and the diode .
請求項２記載の発明は、請求項１記載の電圧周波数変換形Ａ／Ｄ変換器において、
前記高速起動手段は、ＡＳＩＣで構成されることを特徴とする。
The invention according to claim 2 is the voltage frequency conversion type A / D converter according to
The high-speed start-up means is configured by an ASIC.
これらにより、短時間で起動できる電圧周波数変換形Ａ／Ｄ変換器を実現できる。 By these, it is possible to realize a voltage frequency conversion type A / D converter which can be started in a short time.
以下、本発明の実施の形態について、図面を用いて詳細に説明する。図１は本発明の一実施例を示す構成説明図であり、図４と共通する部分には同一の符号を付けている。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a configuration explanatory view showing an embodiment of the present invention, and the same reference numerals as in FIG. 4 denote the same parts in FIG.
図１において、電圧周波数変換形Ａ／Ｄ変換器としての基本的な動作原理は、図４に示した従来の電圧周波数変換形Ａ／Ｄ変換器と同じであるが、起動時間を短縮するために、起動時にコンデンサＣｂを高速に充電する高速起動回路ＦＳＵを設けた点を特徴としている。 In FIG. 1, the basic operation principle as a voltage frequency conversion type A / D converter is the same as the conventional voltage frequency conversion type A / D converter shown in FIG. It is characterized in that a high-speed start circuit FSU which charges the capacitor Cb at high speed at the time of start-up is provided.
高速起動回路ＦＳＵを構成するコンパレータＣＭＰ’の反転入力端子は、切換スイッチＳＷ’のＨ接点と、コンパレータＣＭＰの反転入力端子と、コンデンサＣｂと抵抗Ｒｒｅｆの並列回路の一端と、切換スイッチＳＷのＨ接点に接続されている。 The inverting input terminal of the comparator CMP ′ constituting the high-speed start circuit FSU is the H contact of the changeover switch SW ′, the inverting input terminal of the comparator CMP, one end of the parallel circuit of the capacitor Cb and the resistor Rref, and the H of the changeover switch SW Connected to contacts.
コンパレータＣＭＰ’の非反転入力端子は、抵抗Ｒ１を介して共通電位点に接続されるとともに、抵抗Ｒ２を介してコンパレータＣＭＰの非反転入力端子に接続されている。 The non-inverted input terminal of the comparator CMP 'is connected to the common potential point via the resistor R1, and is connected to the non-inverted input terminal of the comparator CMP via the resistor R2.
コンパレータＣＭＰ’の出力信号は、切換スイッチＳＷ’の可動接点を切換駆動する駆動信号として切換スイッチＳＷ’に入力されている。 The output signal of the comparator CMP 'is input to the changeover switch SW' as a drive signal for switching and driving the movable contact of the changeover switch SW '.
スイッチＳＷ’のＬ接点は電源ＶＤＤのラインに直接接続され、可動接点は抵抗Ｒｃを介して電源ＶＤＤのラインに接続されている。 The L contact of the switch SW 'is directly connected to the line of the power supply VDD, and the movable contact is connected to the line of the power supply VDD via the resistor Rc.
図１のように構成される電圧周波数変換形Ａ／Ｄ変換器としての基本的な動作は図４の従来構成と同じなので、図２のタイミングチャートを用いて高速起動回路ＦＳＵの動作について説明する。 The basic operation as the voltage frequency conversion type A / D converter configured as shown in FIG. 1 is the same as the conventional configuration of FIG. 4, so the operation of the high-speed start circuit FSU will be described using the timing chart of FIG. .
２−１）図２（ａ）に示す電源ＶＤＤを投入する前は、コンデンサＣｂには電荷は充電されておらず、図２（ｃ）に示すコンパレータＣＭＰ’の反転入力端子の入力信号電圧ＶＣＢは０Ｖである。
２−２）電源ＶＤＤが投入されると、入力信号源Ｖｉｎから信号が入力される。入力信号源Ｖｉｎがたとえばダイオード温度センサであれば、温度にもよるが、Ｖｉｎ＝０．６Ｖ程度のＤＣ信号が入力されることになる。ここでは、図５と同様に、Ｖｉｎ＝０．６Ｖの信号が入力されたと仮定する。
2-1) Before turning on the power supply VDD shown in FIG. 2 (a), the capacitor Cb is not charged, and the input signal voltage VCB of the inverting input terminal of the comparator CMP ′ shown in FIG. 2 (c) Is 0V.
2-2) When the power supply VDD is turned on, a signal is input from the input signal source Vin. If the input signal source Vin is, for example, a diode temperature sensor, although depending on the temperature, a DC signal of about Vin = 0.6 V is input. Here, as in FIG. 5, it is assumed that a signal of Vin = 0.6 V is input.
２−３）入力信号源Ｖｉｎからの信号は、コンパレータＣＭＰの非反転入力端子に入力されるとともに、抵抗Ｒ１とＲ２からなる分圧回路にも入力される。ここで、Ｒ１とＲ２の抵抗値が、Ｒ１：Ｒ２＝５：１で表されると仮定すると、高速起動回路ＦＳＵを構成するコンパレータＣＭＰ’の非反転入力端子の電位ＶＤＩＶは、
ＶＤＩＶ＝Ｖｉｎ＊Ｒ１／（Ｒ１＋Ｒ２）＝０．５Ｖ
となる。
2-3) The signal from the input signal source Vin is input to the non-inversion input terminal of the comparator CMP, and is also input to the voltage dividing circuit including the resistors R1 and R2. Here, assuming that the resistance values of R1 and R2 are represented by R1: R2 = 5: 1, the potential VDIV of the non-inverting input terminal of the comparator CMP ′ constituting the fast start circuit FSU is
VDIV = Vin * R1 / (R1 + R2) = 0.5V
It becomes.
２−４）ＶＤＩＶ＝０．５Ｖ、ＶＣＢ＝０Ｖより、図２（ｂ）に示すコンパレータＣＭＰ’の出力信号ＣＭＰＯ’は「Ｈ」になる。
２−５）コンパレータＣＭＰ’の出力信号ＣＭＰＯ’が「Ｈ」になることにより切換スイッチＳＷ’の可動接点は固定接点「Ｈ」側に切り換えられ、コンデンサＣｂと電源ＶＤＤが抵抗Ｒｃを介して接続される。これにより、コンデンサＣｂが充電され、コンパレータＣＭＰの反転入力端子の入力信号電圧ＶＣＢの電位は急速に上がる。
2-4) Since VDIV = 0.5 V and VCB = 0 V, the output signal CMPO 'of the comparator CMP' shown in FIG. 2B becomes "H".
2-5) When the output signal CMPO 'of the comparator CMP' becomes "H", the movable contact of the changeover switch SW 'is switched to the fixed contact "H" side, and the capacitor Cb and the power supply VDD are connected via the resistor Rc Be done. As a result, the capacitor Cb is charged, and the potential of the input signal voltage VCB at the inverting input terminal of the comparator CMP rapidly rises.
２−６）コンデンサＣｂがＶＣＢ＞０．５Ｖまで充電された時点で、ＶＣＢ＞ＶＤＩＶ＝０．５Ｖより、コンパレータＣＭＰ’の出力信号ＣＭＰＯ’が「Ｌ」レベルになる。これより、抵抗Ｒｃを介した電源ＶＤＤによるコンデンサＣｂの充電が止まる。 2-6) When the capacitor Cb is charged to VCB> 0.5 V, the output signal CMPO ′ of the comparator CMP ′ becomes “L” level from VCB> VDIV = 0.5 V. As a result, charging of the capacitor Cb by the power supply VDD via the resistor Rc is stopped.
ここまでの動作でコンデンサＣｂは０．５Ｖまで急速に充電されることになり、この時点で、
０．５Ｖ＜ＶＣＢ＜０．６Ｖ、ＶＣＢ＞Ｖｉｎ＝０．６Ｖ
となる。
In the operation up to this point, the capacitor Cb will be charged rapidly to 0.5 V.
0.5V <VCB <0.6V, VCB> Vin = 0.6V
It becomes.
２−７）これ以降の動作は、前述の５−３）〜５−７）と同じ動作になる。なお、２−６）までの動作から明らかなように、Ｒ１／（Ｒ１＋Ｒ２）を大きくすることで、起動時間をより大幅に短縮することができる。 2-7) The subsequent operation is the same as that of 5-3) to 5-7) described above. Note that, as is apparent from the operations up to 2-6), the start-up time can be significantly shortened by increasing R1 / (R1 + R2).
ただし、あまり大きくしてしまうと、定常状態においても高速起動回路ＦＳＵが動作してしまうというリスクがある。したがって、Ｒ１／（Ｒ１＋Ｒ２）の値は、前述の（１）、（２）式で表される電位変化を考慮して適切な値になるように設計することが望ましい。 However, if it is too large, there is a risk that the high-speed start circuit FSU operates even in the steady state. Therefore, it is desirable to design the value of R1 / (R1 + R2) to be an appropriate value in consideration of the potential change represented by the aforementioned (1) and (2).
このように高速起動回路ＦＳＵを設けて起動時間を短くすることで、より正確なＡ／Ｄ変換値を得るまでの時間を短縮できる。 By thus providing the high-speed start circuit FSU to shorten the start-up time, it is possible to shorten the time to obtain a more accurate A / D conversion value.
ところで、図１の構成では、入力信号源Ｖｉｎと抵抗Ｒ１とＲ２からなる抵抗分圧回路が、並列接続された構成になっている。この結果、入力信号源Ｖｉｎの出力インピーダンスが高い場合には、抵抗分圧回路と並列接続されていることで、コンパレータＣＭＰの非反転入力の電位が下がってしまうことになる。 By the way, in the configuration of FIG. 1, the resistance voltage dividing circuit including the input signal source Vin and the resistors R1 and R2 is connected in parallel. As a result, when the output impedance of the input signal source Vin is high, the potential of the non-inverting input of the comparator CMP is lowered by being connected in parallel with the resistance voltage dividing circuit.
これを防ぐためには、
（ａ）入力信号源ＶｉｎとＲ１とＲ２からなる抵抗分圧回路の間にバッファを追加する
（ｂ）Ｒ１とＲ２からなる抵抗分圧回路の抵抗値を大きい値に設定する
などの方法が考えられる。
To prevent this,
(A) Add a buffer between the input signal source Vin and the resistor divider circuit consisting of R1 and R2 (b) Consider a method such as setting the resistance value of the resistor divider circuit consisting of R1 and R2 to a large value Be
ところが、（ａ）の方法は、消費電力の増加や回路規模の増大を招くことから避けることが望ましい。 However, it is desirable to avoid the method (a) because it causes an increase in power consumption and an increase in circuit scale.
（ｂ）の方法についても、抵抗分圧回路をＡＳＩＣ内の抵抗で作ることを考えると、高抵抗は大きな面積を必要とすることから避けたい。 With regard to the method (b) as well, considering that the resistive voltage divider circuit is made of the resistors in the ASIC, high resistance is desirable because it requires a large area.
これらを考慮すると、ダイオード温度センサ用途のＡ／Ｄ変換器に限られるが、図３のように構成することが考えられる。 In consideration of these, although it is limited to an A / D converter for diode temperature sensor application, it can be considered to be configured as shown in FIG.
図３は本発明の他の実施例を示す構成説明図であり、図１と共通する部分には同一の符号を付けている。図１と図３の相違点は、コンパレータＣＭＰの非反転入力端子の入力系統にある。 FIG. 3 is a configuration explanatory view showing another embodiment of the present invention, and the same reference numerals as in FIG. 1 denote the same parts in FIG. The difference between FIG. 1 and FIG. 3 is in the input system of the non-inverting input terminal of the comparator CMP.
すなわち、図３の構成では、図１の入力信号源ＩＳに代えて、定電流源ＣＣＳと抵抗Ｒｄと温度センサとして機能するダイオードＤとの直列回路を接続し、定電流源ＣＣＳと抵抗Ｒｄとの接続点をコンパレータＣＭＰの非反転入力端子に接続し、抵抗ＲｄとダイオードＤとの接続点をコンパレータＣＭＰ’の非反転入力端子に接続している。 That is, in the configuration of FIG. 3, instead of the input signal source IS of FIG. 1, a series circuit of a constant current source CCS, a resistor Rd, and a diode D functioning as a temperature sensor is connected to connect the constant current source CCS and the resistor Rd. Is connected to the non-inversion input terminal of the comparator CMP, and the connection point of the resistor Rd and the diode D is connected to the non-inversion input terminal of the comparator CMP ′.
図３の構成におけるアナログ入力信号Ｖｉｎは、
Ｖｉｎ＝Ｒｄ＊Ｉｄ＋ＶＤＩ
となる。
The analog input signal Vin in the configuration of FIG.
Vin = Rd * Id + VDI
It becomes.
したがって、ＶＣＢ＜ＶＤＩの間は、高速起動回路ＦＳＵが動作することによって、コンデンサＣｂを急速に充電することができ、起動時間を短縮できる。 Therefore, while VCB <VDI, operation of the high-speed start circuit FSU enables the capacitor Cb to be charged rapidly, and the start-up time can be shortened.
起動時間は、Ｒｄ＊Ｉｄを小さくすることで短縮できる。ただし、あまり小さくすると図１の場合と同様に定常状態においても高速起動回路ＦＳＵが動作してしまうというリスクがあるので、Ｒｄ＊Ｉｄの値は、前述の（１）、（２）式で表される電位変化を考慮して適切な値になるように設計することが望ましい。 The startup time can be reduced by reducing Rd * Id. However, if it is too small, there is a risk that the high-speed start circuit FSU operates in the steady state as in the case of FIG. 1, so the value of Rd * Id is shown in the above equations (1) and (2). It is desirable to design it to an appropriate value in consideration of the potential change.
なお、図３の構成の場合、Ａ／Ｄ変換出力にＲｄ＊Ｉｄ分の電圧がオフセットとして乗ることになるが、Ｒｄ＊Ｉｄが温度に依らず一定であれば、オフセット電圧分は実用上無視できるレベルといえる。 In the case of the configuration shown in FIG. 3, a voltage of Rd * Id is offset as an offset on the A / D conversion output, but if Rd * Id is constant regardless of temperature, the offset voltage is practically ignored It can be said that it can be done.
以上説明したように、本発明によれば、起動時間を短縮できる電圧周波数変換形Ａ／Ｄ変換器を実現できる。 As described above, according to the present invention, it is possible to realize a voltage frequency conversion type A / D converter capable of shortening the start-up time.
ＣＭＰ、ＣＭＰ’ コンパレータ
Ｄ−ＦＦ Ｄ型フリップフロップ
Ｃｂ コンデンサ（平衡コンデンサ）
Ｒｒｅｆ、Ｒｃ、Ｒｄ 抵抗
ＣＳ 基準電流源
ＣＣＳ 基準電流源
Ｄ ダイオード（温度センサ）
ＳＷ、ＳＷ’ 切換スイッチ
CMP, CMP 'comparator D-FF D-type flip flop Cb capacitor (balance capacitor)
Rref, Rc, Rd Resistor CS Reference Current Source CCS Reference Current Source D Diode (Temperature Sensor)
SW, SW 'selector switch
Claims (2)
起動時に前記平衡コンデンサを急速充電する高速起動手段を設けた電圧周波数変換形Ａ/Ｄ変換器において、
前記入力電圧として、定電流源と抵抗と温度センサとして機能するダイオードとの直列回路における前記定電流源と前記抵抗との接続点の電位を用い、
前記高速起動手段は、前記平衡コンデンサの電位と、前記抵抗と前記ダイオードとの接続点の電位とを比較するコンパレータを有することを特徴とする電圧周波数変換形Ａ/Ｄ変換器。 A pulse train comprising a balancing capacitor injected to balance the charge based on the input voltage and the charge fed back via the feedback loop, the pulse train having a frequency proportional to the input voltage at the balance state of the charge injected into the balancing capacitor Configured to count and integrate digitally ,
In a voltage frequency conversion type A / D converter provided with a fast start means for rapidly charging the balanced capacitor at the time of start-up ,
As the input voltage, a potential at a connection point between the constant current source and the resistor in a series circuit of a constant current source, a resistor, and a diode functioning as a temperature sensor is used,
A voltage frequency conversion type A / D converter characterized in that the high-speed start-up means has a comparator for comparing the potential of the balanced capacitor with the potential of a connection point between the resistor and the diode .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015070663A JP6507795B2 (en) | 2015-03-31 | 2015-03-31 | Voltage frequency conversion type A / D converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015070663A JP6507795B2 (en) | 2015-03-31 | 2015-03-31 | Voltage frequency conversion type A / D converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016192629A JP2016192629A (en) | 2016-11-10 |
| JP6507795B2 true JP6507795B2 (en) | 2019-05-08 |
Family
ID=57245851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015070663A Active JP6507795B2 (en) | 2015-03-31 | 2015-03-31 | Voltage frequency conversion type A / D converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6507795B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992673A (en) * | 1989-02-24 | 1991-02-12 | John Fluke Mfg. Co., Inc. | Fast settling voltage to frequency converter for high speed analog to digital conversion |
| JPH0550838U (en) * | 1991-12-02 | 1993-07-02 | 日本航空電子工業株式会社 | Analog voltage digital converter |
| JP2013147020A (en) * | 2011-12-21 | 2013-08-01 | Canon Inc | Optical scanning apparatus and image forming apparatus |
-
2015
- 2015-03-31 JP JP2015070663A patent/JP6507795B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016192629A (en) | 2016-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4881819B2 (en) | Battery voltage detection circuit | |
| CN107807511A (en) | Calibration equipment and method, calibration equipment manufacture method and integrated circuitry construction method | |
| JP2011199828A (en) | Communication slave | |
| JP3602166B2 (en) | Sensor device | |
| US20080238395A1 (en) | DC-DC Converter, Power Supply System, and Power Supply Method | |
| US6979995B2 (en) | Frequency measuring circuit and resonant pressure sensor type differential pressure/pressure transmitter using the frequency measuring unit | |
| JP2002118467A (en) | A/d converting circuit | |
| CN102832915B (en) | Programmable power-on reset system | |
| CN105763193A (en) | Clock circuit used for high-speed high-precision SHA-less pipelined analog-to-digital converter | |
| US20150249457A1 (en) | Double-integration type a/d converter | |
| JP2018098794A (en) | Precharge circuit for multiplexer | |
| JP6507795B2 (en) | Voltage frequency conversion type A / D converter | |
| Stout et al. | Voltage source based voltage-to-time converter | |
| CN107800417B (en) | Output voltage control circuit | |
| JPH05111241A (en) | Dc/dc converter | |
| JP5598507B2 (en) | Power supply | |
| US7466178B2 (en) | Multivibrator with reduced average offset voltage | |
| JP4140534B2 (en) | A / D converter | |
| CN105319599A (en) | Method of interfacing an LC sensor and related system | |
| JP7504050B2 (en) | Shunt Regulator | |
| JP2009222431A (en) | Coulomb counter and method for making dynamic range thereof variable | |
| JP2010061428A (en) | Multiplication circuit | |
| JP2017085744A (en) | Reference voltage generating circuit and switching power supply device | |
| CN102420568A (en) | Oscillator with function of temperature compensation | |
| JP2010109963A (en) | Successive approximation type ad converter circuit and semiconductor integrated circuit for control |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180814 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190318 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6507795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |