JP6500442B2 - アレイ型受光素子 - Google Patents

アレイ型受光素子 Download PDF

Info

Publication number
JP6500442B2
JP6500442B2 JP2015000435A JP2015000435A JP6500442B2 JP 6500442 B2 JP6500442 B2 JP 6500442B2 JP 2015000435 A JP2015000435 A JP 2015000435A JP 2015000435 A JP2015000435 A JP 2015000435A JP 6500442 B2 JP6500442 B2 JP 6500442B2
Authority
JP
Japan
Prior art keywords
light receiving
receiving element
recesses
layer
array type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015000435A
Other languages
English (en)
Other versions
JP2015179819A (ja
Inventor
猪口　康博
康博 猪口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015000435A priority Critical patent/JP6500442B2/ja
Publication of JP2015179819A publication Critical patent/JP2015179819A/ja
Application granted granted Critical
Publication of JP6500442B2 publication Critical patent/JP6500442B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、アレイ型受光素子に関する。
特許文献１は、受光素子アレイに係る技術を開示している。受光素子アレイは、メサ型構造の複数の受光素子を備える。受光素子は、ｎ−ＩｎＰ基板とｎ−ＩｎＰ層とｉ−ＩｎＧａＡｓ層とｐ−ＩｎＰ層とｐ型オーミック電極とｎ型オーミック電極とを備える。ｎ−ＩｎＰ層とｉ−ＩｎＧａＡｓ層とｐ−ＩｎＰ層とは、ｎ−ＩｎＰ基板の上に順に積層されている。受光素子は、絶縁膜によって被膜されている。隣接する二つの受光素子は、ＩｎＧａＡｓ層とＩｎＰ層とのエッチングによって分離されている。ｐ型オーミック電極は、ｐ−ＩｎＰ層の上に設けられている。ｎ型オーミック電極は、ｎ−ＩｎＰ基板の裏面に設けられている。
特開２００１−１４４２７８号公報
裏面照射型の受光素子の場合、入射光の一部は、受光素子の裏面側にある基板によって吸収されるので、機械的な強度を確保するために基板を厚くすると、画素領域に入射する光の光量は低減する。画素領域への入射光の量を十分に確保できない場合、受光素子の機能が十分に発揮されない。また、入射光の一部が受光素子まで入射しない場合、感度に寄与しない光となる。
そこで、本発明は、素子の機械的強度を確保しつつ画素領域への入射光の量を十分に確保することが可能なアレイ型受光素子を提供することを目的とする。
本発明に係るアレイ型受光素子は、支持基体と、半導体積層とを備え、前記支持基体は、主面と、光の入射面としての裏面と、複数の凹部とを備え、前記半導体積層は、受光層と、複数の画素領域とを備え、前記支持基体の前記主面に設けられ、前記複数の凹部のそれぞれは、前記裏面に設けられ、前記裏面から前記支持基体の厚み方向に窪んでおり、前記複数の凹部のそれぞれの底面は、前記複数の画素領域のそれぞれに対向しており、前記複数の凹部は、前記裏面の中心寄りに配置され、前記裏面は、前記複数の凹部を取り囲む外縁領域を備え、前記複数の凹部のそれぞれの側面は、テーパ状の領域を備え、前記テーパ状の領域は、前記主面の面内方向に対して所定の傾斜角度をなす。
本発明によれば、素子の機械的強度を確保しつつ画素領域への入射光の量を十分に確保することが可能なアレイ型受光素子を提供することを目的とする。
実施形態に係るセンシング装置の裏面の様子を示す図である。 実施形態に係るセンシング装置の内部の構成を説明するための図である。 実施形態に係るアレイ型受光素子の内部の構成を説明するための図である。 実施形態に係るアレイ型受光素子への入射光が凹部の側面で反射されて、アレイ型受光素子の受光面に入射する様子を模式的に説明するための図である。 実施形態に係るアレイ型受光素子の製造方法の主要な工程を説明するための図である。 実施形態に係るアレイ型受光素子の製造方法の主要な工程を説明するための図である。 実施形態に係るアレイ型受光素子の製造方法の主要な工程を説明するための図である。 実施形態に係るセンシング装置の内部の構成の変形例を説明するための図である。 実施形態に係るセンシング装置の内部の構成の変形例を説明するための他の図である。
［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。第一の実施態様に係るアレイ型受光素子は、支持基体と、半導体積層とを備え、前記支持基体は、主面と、光の入射面としての裏面と、複数の凹部とを備え、前記半導体積層は、受光層と、複数の画素領域とを備え、前記支持基体の前記主面に設けられ、前記複数の凹部のそれぞれは、前記裏面に設けられ、前記裏面から前記支持基体の厚み方向に窪んでおり、前記複数の凹部のそれぞれの底面は、前記複数の画素領域のそれぞれに対向しており、前記複数の凹部は、前記裏面の中心寄りに配置され、前記裏面は、前記複数の凹部を取り囲む外縁領域を備え、前記複数の凹部のそれぞれの側面は、テーパ状の領域を備え、前記テーパ状の領域は、前記主面の面内方向に対して所定の傾斜角度をなす。
実施形態の第一の態様に係るアレイ型受光素子によれば、複数の凹部は、支持基体の裏面の中心寄りに配置され、裏面は、複数の凹部を取り囲む外縁領域を備える。従って、第一の態様に係るアレイ型受光素子は、凹部よりも厚みのある外縁領域を有しているので、外縁領域を有していない構成のアレイ型受光素子に比較して、支持基体の機械的な強度が高い。また、実施形態の第一の態様に係るアレイ型受光素子によれば、画素領域に対向している凹部における支持基体の厚みは、画素領域に対向していない箇所における支持基体の厚みよりも薄いので、画素領域に対向している凹部から入射する光は、画素領域に対向していない箇所から入射する光に比較して、支持基体によって吸収される割合が低い。従って、支持基体の全体の厚みを比較的に厚く維持しつつも、画素領域に入射する光の光量の低減を十分に抑制できる。また、実施形態の第一の態様に係るアレイ型受光素子によれば、テーパ状の側面を有する凹部は、凹部の側面による反射によって比較的に多くの入射光が画素領域に集光され得るので、テーパ状の側面を有さない凹部に比較して、十分に効果的に入射光を画素領域に集光するこができる。以上のように、第一の態様に係るアレイ型受光素子によれば、素子の機械的強度を確保しつつ画素領域への入射光の光量を十分に確保することができる。
実施形態の第二の態様に係るアレイ型受光素子は、第一の態様に係るアレイ型受光素子において、光を反射する反射膜を更に備え、前記反射膜は、前記側面に設けられている。第二の態様に係るアレイ型受光素子によれば、入射光は、凹部の側面に設けられた反射膜によって、画素領域に向けてより効果的に反射され得る。
第三の態様に係るアレイ型受光素子は、第一又は第二の態様に係るアレイ型受光素子において、前記複数の画素領域のそれぞれは、受光面を備え、前記受光面は、前記受光層の内部に設けられており、前記主面に沿って延びており、前記複数の凹部のそれぞれの底面は、前記受光面に対向しており、前記傾斜角度と、前記凹部の配列ピッチと、前記受光面の径と、前記裏面から前記受光面までの距離とは、前記傾斜角度をθ、前記凹部の配列ピッチをＬ１、前記受光面の径をＬ２、前記裏面から前記受光面までの距離をＬ３、とすると、９０度≧θ≧４５度、且つ、（Ｌ２−Ｌ１）／（２×Ｌ３）≧ｔａｎ（２θ）≧−（Ｌ１＋Ｌ２）／（２×Ｌ３）、の関係を満たす。上記関係は、凹部に入射した入射光を凹部に対向する画素領域に効果的に導くための条件である。
第三の態様に係るアレイ型受光素子は、前記複数の画素領域は、前記半導体積層においてＺｎが選択的に拡散された領域である。第四の態様に係るアレイ型受光素子によれば、Ｚｎの選択拡散により画素を形成することができる。
第四の態様に係るアレイ型受光素子は、前記半導体積層は、前記複数の画素領域のそれぞれに対応する複数のメサ部を備え、前記複数の画素領域のそれぞれは、メサ溝によって画定され、前記メサ溝は、前記半導体積層の表面に設けられている。このため、画素領域間が独立するため、受光層内におけるキャリアの拡散が生じにくく、隣接する画素領域に対するクロストークを抑制することができる。
［本願発明の実施形態の詳細］
本願発明に係るアレイ型受光素子の具体例を、添付図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によってしめされ特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。また、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。図１、図２及び図３を参照して、本実施形態に係るアレイ型受光素子１０の構成を説明する。アレイ型受光素子１０は、センシング装置１００に適用することができる。図１は、センシング装置１００の裏面（アレイ型受光素子１０の裏面１２ｂ）の様子を示す図である。図１に、ｘｙｚ座標が示されている。センシング装置１００の裏面（アレイ型受光素子１０の裏面１２ｂ）は、ｚ軸に垂直である。図２は、図１に示すＩ−Ｉ線に沿った面（ｚｘ面）から矢印方向に見たセンシング装置１００の内部の構造を示す図である。図２に記載のｘｙｚ座標は、図１に記載のｘｙｚ座標と同一である。図３は、図１に示すＩ−Ｉ線に沿った面（ｚｘ面）から矢印方向に見たアレイ型受光素子１０の内部の構成を説明するための図である。図３に記載のｘｙｚ座標は、図２に記載のｘｙｚ座標と同一である。なお、図５〜図７は、センシング装置１００の製造方法の主要な工程を説明するための図であるが、図２及び図３と同様に、Ｉ−Ｉ線に沿った面（ｚｘ面）から矢示方向にみた生産物の内部の様子を示している。
センシング装置１００は、アレイ型受光素子１０と、読出回路５０（Read-Out IC）とを備える。読出回路５０は、アレイ型受光素子１０に接続される。アレイ型受光素子１０は、支持基体１２と、半導体積層２０と、反射膜２５と、絶縁膜２６と、反射防止膜２８と、電極３０と、電極３２と、絶縁膜３４と、配線電極３６と、絶縁膜３７とを備える。支持基体１２は、主面１２ａと、光の入射面としての裏面１２ｂと、複数の凹部１２１とを備える。半導体積層２０は、受光層１４と、ｐ型不純物領域である複数の画素領域２４とを備える。複数の画素領域２４は、例えば３２０×２５６個であり、アレイ型受光素子１０は、３２０×２５６画素を備える。複数の画素領域２４は、一の方向に３２０個が配置され、当該一の方向に直交する方向に２５６個が配置されている。３２０×２５６個の画素領域は、第二キャップ層１６ｂの表面に沿って配置される。画素領域２４は受光層１４内においてｐｎ接合部分を備える。半導体積層２０は、支持基体１２の主面１２ａに設けられる。複数の凹部１２１のそれぞれは、裏面１２ｂに設けられる。複数の凹部１２１のそれぞれは、裏面１２ｂから支持基体１２の厚み方向に窪んでいる。複数の凹部１２１のそれぞれは、複数の画素領域２４のそれぞれに対向している。
支持基体１２は、例えば５０［μｍ］程度の厚みを備える。支持基体１２の材料は、例えばＩｎＰである。支持基体１２は、不純物として例えばＦｅがドープされている。支持基体１２の複数の凹部１２１は、支持基体１２の裏面１２ｂにおいて２次元的にアレイ状に配置されている。複数の凹部１２１のそれぞれの底面１２１ｂは、複数の画素領域２４のそれぞれに対向している。複数の凹部１２１は、裏面１２ｂの中心寄りに集められて配置されている。複数の凹部１２１は、画素領域２４と同様に３２０×２５６個であり、アレイ型受光素子１０は３２０×２５６個の凹部１２１を備える。複数の凹部１２１は、画素領域２４と同様に、一の方向に３２０個が配置され、当該一の方向に直交する方向に２５６個が配置されている。裏面１２ｂは、外縁領域１２ｂ１を備える。外縁領域は、裏面１２ｂの外縁に沿って延びている。外縁領域１２ｂ１は、複数の凹部１２１を取り囲む。外縁領域１２ｂ１における支持基体の厚みは、凹部１２１の底面１２１ｂにおける支持基体１２の厚みよりも、大きい。
複数の凹部１２１のそれぞれの側面１２１ａは、テーパ状の領域を備える。側面１２１ａのテーパ状の領域は、主面１２ａの面内方向Ｄ１に対して所定の傾斜角度を成す。複数の画素領域２４のそれぞれは、受光面２４１を備える。受光面２４１は、受光層１４の内部に設けられている。受光面２４１は、受光層１４と画素領域２４との界面に含まれる。受光面２４１は、主面１２ａに沿って延びている。複数の凹部１２１のそれぞれの底面１２１ｂは、受光面２４１に対向している。受光面２４１において、ｐｎ接合が形成されている。底面１２１ｂは、平面視で、受光面２４１に重なる。反射膜２５は、光を反射する。
反射膜２５は、側面１２１ａに設けられている。
図３に示すように、側面１２１ａのテーパ状の領域が主面１２ａの面内方向Ｄ１に対して傾斜している傾斜角度をθ、凹部１２１の配列ピッチをＬ１、受光面２４１の径（差し渡しの長さであり、受光面２４１が円形の場合には直径であり、受光面２４１が多角形の場合には対角線の長さ、等）をＬ２、裏面１２ｂから受光面２４１までの距離をＬ３、とする。図４は、入射光Ｋ１，Ｋ２，Ｋ３が、凹部１２１の側面１２１ａの反射膜２５で反射され受光面２４１に入射する様子を模式的に示している。入射光Ｋ１，Ｋ２，Ｋ３は、凹部１２１に入射する入射光のうち、受光面２４１を含む平面１２ｄにほぼ垂直に入射するものの一例である。特に入射光Ｋ１は、側面１２１ａの頂点（側面１２１ａと裏面１２ｂとの境界近傍）に入射し、反射膜２５によって反射され、受光面２４１に至る入射光であり、入射光Ｋ３は、側面１２１ａの基端（側面１２１ａと底面１２１ｂとの境界近傍）に入射し、反射膜２５によって反射され、受光面２４１に至る入射光である。側面１２１ａの頂点を通り受光面２４１（さらには主面１２ａ）に垂直な線（ｚ軸方向に延びる線）を基準線１２ｃとし、入射光Ｋ１が受光面２４１を含む平面１２ｄに到達する点をＭ１とする。また、基準線１２ｃから点Ｍ１までの距離Ｘ１とする。このとき受光面２４１を含む平面１２ｄにほぼ垂直に入射し、側面１２１ａの反射膜２５で反射される入射光（例えば入射光Ｋ１，及びＫ２）が、受光面２４１に到達するためには、少なくとも入射光Ｋ１に関して、平面１２ｄ上の点Ｍ１が、受光面２４１の範囲内に存在すればよい。すなわち、距離Ｘ１が以下の式（１）および式（２）を共に満たす必要がある。
（Ｌ１−Ｌ２）／２≦Ｘ１≦（Ｌ１＋Ｌ２）／２ …（１）。
Ｘ１＝Ｌ３×ｔａｎ（１８０°−２θ） …（２）。
上記の式（１）及び式（２）より、以下の関係が求まる（式（３））。
（Ｌ２−Ｌ１）／（２×Ｌ３）≧ｔａｎ（２θ）≧−（Ｌ１＋Ｌ２）／（２×Ｌ３） …（３）。
ただし、θは、４５°≦θ≦９０°である。この関係は、凹部１２１に入射した入射光を凹部１２１に対向する画素領域２４に効果的に導くための条件である。凹部１２１の側面１２１ａの全体がテーパ状の領域であるが、凹部１２１の側面１２１ａの一部がテーパ状の領域であることもできる。凹部１２１の開口の形状は、例えば、平面視で対角線の長さが１０［μｍ］（一辺の長さが７．０７［μｍ］）程度の矩形であることができ、又は、平面視で直径が１０［μｍ］程度の円形であることができる。例えば、配列ピッチＬ１＝３０［μｍ］、受光面２４１の径Ｌ２＝１０［μｍ］、裏面１２ｂから受光面２４１までの距離Ｌ３＝５０［μｍ］とすると、傾斜角度θは、７９．１度以上８４．３度以下の程度となる。なお、傾斜角度は、４５度以上９０度以下であることができる。
半導体積層２０は、受光層１４と、第一キャップ層１６ａと、第二キャップ層１６ｂと、バッファ層１８と、複数の画素領域２４と、を備える。半導体積層２０のバッファ層１８と、受光層１４と、第一キャップ層１６ａと、第二キャップ層１６ｂとは、支持基体１２の主面１２ａの上において、この順に積層されている。バッファ層１８は、支持基体１２の主面１２ａに設けられている。受光層１４は、バッファ層１８の表面に設けられている。第一キャップ層１６ａは、受光層１４の表面に設けられている。第二キャップ層１６ｂは、第一キャップ層１６ａの表面に設けられている。バッファ層１８は、支持基体１２に接触し、受光層１４は、バッファ層１８に接触し、第一キャップ層１６ａは、受光層１４に接触し、第二キャップ層１６ｂは、第一キャップ層１６ａに接触する。絶縁膜２６と電極３０とは、第二キャップ層１６ｂの表面に設けられている。アレイ型受光素子１０は、メサ部１９を備える。メサ部１９は、バッファ層１８の上に設けられている。メサ部１９は、受光層１４と、半導体領域１６とを備える。絶縁膜３４、電極３２、メサ部１９は、順に、バッファ層１８の表面に沿ってこの表面に設けられている。電極３２は、バッファ層１８に接触している。配線電極３６は、絶縁膜３７を介してメサ部１９の側面に設けられている。配線電極３６は電極３２に接続されている。
バッファ層１８の材料は、例えばＩｎＰである。バッファ層１８は、不純物として例えばＳｉが例えば５×１０１８［ｃｍ−３］程度のキャリア濃度でドープされている。バッファ層１８の厚みは、例えば０．１５［μｍ］程度である。受光層１４は、タイプＩＩの多重量子井戸構造を有している。受光層１４は、ノンドープである。受光層１４は、例えばＩｎＧａＡｓ層とＧａＡｓＳｂ層との複数のペア（例えば１５０〜４５０ペア程度）を備える。この場合、ＩｎＧａＡｓ層とＧａＡｓＳｂ層とは交互に積層されている。ＩｎＧａＡｓ層の厚みは、例えば２．５〜５．５［ｎｍ］程度であり、ＧａＡｓＳｂ層の厚みは、例えば２．５〜５．５［ｎｍ］程度である。受光層１４のカットオフ波長は、例えば、２．５［μｍ］程度である。つまり、受光層１４は、当該カットオフ波長よりも短い波長の光に対して、受光感度を有する。複数の画素領域２４のそれぞれは、裏面１２ｂを介して入射する光の光量に応じて電荷を発生する。
第一キャップ層１６ａはＩｎＧａＡｓ層である。第二キャップ層１６ｂはＩｎＰ層である。第一キャップ層１６ａの厚みは、例えば１［μｍ］程度である。第二キャップ層１６ｂの厚みは、例えば０．８［μｍ］程度である。第一キャップ層１６ａは、拡散濃度分布調整層として機能し、受光層１４におけるｐ型不純物の濃度を調整する。第一キャップ層１６ａは例えばノンドープである。第二キャップ層１６ｂは、例えばＳｉがドープされており、例えば４×１０１６［ｃｍ−３］程度のキャリア濃度を有する。
複数の画素領域２４は、半導体領域１６の表面（第二キャップ層１６ｂの表面）から厚み方向に拡がっている。複数の画素領域２４の境界は、受光層１４内に至る。受光層１４内に複数のｐｎ接合が形成されている。複数の画素領域２４は、第二キャップ層１６ｂの表面から、ｐ型の不純物を選択拡散することにより形成される。ｐ型の不純物は、例えば、Ｚｎである。
絶縁膜２６は、ｐ型の不純物を選択拡散するために用いられる。絶縁膜２６は、第二キャップ層１６ｂの表面に設けられている。絶縁膜２６は、複数の開口を備える。絶縁膜２６の複数の開口のそれぞれは、複数の画素領域２４のそれぞれの上に配置されている。絶縁膜２６の複数の開口のそれぞれは、第二キャップ層１６ｂの表面を露出する。絶縁膜２６の材料は、例えばＳｉＮである。絶縁膜２６の開口の下方において半導体領域１１６から受光層１４内に亘って画素領域２４が延在する。
電極３０は、第二キャップ層１６ｂの表面に設けられている。電極３０は、ｐ電極である。電極３０は、画素領域２４毎に画素領域２４の上に設けられている。電極３０の材料は、例えばＡｕ／Ｚｎである。電極３０は、第二キャップ層１６ｂに対しオーミックに接触している。電極３０は、バンプ３８を介して読出回路５０の読出電極４０に接続されている。電極３２は、バッファ層１８の表面に、メサ部１９と並んで設けられている。電極３２の材料は、例えばＡｕ／Ｇｅ／Ｎｉである。電極３２は、バッファ層１８に対しオーミックに接触している。バンプ３８の材料は、例えばインジウム（Ｉｎ）である。
絶縁膜３４は、バッファ層１８の表面に、メサ部１９及び電極３２と並んで設けられている。絶縁膜３４は、バッファ層１８に接触している。絶縁膜３４の材料は、例えばＳｉＯＮである。絶縁膜３７は、メサ部１９の側面に沿って延びている。配線電極３６は、絶縁膜３７の表面に設けられている。配線電極３６は、電極３２に接続している。配線電極３６は、電極３２から第二キャップ層１６ｂの表面上に至るまで延びている。電極３２と配線電極３６とはｎ電極である。
読出回路５０は、回路基板５１と複数の読出電極４０とを備える。複数の読出電極４０は、回路基板５１の主面５１ａに設けられている。複数の読出電極４０のそれぞれは、複数の電極３０のそれぞれと、バンプ３８を介して接続されている。読出回路５０は、例えばＣＭＯＳ(Complementary Metal Oxide Semiconductor)を用いたマルチプレクサ（multiplexer）を備える。
上記で説明した構成を備えるアレイ型受光素子１０によれば、複数の凹部１２１は、支持基体１２の裏面１２ｂの中心寄りに配置され、裏面１２ｂは、複数の凹部１２１を取り囲む外縁領域１２ｂ１を備える。従って、アレイ型受光素子１０は、凹部１２１よりも厚みのある外縁領域１２ｂ１を有しているので、外縁領域を有していない構成のアレイ型受光素子に比較して、支持基体１２の機械的な強度が高い。また、アレイ型受光素子１０によれば、画素領域２４に対向している凹部１２１における支持基体１２の厚みは、画素領域２４に対向していない箇所における支持基体１２の厚みよりも薄いので、画素領域２４に対向している凹部１２１から入射する光は、画素領域２４に対向していない箇所から入射する光に比較して、支持基体１２によって吸収される割合が低い。従って、支持基体１２の全体の厚みを比較的に厚く維持しつつも、画素領域２４に入射する光の光量の低減を十分に抑制できる。また、アレイ型受光素子１０によれば、テーパ状の側面１２１ａを有する凹部１２１は、凹部１２１の側面１２１ａによる反射によって比較的に多くの入射光が画素領域２４に集光され得るので、テーパ状の側面を有さない凹部に比較して、十分に効果的に入射光を画素領域２４に集光するこができる。以上のように、アレイ型受光素子１０によれば、アレイ型受光素子１０の機械的強度を確保しつつ画素領域２４への入射光の光量を十分に確保することができる。
更に、アレイ型受光素子１０は、光を反射する反射膜２５を更に備え、反射膜２５は、側面１２１ａに設けられているので、入射光は、凹部１２１の側面１２１ａに設けられた反射膜２５によって、画素領域２４に向けてより効果的に反射され得る。
以下、図５〜図７を参照して、センシング装置１００の製造方法の主要な工程を説明する。まず、図５の（Ａ）部に示すステップＳ１において、ＩＩＩ−Ｖ族化合物半導体の基板１１２を準備する。基板１１２は、例えば直径が２インチのＩｎＰ基板であり、不純物として例えばＦｅがドープされている。基板１１２は、例えば３５０［μｍ］程度の厚みを備える。基板１１２の主面１２ａに、ＳｉがドープされたＩｎＰバッファ層１１８（バッファ層１８に対応）を、例えばキャリア濃度５×１０１８［ｃｍ−３］程度及び例えば厚さ０．５［μｍ］程度で形成する。ＩｎＰバッファ層１１８の表面に、ノンドープのＩｎＧａＡｓ／ＧａＡｓＳｂの量子井戸型の受光層１１４（受光層１４に対応）を、ＩｎＧａＡｓ／ＧａＡｓＳｂの厚さを例えば５［ｎｍ］／５［ｎｍ］程度で、ＩｎＧａＡｓ／ＧａＡｓＳｂのペアが例えば２５０ペア程度含まれるように、形成する。更に、受光層１１４の表面に、ノンドープのＩｎＧａＡｓ層１１６ａ（第一キャップ層１６ａに対応）を、例えば厚さが１［μｍ］程度で形成し、ＩｎＧａＡｓ層１１６ａの表面に、ＳｉがドープされたＩｎＰキャップ層１１６ｂ（第二キャップ層１６ｂに対応）を、例えばキャリア濃度４×１０１６［ｃｍ−３］程度及び例えば厚さ０．８［μｍ］程度で、形成する。ＯＭＶＰＥ法を用いて、ＩｎＰバッファ層１１８と受光層１１４とＩｎＧａＡｓ層１１６ａとＩｎＰキャップ層１１６ｂとを形成する（以上、ステップＳ１）。
次に、図５の（Ｂ）部に示すステップＳ２では、例えば３０［μｍ］程度の画素ピッチで、３２０×２５６画素の受光素子アレイを形成する。３２０×２５６画素は、ＩｎＰキャップ層１１６ｂの表面（基板１１２の主面１２ａに垂直な面）に沿って配置される。この受光素子アレイの形成では、ＳｉＮの絶縁膜２６を拡散マスクとして用いて、Ｚｎを選択拡散する。このときＺｎ不純物の拡散フロントは、受光層１１４内に達し、当該受光層１１４内にｐｎ接合が形成される。つまり、この工程により、受光層１１４内に至る画素領域２４のｐｎ接合を形成する（以上、ステップＳ２）。
次に、図５の（Ｃ）部に示すステップＳ３では、各画素の上に、ｐ電極として、Ａｕ／Ｚｎの電極３０を形成する。この後、各画素の周囲を取り囲むようにメサエッチングを施してメサ部１９を形成し、ＳｉドープのＩｎＰバッファ層１１８を露出させる。露出したＩｎＰバッファ層１１８の表面並びにメサ部１９の側面に、それぞれ絶縁膜３４および３７を形成する。絶縁膜３４及び３７は、同一の絶縁膜、例えばＳｉＯＮ膜から成ることができる。次に、絶縁膜３４に開口を形成し、当該開口を介してＩｎＰバッファ層１１８の表面を露出させる。当該開口内に、例えばリフトオフ法を用いて、Ａｕ／Ｇｅ／Ｎｉの電極３２を形成する。電極３２はｎ電極として機能する。電極３２は、絶縁膜３４の開口を介して、ＩｎＰバッファ層１１８の表面に接触している。このメサエッチングによって、受光層１１４は受光層１４となり、ＩｎＧａＡｓ層１１６ａは第一キャップ層１６ａとなり、ＩｎＰキャップ層１１６ｂは第二キャップ層１６ｂとなる。次に、絶縁膜３７の表面にＡｕ／Ｇｅ／Ｎｉの配線電極３６を形成する。配線電極３６は、電極３２と同時に形成してもよい。配線電極３６は、電極３２に接続する。ｎ電極は、電極３２と配線電極３６とを含み、電極３２と配線電極３６とによって、ＩｎＰバッファ層１１８の表面からｐ電極の電極３０と同じ高さ（第二キャップ層１６ｂの表面）に至るまで引き伸ばされる（以上、ステップＳ３）。
次に、図６の（Ａ）部に示すステップＳ４では、基板１１２の裏面１１２ｂを、例えば５０［μｍ］程度の厚みを有するまで研磨する。基板１１２に対するこの研磨によって、基板１１２は、基板１１３となり、裏面１１２ｂは、裏面１１３ｂとなる。次に、図６の（Ｂ）部に示すステップＳ５では、ドライエッチングによって、基板１１３の裏面１１３ｂに対し、凹部１２１を、各画素領域２４に対応する位置に形成する。凹部１２１の開口の形状は、例えば、対角線の長さが３０［μｍ］（一辺の長さが２１．２１［μｍ］）程度の正方形又は直径が３０［μｍ］程度の円形等であり、凹部１２１の深さは、例えば４０［μｍ］程度である。凹部１２１の側面１２１ａはテーパ状の領域を有する。側面１２１ａにおけるテーパ状の領域は、主面１２ａの面内方向Ｄ１に対して傾斜角度θで傾斜する。傾斜角度θは、例えば、８１．５度である。側面１２１ａの全体がテーパ状の領域であることができるし、また、側面１２１ａの一部がテーパ状の領域であることができる。基板１１３の裏面１１３ｂに対するドライエッチングによって、基板１１３は、複数の凹部１２１が設けられた基板１１５（支持基体１２に対応）となり、裏面１１３ｂは、複数の凹部１２１の開口が設けられた裏面１１５ｂ（裏面１２ｂに対応）となる。次に、図６の（Ｃ）部に示すステップＳ６では、凹部１２１の側面１２１ａに対し斜め蒸着技術を用いて１００［ｎｍ］の厚みでＡｕを形成することによって、反射膜２５を形成する。
次に、図７の（Ａ）部に示すステップＳ７では、凹部１２１の底面１２１ｂに、ＳｉＯＮの反射防止膜２８を形成する。反射防止膜２８は、底面１２１ｂだけでなく、側面１２１ａに設けた反射膜２５を被覆することもできる。この後、図７の（Ｂ）部に示すステップＳ８では、ステップＳ７までに製造された基板生産物から、複数のアレイ型受光素子１０を分離し、それぞれのアレイ型受光素子を読出回路５０に接合する。読出回路５０は、アレイ型受光素子１０のｐ側（第二キャップ層１６ｂの上であって、支持基体１２の反対側）において、アレイ型受光素子１０に接合される。アレイ型受光素子の電極３０は、バンプ３８を介して読出回路５０の読出電極に接合される。以上のステップＳ１〜Ｓ７が実施さることよって、センシング装置１００が完成する。
次に、本実施形態の変形例について説明する。本変形例に係るセンシング装置１００‐１は、アレイ型受光素子１０‐１を備え、アレイ型受光素子１０‐１を除いて、上述のセンシング装置１００と同様の構成を備える。アレイ型受光素子１０‐１は、半導体積層２０‐１を備え、半導体積層２０‐１を除いて、上述した実施形態に係るアレイ型受光素子１０と同様の構成を備える。以下、センシング装置‐１とセンシング装置との相違点について説明する。図８に示すように、半導体積層２０‐１は、バッファ層１８、メサ部１９‐１、保護膜４１を備え、更に、複数のメサ溝Ｇ１、複数のメサ部１９‐１を備える。保護膜４１は、例えばＳｉＮであることができる。保護膜４１は、絶縁膜として機能する。メサ部１９‐１は、受光層１４‐１、第一キャップ層１６ａ‐１、第二キャップ層１６ｂ‐１を備える。複数のメサ部１９‐１のそれぞれは、複数の画素領域２４‐１のそれぞれに対応している。複数の画素領域２４‐１のそれぞれは、メサ溝Ｇ１によって画定される。
複数の画素領域２４‐１は、メサ溝Ｇ１によって分離されて形成されている。メサ溝Ｇ１は、半導体積層２０‐１の表面Ｐ１に設けられている。表面Ｐ１は、半導体積層２０‐１と支持基体１２との接合面の反対側（支持基体１２の主面１２ａの反対側）にあり、回路基板５１の主面５１ａと対向している。表面Ｐ１は、第二キャップ層１６ｂ‐１の表面でもある。
半導体積層２０‐１は、例えば、上述した実施形態にて示されるステップＳ２を以下のように変形して、形成することができる。ステップＳ２のタイミングにおいて、まず、絶縁膜２６を設ける前に、ＩｎＰキャップ層１１６ｂ、ＩｎＧａＡｓ層１１６ａ、受光層１１４の全体に対し、例えばＺｎなどのｐ型の不純物を拡散する。この後、絶縁膜２６を設ける。絶縁膜２６は、メサ溝Ｇ１及びメサ部１９‐１をエッチングによって形成するために（すなわち、メサ部１９‐１を残すために）用いられる。メサ部１９‐１の形成の後に、絶縁膜２６を除去する。そして、メサ溝Ｇ１の底面及び側面を、保護膜４１で覆う。
本変形例に係るセンシング装置１００‐１によれば、複数の画素領域２４‐１がメサ溝Ｇ１によって分離され、画素領域２４‐１間の独立性がより高くなるので、受光層１４内におけるキャリアの拡散が生じにくく、隣接する画素領域２４‐１間に生じるクロストークを抑制することができる。
なお、支持基体１２において、隣接する凹部１２１同士を画定する領域の端部の形状は、図９の（Ａ）部に示す端部Ｊ１のように比較的に先鋭であってもよいし、図９の（Ｂ）部に示す端部Ｊ２のように比較的に平坦であってもよい。
本発明は上述の実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の態様で実施してもよい。例えば、凹部１２１の立体形状は、図１に示すような四角形の角錐台に限らず四角形以外の多角形の角錐台であることができるし、更に、円錐台、角錐、円錐であることもできる。また、支持基体１２及び受光層１４それぞれの材料は、ＩｎＰ（支持基体１２）、ＩｎＧａＡｓ／ＧａＡｓＳｂ（受光層１４）としたが、これに限らず、ＧａＳｂ（支持基体１２）、ＩｎＡｓ／ＧａＡｓ（受光層１４）であることもできる。また、反射防止膜２８を備えない構成のアレイ型受光素子であってもよい。
例えば、素子の機械的強度を確保しつつ画素領域への入射光の量を十分に確保することが可能なアレイ型受光素子を備えるセンシング装置に適用できる。
１００，１００‐１…センシング装置、１０，１０‐１…アレイ型受光素子、３０，３２…電極、１１２，１１３，１１５…基板、１２ａ…主面、１１２ｂ，１１３ｂ，１１５ｂ，１２ｂ…裏面、１２ｂ１…外縁領域、１２ｃ…基準線、１２ｄ…平面、１１４，１４，１４‐１…受光層、１１６ａ…ＩｎＧａＡｓ層、１１６ｂ…ＩｎＰキャップ層、１１８…ＩｎＰバッファ層、１２…支持基体、１２１…凹部、１２１ａ…側面、１２１ｂ…底面、１６ａ，１６ａ‐１…第一キャップ層、１６ｂ，１６ｂ‐１…第二キャップ層、１８…バッファ層、１９，１９‐１…メサ部、２０，２０‐１…半導体積層、２４，２４‐１…画素領域、２４１…受光面、２５…反射膜、２６…絶縁膜、２８…反射防止膜、３４…絶縁膜、３６…配線電極、４０…読出電極、４１…保護膜、３８…バンプ、５０…読出回路、５１…回路基板、５１ａ…主面、Ｄ１…面内方向、Ｍ１…点。

Claims (4)

  1. 支持基体と、半導体積層とを備え、
    前記支持基体は、主面と、光の入射面としての裏面と、複数の凹部とを備え、
    前記半導体積層は、受光層と、複数の画素領域とを備え、前記支持基体の前記主面に設けられ、
    前記複数の凹部のそれぞれは、前記裏面に設けられ、前記裏面から前記支持基体の厚み方向に窪んでおり、
    前記複数の凹部のそれぞれの底面は、前記複数の画素領域のそれぞれに対向しており、
    前記複数の凹部は、前記裏面の中心寄りに配置され、
    前記裏面は、前記複数の凹部を取り囲む外縁領域を備え、
    前記複数の凹部のそれぞれの側面は、テーパ状の領域を備え、
    前記テーパ状の領域は、前記主面の面内方向に対して所定の傾斜角度をなし、
    前記複数の画素領域のそれぞれは、受光面を備え、
    前記受光面は、前記受光層の内部に設けられており、前記主面に沿って延びており、
    前記複数の凹部のそれぞれの底面は、前記受光面に対向しており、
    前記傾斜角度と、前記凹部の配列ピッチと、前記受光面の径と、前記裏面から前記受光面までの距離とは、前記傾斜角度をθ、前記凹部の配列ピッチをＬ１、前記受光面の径をＬ２、前記裏面から前記受光面までの距離をＬ３、とすると、
    ９０度≧θ≧４５度、且つ、（Ｌ２−Ｌ１）／（２×Ｌ３）≧ｔａｎ（２θ）≧−（Ｌ１＋Ｌ２）／（２×Ｌ３）、
    の関係を満たす、
    アレイ型受光素子。
  2. 光を反射する反射膜を更に備え、
    前記反射膜は、前記側面に設けられている、
    請求項１に記載のアレイ型受光素子。
  3. 前記複数の画素領域は、前記半導体積層においてＺｎが選択的に拡散された領域である、
    請求項１又は２に記載のアレイ型受光素子。
  4. 前記半導体積層は、前記複数の画素領域のそれぞれに対応する複数のメサ部を備え、
    前記複数の画素領域のそれぞれは、メサ溝によって画定され、
    前記メサ溝は、前記半導体積層の表面に設けられている、
    請求項１又は２に記載のアレイ型受光素子。
JP2015000435A 2014-02-28 2015-01-05 アレイ型受光素子 Active JP6500442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015000435A JP6500442B2 (ja) 2014-02-28 2015-01-05 アレイ型受光素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014038992 2014-02-28
JP2014038992 2014-02-28
JP2015000435A JP6500442B2 (ja) 2014-02-28 2015-01-05 アレイ型受光素子

Publications (2)

Publication Number Publication Date
JP2015179819A JP2015179819A (ja) 2015-10-08
JP6500442B2 true JP6500442B2 (ja) 2019-04-17

Family

ID=54007133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015000435A Active JP6500442B2 (ja) 2014-02-28 2015-01-05 アレイ型受光素子

Country Status (2)

Country Link
US (1) US9431451B2 (ja)
JP (1) JP6500442B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6757264B2 (ja) * 2017-01-23 2020-09-16 株式会社エンプラス 光束制御部材、発光装置、面光源装置および表示装置
FR3090198A1 (fr) * 2018-12-18 2020-06-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Détecteur infrarouge avec structure de collecte de photons et son procédé de fabrication

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677518A (ja) * 1992-08-26 1994-03-18 Nec Corp 半導体受光素子
JPH0722603A (ja) * 1993-06-22 1995-01-24 Toshiba Corp 光結線装置
US5952645A (en) * 1996-08-27 1999-09-14 California Institute Of Technology Light-sensing array with wedge-like reflective optical concentrators
JP3152907B2 (ja) * 1998-12-10 2001-04-03 沖電気工業株式会社 半導体受光素子及びその製造方法
JP2001144278A (ja) 1999-11-12 2001-05-25 Nippon Sheet Glass Co Ltd 受光素子アレイ
DE10037103A1 (de) * 2000-07-27 2002-02-14 Aeg Infrarot Module Gmbh Multispektrale Photodiode
JP4496636B2 (ja) * 2000-11-10 2010-07-07 株式会社デンソー 光集積回路およびその製造方法
DE60321694D1 (de) * 2002-08-09 2008-07-31 Hamamatsu Photonics Kk Fotodiodenarray und strahlungsdetektor
KR100464333B1 (ko) * 2003-03-28 2005-01-03 삼성전자주식회사 수광소자 및 그 제조방법
US7880258B2 (en) * 2003-05-05 2011-02-01 Udt Sensors, Inc. Thin wafer detectors with improved radiation damage and crosstalk characteristics
US7242069B2 (en) * 2003-05-05 2007-07-10 Udt Sensors, Inc. Thin wafer detectors with improved radiation damage and crosstalk characteristics
JP4765285B2 (ja) * 2004-09-13 2011-09-07 ソニー株式会社 固体撮像素子及びその製造方法
JP5092251B2 (ja) * 2006-02-22 2012-12-05 住友電気工業株式会社 光検出装置
JP2011523226A (ja) * 2008-06-12 2011-08-04 イサム・リサーチ・デベロツプメント・カンパニー・オブ・ザ・へブルー・ユニバーシテイ・オブ・エルサレム・リミテッド ソーラ体積構造
JP2013510424A (ja) * 2009-11-05 2013-03-21 ナム タイ，ヒョク イメージセンサーのための最適化された光導波路アレイ
JP2011146602A (ja) * 2010-01-15 2011-07-28 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、および、これらの製造方法
JP2012160691A (ja) * 2011-01-14 2012-08-23 Sumitomo Electric Ind Ltd 受光装置、光学装置および受光装置の製造方法
US8772898B2 (en) * 2012-02-09 2014-07-08 Omnivision Technologies, Inc. Lateral light shield in backside illuminated imaging sensors
US9123839B2 (en) * 2013-03-13 2015-09-01 Taiwan Semiconductor Manufacturing Company Limited Image sensor with stacked grid structure
KR102066603B1 (ko) * 2013-07-03 2020-01-15 에스케이하이닉스 주식회사 3차원 광전변환소자를 구비한 이미지 센서

Also Published As

Publication number Publication date
US20150249108A1 (en) 2015-09-03
JP2015179819A (ja) 2015-10-08
US9431451B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
US20210273120A1 (en) Photodetectors, preparation methods for photodetectors, photodetector arrays, and photodetection terminals
US20180294309A1 (en) Infrared detector devices and focal plane arrays having a transparent common ground structure and methods of fabricating the same
US20140319464A1 (en) Light receiving element and method for manufacturing same
CN113053933A (zh) 用于改善图像传感器串扰的方法和结构
JP6881027B2 (ja) 半導体受光素子、及び半導体受光素子の製造方法
US20150097157A1 (en) Infrared solid-state imaging device
US10134936B2 (en) APD focal plane arrays with backside vias
US8274127B2 (en) Photodiode array for image pickup device
US11201184B1 (en) Image sensing devices with reflector arrays
CN106057957A (zh) 具有周期性纳米结构的雪崩光电二极管
JP6500442B2 (ja) アレイ型受光素子
FR2965976A1 (fr) Capteur d'images eclaire par la face arriere
US10109671B2 (en) Photodiode array structure for cross talk suppression
US9373733B2 (en) Semiconductor light-receiving device and semiconductor light-receiving device array
US20130087873A1 (en) Solid-state imaging device and method for manufacturing solid-state imaging device
JP2020508561A (ja) 短赤外スペクトル領域のためのゲルマニウムベースの焦点面アレイ
EP3664141B1 (fr) Matrice de photo-détecteurs à absorption périphérique munie de structures de focalisation
JP2014110391A (ja) 受光素子アレイ、その製造法、およびセンシング装置
US9721983B2 (en) Semiconductor device and manufacturing method thereof
TW201622163A (zh) 具多光譜及極化選擇的偵檢器
JP7109718B2 (ja) 化合物半導体フォトダイオードアレイ
JP2011146602A (ja) 検出装置、受光素子アレイ、および、これらの製造方法
KR20210004536A (ko) 이중 흡수층을 갖는 수직 나노선 광검출기 및 그 제조방법
EP4362098A1 (en) Active pixel sensor and method for fabricating an active pixel sensor
KR102558515B1 (ko) 단파 적외선 초점면 어레이, 그 활용 및 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6500442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250