JP6494887B1 - 検査装置、検査方法及び検査プログラム - Google Patents
検査装置、検査方法及び検査プログラム Download PDFInfo
- Publication number
- JP6494887B1 JP6494887B1 JP2018555779A JP2018555779A JP6494887B1 JP 6494887 B1 JP6494887 B1 JP 6494887B1 JP 2018555779 A JP2018555779 A JP 2018555779A JP 2018555779 A JP2018555779 A JP 2018555779A JP 6494887 B1 JP6494887 B1 JP 6494887B1
- Authority
- JP
- Japan
- Prior art keywords
- input data
- state transition
- target device
- inspection
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/577—Assessing vulnerabilities and evaluating computer system security
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
- G06F2221/034—Test or assess a computer or a system
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Immunology (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- Pathology (AREA)
- Software Systems (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
検査対象機器の状態遷移において脆弱性が発見されやすいため、状態遷移及び遷移条件を推定する必要がある。しかしながら、ブラックボックスシステムの状態遷移を推定する方式は、いずれの特許文献にも開示されていない。このため、ペンテスターのような職人技的な技能を持つ者がいないと、ブラックボックスシステムの状態遷移を推定することができないという課題がある。
内部仕様が不明な検査対象機器に入力された入力データと、前記入力データに対する前記検査対象機器の出力データとの間の相関値を算出する相関値算出部と、
複数の入力データと前記複数の入力データに対する複数の出力データとに対して前記相関値算出部により算出された複数の相関値を時系列に解析して前記検査対象機器で状態遷移が発生したか否かを判定する状態遷移判定部とを有する。
***構成の説明***
図1は、本実施の形態に係るシステム構成例を示す。
本実施の形態では、検査装置100と検査対象機器210とが接続されている。検査対象機器210は仕様が不明なブラックボックスシステムである。検査装置100は、検査対象機器210で状態遷移が発生したか否かを判定し、ペネトレーションテストを行う。より具体的には、検査装置100は、検査対象機器210への入力データと検査対象機器210からの出力データとの相関値を解析して、検査対象機器210で状態遷移が発生したか否かを判定する。
なお、検査対象機器210で行われる動作は、検査方法及び検査プログラムに相当する。
検査対象機器210は、処理部211、入力部212及び出力部213を備える。
入力部212は、検査装置100からの入力データを受信する。
処理部211は、入力データに対する処理(演算)を行う。
出力部213は、処理部211の処理結果である出力データを検査装置100に送信する。
検査装置100は、ハードウェアとして、プロセッサ101、メモリ102、出力インターフェース103、入力インターフェース104、補助記憶装置105及び表示器インターフェース106を備える。
プロセッサ101は、プログラムを実行し、演算処理を行う。
メモリ102は、プロセッサ101で実行されるプログラムを一時的に記憶する。また、メモリ102は、プロセッサ101の演算結果を記憶する。
出力インターフェース103及び入力インターフェース104は、検査対象機器210との通信路とのインターフェースとして機能する。出力インターフェース103は、検査対象機器210への入力データを通信路に送信し、入力インターフェース104は、検査対象機器210からの出力データを通信路から受信する。
補助記憶装置105は、プロセッサ101で実行されるプログラムを記憶する。また、補助記憶装置105は、プロセッサ101が参照するデータ等を記憶する。
表示器インターフェース106は、検査装置100に接続されている表示器とのインターフェースとして機能する。
入力データ生成部201、相関値算出部202、状態遷移判定部203、遷移条件指定部205、出力部206及び入力部207はプログラムにより実現される。
入力データ生成部201、相関値算出部202、状態遷移判定部203、遷移条件指定部205、出力部206及び入力部207を実現するプログラムは、補助記憶装置105で記憶されている。入力データ生成部201、相関値算出部202、状態遷移判定部203、遷移条件指定部205、出力部206及び入力部207を実現するプログラムは補助記憶装置105からメモリ102にロードされ、プロセッサ101により実行される。
図2では、プロセッサ101が入力データ生成部201、相関値算出部202、状態遷移判定部203、遷移条件指定部205、出力部206及び入力部207を実現するプログラムを実行している状態を示している。
一方、状態遷移記憶部204は、メモリ102又は補助記憶装置105で実現される。
なお、相関値算出部202により行われる処理は、相関値算出処理に相当する。
例えば、入力データが図4の(a)に示す仕様である場合に、検査対象機器210は、(制御値×制御モードの値)の計算を行い、計算結果を出力データとして出力するものとする。
図4の(b)は、入力データの値と出力データの値との関係を示す。図4の(c)は、入力データの値と相関値との関係を示す。
図4の例では、図4の(b)に示すように、入力データの値はインクリメントされる。
入力データの値が「0x0100」になった際に、入力データの値と出力データの値との関係が変化する。つまり、図4の(c)に示すように、入力データの値が「0x0100」になった際に、閾値以上の相関値の変化が発生する。このように、相関値の時間推移において閾値以上の変化が発生した場合に、状態遷移判定部203は検査対象機器210で状態遷移が発生したと判定する。
なお、状態遷移判定部203により行われる処理は、状態遷移判定処理に相当する。
次に、本実施の形態に係る検査装置100の動作例を説明する。
検査装置100は、入出力の規格やアナログ/デジタルの種別は問わず、検査対象機器210の全ての入力データ及び出力データを解析の対象とする。
また、検査対象機器210にデバッガ類は接続できず、検査装置100は、検査対象機器210の内部メモリ及びレジスタの状態を知ることができない。
入力データの生成方法は特に限定しないが、入力データ生成部201は例えば乱数によって入力データを生成してもよい。また、入力データ生成部201は、図4に示すように、インクリメンタルに入力データの値を変化させてもよい。更に、通信フォーマットが分かっている場合には、入力データ生成部201は、値を変化させる部分をランダムに変化させて入力データを生成してもよい。
すなわち、相関値算出部202は、入力部212から入力データを取得し、入力部207から出力データを取得する。そして、相関値算出部202は、取得した入力データと出力データとの間の相関値を算出する。
相関値の算出方法は限定しないが、相関値算出部202は、例えば相関関数により相関値を算出する。相関値算出部202により算出された相関値は時系列にメモリ102又は補助記憶装置105で記憶される。
すなわち、状態遷移判定部203は、メモリ102又は補助記憶装置105に時系列に記憶されている相関値の推移を時系列に算出する。具体的には、状態遷移判定部203は、微分の計算を行うことで相関値の時間推移を算出する。相関値の時間推移に予め設定されている閾値以上の変化があれば、状態遷移判定部203は、検査対象機器210において状態遷移が発生したと判定する(ステップS106)。
一方で、相関値の時間推移に閾値以上の変化がなければ、処理がステップS101に戻り、入力データ生成部201が新たな入力データの生成を行う。
具体的には、遷移条件指定部205は、閾値以上の変化が発生した相関値に対応する入力データを、状態遷移の発生条件に指定する。例えば、遷移条件指定部205は、図4の「0x0100」の入力データを状態遷移の発生条件に指定する。
本実施の形態によれば、入力データと出力データとの間の相関値に基づき、ブラックボックスシステムの状態遷移を推定することができる。このため、本実施の形態によれば、ペンテスターのような専門的な知識を有する者がいなくても、仕様が不明なブラックボックスシステムの状態遷移を推定することが可能である。そして、推定した状態遷移に着目してペネトレーションテストを行うことで、ペネトレーションテストを効率的に行うことができる。
実施の形態1によれば、状態遷移が発生したと判定される度に、状態遷移が発生した旨が記憶される。しかし、実施の形態1では、検査対象機器210において過去に発生している状態遷移が再度発生した場合には、同じ状態遷移について重複した内容が記憶される。例えば、検査対象機器210の状態が状態A→状態B→状態C→状態Bと遷移する場合を想定する。検査装置100では、1回目の状態Bへの状態遷移と2回目の状態Bへの状態遷移を区別しないため、状態Bへの状態遷移が重複して記憶されることになる。
本実施の形態では、このような重複した状態遷移の発生を検出し、重複した記憶を防止する構成を説明する。
図6は、本実施の形態に係る検査装置100の機能構成例を示す。
図6では、図3の構成と比べて、状態重複判定部208が追加されている。
状態遷移記憶部204は、状態遷移判定部203により検査対象機器210で状態遷移が発生したと判定された場合に、実施の形態1と同様に、状態遷移が発生した旨を記憶する。本実施の形態では、状態遷移記憶部204は、更に、状態遷移判定部203が状態遷移が発生したと判定した際の相関値の変化(閾値以上の相関値の変化)を記憶する。
状態重複判定部208は、状態遷移判定部203により相関値の時間推移において閾値以上の変化が発生していると判定された場合に、判定された閾値以上の変化に類似する変化が過去に発生しているか否かを判定する。つまり、状態重複判定部208は、状態遷移判定部203により判定された閾値以上の変化に類似する変化が状態遷移記憶部204で記憶されているか否かを判定する。当該閾値以上の変化に類似する変化が過去に発生している場合に、状態重複判定部208は、検査対象機器210で過去に発生した状態遷移と同じ状態遷移が検査対象機器210で再度発生したと判定する。
検査対象機器210で過去に発生した状態遷移と同じ状態遷移が検査対象機器210で再度発生したと状態重複判定部208により判定された場合は、状態遷移判定部203は検査対象機器210で状態遷移が発生したと判定しない。また、状態遷移記憶部204は状態遷移が発生した旨を記憶しない。
一方、検査対象機器210で過去に発生した状態遷移と同じ状態遷移が検査対象機器210で再度発生したと状態重複判定部208により判定されていない場合は、状態遷移判定部203は検査対象機器210で状態遷移が発生したと判定する。また、状態遷移記憶部204は状態遷移が発生した旨を記憶する。また、状態遷移記憶部204は、状態遷移判定部203が状態遷移が発生したと判定した際の相関値の変化(閾値以上の相関値の変化)を記憶する。
以下で説明していない事項は、実施の形態1と同様である。
図7は、本実施の形態に係る検査装置100の動作例を示す。
ステップS201では、状態重複判定部208は、状態遷移判定部203により判定された閾値以上の変化に類似する変化が過去に発生しているか否かを判定する。つまり、状態重複判定部208は、状態遷移判定部203により判定された閾値以上の変化に類似する変化が状態遷移記憶部204で記憶されているか否かを判定する。なお、「類似の幅」については、システム管理者が予め決定しておく。
そして、処理がステップS101に戻り、入力データ生成部201が新たな入力データを生成する。
つまり、類似する変化が過去に発生している場合は、状態遷移判定部203は検査対象機器210で状態遷移が発生していると判定しない。また、状態遷移記憶部204は検査対象機器210で状態遷移が発生した旨を記憶しない。
ステップS106及びステップS108の動作は実施の形態1で説明したものと同じであるため、説明を省略する。
本実施の形態では、ステップS107では、状態遷移記憶部204は状態遷移が発生した旨を記憶し、また、状態遷移判定部203が状態遷移が発生したと判定した際の相関値の変化(閾値以上の相関値の変化)を記憶する。
本実施の形態によれば、重複した状態遷移の発生を検出し、重複した記憶を防止することができる。このため、本実施の形態によれば、効率的にペネトレーションテストを行うことができる。
実施の形態1及び2では、入力データと状態遷移の発生との関係が考慮されていないので、効果的な入力データを生成することができない。「効果的な入力データ」とは、状態遷移を発生させやすい入力データである。
本実施の形態では、入力データ生成部201は、遷移条件指定部205により状態遷移の発生条件に指定された入力データを解析して、検査対象機器210で状態遷移を発生させやすい入力データを推定する。本実施の形態に係る入力データ生成部201は、例えば遺伝的アルゴリズムの評価関数を、相関値の時系列変化の大きさと定義して、入力データを生成する。このようにすることで、入力データ生成部201は、効果的な入力データを生成することができる。
あるいは、これらの実施の形態のうち、1つを部分的に実施しても構わない。
あるいは、これらの実施の形態のうち、2つ以上を部分的に組み合わせて実施しても構わない。
なお、本発明は、これらの実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。
最後に、検査装置100のハードウェア構成の補足説明を行う。
図2に示すプロセッサ101は、プロセッシングを行うIC(Integrated Circuit)である。
プロセッサ101は、CPU(Central Processing Unit)、DSP(Digital Signal Processor)等である。
図2に示すメモリ102は、RAM(Random Access Memory)である。
図2に示す補助記憶装置105は、ROM(Read Only Memory)、フラッシュメモリ、HDD(Hard Disk Drive)等である。
図2に示す出力インターフェース103及び入力インターフェース104は、データの通信処理を実行する電子回路である。
出力インターフェース103及び入力インターフェース104は、例えば、通信チップ又はNIC(Network Interface Card)である。
そして、OSの少なくとも一部がプロセッサ101により実行される。
プロセッサ101はOSの少なくとも一部を実行しながら、入力データ生成部201、相関値算出部202、状態遷移判定部203、遷移条件指定部205、出力部206及び入力部207の機能を実現するプログラムを実行する。
プロセッサ101がOSを実行することで、タスク管理、メモリ管理、ファイル管理、通信制御等が行われる。
また、入力データ生成部201、相関値算出部202、状態遷移判定部203、遷移条件指定部205、出力部206及び入力部207の処理の結果を示す情報、データ、信号値及び変数値の少なくともいずれかが、メモリ102、補助記憶装置105、プロセッサ101内のレジスタ及びキャッシュメモリの少なくともいずれかに記憶される。
また、入力データ生成部201、相関値算出部202、状態遷移判定部203、遷移条件指定部205、出力部206及び入力部207の機能を実現するプログラムは、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ブルーレイ(登録商標)ディスク、DVD等の可搬記録媒体に格納されていてもよい。
また、検査装置100は、処理回路により実現されてもよい。処理回路は、例えば、ロジックIC(Integrated Circuit)、GA(Gate Array)、ASIC(Application Specific Integrated Circuit)、FPGA(Field−Programmable Gate Array)である。
なお、本明細書では、プロセッサ101と、メモリ102と、プロセッサ101とメモリ102の組合せと、処理回路との上位概念を、「プロセッシングサーキットリー」という。
つまり、プロセッサ101と、メモリ102と、プロセッサ101とメモリ102の組合せと、処理回路とは、それぞれ「プロセッシングサーキットリー」の具体例である。
Claims (9)
- 内部仕様が不明な検査対象機器に入力された入力データと、前記入力データに対する前記検査対象機器の出力データとの間の相関値を算出する相関値算出部と、
複数の入力データと前記複数の入力データに対する複数の出力データとに対して前記相関値算出部により算出された複数の相関値を時系列に解析し、相関値の時間推移において閾値以上の変化が発生しているか否かを検査し、前記相関値の時間推移において前記閾値以上の変化が発生していると判定した場合に、前記検査対象機器の内部状態で状態遷移が発生したと判定する状態遷移判定部とを有する検査装置。 - 前記検査装置は、更に、
前記閾値以上の変化が発生した相関値に対応する入力データを、状態遷移の発生条件に指定する遷移条件指定部を有する請求項1に記載の検査装置。 - 前記検査装置は、更に、
前記状態遷移判定部により前記検査対象機器の内部状態で状態遷移が発生したと判定された場合に、前記検査対象機器の内部状態で状態遷移が発生した旨を記憶する状態遷移記憶部を有する請求項1に記載の検査装置。 - 前記検査装置は、更に、
前記状態遷移判定部により相関値の時間推移において前記閾値以上の変化が発生していると判定された場合に、前記状態遷移判定部により判定された前記閾値以上の変化に類似する変化が過去に発生しているか否かを判定する状態重複判定部を有する請求項1に記載の検査装置。 - 前記状態重複判定部は、
前記閾値以上の変化に類似する変化が過去に発生している場合に、前記検査対象機器で過去に発生した状態遷移が前記検査対象機器で再度発生したと判定する請求項4に記載の検査装置。 - 前記状態遷移判定部は、
前記状態重複判定部により前記検査対象機器で過去に発生した状態遷移が前記検査対象機器で再度発生したと判定されていない場合に、前記検査対象機器で状態遷移が発生したと判定する請求項5に記載の検査装置。 - 前記検査装置は、更に、
前記遷移条件指定部により状態遷移の発生条件に指定された入力データを解析して、前記検査対象機器で状態遷移を発生させやすい入力データを推定する入力データ生成部を有する請求項2に記載の検査装置。 - コンピュータが、内部仕様が不明な検査対象機器に入力された入力データと、前記入力データに対する前記検査対象機器の出力データとの間の相関値を算出し、
前記コンピュータが、複数の入力データと前記複数の入力データに対する複数の出力データとに対して算出された複数の相関値を時系列に解析し、相関値の時間推移において閾値以上の変化が発生しているか否かを検査し、前記相関値の時間推移において前記閾値以上の変化が発生していると判定した場合に、前記検査対象機器の内部状態で状態遷移が発生したと判定する検査方法。 - 内部仕様が不明な検査対象機器に入力された入力データと、前記入力データに対する前記検査対象機器の出力データとの間の相関値を算出する相関値算出処理と、
複数の入力データと前記複数の入力データに対する複数の出力データとに対して前記相関値算出処理により算出された複数の相関値を時系列に解析し、相関値の時間推移において閾値以上の変化が発生しているか否かを検査し、前記相関値の時間推移において前記閾値以上の変化が発生していると判定した場合に、前記検査対象機器の内部状態で状態遷移が発生したと判定する状態遷移判定処理とをコンピュータに実行させる検査プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/020804 WO2019229883A1 (ja) | 2018-05-30 | 2018-05-30 | 検査装置、検査方法及び検査プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6494887B1 true JP6494887B1 (ja) | 2019-04-03 |
JPWO2019229883A1 JPWO2019229883A1 (ja) | 2020-06-11 |
Family
ID=65999264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018555779A Expired - Fee Related JP6494887B1 (ja) | 2018-05-30 | 2018-05-30 | 検査装置、検査方法及び検査プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20210010950A1 (ja) |
JP (1) | JP6494887B1 (ja) |
CN (1) | CN112204528A (ja) |
WO (1) | WO2019229883A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7289864B2 (ja) * | 2021-03-10 | 2023-06-12 | 矢崎総業株式会社 | 評価装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005354617A (ja) * | 2004-06-14 | 2005-12-22 | Matsushita Electric Ind Co Ltd | A/d変換器試験装置及びa/d変換器の生産方法 |
JP2009193488A (ja) * | 2008-02-18 | 2009-08-27 | Nec Corp | ソフトウェアテスト項目編集支援装置およびソフトウェアテスト項目編集支援方法 |
JP2016152048A (ja) * | 2015-02-16 | 2016-08-22 | 富士通株式会社 | 統計的学習によるブラックボックス・ソフトウェア試験 |
-
2018
- 2018-05-30 CN CN201880093690.6A patent/CN112204528A/zh not_active Withdrawn
- 2018-05-30 WO PCT/JP2018/020804 patent/WO2019229883A1/ja active Application Filing
- 2018-05-30 JP JP2018555779A patent/JP6494887B1/ja not_active Expired - Fee Related
-
2020
- 2020-09-28 US US17/034,779 patent/US20210010950A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005354617A (ja) * | 2004-06-14 | 2005-12-22 | Matsushita Electric Ind Co Ltd | A/d変換器試験装置及びa/d変換器の生産方法 |
JP2009193488A (ja) * | 2008-02-18 | 2009-08-27 | Nec Corp | ソフトウェアテスト項目編集支援装置およびソフトウェアテスト項目編集支援方法 |
JP2016152048A (ja) * | 2015-02-16 | 2016-08-22 | 富士通株式会社 | 統計的学習によるブラックボックス・ソフトウェア試験 |
Non-Patent Citations (2)
Title |
---|
小針 昌則 他: "「プロセス制御へのモデル・ベースド・デザインの適用と実装(前編)」", INTERFACE, vol. 第32巻 第4号, JPN6018048556, 1 April 2006 (2006-04-01), JP, pages 130 - 138, ISSN: 0003936233 * |
沢田 篤史 他, 組込みソフトウェア開発技術, vol. 第1版, JPN6018048555, 1 February 2011 (2011-02-01), pages 233 - 241, ISSN: 0003936232 * |
Also Published As
Publication number | Publication date |
---|---|
WO2019229883A1 (ja) | 2019-12-05 |
CN112204528A (zh) | 2021-01-08 |
JPWO2019229883A1 (ja) | 2020-06-11 |
US20210010950A1 (en) | 2021-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9824243B2 (en) | Model-based runtime detection of insecure behavior for system on chip with security requirements | |
US11835987B2 (en) | Methods and apparatus for finding long methods in code | |
US10467081B2 (en) | Enabling symptom verification | |
US8397104B2 (en) | Creation of test plans | |
JPWO2006087780A1 (ja) | 脆弱性監査プログラム、脆弱性監査装置、脆弱性監査方法 | |
US11797668B2 (en) | Sample data generation apparatus, sample data generation method, and computer readable medium | |
US20090113552A1 (en) | System and Method To Analyze Software Systems Against Tampering | |
WO2018070404A1 (ja) | マルウェア解析装置、マルウェア解析方法、及び、マルウェア解析プログラムが格納された記録媒体 | |
JP6494887B1 (ja) | 検査装置、検査方法及び検査プログラム | |
JP5868515B2 (ja) | シグニチャ検証装置及びシグニチャ検証方法及びプログラム | |
JP5014081B2 (ja) | データ処理装置及びデータ処理方法及びプログラム | |
TW201820198A (zh) | 檢測系統及檢測方法 | |
JPWO2019142469A1 (ja) | セキュリティ設計装置、セキュリティ設計方法およびセキュリティ設計プログラム | |
JP7008879B2 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
JP6991415B2 (ja) | 経路決定装置及び経路決定プログラム | |
US9239927B2 (en) | Static analysis for discovery of timing attack vulnerabilities in a computer software application | |
JP6608569B1 (ja) | セキュリティ設計装置、セキュリティ設計方法およびセキュリティ設計プログラム | |
WO2020136880A1 (ja) | テスト実行装置、テスト実行方法及びテスト実行プログラム | |
JP7259436B2 (ja) | 情報処理装置、情報処理方法、情報処理プログラム、及び情報処理システム | |
JP6599053B1 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
JP2008262473A (ja) | 設備保全管理システム | |
JP7175427B2 (ja) | 攻撃手段評価装置、攻撃手段評価方法、および、攻撃手段評価プログラム | |
US20240184887A1 (en) | Activity trace extraction device, activity trace extraction method, and activity trace extraction program | |
JP2023020006A (ja) | テスト条件決定装置及びテスト条件決定方法 | |
CN114137407A (zh) | 一种壳体结构变化的检测方法及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181024 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181024 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20181024 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20181108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6494887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |