JP6491058B2 - 中継基板および電子装置 - Google Patents
中継基板および電子装置 Download PDFInfo
- Publication number
- JP6491058B2 JP6491058B2 JP2015149734A JP2015149734A JP6491058B2 JP 6491058 B2 JP6491058 B2 JP 6491058B2 JP 2015149734 A JP2015149734 A JP 2015149734A JP 2015149734 A JP2015149734 A JP 2015149734A JP 6491058 B2 JP6491058 B2 JP 6491058B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- metal layer
- main surface
- convex portion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
きな電流が流されるパワーモジュールまたはスイッチングモジュール等の電子装置が多用される傾向にある。このような電子装置では、例えば、半導体素子で発生する熱の外部への放散性の向上のために、放熱フィンまたは水冷管等の放熱部材が設けられる場合がある。この場合には、半導体素子と放熱部材とを熱的に接続するとともに、両者間の電気絶縁性の確保のために、両者間に介在する中継基板が用いられる場合がある。
を形成することができる。
2がチタン等の活性金属材料を含む場合には金属層2の絶縁基板1に対する接合の強度の点では有利である。ただし、チタン等は熱伝導率が比較的小さい(Tiの熱伝導率:17W
/m/℃)ので、中継基板10と放熱体3との間の熱伝導率の点では不利になる。したがって、放熱性をより重視するときには、金属層2は、上記のように銅等からなり、チタン等の活性金属材料を含まないものである方がよい。
部品4としては、トランジスタ,CPU(Central Processing Unit)用のLSI(Large
Scale Integrated circuit),IGBT(Insulated Gate Bipolar Transistor)またはMOS−FET(Metal Oxide Semiconductor - Field Effect Transistor)等の半導体
素子が挙げられる。低融点ろう材は、例えば、スズ−銀またはスズ−鉛等の半田である。
よい。また、金属層2と放熱体3とを不活性雰囲気中で最初に密着させ加熱することで金属層2と放熱体3の合金層をあらかじめ形成させ、中継基板10と一体化した放熱板として電子装置20に使用するようにしてもよい。この場合には、金属層2と放熱体3との接続部分の経時変化を抑えることができるようになることで、電子装置20の放熱特性がさらに安定化する。
1cの上面、の関係を満たすように設定されていればよい。
ンカー効果とともに形成の容易さ(つまり中継基板10および電子装置20としての生産性等)等も考慮したときには、約38〜70μm程度に設定されていればよい。
。凸部1cは、絶縁基板1の第1主面1aのうち少なくとも金属層2が被着される部分において偏りなく配置されていれば、金属層2の絶縁基板1に対する被着の強度を向上させる効果を偏りなく得ることができる。この場合、第1主面1aにおける凸部1cの配置の密度は、例えば単位面積として1mm2あたりに、上記の大きさの凸部1cが約1〜15個配置されている程度であればよい。凸部1cが1mm2あたりに6〜10個配置されていれば被着強度の偏りが更に小さくなる。この凸部1cの平面視における大きさおよび配置の密度は、例えば走査型等の電子顕微鏡を用いた観察によって知ることができる。
1a・・・・第1主面1a
1b・・・・第2主面
1c・・・・凸部
2・・・・金属層
3・・・・放熱体
4・・・・電子部品
5・・・・金属板
6・・・・リード
7・・・・ボンディングワイヤ
8・・・・モールド樹脂
10・・・・中継基板
20・・・・電子装置
Claims (6)
- セラミック材料により形成されており、第1主面を有する絶縁基板と、
該絶縁基板の前記第1主面に被着された金属層とを備えており、
前記絶縁基板の前記第1主面に、前記絶縁基板を形成しているセラミック材料と同じセラミック材料を含むとともに、前記絶縁基板に付着した凸部が設けられており、
前記凸部が前記絶縁基板を形成しているセラミック材料と同じセラミック材料からなるとともに、該セラミック材料の結晶が、前記凸部において前記絶縁基板よりも小さいことを特徴とする中継基板。 - セラミック材料により形成されており、第1主面を有する絶縁基板と、
該絶縁基板の前記第1主面に被着された金属層とを備えており、
前記絶縁基板の前記第1主面に、前記絶縁基板を形成しているセラミック材料と同じセラミック材料を含むとともに、前記絶縁基板に付着した凸部が設けられており、
前記凸部の表面粗さが、前記絶縁基板の前記第1主面における表面粗さよりも小さいことを特徴とする中継基板。 - 前記凸部の表面粗さが、前記絶縁基板の前記第1主面における表面粗さよりも小さいことを特徴とする請求項1に記載の中継基板。
- 前記凸部の表面粗さが、該凸部の上面部分よりも側面部分において大きいことを特徴とする請求項2または請求項3に記載の中継基板。
- 前記凸部の高さが前記金属層の厚みよりも大きく、前記凸部が設けられた部分において前記金属層が凸状になっていることを特徴とする請求項1〜請求項4のいずれかに記載の中継基板。
- 請求項1〜請求項5のいずれかに記載の中継基板と、
該中継基板の前記第1主面と反対側の第2主面に配置された金属板と、
該金属板を介して前記中継基板の前記第2主面上に配置された電子部品と、
前記中継基板の前記第1主面に前記金属層を介して接合された放熱体とを備えることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015149734A JP6491058B2 (ja) | 2015-07-29 | 2015-07-29 | 中継基板および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015149734A JP6491058B2 (ja) | 2015-07-29 | 2015-07-29 | 中継基板および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017033994A JP2017033994A (ja) | 2017-02-09 |
JP6491058B2 true JP6491058B2 (ja) | 2019-03-27 |
Family
ID=57988781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015149734A Active JP6491058B2 (ja) | 2015-07-29 | 2015-07-29 | 中継基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6491058B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3176089B2 (ja) * | 1991-07-25 | 2001-06-11 | 松下電工株式会社 | セラミック回路基板の製造方法 |
JP4432892B2 (ja) * | 2005-12-14 | 2010-03-17 | 株式会社デンソー | 半導体冷却構造 |
JP5473407B2 (ja) * | 2008-06-27 | 2014-04-16 | 京セラ株式会社 | セラミック基板、放熱基板および電子装置 |
JP2012186327A (ja) * | 2011-03-07 | 2012-09-27 | Panasonic Corp | セラミック基板、及び、そのセラミック基板の製造方法 |
JP2014033092A (ja) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP2014127503A (ja) * | 2012-12-25 | 2014-07-07 | Kyocera Corp | 配線基板および電子装置 |
-
2015
- 2015-07-29 JP JP2015149734A patent/JP6491058B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017033994A (ja) | 2017-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6632686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6250864B2 (ja) | パワー半導体装置 | |
CN107251214B (zh) | 氮化硅电路基板以及使用了该氮化硅电路基板的半导体模块 | |
JP6276424B2 (ja) | 回路基板および電子装置 | |
JP5957862B2 (ja) | パワーモジュール用基板 | |
JP2010278164A (ja) | 半導体装置とその製造方法 | |
TWI661516B (zh) | 接合體,附散熱器電源模組用基板,散熱器,接合體的製造方法,附散熱器電源模組用基板的製造方法及散熱器的製造方法 | |
CN110313064B (zh) | 陶瓷金属电路基板及使用了该陶瓷金属电路基板的半导体装置 | |
US10141199B2 (en) | Selecting a substrate to be soldered to a carrier | |
JP2012074591A (ja) | 回路基板および電子装置 | |
JP2008147307A (ja) | 回路基板およびこれを用いた半導体モジュール | |
JP6491058B2 (ja) | 中継基板および電子装置 | |
JP2013191640A (ja) | パワーモジュール用基板及びその製造方法 | |
JP2011082502A (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
JP2015065313A (ja) | 回路基板および電子装置 | |
JP6317178B2 (ja) | 回路基板および電子装置 | |
JP6848493B2 (ja) | 半導体モジュールとその製造方法 | |
JP2016046430A (ja) | 回路基板、および電子装置 | |
JP3419642B2 (ja) | パワーモジュール | |
JP2016032032A (ja) | 回路基板、および電子装置 | |
JP2012094697A (ja) | 回路基板および電子装置 | |
JP2008004760A (ja) | 配線基板および電子装置 | |
JP2012009787A (ja) | パワーモジュール用基板及びその製造方法 | |
JP2003318316A (ja) | セラミックス回路基板 | |
JP6538524B2 (ja) | 回路基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6491058 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |