JP6489758B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6489758B2
JP6489758B2 JP2014085780A JP2014085780A JP6489758B2 JP 6489758 B2 JP6489758 B2 JP 6489758B2 JP 2014085780 A JP2014085780 A JP 2014085780A JP 2014085780 A JP2014085780 A JP 2014085780A JP 6489758 B2 JP6489758 B2 JP 6489758B2
Authority
JP
Japan
Prior art keywords
linear expansion
expansion coefficient
mold
circuit board
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014085780A
Other languages
English (en)
Other versions
JP2015207603A (ja
Inventor
輔 村瀬
輔 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014085780A priority Critical patent/JP6489758B2/ja
Publication of JP2015207603A publication Critical patent/JP2015207603A/ja
Application granted granted Critical
Publication of JP6489758B2 publication Critical patent/JP6489758B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、半導体装置に関するものである。
表面実装型のパッケージ構造をなす半導体部品に関する技術として、例えば特許文献１のようなものが提供されている。この特許文献１には、クワッドフラットパッケージ（ＱＦＰ）として構成される半導体部品の実装方法が開示されている。この技術では、実装基板の実装面側に形成されたランド上にはんだを供給し、このはんだに対して、半導体部品のリードフレームを押圧しつつ加熱処理を行うことで、リードフレームとランドとをはんだ接合させている。
特開平６−８５４５２号公報
ところで、半導体チップをモールド樹脂によって被覆してなるパッケージ部品では、大きな割合を占めるモールド樹脂の線膨張係数が実装基板の線膨張係数と異なっている。このため、例えば市場において熱サイクルが加わったときに、樹脂モールド部全体の伸縮度合いと、実装基板側の伸縮度合いとの差が大きくなり、樹脂モールド部と実装基板とを接合するはんだ接合部付近に応力が集中してしまうという問題がある。このような応力集中は、疲労破壊の要因となり得るため、はんだ接続の信頼性を高めるためにはこのような応力集中を確実に抑える必要がある。
本発明は、上述した課題を解決するためになされたものであり、半導体部品を実装基板に実装してなる半導体装置において、モールド部全体の線膨張係数と実装基板の線膨張係数を近づけることで、熱サイクル時の伸縮度合いの差を抑え、接合部に過剰な負荷が加わることを抑制することを目的とする。
請求項１の発明は、回路基板（５）と、
半導体チップ（２３）をモールド部（２０，２２０、３２０）によって被覆してなるモールド構造部（３，２０３，３０３）と、前記モールド構造部を前記回路基板（５）に接続する接続部（２７ｂ）と、を有する半導体部品（２，２０２，３０２）と、
を備え、
前記モールド部（２０，２２０、３２０）は、所定の樹脂材料からなるモールド樹脂部（２１，２２１，３２１）と、前記モールド樹脂部とは異なる材料からなる調整部（２２，２２２，３２２）と、を有し、
少なくとも常温において、前記モールド構造部の線膨張係数の体積平均値が、前記モールド構造部において前記調整部を前記モールド樹脂部の材料に置換した構成の線膨張係数の体積平均値よりも前記回路基板の線膨張係数に近似する構成であることを特徴とする。
請求項１の発明では、半導体チップを被覆するモールド部が、所定の樹脂材料からなるモールド樹脂部と、モールド樹脂部とは異なる材料からなる調整部とを備えた構成となっている。そして、少なくとも常温において、モールド構造部の線膨張係数の体積平均値が、モールド構造部において調整部をモールド樹脂部の材料に置換した構成の線膨張係数の体積平均値よりも回路基板の線膨張係数に近似する構成となっており、かつ、調整部が製品段階で取り外されないものである。
このように、本発明では、モールド部の一部の領域を、モールド樹脂部とは異なる材料によって構成された調整部の配置領域とし、この取り外されない調整部の存在により、モールド構造部の線膨張係数の体積平均値を回路基板の線膨張係数に近似させている。このため、熱サイクルが加わったときに、モールド構造部全体での伸縮度合いと、回路基板側での伸縮度合いとの差が小さくなり、伸縮度合いの差に起因する応力集中を確実に抑制することができる。よって、熱サイクルが加わったときでも、モールド構造部と回路基板とを接続する接続部などに過剰な負荷がかかりにくくなり、疲労破壊等の不具合がより生じにくくなる。
図１は、本発明の第１実施形態に係る半導体装置の要部を概略的に例示する平面図である。 図２は、図１のＡ−Ａ断面を概略的に例示する概略断面図である。 図３は、図１、図２に示す半導体装置において回路基板に実装される半導体部品の外観及び内部構成を概略的に説明する説明図である。 図４は、図１、図２等に示す半導体装置（第１実施形態）のモールド構造部の体積平均値を算出する方法を説明する説明図である。 図５は、比較例となる半導体装置のモールド構造部の体積平均値を算出する方法を説明する説明図である。 図６は、半導体装置を構成する各材料の、温度と線膨張係数との関係を概略的に示すグラフである。 図７は、図１、図２に示す半導体装置における半導体チップ付近の上下の積層構造と、各層を構成する材料の線膨張係数との関係を説明する説明図である。 図８（Ａ）は、比較例の半導体部品の断面構造を概略的に例示する概略断面図である。図８（Ｂ）は、図８（Ａ）の比較例の半導体部品における半導体チップ付近の上下の積層構造と、各層を構成する材料の線膨張係数との関係を説明する説明図である。図８（Ｃ）は、図８（Ａ）の比較例についてのリフロー温度時の反りの様子を概念的に説明する説明図である。 図９は、本発明の第２実施形態に係る半導体装置の要部を概略的に例示する平面図である。 図１０は、図９のＢ−Ｂ断面を概略的に例示する概略断面図である。 図１１は、図９、図１０の半導体装置における半導体チップ付近の上下の積層構造と、各層を構成する材料の線膨張係数との関係を説明する説明図である。 図１２は、本発明の第３実施形態に係る半導体装置の要部を概略的に例示する平面図である。 図１３は、図１２のＣ−Ｃ断面を概略的に例示する概略断面図である。 図１４は、本発明の第４実施形態に係る半導体装置の要部を概略的に例示する平面図である。 図１５は、図１４のＤ−Ｄ断面を概略的に例示する概略断面図である。
[第１実施形態]
（半導体装置の概要）
以下、本発明を具現化した第１実施形態について、図面を参照して説明する。
図１、図２等に示す半導体装置１は、例えばエンジンＥＣＵ（Electric Control Unit）などの車両用電子制御装置として構成されており、例えば、図示しない箱状のケースの内部に実装基板１ａ（回路基板５に半導体部品２や他の実装部品が実装されてなる基板）が収容された構造となっている。この実装基板１ａは、回路基板５に対してマイコン、抵抗、トランジスタ、その他のＩＣ等の各種電子部品が実装され、電子回路が構成されており、図１、図２等では、そのうちの１つの実装部品をなす半導体部品２を概念的に示している。なお、図１、図２等では、半導体装置１を構成する他の部品（ケースや半導体部品２以外の実装部品など）を省略して示しており、回路基板５については、一部の領域のみを概念的に示している。
以下では、図１、図２等に例示される半導体部品２及び回路基板５について重点的に説明する。図１、図２等に示すように、半導体装置１を構成する実装基板１ａは、回路基板５の一方側の表面（第１板面５ａ）に、半導体チップ２３を備えた半導体部品２が、例えば表面実装によって実装されている。
回路基板５は、半導体装置１を車両用電子制御装置として機能させるための回路基板であり、一般的な積層基板の形成方法によって製造された多層基板として構成されている。この回路基板５には、厚さ方向（板厚方向）一方側の第１板面５ａと、第１板面５ａの裏面側（厚さ方向他方側）の第２板面５ｂとが構成されており、図１、図２等に示す例では、第１板面５ａ上に半導体部品２やその他の部品が実装されている。図２の例では、実装された半導体部品２は、後述するモールド構造部３の下面（即ち、モールド部２０の下面２０ａ）が第１板面５ａと離れて配置されており、下面２０ａと第１板面５ａの間には、空気層からなる空間が構成されている。
また、回路基板５は、導体層と絶縁層とが交互に積層された多層構造となっている。本構成では、回路基板５を構成する複数の導体層として、例えば銅層として構成される６層の配線層５ｆが採用されている。なお、図２の例では、６層に構成される各配線層５ｆの積層構造を概略的に示しており、各配線層５ｆのパターンは様々に構成することができる。また、本構成では、多層基板を構成する複数の絶縁層として５層の樹脂層５ｃが採用されている。これら５層の樹脂層５ｃは、例えば、ガラス織布とエポキシ樹脂からなるＦＲ−４が採用されている。なお、樹脂層５ｃの材質はこれに限定されるものではなく、例えば、熱可塑性樹脂、熱硬化性樹脂、セラミック、ガラス（例えばガラス布）と樹脂との複合体等の様々な公知材料を採用することができる。
半導体部品２は、例えばマイコンやＩＣなどとして構成されており、図１〜図３の例ではＱＦＰ（Quad Flat Package）構造となっている。図２に示すように、半導体部品２は、主として、半導体素子に相当する半導体チップ２３と、ダイパッド２７ａやリード部２７ｂを構成するリードフレーム２７と、半導体チップ２３を被覆して外殻をなすモールド部２０とによって構成されている。そして、半導体チップ２３(ダイ)が図示しないダイボンド材によってダイパッド２７ａに固定されており、これらがモールド部２０によって被覆されることで、モールド部２０内に半導体チップ２３等が埋め込まれた構造となっている。図１〜図３に示すように、モールド部２０の側部には、モールド部２０の内外に跨る構成で多数のリード部２７ｂが配置されている。また、モールド部２０の内部には、半導体チップ２３とリード部２７ｂのインナーリード（リード部２７ｂのうち、モールド部２０の内部に配置される部分）とを連結し、互いに電気的に接続する構成で、複数のボンディングワイヤ２５が設けられている。なお、モールド部２０の更に詳しい内容は後述する。
このように、本構成では、半導体チップ２３をモールド部２０によって被覆した形でモールド構造部３が構成されている。具体的には、モールド部２０の外面（外部に露出する表面）よりも内側の領域がモールド構造部３の領域となっており、図１、図２等に示す例では、半導体部品２からアウターリード（リード部２７ｂのうち、モールド部２０の外側に配置される部分）を除いた部分がモールド構造部３に相当している。また、複数のリード部２７ｂにおいてアウターリードに相当する部分が接続部の一例に相当し、モールド構造部３と回路基板５とを連結して接続する機能を有し、具体的には、例えば各リード部２７ｂの先端部付近が回路基板５の表面側に形成された各導体層とはんだ部２９によって接合され且つ電気的に接続された構成となっている。なお、図２等では、モールド構造部３の領域を二点鎖線ＡＲにて概念的に示している。
（モールド構造部等の詳細）
次に、モールド構造部３や回路基板５の詳細について説明する。
モールド部２０は、モールド構造部３の外郭をなす部分であり、図１に示すように、平面視したときの外形形状が略四角形状となるように構成されている。このモールド部２０は、半導体チップ２３を被覆して封止する機能を有しており、所定の樹脂材料からなるモールド樹脂部２１と、モールド樹脂部２１とは異なる材料からなる調整部２２とによって構成されている。具体的には、図２、図３のように、モールド構造部３の下面部を構成するように調整部２２が設けられており、モールド樹脂部２１の下面の全領域を下方側から覆うように調整部２２が配置されている。この構成では、モールド部２０の下面２０ａの全体が調整部２２の下面となっている。そして、調整部２２は、半導体チップ２３から離れた位置且つダイパッド２７ａから離れた位置において回路基板５の第１板面５ａと対向するように回路基板５とは離間して配置されている。
図２、図３の例では、調整部２２は、当該調整部２２の配置領域全体で厚さが一定となっている。そして、調整部２２の厚さは、モールド樹脂部２１のいずれの位置の厚さよりも小さくなっており、調整部２２の体積は、モールド樹脂部２１の体積よりも小さくなっている。具体的には、図１のように、モールド樹脂部２１を平面視したときの外形は、モールド部２０の外形とほぼ同形状（同一の略四角形状）となっており、調整部２２を平面視したときの外形も、モールド部２０の外形とほぼ同形状（同一の略四角形状）となっている。そして、図２のように、モールド構造部３は、当該モールド構造部３の下面寄り所定範囲の側壁部が調整部２２の側壁部によって構成されており、これよりも上側領域の側壁部がモールド樹脂部２１の側壁部によって構成されている。このように、モールド構造部３は、全体的にモールド樹脂部２１及び調整部２２の厚さの均一化が図られている。つまり、水平方向（モールド構造部３の厚さ方向と直交する平面方向）において、バランス良くモールド樹脂部２１及び調整部２２が配置されているため、水平方向での線膨張係数の偏りが抑えられている。
このように構成される半導体装置１では、少なくとも常温において、モールド構造部３の線膨張係数の体積平均値（後述のβ１＋β２＋β３＋β４）が、モールド構造部３において調整部２２をモールド樹脂部２１の材料に置換した構成（図８（Ａ）に示す比較構造）の線膨張係数の体積平均値よりも回路基板５の線膨張係数（後述のβ５＋β６）に近似する構成となっている。また、少なくとも常温において、モールド構造部３の線膨張係数の体積平均値（後述のβ１＋β２＋β３＋β４）が、モールド構造部３から調整部２２を除いた領域の線膨張係数の体積平均値よりも回路基板５の線膨張係数に近似する構成にもなっている。より望ましくは、少なくとも常温において、モールド構造部３の線膨張係数の体積平均値（後述のβ１＋β２＋β３＋β４）と回路基板５の線膨張係数（後述のβ５＋β６）とが等しい構成となるように、モールド樹脂部２１の体積率と、調整部２２の体積率と、調整部２２の線膨張係数とが調整されている。
なお、本発明でいう「常温」は、日本工業規格（JIS Z 8703）で規定される「常温」を意味しており、具体的には、２０℃±１５℃の範囲（５℃〜３５℃）である。つまり、少なくともこの常温範囲での各部材の線膨張係数が上述した関係を満たすようになっている。例えば、少なくとも２５℃の室温において、モールド構造部３の線膨張係数の体積平均値（後述のβ１＋β２＋β３＋β４）が、モールド構造部３において調整部２２をモールド樹脂部２１の材料に置換した構成（図８（Ａ）に示す比較構造）の線膨張係数の体積平均値よりも回路基板５の線膨張係数（後述のβ５＋β６）に近似する構成となっている。また、少なくとも２５℃の室温において、モールド構造部３の線膨張係数の体積平均値（後述のβ１＋β２＋β３＋β４）が、モールド構造部３から調整部２２を除いた領域の線膨張係数の体積平均値よりも回路基板５の線膨張係数に近似する構成にもなっている。より望ましくは、少なくとも２５℃の室温において、モールド構造部３の線膨張係数の体積平均値と回路基板５の線膨張係数とが等しい構成となるように、モールド樹脂部２１の体積率と、調整部２２の体積率と、調整部２２の線膨張係数とが調整されている。
また、本発明では、図６のように、市場熱サイクル範囲として、モールド樹脂部２１のガラス転移点Ｔｇよりも低い所定範囲（例えば−４０℃〜１２０℃）を想定しており、この所定範囲（例えば−４０℃〜１２０℃）において、モールド構造部３の線膨張係数の体積平均値（後述のβ１＋β２＋β３＋β４）が、モールド構造部３において調整部２２をモールド樹脂部２１の材料に置換した構成（図８（Ａ）に示す比較構造）の線膨張係数の体積平均値よりも回路基板５の線膨張係数（後述のβ５＋β６）に近似する構成となっている。また、この所定範囲（例えば−４０℃〜１２０℃）において、モールド構造部３の線膨張係数の体積平均値（後述のβ１＋β２＋β３＋β４）が、モールド構造部３から調整部２２を除いた領域の線膨張係数の体積平均値よりも回路基板５の線膨張係数に近似する構成にもなっている。より望ましくは、この所定範囲（例えば−４０℃〜１２０℃）において、モールド構造部３の線膨張係数の体積平均値（後述のβ１＋β２＋β３＋β４）と回路基板５の線膨張係数（後述のβ５＋β６）とが等しい構成となるように、モールド樹脂部２１の体積率と、調整部２２の体積率と、調整部２２の線膨張係数とが調整されている。
このような構成を実現するためには、例えば、常温においてモールド樹脂部２１の線膨張係数が回路基板５の線膨張係数よりも小さい構成であれば、調整部２２は、常温での線膨張係数が回路基板５の線膨張係数よりも大きい材料を用いれば良い。逆に、常温においてモールド樹脂部２１の線膨張係数が回路基板５の線膨張係数よりも大きい構成であれば、調整部２２は、常温での線膨張係数が回路基板５の線膨張係数よりも小さい材料を用いれば良い。
以下の説明では、代表例として、常温でのモールド樹脂部２１の線膨張係数が回路基板５の線膨張係数よりも小さく且つ調整部２２の線膨張係数が回路基板５の線膨張係数よりも大きい構成について説明する。即ち、少なくとも５℃〜３５℃の範囲では、モールド樹脂部２１の線膨張係数が回路基板５の線膨張係数よりも小さく且つ調整部２２の線膨張係数が回路基板５の線膨張係数よりも大きくなっている。なお、この代表例では、図６のように、市場熱サイクル範囲として想定される所定範囲（例えば−４０℃〜１２０℃）において、モールド樹脂部２１の線膨張係数が回路基板５の線膨張係数よりも小さく、且つ調整部２２の線膨張係数が回路基板５の線膨張係数よりも大きい構成となっている。また、この例では、図６のように、調整部２２の材料として線膨張係数の温度依存性が小さい材料が用いられ、調整部２２において常温とはんだ部２９の融点とで線膨張係数が変化する度合いが、モールド樹脂部２１において常温とはんだ部２９の融点とで線膨張係数が変化する度合いよりも小さくなっている。例えば、図６のように、少なくとも常温において調整部２２の線膨張係数がモールド樹脂部２１の線膨張係数よりも大きくなっており、具体的には、温度がモールド樹脂部２１のガラス転移点Ｔｇに達しない温度域において、調整部２２の線膨張係数がモールド樹脂部２１の線膨張係数よりも大きくなっている。一方、モールド樹脂部２１のガラス転移点Ｔｇを超えた温度域では、モールド樹脂部２１の線膨張係数が調整部２２の線膨張係数よりも大きくなっており、具体的には、ガラス転移点Ｔｇを超えていれば、はんだ部２９の融点に達するまでの温度範囲でも、リフロー工程を行うときの所定の最高温度（リフロー温度）に達するまでの温度範囲でも、モールド樹脂部２１の線膨張係数が調整部２２の線膨張係数よりも大きくなっている。
この代表例では、図１〜図３等に示す構成において、モールド樹脂部２１が、例えばエポキシ樹脂などの公知の樹脂材料（例えば、常温での線膨張係数が所定値になるようにフィラーが調整されたエポキシ樹脂等）によって構成されている。また、調整部２２の材料としては、線膨張係数、製造性、コスト面などを総合的に考慮すると、例えばアルミニウム、アルミニウム合金、銅、銅合金などが好適に用いられる。なお、調整部２２は、常温においてモールド樹脂部２１よりも線膨張係数が大きい材料であればよく、Ｍｇ，Ｚｎ，Ｓｎなどの金属材料であってもよく、モールド樹脂部２１よりも線膨張係数の大きい公知の樹脂材料などであってもよい。
ここで、モールド構造部３における線膨張係数の体積平均値を算出する方法について説明する。半導体部品２のモールド構造部３は、各構成部材がそれぞれ個別に定められた割合で含まれており、ここでは、例えば、モールド構造部３の全体の体積Ｖａに占めるモールド樹脂部２１の体積Ｖ１の割合（Ｖ１／Ｖａ）を体積率Ｘ１としている。また、モールド構造部３の全体の体積Ｖａに占めるモールド構造部３内のリードフレーム領域（インナーリード及びダイパッド２７ａの領域の相当するリードフレーム内部領域）の体積Ｖ２の割合（Ｖ２／Ｖａ）を体積率Ｘ２としている。また、モールド構造部３の全体の体積Ｖａに占める半導体チップ２３の体積Ｖ３の割合（Ｖ３／Ｖａ）を体積率Ｘ３としている。また、モールド構造部３の全体の体積Ｖａに占める調整部２２（以下、線膨張調整領域ともいう）の体積Ｖ４の割合（Ｖ４／Ｖａ）を体積率Ｘ４としている。なお、モールド部２０の体積は、Ｖ１＋Ｖ４となる。更に、常温でのモールド樹脂部２１の線膨張係数をα１とし、常温でのリードフレーム２７の線膨張係数をα２とし、常温での半導体チップ２３の線膨張係数をα３とし、常温での調整部２２の線膨張係数をα４としている。
そして、モールド樹脂部２１の体積率Ｘ１と線膨張係数α１とを乗じた値β１（β１＝Ｘ１×α１）を、モールド樹脂部２１の線膨張係数の補正値（体積補正後の線膨張係数）とする。また、リードフレーム内部領域の体積率Ｘ２と線膨張係数α２とを乗じた値β２（β２＝Ｘ２×α２）を、リードフレーム内部領域の線膨張係数の補正値（体積補正後の線膨張係数）とする。また、半導体チップ２３の体積率Ｘ３と線膨張係数α３とを乗じた値β３（β３＝Ｘ３×α３）を、半導体チップ２３の線膨張係数の補正値（体積補正後の線膨張係数）とする。また、調整部２２の体積率Ｘ４と線膨張係数α４とを乗じた値β４（β４＝Ｘ４×α４）を、調整部２２の線膨張係数の補正値（体積補正後の線膨張係数）とする。このように、構成部材ごとに、各構成部材の体積率と線膨張係数とをかけ合わせた補正値（体積補正後の線膨張係数）を求め、このように得られた全ての構成部材の補正値を加算して得られた値を、モールド構造部３の線膨張係数の体積平均値とする。
ここで、図４の例を用いて体積平均値の算出例を説明する。
図４の例では、モールド構造部３の全体の体積Ｖａが３８３ｍｍ３である。モールド樹脂部２１は、常温での線膨張係数が１１ｐｐｍ／℃の樹脂材料が用いられ、体積Ｖ１は、２６１．４２ｍｍ３、体積率Ｘ１は、６８．２６％となっている。また、リードフレーム内部領域は、線膨張係数が１７ｐｐｍ／℃の金属材料が用いられ、体積Ｖ２は２５ｍｍ３、体積率Ｘ２は、６．５３％となっている。また、半導体チップ２３は、全体の線膨張係数が３ｐｐｍ／℃となっており、体積Ｖ３は８ｍｍ３、体積率Ｘ３は、２．０９％となっている。そして、調整部２２の領域（線膨張調整領域）は、線膨張係数が２３ｐｐｍ／℃の材料が用いられ、体積Ｖ４は、８８．５８ｍｍ３、体積率Ｘ４は、２３．１３％となっている。この例では、モールド樹脂部２１の補正値β１は、β１＝１１×６８．２６／１００の式で得られ、約７．５０８となる。また、リードフレーム内部領域の補正値β２は、β２＝１７×６．５３／１００の式で得られ、約１．１１０である。また、半導体チップ２３の補正値β３は、β３＝３×２．０９／１００の式で得られ、約０．０６３である。また、調整部２２の領域（線膨張調整領域）の補正値β４は、β４＝２３×２３．１３／１００の式で得られ、約５．３２０である。この例では、モールド構造部３の各構成部材の補正値β１、β２、β３、β４を全て加算して得られた値（β１＋β２＋β３＋β４）がモールド構造部３の体積平均値であり、この体積平均値は、１４．０００となっている。そして、このように算出されるモールド構造部３の体積平均値は、回路基板５の線膨張係数と一致している。
本構成では、回路基板５においても、線膨張係数として体積平均値を用いることができる。即ち、回路基板５も、各構成部材がそれぞれ個別に定められた割合で含まれているため、回路基板５を構成する構成部材ごとに、各構成部材の体積率と線膨張係数とをかけ合わせた補正値（体積補正後の線膨張係数）を求め、このように得られた全ての構成部材の補正値を加算して得られた値を、回路基板５の線膨張係数（体積平均値）とすればよい。例えば、回路基板５において、回路基板５の全体の体積Ｖｂに占める樹脂層５ｃの体積Ｖ５の割合（Ｖ５／Ｖｂ）を体積率Ｘ５とし、回路基板５の全体の体積Ｖｂに占める配線層５ｆの体積Ｖ６の割合（Ｖ６／Ｖｂ）を体積率Ｘ６とする。そして、常温での樹脂層５ｃの線膨張係数をα５とし、常温での配線層５ｆの線膨張係数をα６とする。この場合、樹脂層５ｃの補正値β５は、β５＝α５×Ｘ５となり、配線層５ｆの補正値β６は、β６＝α６×Ｘ６となる。そして、回路基板５の線膨張係数の体積平均値は、β５＋β６となる。このような回路基板５の体積平均値（即ち、β５＋β６）が、上述したモールド構造部３の体積平均値（即ち、β１＋β２＋β３＋β４）と一致するようにすればよい。
上述したように、本構成では、少なくとも常温において、モールド構造部３の線膨張係数の体積平均値（β１＋β２＋β３＋β４）が、モールド構造部３において調整部２２をモールド樹脂部２１の材料に置換した構成（図８（Ａ）に示す比較構造Ａ１）の線膨張係数の体積平均値よりも回路基板５の線膨張係数（β５＋β６）に近似する構成となっている。このような仮想的な置換構造（図８（Ａ）に示す比較構造Ａ１）での体積平均値の求め方は、上述したモールド構造部３での体積平均値の求め方と同様である。図８（Ａ）のような比較構造Ａ１では、図２等に示すモールド樹脂部２１と同材料からなる領域（樹脂部１２１の領域）は、図２等に示すモールド部２０の領域と一致するため、体積は、Ｖ１＋Ｖ４となる。また、この領域（モールド樹脂部２１と同材料からなる樹脂部１２１の領域）の体積率Ｙ１は、（Ｖ１＋Ｖ４）／Ｖａとなり、線膨張係数は、図２等に示すモールド樹脂部２１の線膨張係数α１と同一である。従って、図８（Ａ）に示す仮想的な比較構造Ａ１における、当該領域（モールド樹脂部２１と同材料からなる樹脂部１２１の領域）での線膨張係数の補正値（体積補正後の線膨張係数）をγ１とした場合、γ１＝Ｙ１×α１となる。また、図８（Ａ）のような比較構造Ａ１では、リードフレーム内部領域の体積率や線膨張係数は、図２等で示す代表例と同様であり、リードフレーム内部領域の線膨張係数の補正値（体積補正後の線膨張係数）をγ２とした場合、γ２＝Ｘ２×α２となり、β２と同一である。また、図８（Ａ）の比較構造Ａ１では、半導体チップ２３の体積率や線膨張係数は、図２等で示す構成と同様であり、半導体チップ２３の線膨張係数の補正値（体積補正後の線膨張係数）をγ３とした場合、γ３＝Ｘ３×α３となり、β３と同一である。なお、図８（Ａ）の比較構造Ａ１では、リードフレーム１２７の構成は図２等に示す代表例のリードフレーム２７と同一であり、半導体チップ２３の構成は、図２等に示す代表例の半導体チップ２３と同一である。
図５には、図８（Ａ）のような比較構造Ａ１での体積平均値の算出例を説明している。なお、図５の例では、図８（Ａ）の比較構造Ａ１における置換前のモールド構造部３に相当する領域１０３の体積Ｖａは３８３ｍｍ３である。また、モールド樹脂部２１と同材質の樹脂部１２１は、常温での線膨張係数が１１ｐｐｍ／℃の樹脂材料が用いられ、体積（Ｖ１＋Ｖ４）は３５０ｍｍ３であり、体積率Ｙ１は９１．３８％となっている。なお、図８（Ａ）では、置換前に調整部２２に相当する領域を二点鎖線ＢＲ１で示している。また、リードフレーム内部領域は、図２等に示す代表例と同様、線膨張係数が１７ｐｐｍ／℃の金属材料が用いられ、体積Ｖ２は２５ｍｍ３、体積率Ｘ２は、６．５３％となっている。また、半導体チップ２３は、図２等に示す代表例と同様、全体の線膨張係数が３ｐｐｍ／℃となっており、体積Ｖ３は８ｍｍ３、体積率Ｘ３は、２．０９％となっている。この例では、モールド樹脂部２１と同材質の樹脂部１２１の補正値γ１は、γ１＝１１×９１．３８／１００の式で得られ、約１０．０５２となる。また、リードフレーム内部領域の補正値γ２は、γ２＝１７×６．５３／１００の式で得られ、約１．１１０である。また、半導体チップ２３の補正値γ３は、γ３＝３×２．０９／１００の式で得られ、約０．０６３である。この例では、各構成部材の補正値γ１、γ２、γ３を全て加算して得られた値（γ１＋γ２＋γ３）が置換前のモールド構造部３に相当する領域１０３（比較構造Ａ１でのモールド構造部）の体積平均値であり、この体積平均値は、１１．２２５となっている。
このように、少なくとも常温において、比較構造Ａ１におけるモールド構造部（領域１０３）の線膨張係数の体積平均値（γ１＋γ２＋γ３）は、図２等に示す代表例と比べて、回路基板５の線膨張係数（β５＋β６）よりも大幅に小さくなっている。つまり、少なくとも常温では、モールド構造部３の線膨張係数の体積平均値（β１＋β２＋β３＋β４）は、比較構造Ａ１（モールド構造部３において調整部２２をモールド樹脂部２１の材料に置換した構成）の線膨張係数の体積平均値（γ１＋γ２＋γ３）よりも回路基板５の線膨張係数（β５＋β６）に近似する構成となっている。
（第１実施形態の主な効果）
以上のように、本構成では、モールド部２０の一部の領域を、モールド樹脂部２１とは異なる材料によって構成された調整部２２の配置領域とし、この調整部２２の存在により、モールド構造部３の線膨張係数の体積平均値を回路基板５の線膨張係数に近似させている。このため、例えば図６に示す市場熱サイクル範囲において熱サイクルが加わったときに、モールド構造部３全体での伸縮度合いと、回路基板５側での伸縮度合いとの差が小さくなり、伸縮度合いの差に起因する応力集中を確実に抑制することができる。よって、熱サイクルが加わったときでも、モールド構造部３と回路基板５とを接続する接続部付近に過剰な負荷（伸縮度合いの差に起因する熱応力等）がかかりにくくなり、リード部２７ｂと回路基板５とを接続するはんだ部２９が疲労破壊してしまう等の不具合がより生じにくくなる。
具体的には、少なくとも常温において、モールド構造部３の線膨張係数の体積平均値と回路基板５の線膨張係数とが等しい構成となっている。このようにすることで、半導体装置１に対して繰り返しの熱サイクルが加わったとしても、モールド構造部３の全体での伸縮度合いと、回路基板５側での伸縮度合いとの差がより一層小さくなり、伸縮度合いの差に起因する応力集中をより一層抑えることができる。
また、本構成では、少なくとも常温において、モールド樹脂部２１の線膨張係数が回路基板５の線膨張係数よりも小さく且つ調整部２２の線膨張係数が回路基板５の線膨張係数よりも大きくなっている。常温において樹脂モールド領域の線膨張係数が回路基板の線膨張係数よりも小さい構成は市場において一般的であるため、このような関係とすれば、モールド樹脂部２１や回路基板５の材料を選択する上での制限が抑えられる。そして、このようにモールド樹脂部２１や回路基板５をそれほど制限することなく、モールド構造部全体として回路基板５と線膨張係数を近似させることができ、伸縮度合いを合わせやすくなる。
次に、リフロー時における半導体装置の熱反りの抑制効果について説明する。
ここでは、主に図６、図７、図８等を参照して説明する。図６では、モールド樹脂部２１の温度と線膨張係数との関係を示す一点鎖線を符号Ｌ１で示している。また、調整部２２の温度と線膨張係数との関係を示す太線の実線を符号Ｌ２で示している。また、回路基板５の温度と線膨張係数との関係を示す二点鎖線を符号Ｌ３で示している。更に、半導体チップ２３の温度と線膨張係数の関係を示す実線を符号Ｌ４で示している。そして、リードフレーム２７の温度と線膨張係数との関係を示す破線を符号Ｌ５で示している。
また、図７の左図は、図２等で示す半導体部品２における一部領域（モールド樹脂部２１、半導体チップ２３、リードフレーム２７、調整部２２が重なる領域ＡＲ１）の積層構造を概念的に示している。図７の右図は、縦軸が図７左図における厚さ方向（上下方向）の位置を示し、横軸が線膨張係数を示しており、常温時（具体的には２５℃の室温時）での厚さ方向（上下方向）の位置と線膨張係数との関係を破線で示し、リフロー温度時での厚さ方向（上下方向）の位置と線膨張係数との関係を実線で示している。なお、図７のＦ１は、図８（Ｂ）等に示す領域ＢＲ１を調整部２２の領域に置換したことによる常温時の線膨張係数の増大量（比較構造Ａ１と比較した相対的な増大量）を概念的に示している。また、図７のＦ２は、図８（Ｂ）等に示す領域ＢＲ１を調整部２２の領域に置換したことによるリフロー時の線膨張係数の減少量（比較構造Ａ１と比較した相対的な減少量）を概念的に示している。また、図７の二点鎖線Ｌ１は、モールド構造部３の上下方向の中心位置を概念的に示しており、このＬ１の位置よりも上側がモールド構造部３の上半分領域であり、下側が下半分領域である。
また、図８（Ｂ）の左図は、図８（Ａ）で示す比較構造Ａ１の半導体部品における一部領域（樹脂部１２１、半導体チップ１２３、リードフレーム１２７が重なる領域ＡＲ２）の積層構造を概念的に示している。図８（Ｂ）の右図は、図８（Ｂ）左図における厚さ方向（上下方向）の位置と線膨張係数との関係を示しており、常温時（具体的には２５℃の室温時）の厚さ方向（上下方向）の位置と線膨張係数との関係を破線で示し、リフロー温度時の厚さ方向（上下方向）の位置と線膨張係数との関係を実線で示している。なお、半導体チップ１２３の領域Ｄ２及びリードフレーム１２７の領域Ｄ３は、それぞれ半導体チップ２３及びリードフレーム２７と同一の構成部材であり、これらは常温時とリフロー温度時とで線膨張係数がほぼ変化しないようになっている。一方、樹脂部１２１は、モールド樹脂部２１と同位置の材料からなり、この樹脂部１２１の領域Ｄ１，Ｄ４は、ガラス転移点Ｔｇを超えたリフロー温度時に、常温時よりも線膨張係数が大幅に増大するようになっている。なお、図８の二点鎖線Ｌ２は、比較構造Ａ１におけるモールド構造部３に相当する領域１０３の上下方向の中心位置を概念的に示しており、このＬ２の位置よりも上側が領域１０３の上半分領域であり、下側が下半分領域である。
ここで、比較構造Ａ１のリフロー時の問題点について説明する。図８（Ａ）で示す比較構造Ａ１は、図８（Ｂ）左図のように、積層領域ＡＲ２において、上半分に配置される樹脂部１２１の厚さＤ１の方が、下半分に配置される樹脂部１２１の厚さＤ４よりも大きくなっている。このような比較構造Ａ１では、半導体部品２を構成する材料が図６のような関係の場合（即ち、樹脂部１２１が図６で示すモールド樹脂部と同材質であり、半導体チップ１２３が図６で示す半導体チップと同一であり、リードフレーム１２７が図６で示すリードフレーム内部領域と同一である場合）、リフロー工程においてモールド構造部（領域１０３）の温度がガラス転移点Ｔｇに達したときに、図８（Ｂ）右図のように、モールド構造部（領域１０３）の上半分領域において厚く配置された樹脂部１２１の線膨張係数が大幅に増大することになり、ガラス転移点Ｔｇ（ガラス転移温度）からリフロー温度（ガラス転移点Ｔｇよりも高い温度であり、例えば２５０℃付近）までの温度範囲では、増大した線膨張係数に従って伸びることになる。ゆえに、リフロー温度時には、モールド構造部（領域１０３）における位置Ｌ２よりも上側の上半分領域の伸長度合い（特に、厚さ方向と直交する平面方向の伸長度合い）が大きくなる。一方、この比較構造Ａ１では、領域１０３における位置Ｌ２よりも下側の下半分領域は、樹脂部１２１の厚さＤ４が上半分と比べて相対的に小さく、樹脂部１２１の配置量が相対的に小さいため、リフロー温度時での伸長度合いは上半分領域よりも小さくなる。このため、リフロー温度時には、上半分領域と下半分領域の伸長度合いの差により、図８（Ｃ）のような反りが生じてしまうことになる。
そこで、本発明では、図２、図７等で示すように、調整部２２をモールド構造部３における位置Ｌ１よりも下側の下半分領域（具体的には下面部）のみに設け、リフロー時におけるモールド構造部３の反りを効果的に抑制している。
本構成では、図６のように、モールド構造部３に用いられるモールド樹脂部２１及び調整部２２は、モールド構造部３の温度がモールド樹脂部２１のガラス転移点Ｔｇに上昇するまでは、調整部２２の線膨張係数がモールド樹脂部２１の線膨張係数よりも大幅に大きくなっている。一方、モールド構造部３の温度がモールド樹脂部２１のガラス転移点Ｔｇを超えると、モールド樹脂部２１の線膨張係数の増大により、調整部２２の線膨張係数がモールド樹脂部２１の線膨張係数を下回るようになっている。この構成では、図３のように構成された半導体部品２を回路基板５に実装するまでの期間において、モールド構造部３の温度がガラス転移点Ｔｇに達するまでは、厚さ方向（上下方向）の各位置と線膨張係数との関係が図７の右図で示す破線のようになる。
そして、積層領域ＡＲ１において、モールド構造部３の上半分領域に配置されるモールド樹脂部２１の厚さＣ１の方が、下半分領域に配置されるモールド樹脂部２１の厚さＣ４よりも大きくなっている。また、モールド構造部３の上半分領域に配置されるモールド樹脂部２１の厚さＣ１は、モールド構造部３の下半分領域に配置される調整部２２の厚さＣ５よりも大きくなっている。つまり、ガラス転移点Ｔｇに達するまでの温度状態のときには、モールド構造部３における位置Ｌ１よりも上側の上半分領域は、いずれの位置でも線膨張係数がモールド樹脂部２１の線膨張係数以下となり、モールド構造部３の下半分領域では、多くの領域（リードフレーム２７、調整部２２の領域）の線膨張係数が、モールド樹脂部２１の線膨張係数を超える関係となる。このため、図３のように構成された半導体部品２を回路基板５に実装するまでの期間において、モールド構造部３の温度がガラス転移点Ｔｇに達するまでは、モールド構造部３の上半分領域よりも下半分領域の伸長度合いが大きくなり、モールド構造部３は、下側に凸となるような若干の反りが生じやすくなる。そして、このように温度がガラス転移点Ｔｇに達するまでの間にリフロー温度時とは反対向きに反らせることで、リフロー温度時の反りを抑制している。
具体的には、モールド構造部３の温度がガラス転移点Ｔｇに達した時には、図７右図の破線の関係から、図７右図の実線の関係に変化する。この場合、モールド構造部３の上半分領域に厚く配置されたモールド樹脂部２１の線膨張係数が大幅に増大する。一方、下半分領域のモールド樹脂部２１の厚さＣ４は上半分領域の厚さＣ１と比べて相対的に小さいため、この構成でも、リフロー温度時での伸長度合いは下半分領域の方が上半分領域よりも小さくなる。従って、リフロー温度時には、上半分領域と下半分領域の伸長度合いの差により上側に凸となる反りが生じやすくなるが、上述したようにモールド構造部３の温度がガラス転移点Ｔｇに至る前には下側に凸となる反りを生じさせているため、リフロー温度時には、リフロー温度に至る前に上側に凸となった反りをキャンセルするような変形（反対側に凸になろうとする変形）が生じることになる。ゆえに、比較構造Ａ１と比較して、リフロー時の上側への反りは確実に抑えられることになる。
更に、本構成では、調整部２２のヤング率がモールド樹脂部２１のヤング率よりも大きくなっている。このため、図８（Ａ）のような比較構造Ａ１と比較して、調整部２２自体での変形抑制効果が加わり、上述した線膨張係数に基づく反り抑制効果と相乗的に作用してリフロー温度時の反りがより抑制されることになる。
［第２実施形態］
次に、図９〜図１１等を参照して第２実施形態について説明する。第２実施形態に係る半導体装置２０１は、半導体部品２０２のみが第１実施形態の半導体部品２と異なる。具体的には、モールド部２２０のみが第１実施形態のモールド部２０と異なり、それ以外の構成は第１実施形態の半導体装置１と同一である。よって、第１実施形態の半導体装置１と同一の部分については、半導体装置１と同一の符号を付し、詳細な説明を省略する。なお、モールド構造部２０３は、モールド部２０をモールド部２２０に代えた点以外は第１実施形態のモールド構造部３と同一である。また、モールド部２２０は、モールド樹脂部２２１と調整部２２２の配置のみが第１実施形態のモールド部２０と異なる。モールド樹脂部２２１の材料は、第１実施形態の代表例で説明したモールド樹脂部２１の材料やその変更例と同様の材料を用いることができる。また、調整部２２２の材料は、第１実施形態の代表例で説明した調整部２２の材料やその変更例と同様の材料を用いることができる。
以下の説明では、第２実施形態の代表例として、モールド樹脂部２２１の材料が第１実施形態の代表例のモールド樹脂部２１と同一であり、調整部２２２の材料が第１実施形態の代表例の調整部２２と同一である場合について説明する。
図９、図１０で示すように、本構成に係る半導体装置２０１も、第１実施形態と同様の回路基板５に半導体部品２０２が実装された構成となっている。そして、実装される半導体部品２０２は、第１実施形態と同様の半導体チップ２３をモールド部２２０によって被覆してなるモールド構造部２０３と、モールド構造部２０３を回路基板５に接続する接続部（第１実施形態と同様のリード部２７ｂ）とを有している。そして、本構成でも、モールド部２２０は、所定の樹脂材料からなるモールド樹脂部２２１と、モールド樹脂部２２１とは異なる材料からなる調整部２２２とを有している。
本構成でも、少なくとも常温において、モールド構造部２０３の線膨張係数の体積平均値が、モールド構造部２０３において調整部２２２をモールド樹脂部２２１の材料に置換した構成の線膨張係数の体積平均値よりも回路基板５の線膨張係数に近似する構成となっている。なお、モールド構造部２０３において調整部２２２をモールド樹脂部２２１の材料に置換した構成は、第１実施形態で説明した図８（Ａ）の比較構造Ａ１である。つまり、モールド構造部２０３の線膨張係数の体積平均値は、比較構造Ａ１の領域１０３での線膨張係数の体積平均値よりも回路基板５の線膨張係数に近似する構成となっている。なお、比較構造Ａ１における領域１０３での線膨張係数の体積平均値の求め方、及び回路基板５における線膨張係数の求め方（具体的には線膨張係数の体積平均値の求め方）は、第１実施形態と同一である。
また、モールド構造部２０３における線膨張係数の体積平均値の求め方も、第１実施形態のモールド構造部３の場合と同様である。即ち、モールド構造部２０３の全体の体積Ｖａに占めるモールド樹脂部２２１の体積Ｖ１の割合（Ｖ１／Ｖａ）を体積率Ｘ１とする。また、モールド構造部２０３の全体の体積Ｖａに占めるモールド構造部２０３内のリードフレーム領域（インナーリード及びダイパッド２７ａの領域の相当するリードフレーム内部領域）の体積Ｖ２の割合（Ｖ２／Ｖａ）を体積率Ｘ２とする。また、モールド構造部２０３の全体の体積Ｖａに占める半導体チップ２３の体積Ｖ３の割合（Ｖ３／Ｖａ）を体積率Ｘ３とする。また、モールド構造部２０３の全体の体積Ｖａに占める調整部２２２（線膨張調整領域）の体積Ｖ４の割合（Ｖ４／Ｖａ）を体積率Ｘ４とする。なお、モールド部２２０の体積は、Ｖ１＋Ｖ４となる。更に、常温でのモールド樹脂部２２１の線膨張係数をα１とし、常温でのリードフレーム２７の線膨張係数をα２とし、常温での半導体チップ２３の線膨張係数をα３とし、常温での調整部２２２の線膨張係数をα４としている。そして、モールド樹脂部２２１の体積率Ｘ１と線膨張係数α１とを乗じた値β１（β１＝Ｘ１×α１）を、モールド樹脂部２２１の線膨張係数の補正値（体積補正後の線膨張係数）とする。また、リードフレーム内部領域の体積率Ｘ２と線膨張係数α２とを乗じた値β２（β２＝Ｘ２×α２）を、リードフレーム内部領域の線膨張係数の補正値（体積補正後の線膨張係数）とする。また、半導体チップ２３の体積率Ｘ３と線膨張係数α３とを乗じた値β３（β３＝Ｘ３×α３）を、半導体チップ２３の線膨張係数の補正値（体積補正後の線膨張係数）とする。また、調整部２２２の体積率Ｘ４と線膨張係数α４とを乗じた値β４（β４＝Ｘ４×α４）を、調整部２２２の線膨張係数の補正値（体積補正後の線膨張係数）とする。このように、構成部材ごとに、各構成部材の体積率と線膨張係数とをかけ合わせた補正値（体積補正後の線膨張係数）を求め、このように得られた全ての構成部材の補正値を加算して得られた値（β１＋β２＋β３＋β４）を、モールド構造部２０３の線膨張係数の体積平均値とする。
このようにして得られるモールド構造部２０３の線膨張係数の体積平均値（β１＋β２＋β３＋β４）は、モールド構造部２０３から調整部２２２を除いた領域の線膨張係数の体積平均値よりも回路基板５の線膨張係数（具体的には、第１実施形態で説明したβ５＋β６）に近似する構成となっている。より望ましくは、第１実施形態と同様、少なくとも常温において、モールド構造部２０３の線膨張係数の体積平均値（β１＋β２＋β３＋β４）と回路基板５の線膨張係数（上述のβ５＋β６）とが等しい構成となっている。なお、この構成でも、少なくとも常温において、モールド樹脂部２２１の線膨張係数が回路基板５の線膨張係数（具体的には線膨張係数の体積平均値）よりも小さく且つ調整部２２２の線膨張係数が回路基板５の線膨張係数（具体的には線膨張係数の体積平均値）よりも大きくなっている。このように、モールド部２２０の一部領域に調整部２２２が設けられているため、第２実施形態に係る構成でも、第１実施形態と同様の効果が得られる。
次に、リフロー時の反りの抑制について説明する。
本構成でも、調整部２２２の領域をモールド樹脂部２２１の材料で置換した置換構造は、図８（Ａ）のような比較構造Ａ１であり、この構造は上述したようにリフロー時の反りという問題がある。本構成でも、調整部２２２により、このようなリフロー時の反りを抑制している。以下では、図１１等を参照してこの点について説明する。
図１１の左図は、図１０等で示す半導体部品２０２における一部領域（モールド樹脂部２２１、半導体チップ２３、リードフレーム２７、調整部２２２が重なる領域ＡＲ３）の積層構造を概念的に示している。図１１の右図は、縦軸が図１１左図における厚さ方向（上下方向）の位置を示し、横軸が線膨張係数を示しており、常温時（具体的には２５℃の室温時）での厚さ方向（上下方向）の位置と線膨張係数との関係を破線で示し、リフロー温度時での厚さ方向（上下方向）の位置と線膨張係数との関係を実線で示している。なお、図１１のＦ３は、図８（Ｂ）等に示す積層構造の上面部付近を調整部２２２の領域に置換したことによるリフロー温度時の線膨張係数の減少量（比較構造Ａ１と比較した相対的な減少量）を概念的に示している。また、図１１の二点鎖線Ｌ３は、モールド構造部２０３の上下方向の中心位置を概念的に示しており、このＬ３の位置よりも上側がモールド構造部２０３の上半分領域であり、下側が下半分領域である。
なお、図１１の例では、積層領域ＡＲ３において、調整部２２２の厚さＥ１と上半分領域のモールド樹脂部２２１の厚さＥ２とが同程度となっており、これらの厚さＥ１、Ｅ２は、下半分領域のモールド樹脂部２２１の厚さＥ５と同程度であってもよく、この厚さＥ５よりも若干大きくても小さくてもよい。また、厚さＥ１、Ｅ２を加算した厚さは、図８（Ａ）の比較構造における上半分領域の樹脂部１２１の厚さＤ１に相当する。また、半導体チップ２３及びリードフレーム２７は、第１実施形態と同構造であり、これらの厚さＥ３，Ｅ４は、それぞれ図７に示す厚さＣ２、Ｃ３と同程度である。
具体的には、図９、図１０のように、モールド構造部２０３の上面部を構成するように調整部２２２が設けられており、モールド樹脂部２２１の上面の全領域を上方側から覆うように、半導体チップ２３から離れた位置に調整部２２２が配置されている。この構成では、モールド部２２０の上面２２０ｂの全体が調整部２２２の上面となっている。また、調整部２２２は、当該調整部２２２の配置領域全体で厚さが一定となっており、調整部２２２の体積は、モールド樹脂部２２１の体積よりも小さくなっている。
本構成でも、図１１のように、モールド構造部２０３に用いられるモールド樹脂部２２１及び調整部２２２は、モールド構造部２０３の温度がモールド樹脂部２２１のガラス転移点Ｔｇに上昇するまでは、調整部２２２の線膨張係数がモールド樹脂部２２１の線膨張係数よりも大幅に大きくなっている。一方、モールド構造部２０３の温度がモールド樹脂部２２１のガラス転移点Ｔｇを超えると、モールド樹脂部２２１の線膨張係数の増大により、調整部２２２の線膨張係数がモールド樹脂部２２１の線膨張係数を下回るようになっている。この構成では、半導体部品２０２を回路基板５に実装するまでの期間において、モールド構造部２０３の温度がガラス転移点Ｔｇに達するまでは、厚さ方向（上下方向）の各位置と線膨張係数との関係が図１１の右図で示す破線のようになる。この温度状態のときには、モールド構造部２０３の上半分領域と下半分領域とで線膨張係数の差がそれほど無いため、モールド構造部２０３にはそれほど反りが生じない。
一方、リフロー工程の進行に伴い、モールド構造部２０３の温度がガラス転移点Ｔｇに達した場合には、図１１右図の破線の関係から、図１１右図の実線の関係に変化する。この構成では、モールド構造部２０３の上面部付近に配置された調整部２２２の領域で線膨張係数の増大が抑えられるため、上側に凸となる反りが確実に抑制されることになる。つまり、仮に調整部２２２の領域がモールド樹脂部２２１と同材質であった場合、図８（Ａ）のように、リフロー温度時に上半分領域の大部分で線膨張係数が増大し、これが上側へ凸となる反りの主要因となるが、図１１の構成では、上半分領域の一部に調整部２２２が配置されているため、この配置領域では、ガラス転移点Ｔｇ以上の温度域において線膨張係数がそれほど増大しないことになる（図１１の減少量Ｆ３を参照）。従って、リフロー温度時であっても、上半分領域と下半分領域とで線膨張係数の差を小さくすることができ、上下の線膨張係数の差に起因する反りを確実に抑制することができる。
また、本構成でも、調整部２２２のヤング率がモールド樹脂部２２１のヤング率よりも大きくなっている。このため、図８（Ａ）のような比較構造Ａ１と比較して、調整部２２２自体での変形抑制効果が加わり、上述した線膨張係数に基づく反り抑制効果と相乗的に作用してリフロー温度時の反りがより抑制されることになる。
［第３実施形態］
次に、図１２、図１３等を参照して第３実施形態について説明する。第３実施形態に係る半導体装置３０１は、半導体部品３０２のみが第１実施形態の半導体部品２と異なる。具体的には、モールド部３２０のみが第１実施形態のモールド部２０と異なり、それ以外の構成は第１実施形態の半導体装置１と同一である。よって、第１実施形態の半導体装置１と同一の部分については、半導体装置１と同一の符号を付し、詳細な説明を省略する。なお、モールド構造部３０３は、モールド部２０をモールド部３２０に代えた点以外は第１実施形態のモールド構造部３と同一である。また、モールド部３２０は、モールド樹脂部３２１と調整部３２２の配置のみが第１実施形態のモールド部２０と異なる。モールド樹脂部３２１の材料は、第１実施形態の代表例で説明したモールド樹脂部２１の材料やその変更例と同様の材料を用いることができる。また、調整部３２２の材料は、第１実施形態の代表例で説明した調整部２２の材料やその変更例と同様の材料を用いることができる。
以下の説明では、第３実施形態の代表例として、モールド樹脂部３２１の材料が第１実施形態の代表例のモールド樹脂部２１と同一であり、調整部３２２の材料が、モールド樹脂部２１とは異なる樹脂材料によって構成される場合を説明する。
図１２、図１３で示すように、本構成に係る半導体装置３０１も、第１実施形態と同様の回路基板５に半導体部品３０２が実装された構成となっている。そして、実装される半導体部品３０２は、第１実施形態と同様の半導体チップ２３をモールド部３２０によって被覆してなるモールド構造部３０３と、モールド構造部３０３を回路基板５に接続する接続部（第１実施形態と同様のリード部２７ｂ）とを有している。そして、本構成でも、モールド部３２０は、所定の樹脂材料からなるモールド樹脂部３２１と、モールド樹脂部３２１とは異なる材料からなる調整部３２２とを有している。
本構成でも、少なくとも常温において、モールド構造部３０３の線膨張係数の体積平均値が、モールド構造部３０３において調整部３２２をモールド樹脂部３２１の材料に置換した構成の線膨張係数の体積平均値よりも回路基板５の線膨張係数に近似する構成となっている。なお、モールド構造部３０３において調整部３２２をモールド樹脂部３２１の材料に置換した構成は、第１実施形態で説明した図８（Ａ）の比較構造Ａ１である。つまり、モールド構造部３０３の線膨張係数の体積平均値は、比較構造Ａ１の領域１０３での線膨張係数の体積平均値よりも回路基板５の線膨張係数に近似する構成となっている。なお、比較構造Ａ１における領域１０３での線膨張係数の体積平均値の求め方、及び回路基板５における線膨張係数の求め方（具体的には線膨張係数の体積平均値の求め方）は、第１実施形態と同一である。
また、モールド構造部３０３における線膨張係数の体積平均値の求め方も、第１実施形態のモールド構造部３の場合と同様である。即ち、モールド構造部３０３の全体の体積Ｖａに占めるモールド樹脂部３２１の体積Ｖ１の割合（Ｖ１／Ｖａ）を体積率Ｘ１とする。また、上記体積Ｖａに占めるモールド構造部３０３内のリードフレーム領域（インナーリード及びダイパッド２７ａの領域の相当するリードフレーム内部領域）の体積Ｖ２の割合（Ｖ２／Ｖａ）を体積率Ｘ２とする。また、上記体積Ｖａに占める半導体チップ２３の体積Ｖ３の割合（Ｖ３／Ｖａ）を体積率Ｘ３とする。また、上記体積Ｖａに占める調整部３２２（線膨張調整領域）の体積Ｖ４の割合（Ｖ４／Ｖａ）を体積率Ｘ４とする。なお、モールド部３２０の体積は、Ｖ１＋Ｖ４となる。更に、常温でのモールド樹脂部３２１の線膨張係数をα１とし、常温でのリードフレーム２７の線膨張係数をα２とし、常温での半導体チップ２３の線膨張係数をα３とし、常温での調整部３２２の線膨張係数をα４としている。そして、体積率Ｘ１と線膨張係数α１とを乗じた値β１（β１＝Ｘ１×α１）を、モールド樹脂部３２１の線膨張係数の補正値（体積補正後の線膨張係数）とする。また、体積率Ｘ２と線膨張係数α２とを乗じた値β２（β２＝Ｘ２×α２）を、リードフレーム内部領域の線膨張係数の補正値（体積補正後の線膨張係数）とする。また、体積率Ｘ３と線膨張係数α３とを乗じた値β３（β３＝Ｘ３×α３）を、半導体チップ２３の線膨張係数の補正値（体積補正後の線膨張係数）とする。また、体積率Ｘ４と線膨張係数α４とを乗じた値β４（β４＝Ｘ４×α４）を、調整部３２２の線膨張係数の補正値（体積補正後の線膨張係数）とする。このように、構成部材ごとに、各構成部材の体積率と線膨張係数とをかけ合わせた補正値（体積補正後の線膨張係数）を求め、このように得られた全ての構成部材の補正値を加算して得られた値（β１＋β２＋β３＋β４）を、モールド構造部３０３の線膨張係数の体積平均値とする。
このようにして得られるモールド構造部３０３の線膨張係数の体積平均値（β１＋β２＋β３＋β４）は、モールド構造部３０３から調整部３２２を除いた領域の線膨張係数の体積平均値よりも回路基板５の線膨張係数（具体的には、第１実施形態で説明したβ５＋β６）に近似する構成となっている。より望ましくは、第１実施形態と同様、少なくとも常温において、モールド構造部３０３の線膨張係数の体積平均値（β１＋β２＋β３＋β４）と回路基板５の線膨張係数（上述のβ５＋β６）とが等しい構成となっている。なお、この構成でも、少なくとも常温において、モールド樹脂部３２１の線膨張係数が回路基板５の線膨張係数（具体的には線膨張係数の体積平均値）よりも小さく且つ調整部３２２の線膨張係数が回路基板５の線膨張係数（具体的には線膨張係数の体積平均値）よりも大きくなっている。このように、モールド部３２０の一部領域に調整部３２２が設けられているため、第３実施形態に係る構成でも、第１実施形態と同様の効果が得られる。
更に、本構成では、調整部３２２は、モールド構造部３０３の側面部に設けられている。具体的には、図１２、図１３で示すように、平面視矩形状に構成されるモールド構造部３０３の外周部全体に亘って当該モールド構造部３０３の側壁部を構成するように半導体チップ２３から離れた位置に調整部３２２が環状且つ平面視矩形状に配置されている。この調整部３２２は、例えばモールド構造部３０３の側壁部全周に亘って高さ（上下方向の長さ）が一定となっており、具体的には、モールド構造部３０３の上面３２０ｂから下面３２０ａに至るまでの高さとなっている。このようにモールド構造部３０３の側壁部全体に亘って一定の高さで連続的且つ環状に調整部３２２が配置されているため、調整部３２２の配置の偏りが抑えられ、モールド構造部３０３全体として線膨張係数がバランスよく調整される。
そして、このようにモールド構造部３０３の側壁部をなす調整部３２２から外側に延び出るように、複数のリード部２７ｂが配置されている。本構成では、調整部３２２のヤング率がモールド樹脂部３２１のヤング率よりも小さくなっており、このように、アウターリードの基端付近に配置される調整部３２２のヤング率を小さくすることで、リード部２７ｂのベンド効果の増大（即ち、リード変形可動範囲の増加）が図られ、はんだ部の接続信頼性を一層高めることができる。
［第４実施形態］
次に、図１４、図１５等を参照して第４実施形態について説明する。第４実施形態に係る半導体装置４０１は、第１実施形態の構成を全て含み、更に、モールド構造部３をはんだ４４０によって回路基板５に接合する構造が付加されている。よって、第１実施形態の半導体装置１と同一の部分については、半導体装置１と同一の符号を付して詳細な説明を省略し、付加された部分を重点的に説明することとする。例えば、モールド構造部３やリード部２７ｂは、第１実施形態のモールド構造部３、リード部２７ｂと同一である。また、回路基板５は、第１実施形態の回路基板５と同様であり、一方の板面５ａ側にはんだ４４０の接合領域（例えば銅層）を設けた点のみが具体化されている。
以下の説明では、第４実施形態の代表例として、モールド樹脂部２１の材料が第１実施形態の代表例のモールド樹脂部２１と同一であり、調整部２２の材料が、第１実施形態の代表例の調整部２２と同一材料（例えば、銅や銅合金）である場合について説明する。
図１４、図１５で示すように、本構成に係る半導体装置４０１も、第１実施形態と同様の回路基板５に半導体部品２が実装された構成となっている。そして、実装される半導体部品２は、第１実施形態と同様の半導体チップ２３をモールド部２０によって被覆してなるモールド構造部３と、モールド構造部３を回路基板５に接続する接続部（第１実施形態と同様のリード部２７ｂ）とを有している。そして、本構成でも、モールド部２０は、所定の樹脂材料からなるモールド樹脂部２１と、モールド樹脂部２１とは異なる材料からなる調整部２２とを有している。
本構成でも、少なくとも常温において、モールド構造部３の線膨張係数の体積平均値が、モールド構造部３において調整部２２をモールド樹脂部２１の材料に置換した構成の線膨張係数の体積平均値よりも回路基板５の線膨張係数に近似する構成となっている。具体的には、モールド構造部３の線膨張係数の体積平均値（第１実施形態で説明したβ１＋β２＋β３＋β４）が、回路基板５の線膨張係数の体積平均値（第１実施形態て説明したβ５＋β６）と一致している。
モールド構造部３において調整部２２をモールド樹脂部２１の材料に置換した構成は、第１実施形態で説明した図８（Ａ）の比較構造Ａ１である。つまり、モールド構造部３の線膨張係数の体積平均値は、比較構造Ａ１の線膨張係数の体積平均値よりも回路基板５の線膨張係数に近似する構成となっている。なお、モールド構造部３の線膨張係数の体積平均値（β１＋β２＋β３＋β４）の求め方、比較構造Ａ１における領域１０３での線膨張係数の体積平均値の求め方、及び回路基板５における線膨張係数の求め方（具体的には線膨張係数の体積平均値の求め方）は、第１実施形態と同一である。
更に、本構成では、調整部２２と回路基板５とがはんだ４４０によって接合されている。例えば、モールド構造部３側の調整部２２が銅又は銅合金によって構成されており、回路基板５の上面部においてモールド構造部３の直下の位置には銅層などのはんだ接合層４４１が形成されている。そして、これら調整部２２とはんだ接合層４４１とがはんだ４４０によって接合され、固定構造が強化されている。このようにすることで、市場熱サイクル等が加わったときでも、リード部２７ｂと回路基板５とを接続するはんだ部２９への応力をより低減することができ、はんだ部２９を一層良好に保護できるようになる。
［他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
上述したいずれの実施形態の構成でも、回路基板５の全体の体積Ｖｂに占める配線層５ｆの体積Ｖ６の割合が小さい場合、即ち、体積率Ｘ６が小さい場合には、樹脂層５ｃの線膨張係数α５を、回路基板５の線膨張係数として代用してもよい。この場合、少なくとも常温において、モールド構造部の線膨張係数の体積平均値（上述のβ１＋β２＋β３＋β４）が、モールド構造部において調整部をモールド樹脂部の材料に置換した構成の線膨張係数の体積平均値よりも樹脂層５ｃの線膨張係数α５に近似する構成であればよい。例えば、少なくとも常温において、モールド構造部の線膨張係数の体積平均値（上述のβ１＋β２＋β３＋β４）と樹脂層５ｃの線膨張係数α５とが等しい構成となるようにモールド樹脂部の体積率と、調整部の体積率と、調整部の線膨張係数とが調整されていてもよい。
上記実施形態では、少なくとも常温においてモールド樹脂部の線膨張係数よりも回路基板の線膨張係数の方が大きくなる例を示したが、いずれの実施形態の構成、或いはいずれの変更例であっても、常温において、回路基板の線膨張係数よりもモールド樹脂部の線膨張係数の方が大きくなる構成であってもよい。この場合、調整部は、モールド樹脂部よりも線膨張係数の低い材料を用いればよい。例えば、調整部として、モールド樹脂部よりも線膨張係数の低い樹脂材料や、Ｆｅ、Ｗ、Ｔｉ等の線膨張係数が比較的小さい金属を用いればよい。
第１実施形態では、調整部２２がモールド構造部３の下面部に設けられた構成を例示し、第２実施形態では、調整部２２２がモールド構造部２０３の上面部に設けられた構成を例示したが、調整部がモールド構造部の下面部と上面部の両方に設けられていてもよい。或いは、調整部が、モールド構造部の上面部、下面部、側面部の全てに設けられていてもよい。
第１、第２、第４実施形態では、モールド樹脂部よりも調整部の方がヤング率が大きい構成を例示したが、調整部よりもモールド樹脂部の方がヤング率が大きい構成であってもよい。
第３実施形態では、調整部よりもモールド樹脂部の方がヤング率が大きい構成を例示したが、モールド樹脂部よりも調整部の方がヤング率が大きい構成であってもよい。
第４実施形態では、調整部と回路基板とをはんだによって接合する構成を例示したが、接合するための媒体はこの例に限られず、両部材を接合可能な公知の他の接着媒体を用いてもよい。
上記実施形態では、半導体装置１がエンジンＥＣＵとして構成される例を示したが、ボディ制御ＥＣＵや、ブレーキ制御ＥＣＵ，エアバック制御ＥＣＵなど、他の車載用電子装置として構成されていてもよい。また、半導体装置１は、車載用電子装置に限られるものではなく、民生用の装置など、その他の様々な装置として適用可能である。
上記実施形態では、半導体部品２がＱＦＰ（Quad Flat Package）構造の半導体パッケージとして構成される例を示したが、ＢＧＡ(Ball grid array)、ＰＬＣＣ(Plastic leaded chip carrier)、ＳＯＰ(Small Outline Package)、ＳＯＪ(Small Outline J-leaded)などの、他の表面実装構造の半導体部品であってもよい。
上記実施形態では、半導体部品２としてマイコンを例示したが、半導体チップを備えた半導体部品であればよく、マイコン以外の他のＩＣであってもよく、ＦＥＴやＩＧＢＴなどの半導体素子などであってもよい。
１，２０１，３０１，４０１…半導体装置
２，２０２，３０２…半導体部品
３，２０３，３０３…モールド構造部
５…回路基板
２０，２２０、３２０…モールド部
２１，２２１，３２１…モールド樹脂部
２２，２２２，３２２…調整部
２３…半導体チップ

Claims (5)

  1. 回路基板（５）と、
    半導体チップ（２３）をモールド部（２０，２２０，３２０）によって被覆してなるモールド構造部（３，２０３，３０３）と、前記モールド構造部を前記回路基板に接続する接続部（２７ｂ）と、を有する半導体部品（２，２０２，３０２）と、
    を備え、
    前記モールド部は、所定の樹脂材料からなるモールド樹脂部（２１，２２１，３２１）と、前記モールド樹脂部とは異なる材料からなる調整部（２２，２２２，３２２）と、を有し、
    少なくとも常温において、前記モールド構造部の線膨張係数の体積平均値が、前記モールド構造部において前記調整部を前記モールド樹脂部の材料に置換した構成の線膨張係数の体積平均値よりも前記回路基板の線膨張係数に近似する構成であり、かつ、前記調整部が製品段階で取り外されず、
    前記調整部（３２２）は、前記モールド構造部（３０３）の側面部に設けられていることを特徴とする半導体装置（１，２０１，３０１，４０１）。
  2. 少なくとも常温において、前記モールド構造部（３，２０３，３０３）の線膨張係数の体積平均値と前記回路基板（５）の線膨張係数とが等しい構成であることを特徴とする請求項１に記載の半導体装置（１，２０１，３０１，４０１）。
  3. 少なくとも常温において、前記モールド樹脂部（２１，２２１，３２１）の線膨張係数が前記回路基板（５）の線膨張係数よりも小さく且つ前記調整部（２２，２２２，３２２）の線膨張係数が前記回路基板（５）の線膨張係数よりも大きいことを特徴とする請求項１又は請求項２に記載の半導体装置（１，２０１，３０１，４０１）。
  4. 前記調整部（３２２）のヤング率が前記モールド樹脂部（３２１）のヤング率よりも小さいことを特徴とする請求項１に記載の半導体装置（３０１）。
  5. 少なくとも常温において前記調整部（２２，２２２，３２２）の線膨張係数が前記モールド樹脂部（２１，２２１，３２１）の線膨張係数よりも大きく、前記モールド樹脂部（２１，２２１，３２１）のガラス転移点（Ｔｇ）を超えた温度域では、前記モールド樹脂部（２１，２２１，３２１）の線膨張係数が前記調整部（２２，２２２，３２２）の線膨張係数よりも大きいことを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置（１，２０１，３０１，４０１）。
JP2014085780A 2014-04-17 2014-04-17 半導体装置 Active JP6489758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014085780A JP6489758B2 (ja) 2014-04-17 2014-04-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014085780A JP6489758B2 (ja) 2014-04-17 2014-04-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2015207603A JP2015207603A (ja) 2015-11-19
JP6489758B2 true JP6489758B2 (ja) 2019-03-27

Family

ID=54604209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014085780A Active JP6489758B2 (ja) 2014-04-17 2014-04-17 半導体装置

Country Status (1)

Country Link
JP (1) JP6489758B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6524003B2 (ja) * 2016-03-17 2019-06-05 東芝メモリ株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198706A (ja) * 1992-01-21 1993-08-06 Toyota Motor Corp プラスチックモールド型ｉｃ
JP2000200864A (ja) * 1998-10-30 2000-07-18 Sony Corp 半導体装置
JP2001164092A (ja) * 1999-12-03 2001-06-19 Toray Ind Inc エポキシ系樹脂組成物および半導体装置
JP3940298B2 (ja) * 2002-02-08 2007-07-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置及びその半導体装置の製造方法
US8609465B2 (en) * 2009-10-09 2013-12-17 Toyota Jidosha Kabushiki Kaisha Semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP2015207603A (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
US7652357B2 (en) Quad flat no-lead (QFN) packages
US20120091572A1 (en) Semiconductor package and implementation structure of semiconductor package
JP2006203086A (ja) 電子部品パッケージ及びその製造方法
US20150262922A1 (en) Semiconductor device
JP2006013080A (ja) 半導体モジュールおよびその製造方法
JP6489758B2 (ja) 半導体装置
JP6834815B2 (ja) 半導体モジュール
JP2015012170A5 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
US8772912B2 (en) Electronic device
JP6131875B2 (ja) 半導体パッケージ
US10616998B2 (en) Circuit board and semiconductor package using the same
JP2014192222A5 (ja) リードフレーム、半導体装置及び半導体装置の実装構造
WO2008083146A1 (en) Stress-resistant leadframe and method
JP2015106649A (ja) 電子装置
JP2016062904A (ja) 半導体装置
JP6414126B2 (ja) 電子装置
JP3027107B2 (ja) リードフレーム
JP4695672B2 (ja) 半導体装置
JP2015002244A (ja) 電子部品を有する電子装置
JP2021061379A (ja) 半導体装置
JP6370652B2 (ja) 半導体装置
JP2011108892A (ja) パッケージ構造
JPWO2023067901A5 (ja)
JP6398770B2 (ja) 半導体装置
JP2016197636A (ja) モールドパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171107

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171115

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190226

R150 Certificate of patent or registration of utility model

Ref document number: 6489758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250