JP6463937B2 - Photoelectric conversion element and method for manufacturing photoelectric conversion element - Google Patents

Photoelectric conversion element and method for manufacturing photoelectric conversion element Download PDF

Info

Publication number
JP6463937B2
JP6463937B2 JP2014203923A JP2014203923A JP6463937B2 JP 6463937 B2 JP6463937 B2 JP 6463937B2 JP 2014203923 A JP2014203923 A JP 2014203923A JP 2014203923 A JP2014203923 A JP 2014203923A JP 6463937 B2 JP6463937 B2 JP 6463937B2
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor layer
layer
photoelectric conversion
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014203923A
Other languages
Japanese (ja)
Other versions
JP2015099915A (en
Inventor
健司 菊地
健司 菊地
成亨 為村
成亨 為村
和典 宮川
和典 宮川
大竹　浩
浩 大竹
節 久保田
節 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP2014203923A priority Critical patent/JP6463937B2/en
Publication of JP2015099915A publication Critical patent/JP2015099915A/en
Application granted granted Critical
Publication of JP6463937B2 publication Critical patent/JP6463937B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

本発明は、高Ｓ／Ｎ比が得られる光電変換素子に関する。   The present invention relates to a photoelectric conversion element capable of obtaining a high S / N ratio.

従来より、カルコパイライト型半導体であるＣｕＩｎ１−ｘＧａｘＳｅ１−ｙＳｙをｐ型半導体層に用いた光電変換素子は、主に太陽電池として利用されており、高い光吸収係数、高い量子効率およびエネルギー変換効率、光照射による劣化が少ないといった利点を有している（例えば、非特許文献１、２参照）。 Conventionally, a photoelectric conversion element using CuIn 1-x Ga x Se 1 -y S y is a chalcopyrite-type semiconductor in the p-type semiconductor layer is utilized primarily as a solar cell, high light absorption coefficient, high It has advantages such as quantum efficiency and energy conversion efficiency, and little deterioration due to light irradiation (for example, see Non-Patent Documents 1 and 2).

これに対し、膜構造を工夫することで暗電流を低減する光電変換装置が考案されている（例えば、特許文献１）。この光電変換装置のように、カルコパイライト型半導体をイメージセンサなどの目的で電界印加動作させる例は少なく、ｎ型半導体層としては、太陽電池で主流である硫化カドミウム（ＣｄＳ）が使用されている（例えば、特許文献１）。   On the other hand, a photoelectric conversion device that reduces dark current by devising a film structure has been devised (for example, Patent Document 1). Like this photoelectric conversion device, there are few examples in which a chalcopyrite semiconductor is operated by applying an electric field for the purpose of an image sensor or the like, and cadmium sulfide (CdS), which is the mainstream in solar cells, is used as an n-type semiconductor layer. (For example, patent document 1).

Jpn.J.Appl.Phys. vol.32, Suppl.32-3, pp.113-115 (1993)Jpn.J.Appl.Phys.vol.32, Suppl.32-3, pp.113-115 (1993) 東京農工大学 博士論文「三元化合物半導体の光デバイスへの応用」田中 克、平成八年Tokyo University of Agriculture and Technology Doctoral Dissertation "Application of ternary compound semiconductors to optical devices" Katsushi Tanaka, 1996

特開２００７−１２３７２０号公報JP 2007-123720 A

しかしながら、非特許文献１、２記載のカルコパイライト型半導体を光電変換層に用いた光電変換素子では、例えばイメージセンサのように電界印加動作をする場合には、暗電流が増大するため、イメージセンサとしての十分なS/N特性を得ることはできなかった。   However, in the photoelectric conversion element using the chalcopyrite type semiconductor described in Non-Patent Documents 1 and 2 as the photoelectric conversion layer, when an electric field application operation is performed as in an image sensor, for example, the dark current increases. As a result, sufficient S / N characteristics could not be obtained.

また、特許文献１記載の光電変換装置は、ｎ型半導体層にカドミウムを使用するという点で好ましくない。また、硫化カドミウムのバンドギャップが２．４ｅＶであるため、青色光を吸収してしまい、可視光イメージセンサとしても好ましくない。   Further, the photoelectric conversion device described in Patent Document 1 is not preferable in that cadmium is used for the n-type semiconductor layer. Moreover, since the band gap of cadmium sulfide is 2.4 eV, it absorbs blue light and is not preferable as a visible light image sensor.

また、ｎ型半導体層にワイドギャップｎ型半導体を適用して、暗電流を低減する場合に、ワイドギャップｎ型半導体の均一性が不十分であると、良好なｐｎ接合を得ることが困難になり、逆バイアス電圧を印加したときに、電圧が増大すると暗電流を抑えきれなくなるおそれがある。   In addition, when a wide gap n-type semiconductor is applied to the n-type semiconductor layer to reduce dark current, it is difficult to obtain a good pn junction if the uniformity of the wide gap n-type semiconductor is insufficient. Thus, when the reverse bias voltage is applied, if the voltage increases, the dark current may not be suppressed.

そこで、本発明は、良好なｐｎ接合が得られ、暗電流を低減でき、高Ｓ／Ｎ比が得られる可視光用の光電変換素子、及び、光電変換素子の製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a visible light photoelectric conversion element capable of obtaining a good pn junction, reducing dark current, and obtaining a high S / N ratio, and a method for manufacturing the photoelectric conversion element. And

本発明の一局面の光電変換素子は、第１電極層と、前記第１電極層に積層され、キャリア濃度が１０ １５ 〜１０ １７ ｃｍ −３ であるｐ型半導体層と、前記ｐ型半導体層に積層され、第１の抵抗を有するｎ型半導体層と、前記ｎ型半導体層に積層され、キャリア濃度が１０１０ ｃｍ−３以下であり、前記第１の抵抗よりも高い第２の抵抗を有するノンドープの酸化ガリウム層と、前記ノンドープの酸化ガリウム層に積層される第２電極層とを具え、前記ｎ型半導体層は、酸素欠陥又は不純物注入によってキャリア濃度が増大された酸化ガリウム層で構成され、前記ｐ型半導体層と前記ｎ型半導体層との間の空乏層が前記ｐ型半導体層側に拡がる。 The photoelectric conversion element according to one aspect of the present invention includes a first electrode layer is laminated on the first electrode layer, and the p-type semiconductor layer Ru carrier concentration 10 15 ~10 17 cm -3 der, the p type semiconductor are stacked in layers, the n-type semiconductor layer having a first resistance, laminated on the n-type semiconductor layer, the carrier concentration is at 10 1 0 cm -3 or less, the first higher than the resistance second A n-type semiconductor layer comprising a non-doped gallium oxide layer having resistance and a second electrode layer stacked on the non-doped gallium oxide layer, wherein the n-type semiconductor layer has a carrier concentration increased by oxygen defect or impurity implantation in the structure, a depletion layer between the p-type semiconductor layer and the n-type semiconductor layer is Ru Hiroga the p-type semiconductor layer side.

暗電流を低減し、良好なｐｎ接合が得られ、暗電流を低減でき、高Ｓ／Ｎ比が得られる可視光用の光電変換素子、及び、光電変換素子の製造方法を提供できるという特有の効果が得られる。   A characteristic that a dark current can be reduced, a good pn junction can be obtained, a dark current can be reduced, and a photoelectric conversion element for visible light capable of obtaining a high S / N ratio, and a method for manufacturing the photoelectric conversion element can be provided. An effect is obtained.

実施の形態の光電変換素子１０の断面を示す図である。It is a figure which shows the cross section of the photoelectric conversion element 10 of embodiment. 実施の形態の光電変換素子１０の暗電流−電圧特性を示す図である。It is a figure which shows the dark current-voltage characteristic of the photoelectric conversion element 10 of embodiment. 実施の形態の光電変換素子１０の逆バイアス時における光電流（暗電流）−電圧特性を示す図である。It is a figure which shows the photocurrent (dark current) -voltage characteristic at the time of the reverse bias of the photoelectric conversion element 10 of embodiment. 実施の形態の光電変換素子１０の量子効率の照射光波長依存性を示す図である。It is a figure which shows the irradiation light wavelength dependence of the quantum efficiency of the photoelectric conversion element 10 of embodiment. ｐ型半導体層３の表面の変質の有無による暗電流特性の違いを示す図である。It is a figure which shows the difference in the dark current characteristic by the presence or absence of the alteration of the surface of the p-type semiconductor layer.

以下、本発明の光電変換素子、及び、光電変換素子の製造方法を適用した実施の形態について説明する。   Hereinafter, an embodiment to which the photoelectric conversion element of the present invention and the method for manufacturing the photoelectric conversion element are applied will be described.

図１は、実施の形態の光電変換素子１０の断面を示す図である。   FIG. 1 is a diagram illustrating a cross section of a photoelectric conversion element 10 according to an embodiment.

実施の形態の光電変換素子１０は、基板１、電極２、ｐ型半導体層３、ｎ型半導体層４、ノンドープ酸化ガリウム層５、及び電極６を含む。   The photoelectric conversion element 10 of the embodiment includes a substrate 1, an electrode 2, a p-type semiconductor layer 3, an n-type semiconductor layer 4, a non-doped gallium oxide layer 5, and an electrode 6.

実施の形態は、ｐ型半導体層３にカルコパイライト型半導体を使用し、光電変換素子のｎ型半導体層４にワイドギャップｎ型半導体である酸化ガリウム（Ｇａ２Ｏ３）を使用し、酸素欠陥やドーパント元素により酸化ガリウムのキャリア濃度を増大させることで、暗電流を低減させ、かつ可視光に感度をもつ光電変換素子１０を提供することを目的とする。 In the embodiment, a chalcopyrite semiconductor is used for the p-type semiconductor layer 3, gallium oxide (Ga 2 O 3 ), which is a wide gap n-type semiconductor, is used for the n-type semiconductor layer 4 of the photoelectric conversion element, and oxygen defects An object of the present invention is to provide a photoelectric conversion element 10 that reduces the dark current and increases the sensitivity to visible light by increasing the carrier concentration of gallium oxide with a dopant element.

基板１は、例えば、ガラス基板を用いることができる。光電変換素子１０は、図１における上側又は下側のどちらから光を入射させてもよい。例えば、上側から光を入射させる場合は、電極６には透光性のある電極であることが要求されるが、基板１は透明でなくてもよい。この場合には、基板１として、例えば、シリコン基板等を用いてもよい。   As the substrate 1, for example, a glass substrate can be used. The photoelectric conversion element 10 may receive light from either the upper side or the lower side in FIG. For example, when light is incident from above, the electrode 6 is required to be a translucent electrode, but the substrate 1 may not be transparent. In this case, for example, a silicon substrate or the like may be used as the substrate 1.

また、下側から光を入射させる場合は、基板１及び電極２は透光性のある基板及び電極であることが要求されるが、電極６は透明でなくてもよい。なお、基板１、電極２、及び電極６がすべて透光性を有するように構成されてもよい。   When light is incident from the lower side, the substrate 1 and the electrode 2 are required to be a light-transmitting substrate and electrode, but the electrode 6 may not be transparent. In addition, you may be comprised so that all the board | substrate 1, electrode 2, and electrode 6 may have translucency.

電極２は、例えば、金、又は、モリブデン、タングステン、タンタルなどの薄膜電極を用いることができる。電極２は、負極性電極として用いられる。電極２は、第１電極層の一例である。   As the electrode 2, for example, gold or a thin film electrode such as molybdenum, tungsten, or tantalum can be used. The electrode 2 is used as a negative electrode. The electrode 2 is an example of a first electrode layer.

例えば、金薄膜は、蒸着法で基板１の表面に作製すればよく、モリブデン、タングステンン、タンタル薄膜は、スパッタ法等で基板１の表面に作製すればよい。金薄膜やモリブデン、タングステン、タンタル薄膜に透光性を持たせたい場合は、透光性を確保できる程度に薄い膜厚にすればよい。また、電極２として、蒸着法等によって形成されるＩＴＯ（Indium Tin Oxide）膜を用いてもよい。なお、電極２は、導電膜で構成されていればよいため、ここに記載する材料のものに限定されない。   For example, a gold thin film may be formed on the surface of the substrate 1 by an evaporation method, and a molybdenum, tungsten, or tantalum thin film may be formed on the surface of the substrate 1 by a sputtering method or the like. When it is desired to provide a light-transmitting property to a gold thin film, molybdenum, tungsten, or tantalum thin film, the film thickness may be thin enough to ensure the light-transmitting property. Further, as the electrode 2, an ITO (Indium Tin Oxide) film formed by vapor deposition or the like may be used. In addition, since the electrode 2 should just be comprised with the electrically conductive film, it is not limited to the thing of the material described here.

ｐ型半導体層３は、カルコパイライト型半導体（例えば、ＣｕＩｎ１−ｘＧａｘＳｅ１−ｙＳｙ等）で構成される。ここで、ＣｕＩｎ１−ｘＧａｘＳｅ１−ｙＳｙにおけるｘは０〜１（０≦ｘ≦１）、ｙは０〜１（０≦ｙ≦１）である。 p-type semiconductor layer 3 is composed of chalcopyrite semiconductor (e.g., CuIn 1-x Ga x Se 1-y S y , etc.). Here, CuIn 1-x Ga x Se 1-y S x in y is 0~1 (0 ≦ x ≦ 1) , y is 0~1 (0 ≦ y ≦ 1) .

カルコパイライト型半導体によるｐ型半導体層３は、例えば、多元蒸着法、ＭＢＥ法（三段階法）、スパッタリング法等で電極２の上に形成することができ、膜厚は、例えば、０．５μｍ〜３μｍ程度である。   The p-type semiconductor layer 3 made of chalcopyrite semiconductor can be formed on the electrode 2 by, for example, multi-source deposition, MBE (three-stage method), sputtering, etc., and the film thickness is, for example, 0.5 μm. About 3 μm.

ｐ型半導体層３には、電極２と電極６との間で直流電圧が印加される。直流電圧は、電極２を負極性電極とし、電極６を正極性電極とする向きに、電極２と電極６との間に直流電源を接続することによって印加することができる。   A DC voltage is applied between the electrode 2 and the electrode 6 to the p-type semiconductor layer 3. The DC voltage can be applied by connecting a DC power source between the electrode 2 and the electrode 6 in a direction in which the electrode 2 is a negative electrode and the electrode 6 is a positive electrode.

ｎ型半導体層４は、電極６からｐ型半導体層３への正孔の注入を阻止する（抑制する）層であり、酸化ガリウム（Ｇａ２Ｏ３）層で構成される。ｐ型半導体層３として用いるカルコパイライト型半導体層は、キャリア濃度が１０１５〜１０１７ /cm-3と酸化ガリウムと比較して高いため、実施の形態１では、ｎ型半導体層４として用いる酸化ガリウム（Ｇａ２Ｏ３）膜のキャリア濃度を高くしている。ｎ型半導体層４として用いる酸化ガリウム（Ｇａ２Ｏ３）膜のバンドギャップは、一例として、４．９ｅＶ程度である。 The n-type semiconductor layer 4 is a layer that blocks (suppresses) injection of holes from the electrode 6 to the p-type semiconductor layer 3 and is composed of a gallium oxide (Ga 2 O 3 ) layer. The chalcopyrite semiconductor layer used as the p-type semiconductor layer 3 has a carrier concentration of 10 15 to 10 17 / cm −3 , which is higher than that of gallium oxide. Therefore, in Embodiment 1, the oxide used as the n-type semiconductor layer 4 is used. The carrier concentration of the gallium (Ga 2 O 3 ) film is increased. As an example, the band gap of the gallium oxide (Ga 2 O 3 ) film used as the n-type semiconductor layer 4 is about 4.9 eV.

このようにキャリア濃度の高い酸化ガリウム（Ｇａ２Ｏ３）層は、例えば、パルスレーザ蒸着法でｐ型半導体層３の上に形成することができる。ｎ型半導体層４の膜厚は、例えば、０．０１μｍ〜１μｍ程度である。キャリア濃度の高い酸化ガリウム（Ｇａ２Ｏ３）層をパルスレーザ蒸着法で形成するのは、結合エネルギーが高く、真空蒸着法やスパッタリング法では形成が難しいためである。 Thus, the gallium oxide (Ga 2 O 3 ) layer having a high carrier concentration can be formed on the p-type semiconductor layer 3 by, for example, a pulse laser deposition method. The film thickness of the n-type semiconductor layer 4 is, for example, about 0.01 μm to 1 μm. The reason why the gallium oxide (Ga 2 O 3 ) layer having a high carrier concentration is formed by the pulsed laser deposition method is that the binding energy is high and it is difficult to form by the vacuum deposition method or the sputtering method.

ｎ型半導体層４をパルスレーザ蒸着法（PLD: Pulse Laser Deposition）で成膜するときは、ターゲット材料としてはＳｎＯ２を０％〜１０％含有するＧａ２Ｏ３を使用する。また、パルスレーザ蒸着法で使用するパルスレーザの周波数は、例えば、１Ｈｚ以下とすることが望ましい。１Ｈｚ以下のように低いパルス周波数のレーザを使用することで、ｎ型半導体層４として成膜される錫ドープ酸化ガリウム（錫ドープＧａ２Ｏ３）膜の透過率および、均一性が向上し、光電変換素子の量子効率を向上させることができる。 When the n-type semiconductor layer 4 is formed by pulse laser deposition (PLD), Ga 2 O 3 containing 0% to 10% of SnO 2 is used as a target material. In addition, the frequency of the pulse laser used in the pulse laser vapor deposition method is desirably 1 Hz or less, for example. By using a laser having a low pulse frequency such as 1 Hz or less, the transmittance and uniformity of a tin-doped gallium oxide (tin-doped Ga 2 O 3 ) film formed as the n-type semiconductor layer 4 is improved. The quantum efficiency of the photoelectric conversion element can be improved.

また、ｎ型半導体層４の成膜時の基板温度は室温から８００℃、酸素分圧を０Ｐａ〜１Ｐａとするのがよい。ターゲット材料としてはＳｎＯ２を０％〜１０％含有するＧａ２Ｏ３を用いることにより、ｎ型半導体層４として用いる酸化ガリウム（Ｇａ２Ｏ３）層にＳｎを注入することができる。 Further, the substrate temperature during the deposition of the n-type semiconductor layer 4 is preferably from room temperature to 800 ° C., and the oxygen partial pressure is set to 0 Pa to 1 Pa. By using Ga 2 O 3 containing 0% to 10% of SnO 2 as a target material, Sn can be implanted into the gallium oxide (Ga 2 O 3 ) layer used as the n-type semiconductor layer 4.

また、不純物はＳｎに限らず、例えば、Ｇｅ、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、又はＷのうちの少なくとも一つの元素を用いてもよい。また、Ｓｎとともに、これらのうちのいずれかの元素を用いてもよい。   Further, the impurity is not limited to Sn, and for example, at least one element of Ge, Si, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, or W may be used. Any of these elements may be used together with Sn.

また、ｎ型半導体層４として用いる酸化ガリウム（Ｇａ２Ｏ３）層のキャリア濃度を高くするためには、不純物を注入する代わりに、酸素欠陥を含む酸化ガリウム（Ｇａ２Ｏ３）層を形成してもよい。 In order to increase the carrier concentration of the gallium oxide (Ga 2 O 3) layer is used as the n-type semiconductor layer 4, instead of injecting the impurities, gallium oxide containing oxygen defects (Ga 2 O 3) layer formed May be.

上述のように、ｎ型半導体層４として用いる酸化ガリウム（Ｇａ２Ｏ３）層のキャリア濃度を増大させているのは、ｐ型半導体層３として用いるカルコパイライト型半導体層のキャリア濃度とのバランスを取ることにより、空乏層をカルコパイライト型半導体層の側にシフトさせるためである。 As described above, the carrier concentration of the gallium oxide (Ga 2 O 3 ) layer used as the n-type semiconductor layer 4 is increased because of the balance with the carrier concentration of the chalcopyrite semiconductor layer used as the p-type semiconductor layer 3. This is because the depletion layer is shifted to the chalcopyrite type semiconductor layer side by taking.

不純物注入又は酸素欠陥によってキャリア濃度が増大されていない酸化ガリウム（Ｇａ２Ｏ３）層のキャリア濃度は１０１０ｃｍ−３程度以下であるのに対して、カルコパイライト型半導体層のキャリア濃度は１０１５〜１０１７ｃｍ−３程度であるため、キャリア濃度に大きな差がある。 The carrier concentration of the gallium oxide (Ga 2 O 3 ) layer whose carrier concentration is not increased by impurity implantation or oxygen defect is about 10 10 cm −3 or less, whereas the carrier concentration of the chalcopyrite semiconductor layer is 10 Since it is about 15 to 10 17 cm −3 , there is a large difference in carrier concentration.

このような状態では、キャリア濃度が増大されていない酸化ガリウム（Ｇａ２Ｏ３）層（ｎ層）と、カルコパイライト型半導体層（ｐ層）とを接合しても、空乏層は酸化ガリウム（Ｇａ２Ｏ３）層（ｎ層）の内部に主体的に形成される。 In such a state, even if the gallium oxide (Ga 2 O 3 ) layer (n layer) whose carrier concentration is not increased and the chalcopyrite semiconductor layer (p layer) are joined, the depletion layer is not gallium oxide ( It is mainly formed inside the (Ga 2 O 3 ) layer (n layer).

実施の形態では、空乏層をカルコパイライト型半導体層に拡げて分光感度を可視光側にシフトさせるために、ｎ型半導体層４として用いる酸化ガリウム（Ｇａ２Ｏ３）層のキャリア濃度を増大させている。 In the embodiment, the carrier concentration of the gallium oxide (Ga 2 O 3 ) layer used as the n-type semiconductor layer 4 is increased in order to expand the depletion layer to the chalcopyrite semiconductor layer and shift the spectral sensitivity to the visible light side. ing.

ｐ型半導体層３の上にｎ型半導体層４を積層形成する際には、ｐ型半導体層３の表面を大気暴露させないようにすることが好ましい。ｐ型半導体層３の表面を大気暴露させることなくｎ型半導体層４を形成することで、ｐ型半導体層３表面の変質を抑制することができ、大気暴露させた場合よりも暗電流を低減できる。なお、このようにｐ型半導体層３の表面を大気暴露させることなく変質を抑制することの効果については、図５を用いて後述する。   When stacking the n-type semiconductor layer 4 on the p-type semiconductor layer 3, it is preferable not to expose the surface of the p-type semiconductor layer 3 to the atmosphere. By forming the n-type semiconductor layer 4 without exposing the surface of the p-type semiconductor layer 3 to the atmosphere, alteration of the surface of the p-type semiconductor layer 3 can be suppressed, and the dark current is reduced as compared with the case where it is exposed to the atmosphere. it can. The effect of suppressing alteration without exposing the surface of the p-type semiconductor layer 3 to the atmosphere will be described later with reference to FIG.

ノンドープ酸化ガリウム層５は、ｎ型半導体層４の上に積層される。ノンドープ酸化ガリウム層５は、例えば、スパッタリング法、パルスレーザ蒸着法等で形成すればよく、膜厚５０〜４００ｎｍのノンドープ酸化ガリウム（Ｇａ２Ｏ３）を形成すればよい。ノンドープ酸化ガリウム層５は、ｎ型半導体層４（不純物注入又は酸素欠陥によってキャリア濃度が増大されていない酸化ガリウム（Ｇａ２Ｏ３）層）よりも導電性がかなり低いため、半導体よりも絶縁体に近い。このため、ノンドープ酸化ガリウム層５を所謂半絶縁性を有する半絶縁層として取り扱うことができる。 The non-doped gallium oxide layer 5 is stacked on the n-type semiconductor layer 4. The non-doped gallium oxide layer 5 may be formed by, for example, a sputtering method, a pulse laser deposition method, or the like, and may be formed of non-doped gallium oxide (Ga 2 O 3 ) with a thickness of 50 to 400 nm. The non-doped gallium oxide layer 5 has a much lower conductivity than the n-type semiconductor layer 4 (gallium oxide (Ga 2 O 3 ) layer whose carrier concentration is not increased by impurity implantation or oxygen defects), and therefore is an insulator rather than a semiconductor. Close to. Therefore, the non-doped gallium oxide layer 5 can be handled as a so-called semi-insulating layer having semi-insulating properties.

ノンドープ酸化ガリウム層５の成膜時の基板温度は室温から４００℃の範囲、酸素分圧は０Ｐａ〜１Ｐａの範囲に設定することが望ましい。ノンドープ酸化ガリウム層５の成膜条件は、その比抵抗が例えば１０１1Ωｃｍ以上の範囲に入るように適宜設定すればよい。 The substrate temperature during the formation of the non-doped gallium oxide layer 5 is desirably set in the range of room temperature to 400 ° C., and the oxygen partial pressure is set in the range of 0 Pa to 1 Pa. The film forming conditions for the non-doped gallium oxide layer 5 may be set as appropriate so that the specific resistance falls within a range of, for example, 10 11 Ωcm or more.

電極６は、例えば、ＩＴＯ膜で構成される。ＩＴＯ膜は、蒸着法等によってノンドープ酸化ガリウム層５の上に形成される。電極６は、正極性電極として用いられる。電極６は、第２電極層の一例である。   The electrode 6 is made of, for example, an ITO film. The ITO film is formed on the non-doped gallium oxide layer 5 by vapor deposition or the like. The electrode 6 is used as a positive electrode. The electrode 6 is an example of a second electrode layer.

また、電極６としては、電極２と同様に、金薄膜など他の金属薄膜を用いてもよい。なお、電極２は、高い可視光透過率は必ずしも必要ではなく、導電性材料で構成されていればよいため、ここに記載する材料のものに限定されない。   As the electrode 6, another metal thin film such as a gold thin film may be used in the same manner as the electrode 2. Note that the electrode 2 is not necessarily required to have a high visible light transmittance and may be formed of a conductive material, and is not limited to the materials described here.

図２は、実施の形態の光電変換素子１０の暗電流−電圧特性を示す図である。図２に示す暗電流(Dark)−電圧特性は、ｐ型半導体層３としてＣuＩn0.48Ｇa0.52Ｓ2膜、ｎ型半導体層４として錫をドープしたＧａ２Ｏ３膜、ノンドープ酸化ガリウム層５としてノンドープＧａ２Ｏ３膜（半絶縁層）を含む光電変換素子１０によって得られた特性である。 FIG. 2 is a diagram illustrating dark current-voltage characteristics of the photoelectric conversion element 10 according to the embodiment. The dark current (Dark) -voltage characteristics shown in FIG. 2 are as follows: a CuIn 0.48 Ga 0.52 S 2 film as the p-type semiconductor layer 3, a Ga 2 O 3 film doped with tin as the n-type semiconductor layer 4, and a non-doped gallium oxide layer 5. This is a characteristic obtained by the photoelectric conversion element 10 including a non-doped Ga 2 O 3 film (semi-insulating layer).

ＣuＩn0.48Ｇa0.52Ｓ2膜（ｐ型半導体層３）は、スパッタリング法で成膜しており、膜厚は１μｍ、基板１を加熱せずに成膜を行った。 The CuIn 0.48 Ga 0.52 S 2 film (p-type semiconductor layer 3) was formed by sputtering, and the film thickness was 1 μm, and the film was formed without heating the substrate 1.

錫ドープＧａ２Ｏ３（ｎ型半導体層４）を成膜するためのパルスレーザ蒸着法による基板温度は３００℃で、錫ドープＧａ２Ｏ３（ｎ型半導体層４）の膜厚は５０ｎｍである。 The substrate temperature by pulse laser deposition for forming tin-doped Ga 2 O 3 (n-type semiconductor layer 4) is 300 ° C., and the thickness of tin-doped Ga 2 O 3 (n-type semiconductor layer 4) is 50 nm. is there.

ノンドープＧａ２Ｏ３膜（ノンドープ酸化ガリウム層５）は、パルスレーザ蒸着法で成膜しており、基板温度は室温、膜厚は１００ｎｍである。 The non-doped Ga 2 O 3 film (non-doped gallium oxide layer 5) is formed by a pulse laser deposition method, the substrate temperature is room temperature, and the film thickness is 100 nm.

このような作製条件で作製した光電変換素子１０は、図２に示すように、明瞭な整流特性を示した。このような特性より、光電変換素子１０の内部で良好なｐｎ接合が得られていることが確認できる。例えば、ノンドープ酸化ガリウム層５のように高抵抗の半絶縁層を設けない場合に、ｐ型半導体層３の膜質が悪くてピンホール等が生じていると、ピンホール等による電極間の導通によって電極２と電極６とが（ごく薄いｎ型半導体層４を介して）部分的に導通し、良好なｐｎ接合が得られないおそれがある。   The photoelectric conversion element 10 manufactured under such a manufacturing condition showed clear rectification characteristics as shown in FIG. From such characteristics, it can be confirmed that a good pn junction is obtained inside the photoelectric conversion element 10. For example, when a high resistance semi-insulating layer is not provided like the non-doped gallium oxide layer 5, if the film quality of the p-type semiconductor layer 3 is poor and pinholes or the like are generated, There is a possibility that the electrode 2 and the electrode 6 are partially conducted (via the very thin n-type semiconductor layer 4) and a good pn junction cannot be obtained.

これに対して、実施の形態の光電変換素子１０では、ｐ型半導体層３及びｎ型半導体層４の積層体と、電極６との間にノンドープ酸化ガリウム層５を設けることにより、ｐ型半導体層３にピンホール等が存在し、このピンホール等による電極間の導通が生じていても、半絶縁層としてのノンドープ酸化ガリウム層５でピンホール等を覆うことができる。このため、光電変換素子１０の内部に良好なｐｎ接合を得ることができ、図２に示すような明瞭な整流特性が得られたものと考えられる。   On the other hand, in the photoelectric conversion element 10 according to the embodiment, the non-doped gallium oxide layer 5 is provided between the stacked body of the p-type semiconductor layer 3 and the n-type semiconductor layer 4 and the electrode 6, whereby the p-type semiconductor is provided. Even if pinholes or the like exist in the layer 3 and conduction between the electrodes is caused by the pinholes or the like, the pinholes or the like can be covered with the non-doped gallium oxide layer 5 as a semi-insulating layer. Therefore, it is considered that a good pn junction can be obtained inside the photoelectric conversion element 10 and a clear rectification characteristic as shown in FIG. 2 is obtained.

図３は、実施の形態の光電変換素子１０の逆バイアス時における光電流（暗電流）−電圧特性を示す図である。図３における横軸の電圧値は逆バイアスの電圧値を示しており、逆バイアスの向きは、電極６を基準として電極２に正電圧を印加する向きである。また、図３には、青(Blue)、緑(Green)、赤(Red)の３つの波長帯域に分けた光電流と、暗電流(Dark)と線種を分けて示す。   FIG. 3 is a diagram illustrating a photocurrent (dark current) -voltage characteristic at the time of reverse bias of the photoelectric conversion element 10 according to the embodiment. The voltage value on the horizontal axis in FIG. 3 indicates the voltage value of the reverse bias, and the direction of the reverse bias is a direction in which a positive voltage is applied to the electrode 2 with the electrode 6 as a reference. FIG. 3 also shows the photocurrent divided into three wavelength bands of blue, green, and red, dark current, and line types.

また、図３に示す光電流（暗電流）−電圧特性は、ｐ型半導体層３としてＣuＩn0.48Ｇa0.52Ｓ2膜、ｎ型半導体層４として錫ドープＧａ２Ｏ３膜、ノンドープ酸化ガリウム層５としてノンドープＧａ２Ｏ３膜（半絶縁層）を含む光電変換素子１０において、逆バイアスを印加した時に得られた光電流（暗電流）−電圧特性である。 The photocurrent (dark current) -voltage characteristics shown in FIG. 3 are as follows: CuIn 0.48 Ga 0.52 S 2 film as the p-type semiconductor layer 3, tin-doped Ga 2 O 3 film as the n-type semiconductor layer 4, non-doped gallium oxide layer 5 In the photoelectric conversion element 10 including a non-doped Ga 2 O 3 film (semi-insulating layer), photocurrent (dark current) -voltage characteristics obtained when a reverse bias is applied.

逆バイアスとしての印加電圧が３Ｖを超えたあたりから信号電流が急激に増大しており、光生成電荷のアバランシェ増倍現象が始まっていることが分かる。一方、暗電流の増倍現象は、信号電流よりも印加電圧を要していることがわかる。アバランシェ増倍は、電荷のインパクトイオン化による現象であるが、インパクトイオン化を引き起こす電荷が暗時には非常に少ないためだと考えられる。   It can be seen that the signal current increases rapidly from the time when the applied voltage as the reverse bias exceeds 3 V, and the avalanche multiplication phenomenon of the photogenerated charges has started. On the other hand, it can be seen that the dark current multiplication phenomenon requires an applied voltage rather than the signal current. Avalanche multiplication is a phenomenon caused by impact ionization of charge, but it is thought that the charge causing impact ionization is very small in the dark.

図４は、実施の形態の光電変換素子１０の量子効率の照射光波長依存性を示す図である。図４に示す量子効率の照射光波長依存性は、ｐ型半導体層３としてＣuＩn0.48Ｇa0.52Ｓ2膜、ｎ型半導体層４として錫ドープＧａ２Ｏ３膜、ノンドープ酸化ガリウム層５としてノンドープＧａ２Ｏ３膜（半絶縁層）を含む光電変換素子１０において得られた特性である。また、図４には、逆バイアスを０Ｖ、１Ｖ、２Ｖ、３Ｖ、３．５Ｖ、４Ｖに設定した場合の量子効率の照射光波長依存性を示す。 FIG. 4 is a diagram illustrating the irradiation light wavelength dependency of the quantum efficiency of the photoelectric conversion element 10 according to the embodiment. The dependence of the quantum efficiency on the irradiation light wavelength shown in FIG. 4 is as follows: CuIn 0.48 Ga 0.52 S 2 film as p-type semiconductor layer 3, tin-doped Ga 2 O 3 film as n-type semiconductor layer 4, and non-doped Ga as non-doped gallium oxide layer 5. This is a characteristic obtained in the photoelectric conversion element 10 including the 2 O 3 film (semi-insulating layer). FIG. 4 shows the irradiation light wavelength dependence of the quantum efficiency when the reverse bias is set to 0V, 1V, 2V, 3V, 3.5V, and 4V.

ここでは、ｐ型半導体層３としてのＣuＩn0.48Ｇa0.52Ｓ2膜（ＣＩＧＳ膜）をスパッタリング法で成膜しているため、組成ずれや結晶性の不良があることから、印加電圧０Ｖの最大量子効率は約５％と低い値であるが、印加電圧３．５Ｖでは、光生成電荷のアバランシェ増倍現象により可視光全域で量子効率は１００％を超えることがわかる。 Here, since the CuIn 0.48 Ga 0.52 S 2 film (CIGS film) as the p-type semiconductor layer 3 is formed by the sputtering method, there is a composition shift and a poor crystallinity. Although the efficiency is a low value of about 5%, it can be seen that at an applied voltage of 3.5 V, the quantum efficiency exceeds 100% in the entire visible light region due to the avalanche multiplication phenomenon of the photogenerated charges.

このように、実施の形態の光電変換素子１０では、１０Ｖ以下の低電圧で光生成電荷のアバランシェ増倍現象を起こすことができる。   Thus, in the photoelectric conversion element 10 of the embodiment, the avalanche multiplication phenomenon of the photogenerated charges can be caused at a low voltage of 10 V or less.

以上、実施の形態の光電変換素子１０は、ｐ型半導体層３にカルコパイライト型半導体を使用し、光電変換素子のｎ型半導体層４にワイドギャップｎ型半導体である酸化ガリウム（Ｇａ２Ｏ３）を使用し、酸素欠陥やドーパント元素により酸化ガリウムのキャリア濃度を増大させ、さらに、ｐ型半導体層３及びｎ型半導体層４の積層体と、電極６との間にノンドープ酸化ガリウム層５を設けることによって実現される。 As described above, the photoelectric conversion element 10 of the embodiment uses a chalcopyrite semiconductor for the p-type semiconductor layer 3, and gallium oxide (Ga 2 O 3) that is a wide gap n-type semiconductor for the n-type semiconductor layer 4 of the photoelectric conversion element. ) To increase the carrier concentration of gallium oxide due to oxygen defects and dopant elements, and further, form a non-doped gallium oxide layer 5 between the stacked body of the p-type semiconductor layer 3 and the n-type semiconductor layer 4 and the electrode 6. It is realized by providing.

そして、このような光電変換素子１０を用いることにより、暗電流を低減し、可視光に感度を持ち、良好なｐｎ接合を有し、アバランシェ増倍による高い量子効率を得ることができる。   By using such a photoelectric conversion element 10, it is possible to reduce dark current, have sensitivity to visible light, have a good pn junction, and obtain high quantum efficiency by avalanche multiplication.

例えば、ノンドープ酸化ガリウム層５のような半絶縁層を設けない場合に、ｐ型半導体層３の膜質が悪くてピンホール等が生じていると、電極２と電極６とが部分的に導通し、良好なｐｎ接合が得られないおそれがある。   For example, when a semi-insulating layer such as the non-doped gallium oxide layer 5 is not provided, if the film quality of the p-type semiconductor layer 3 is poor and a pinhole or the like is generated, the electrode 2 and the electrode 6 are partially conducted. There is a risk that a good pn junction cannot be obtained.

しかしながら、実施の形態の光電変換素子１０では、ｐ型半導体層３及びｎ型半導体層４の積層体と、電極６との間に半絶縁層としてのノンドープ酸化ガリウム層５を設けることにより、電極間の導通の原因となるピンホール等を覆うことができ、光電変換素子１０の内部に良好なｐｎ接合を形成される結果、明瞭な整流特性とアバランシェ増倍による高い量子効率を得ることができる。   However, in the photoelectric conversion element 10 according to the embodiment, the non-doped gallium oxide layer 5 serving as a semi-insulating layer is provided between the electrode 6 and the stacked body of the p-type semiconductor layer 3 and the n-type semiconductor layer 4. As a result of forming a good pn junction inside the photoelectric conversion element 10, clear rectification characteristics and high quantum efficiency due to avalanche multiplication can be obtained. .

また、実施の形態によれば、１０Ｖ以下の低電圧で光生成電荷のアバランシェ増倍現象を起こすことができ、高感度センサーへの応用が可能な光電変換素子１０を提供することができる。   Further, according to the embodiment, it is possible to provide the photoelectric conversion element 10 that can cause the avalanche multiplication phenomenon of photogenerated charges at a low voltage of 10 V or less and can be applied to a high sensitivity sensor.

最後に、ｐ型半導体層３の表面の変質の抑制について評価を行った結果について説明する。図５は、ｐ型半導体層３の表面の変質の有無による暗電流特性の違いを示す図である。ここでは、ｐ型半導体層３とノンドープＧａ２Ｏ３層５との間にｎ型半導体層４を形成せずに、ｐ型半導体層３の上に直接的にノンドープＧａ２Ｏ３層５を形成した素子で、ｐ型半導体層３の表面の変質の抑制について評価を行った。 Finally, the results of evaluating the suppression of alteration of the surface of the p-type semiconductor layer 3 will be described. FIG. 5 is a diagram showing a difference in dark current characteristics depending on whether or not the surface of the p-type semiconductor layer 3 is altered. Here, the non-doped Ga 2 O 3 layer 5 is directly formed on the p-type semiconductor layer 3 without forming the n-type semiconductor layer 4 between the p-type semiconductor layer 3 and the non-doped Ga 2 O 3 layer 5. The formed element was evaluated for suppression of alteration of the surface of the p-type semiconductor layer 3.

ｐ型半導体層３の表面の変質を抑制するという観点からは、ｐ型半導体層３の上に直接的にノンドープＧａ２Ｏ３層５を形成した素子においても、ｐ型半導体層３とノンドープＧａ２Ｏ３層５との間にｎ型半導体層４を形成した光電変換素子１０と同様の効果が得られるからである。 From the viewpoint of suppressing the alteration of the surface of the p-type semiconductor layer 3, even in an element in which the non-doped Ga 2 O 3 layer 5 is directly formed on the p-type semiconductor layer 3, the p-type semiconductor layer 3 and the non-doped Ga 2 This is because an effect similar to that of the photoelectric conversion element 10 in which the n-type semiconductor layer 4 is formed between the 2 O 3 layer 5 can be obtained.

図５に三角形のプロットで示す暗電流特性は、ｐ型半導体層３としてＣuＩn0.5Ｇa0.5Ｓe2膜をＭＢＥ法（３段階法）で成膜した後、ノンドープＧａ２Ｏ３膜（半絶縁層）をスパッタリング法で成膜した素子において、逆バイアスを印加した時に得られた暗電流−電圧特性である。 The dark current characteristic shown by the triangular plot in FIG. 5 is that a CuIn 0.5 Ga 0.5 Se 2 film is formed as the p-type semiconductor layer 3 by the MBE method (three-stage method), and then a non-doped Ga 2 O 3 film (semi-insulating layer). Is a dark current-voltage characteristic obtained when a reverse bias is applied to an element formed by sputtering.

また、丸形のプロットで示す比較用の暗電流特性は、ＣuＩn0.5Ｇa0.5Ｓe2膜をＭＢＥ法（３段階法）で成膜した後、一旦、ＣuＩn0.5Ｇa0.5Ｓe2膜表面を大気暴露させた後に、ノンドープＧａ２Ｏ３層５（半絶縁層）をスパッタリング法で成膜した素子において得られた暗電流−電圧特性である。 The dark current characteristics for comparison shown by the round plots are as follows. After the CuIn 0.5 Ga 0.5 Se 2 film was formed by the MBE method (three-stage method), the surface of the CuIn 0.5 Ga 0.5 Se 2 film was once exposed to the atmosphere. after allowed to, undoped Ga 2 O 3 layer 5 dark current (semi-insulating layer) obtained in the device was formed by sputtering - voltage characteristics.

両素子におけるｐ型半導体層３及びノンドープＧａ２Ｏ３層５の成膜条件は次の通りである。ｐ型半導体層３は、ＭＢＥ装置において、第１段階成膜では、Ｉｎ、Ｇａ、Ｓｅをそれぞれボート温度８８０℃、１０００℃、２１０℃とし、基板温度３５０℃で１２分間成膜した。第２段階成膜では、Ｃｕ、Ｓｅをそれぞれボート温度１１５０℃、２１０℃とし、基板温度を３５０℃から５５０℃へ昇温（昇温速度：３０℃／分）しながら８分間成膜した。第３段階では、Ｉｎ、Ｇａ、Ｓｅをそれぞれボート温度８６０℃、９７５℃、２１０℃とし、基板温度５００℃で２分間成膜した。ｐ型半導体層３の膜厚は１μｍである。 The film forming conditions of the p-type semiconductor layer 3 and the non-doped Ga 2 O 3 layer 5 in both elements are as follows. In the MBE apparatus, the p-type semiconductor layer 3 was formed at the substrate temperature of 350 ° C. for 12 minutes at the substrate temperatures of 880 ° C., 1000 ° C., and 210 ° C. in the first stage film formation. In the second stage film formation, Cu and Se were formed at boat temperatures of 1150 ° C. and 210 ° C., respectively, and the substrate temperature was increased from 350 ° C. to 550 ° C. (temperature increase rate: 30 ° C./min) for 8 minutes. In the third stage, In, Ga, and Se were formed at boat temperatures of 860 ° C., 975 ° C., and 210 ° C., respectively, and the substrate temperature was 500 ° C. for 2 minutes. The film thickness of the p-type semiconductor layer 3 is 1 μm.

ノンドープＧａ２Ｏ３層５は、スパッタリング装置において、基板温度２５℃、ＲＦ出力１４０Ｗ、酸素導入量１ｓｃｃｍ、アルゴン導入量１３ｓｃｃｍの条件で２０分４５秒の成膜時間で形成した。ノンドープＧａ２Ｏ３層５の膜厚は１００ｎｍである。 The non-doped Ga 2 O 3 layer 5 was formed in a sputtering apparatus under the conditions of a substrate temperature of 25 ° C., an RF output of 140 W, an oxygen introduction amount of 1 sccm, and an argon introduction amount of 13 sccm with a deposition time of 20 minutes and 45 seconds. The film thickness of the non-doped Ga 2 O 3 layer 5 is 100 nm.

図５に示すように、ＣuＩn0.5Ｇa0.5Ｓe2膜（ｐ型半導体層３）を成膜後、その表面を大気暴露させることなく、真空状態を保ったまま別の成膜室へサンプルを移送し、酸化ガリウム層（Ｇａ２Ｏ３層５）を成膜することで、大気暴露によるＣuＩn0.5Ｇa0.5Ｓe2膜（ｐ型半導体層３）表面の変質が抑制され、大気暴露させた場合よりも暗電流を低減させることができる。 As shown in FIG. 5, after depositing a CuIn 0.5 Ga 0.5 Se 2 film (p-type semiconductor layer 3), the sample is transferred to another deposition chamber while maintaining the vacuum state without exposing the surface to the atmosphere. Then, by forming a gallium oxide layer (Ga 2 O 3 layer 5), alteration of the surface of the CuIn 0.5 Ga 0.5 Se 2 film (p-type semiconductor layer 3) due to exposure to the atmosphere is suppressed, which is more than when exposed to the atmosphere. Even dark current can be reduced.

従って、ｐ型半導体層３とノンドープＧａ２Ｏ３層５との間にｎ型半導体層４を形成した光電変換素子１０においても、同様に、ＣuＩn0.5Ｇa0.5Ｓe2膜（ｐ型半導体層３）を成膜後、その表面を大気暴露させることなく、真空状態を保ったまま別の成膜室へサンプルを移送し、ｎ型半導体層４を成膜し、さらに、大気暴露させることなく別の成膜室に移送して酸化ガリウム層（Ｇａ２Ｏ３層５）を成膜することで、大気暴露によるＣuＩn0.5Ｇa0.5Ｓe2膜（ｐ型半導体層３）表面の変質が抑制され、大気暴露させた場合よりも暗電流を低減させた光電変換素子１０を作製できる。 Therefore, similarly in the photoelectric conversion element 10 in which the n-type semiconductor layer 4 is formed between the p-type semiconductor layer 3 and the non-doped Ga 2 O 3 layer 5, the CuIn 0.5 Ga 0.5 Se 2 film (p-type semiconductor layer 3 ), The sample is transferred to another film formation chamber while maintaining the vacuum state without exposing the surface to the atmosphere, and the n-type semiconductor layer 4 is formed. The film is transferred to a film forming chamber and a gallium oxide layer (Ga 2 O 3 layer 5) is formed, so that alteration of the surface of the CuIn 0.5 Ga 0.5 Se 2 film (p-type semiconductor layer 3) due to atmospheric exposure is suppressed, The photoelectric conversion element 10 in which the dark current is reduced as compared with the case where it is exposed to the atmosphere can be manufactured.

ｎ型半導体層４は、ワイドギャップｎ型半導体である酸化ガリウム（Ｇａ２Ｏ３）を使用し、酸素欠陥やドーパント元素により酸化ガリウムのキャリア濃度を増大させてあるため、ＣuＩn0.5Ｇa0.5Ｓe2膜（ｐ型半導体層３）を成膜後、大気暴露させることなく、真空状態を保ったままｎ型半導体層４を成膜することは、欠陥準位の低減に非常に有効的である。なお、大気暴露させることなくとは、大気よりも減圧された環境（減圧下）で、成膜後のＣuＩn0.5Ｇa0.5Ｓe2膜（ｐ型半導体層３）を次の成膜室に移動させることをいう。 Since the n-type semiconductor layer 4 uses gallium oxide (Ga 2 O 3 ), which is a wide gap n-type semiconductor, and the carrier concentration of gallium oxide is increased by oxygen defects and dopant elements, CuIn 0.5 Ga 0.5 Se 2 After the film (p-type semiconductor layer 3) is formed, forming the n-type semiconductor layer 4 while keeping the vacuum state without exposing to the atmosphere is very effective for reducing the defect level. Note that without exposure to the atmosphere, the CuIn 0.5 Ga 0.5 Se 2 film (p-type semiconductor layer 3) after film formation is moved to the next film formation chamber in an environment (under reduced pressure) that is depressurized from the atmosphere. That means.

以上、本発明の例示的な実施の形態の光電変換素子、及び、光電変換素子の製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。   As mentioned above, although the photoelectric conversion element of the exemplary embodiment of the present invention and the manufacturing method of the photoelectric conversion element have been described, the present invention is not limited to the specifically disclosed embodiment, Various modifications and changes can be made without departing from the scope of the claims.

１０ 光電変換素子
１ 基板
２ 電極
３ ｐ型半導体層
４ ｎ型半導体層
５ ノンドープ酸化ガリウム層
６ 電極 DESCRIPTION OF SYMBOLS 10 Photoelectric conversion element 1 Substrate 2 Electrode 3 P-type semiconductor layer 4 N-type semiconductor layer 5 Non-doped gallium oxide layer 6 Electrode

Claims (4)

第１電極層と、
前記第１電極層に積層され、キャリア濃度が１０ １５ 〜１０ １７ ｃｍ −３ であるｐ型半導体層と、
前記ｐ型半導体層に積層され、第１の抵抗を有するｎ型半導体層と、
前記ｎ型半導体層に積層され、キャリア濃度が１０１０ ｃｍ−３以下であり、前記第１の抵抗よりも高い第２の抵抗を有するノンドープの酸化ガリウム層と、
前記ノンドープの酸化ガリウム層に積層される第２電極層と
を具え、
前記ｎ型半導体層は、酸素欠陥又は不純物注入によってキャリア濃度が増大された酸化ガリウム層で構成され、
前記ｐ型半導体層と前記ｎ型半導体層との間の空乏層が前記ｐ型半導体層側に拡がっている、光電変換素子。 A first electrode layer;
Laminated on the first electrode layer, and the p-type semiconductor layer Ru carrier concentration 10 15 ~10 17 cm -3 der,
Laminated on the p-type semiconductor layer, and the n-type semiconductor layer having a first resistor,
Laminated on the n-type semiconductor layer, and the carrier concentration is 10 1 0 cm -3 or less, and the gallium oxide layer of non-doped with the first of the second resistor is higher than the resistance,
A second electrode layer laminated on the non-doped gallium oxide layer,
The n-type semiconductor layer is composed of a gallium oxide layer whose carrier concentration is increased by oxygen defects or impurity implantation ,
The p-type depletion layer between the semiconductor layer and the n-type semiconductor layer that has spread into the p-type semiconductor layer side, the photoelectric conversion element. 前記ｎ型半導体層を構成する不純物注入によってキャリア濃度が増大された酸化ガリウム層は、Ｓｎ、Ｇｅ、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、又はＷのうちの少なくとも一つの元素が不純物として注入されている、請求項１記載の光電変換素子。 Gallium oxide layer carrier concentration is increased size by impurity implantation for forming the n-type semiconductor layer, Sn, Ge, Si, Ti , Zr, Hf, V, Nb, Ta, Cr, Mo, or of the W The photoelectric conversion element according to claim 1, wherein at least one element is implanted as an impurity. 前記ｐ型半導体層は、カルコパイライト型半導体を主体とする半導体層で構成される、請求項１又は２に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein the p-type semiconductor layer is formed of a semiconductor layer mainly composed of a chalcopyrite semiconductor. キャリア濃度が１０ １５ 〜１０ １７ ｃｍ −３ であるｐ型半導体層を成膜する工程と、
前記ｐ型半導体層を成膜した後に、前記ｐ型半導体層を大気に暴露せずに、前記ｐ型半導体層の上に、酸素欠陥又は不純物注入によってキャリア濃度が増大された酸化ガリウム層で構成され、第１の抵抗を有するｎ型半導体層を成膜する工程と、
前記ｎ型半導体層の上に、キャリア濃度が１０１０ ｃｍ−３以下であり、前記第１の抵抗よりも高い第２の抵抗を有するノンドープの酸化ガリウム層を成膜する工程と
を含み、
前記ｐ型半導体層と前記ｎ型半導体層との間の空乏層が前記ｐ型半導体層側に拡がるようにする、光電変換素子の製造方法。
Forming a p-type semiconductor layer having a carrier concentration of 10 15 to 10 17 cm −3 ;
After forming the p-type semiconductor layer, the p-type semiconductor layer without exposure to the atmosphere, on the p-type semiconductor layer, an oxygen defect or gallium oxide layer carrier concentration is increased size by impurity implantation Forming an n-type semiconductor layer that is configured and has a first resistance;
On the n-type semiconductor layer, the carrier concentration is at 10 1 0 cm -3 or less, seen including a step of forming a gallium oxide layer of non-doped with a high second resistance than the first resistor ,
A method for manufacturing a photoelectric conversion element, wherein a depletion layer between the p-type semiconductor layer and the n-type semiconductor layer extends to the p-type semiconductor layer side .
JP2014203923A 2013-10-18 2014-10-02 Photoelectric conversion element and method for manufacturing photoelectric conversion element Active JP6463937B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014203923A JP6463937B2 (en) 2013-10-18 2014-10-02 Photoelectric conversion element and method for manufacturing photoelectric conversion element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013216924 2013-10-18
JP2013216924 2013-10-18
JP2014203923A JP6463937B2 (en) 2013-10-18 2014-10-02 Photoelectric conversion element and method for manufacturing photoelectric conversion element

Publications (2)

Publication Number Publication Date
JP2015099915A JP2015099915A (en) 2015-05-28
JP6463937B2 true JP6463937B2 (en) 2019-02-06

Family

ID=53376329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014203923A Active JP6463937B2 (en) 2013-10-18 2014-10-02 Photoelectric conversion element and method for manufacturing photoelectric conversion element

Country Status (1)

Country Link
JP (1) JP6463937B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018172880A1 (en) * 2017-03-24 2018-09-27 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and manufacturing method thereof
CN110993504A (en) * 2019-10-14 2020-04-10 西安电子科技大学 Ga based on SiC substrate2O3Preparation method of film and Ga based on SiC substrate2O3Film(s)
JP7506872B2 (en) 2020-06-16 2024-06-27 株式会社ノベルクリスタルテクノロジー Avalanche Photodiode
CN112951948B (en) * 2021-01-18 2023-01-24 郑州大学 Homojunction photoelectric detector based on gallium oxide energy band regulation and control and preparation method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3434259B2 (en) * 1999-03-05 2003-08-04 松下電器産業株式会社 Solar cell
JP2006332373A (en) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd Oxide thin film solar cell
JP2009274883A (en) * 2008-05-12 2009-11-26 Nippon Light Metal Co Ltd Method for producing semi-insulating gallium oxide single crystal
JP5874946B2 (en) * 2009-03-27 2016-03-02 株式会社光波 Switching control device and Schottky diode
KR101103770B1 (en) * 2009-10-12 2012-01-06 이화여자대학교 산학협력단 Compound Semiconductor Solar Cells and Methods of Fabricating the Same
JP2011086770A (en) * 2009-10-15 2011-04-28 Idemitsu Kosan Co Ltd Photoelectric conversion element and method of manufacturing the same
JP2011176090A (en) * 2010-02-24 2011-09-08 Nippon Light Metal Co Ltd Ultraviolet sensor and method for manufacturing same
CN102791475B (en) * 2010-03-02 2016-01-20 住友金属矿山株式会社 Lamilated body and manufacture method thereof and use its function element
JP2012204617A (en) * 2011-03-25 2012-10-22 Idemitsu Kosan Co Ltd Photovoltaic element and method of manufacturing the same
JP2014209538A (en) * 2013-03-27 2014-11-06 日本放送協会 Photoelectric conversion element and method for manufacturing the same

Also Published As

Publication number Publication date
JP2015099915A (en) 2015-05-28

Similar Documents

Publication Publication Date Title
JP6329660B2 (en) Photoelectric conversion device
US9691917B2 (en) Back contact having selenium blocking layer for photovoltaic devices such as copper-indium-diselenide solar cells
US8378444B2 (en) Photodiode and method of fabricating photodiode
US20110240123A1 (en) Photovoltaic Cells With Improved Electrical Contact
JP2011061197A (en) Solar cell, and method of manufacturing the same
JP2014017440A (en) Photoelectric conversion element and image sensor
US20090090618A1 (en) Solar cell and method for manufacturing the same
JP6463937B2 (en) Photoelectric conversion element and method for manufacturing photoelectric conversion element
US8519435B2 (en) Flexible photovoltaic cells having a polyimide material layer and method of producing same
Pan et al. Structural, optical and electrical characterization of gadolinium and indium doped cadmium oxide/p-silicon heterojunctions for solar cell applications
US20170243999A1 (en) Solar cell
TW201533924A (en) Multi-junction solar cell
JP5287380B2 (en) Solar cell and method for manufacturing solar cell
JP2014209538A (en) Photoelectric conversion element and method for manufacturing the same
KR20140066963A (en) Solar cell and manufacturing method thereof
JP2019009241A (en) Solar cell and manufacturing method therefor
Mori et al. Concentrating properties of nitride-based solar cells using different electrodes
Hsu et al. The Effect of the CdCl2 Heat Treatment on CdSexTe1-x Solar Cells
JP2017084946A (en) Photoelectric conversion element and method of manufacturing the same
JP7344086B2 (en) Photoelectric conversion element, its manufacturing method, and stacked image sensor
JP7457508B2 (en) Solid-state image sensor and its manufacturing method
JP5980059B2 (en) Solar cell
US20160240700A1 (en) Solar Battery
TWI464889B (en) Solar cell with heterojunction and method of manufacturing the same
WO2018155349A1 (en) Solar cell and method for producing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190107

R150 Certificate of patent or registration of utility model

Ref document number: 6463937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250