JP6458071B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP6458071B2
JP6458071B2 JP2017064262A JP2017064262A JP6458071B2 JP 6458071 B2 JP6458071 B2 JP 6458071B2 JP 2017064262 A JP2017064262 A JP 2017064262A JP 2017064262 A JP2017064262 A JP 2017064262A JP 6458071 B2 JP6458071 B2 JP 6458071B2
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
conductive layer
tft substrate
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017064262A
Other languages
English (en)
Other versions
JP2017122937A (ja
Inventor
幸弘 長三
幸弘 長三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017064262A priority Critical patent/JP6458071B2/ja
Publication of JP2017122937A publication Critical patent/JP2017122937A/ja
Application granted granted Critical
Publication of JP6458071B2 publication Critical patent/JP6458071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は表示装置に係り、特に上基板と下基板の間隔を均一にすることが出来、輝度むら、色むら等の表示品質低下を抑制した表示装置に関する。
表示装置、例えば液晶表示装置に使用される液晶表示パネルは、画素電極および薄膜トランジスタ(TFT)等を有する画素がマトリクス状に形成されたTFT基板と、TFT基板に対向して、TFT基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、TFT基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やDSC(Digital Still Camera)等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるIPS(In Plane Switching)方式が優れた特性を有している。
IPS方式も種々存在するが、例えば、画素電極を平面ベタで形成し、その上に、絶縁膜を挟んで櫛歯状のコモン電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が透過率を大きくすることが出来るので、現在主流となりつつある。また、画素電極及びコモン電極とTFT基板との間に有機パッシベーション膜を設ける構造も存在するが、製造工程を簡略化するために有機パッシベーション膜を設けない構造も主流となりつつある。
液晶表示装置は、TFT基板と対向基板の間隔、すなわち、液晶層の層厚が特性に大きく影響する。一般には、表示領域は柱状スペーサで間隔を維持し、シール部はグラスファイバで間隔を維持する構成がとられてきた。しかし、近年は、液晶表示パネルのいわゆる額縁の幅を小さくするために、シール部の下側に2層配線によって走査線あるいは映像信号線の引き出し線を形成している。この場合、グラスファイバは硬いので、ギャップ調整のさい、走査線引き出し線あるいは映像信号線引き出し線を破壊する恐れがある。これを防止するために、「特許文献1」には、シール部においても樹脂で形成された柱状スペーサを用いることが記載されている。
また、「特許文献1」は、シール部付近におけるTFT基板と対向基板との間隔と、表示領域におけるTFT基板と対向基板との間隔を合わせるために、シール部あるいはその付近において、有機パッシベーション膜を柱状スペーサの台座として設けることが記載されている。
「特許文献1」には、その実施例3に、有機パッシベーション膜が存在しない液晶表示装置が記載されており、この場合もシール部にはグラスファイバを混入させず、柱状スペーサによって、TFT基板と対向基板の間隔を規定する構成が記載されている。また、シール部の内外にも柱状スペーサを形成する構成が記載されている。しかし、「特許文献1」では、有機パッシベーション膜を用いない場合においては、表示領域とシール部付近における柱状スペーサによる間隔規定についての検討は記載されていない。
特開2009−168878号公報
表示装置、例えば液晶表示装置では、外形を小さくするためと配線の引き出し線の数を低減するために、駆動回路を液晶表示パネル中に直接形成することが行われている。この場合、駆動回路をポリシリコンで形成すると、回路特性は向上するが、画素領域におけるTFTをa‐Siで形成すると、プロセスが複雑となる。一方、走査線駆動回路は、映像信号線駆動回路に比べて回路規模が小さいので、a‐Siによって駆動回路を構成することが出来る。したがって、走査線駆動回路のみをa−Siで液晶表示パネル内に直接作りこみ、映像信号線駆動回路はICドライバによって形成することが行われている。このような構成の場合、シール部におけるギャップ調整にグラスファイバを用いると、走査線駆動回路を破壊する恐れがあるので、樹脂で形成された柱状スペーサを用いる必要がある。
また、背景技術に記載したような、有機パッシベーション膜を使用した場合、有機パッシベーション膜は平坦化膜としての役割も有しているので、有機パッシベーション膜を用いない場合は、液晶表示パネルにおける種々の場所において、TFT基板と対向基板との間隔が異なることになり、たとえ、柱状スペーサを用いたとしても、TFT基板と対向基板との間隔を一定に保つことは困難になる。
本発明の課題は、平坦化膜としての役割を有する有機パッシベーション膜を用いない液晶表示パネルにおいて、TFT基板と対向基板との間隔のむらを生じない、したがって、輝度むら、色むら等を生じることの少ない液晶表示装置を実現することである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。すなわち、TFT基板と対向基板とがシール材を介して対向し、前記TFT基板と前記対向基板との間に液晶が挟持された液晶表示パネルを有する液晶表示装置であって、前記TFT基板の前記シール材の内側には、画素が形成された表示領域と、前記表示領域の外側で、走査線または映像信号線が形成された領域と前記走査線および映像信号線が形成されていない領域を有し、前記表示領域には、有機膜で形成された平坦化膜は存在せず、前記表示領域内には、TFT基板と対向基板の間隔を規定する柱状スペーサが形成され、前記シール材の内側で前記表示領域の外側であって、前記走査線および前記映像信号線が存在しない部分には、前記表示領域において前記柱状スペーサが接する前記TFT基板に形成された層と同じ層構造が形成されており、前記表示領域の外側に形成された前記層構造のうち、金属で形成された層はフローティングであることを特徴とする液晶表示装置である。
本発明の他の主な手段は次のとおりである。すなわち、第1の基板と、シール材を介して前記第1の基板と対向する第2の基板とを有する表示装置であって、前記第1の基板の前記シール材の内側には、画素が形成された表示領域と、前記表示領域の外側で、配線または駆動回路が形成された領域と前記配線および前記駆動回路が形成されていない領域とを有し、前記表示領域には、有機膜で形成された平坦化膜は存在せず、前記表示領域内には、第1の基板と第2の基板の間隔を規定する柱状スペーサが形成され、前記シール材の内側で前記表示領域の外側であって、前記配線および前記駆動回路が存在しない部分に設けられた柱状スペーサには、前記表示領域において前記柱状スペーサに対応して形成された層と同じ層構造の台座が形成されていることを特徴とする表示装置である。
本発明によれば、液晶表示パネルにおいて、TFT基板と対向基板の間隔を一定にできるので、液晶表示パネルのギャップむら、すなわち、TFT基板と対向基板の間隔の不均一に起因する輝度むら、色度むらを抑制することが出来る。本発明の特徴である台座は、液晶表示パネルの表示領域を形成すると同時に形成することが出来るので、製造プロセスが増加することも無い。したがって、製造コストを上昇させることなく、液晶表示装置における輝度むら、色むらを抑制することが出来る。
本発明における液晶表示パネルのTFT基板の平面図である。 本発明における液晶表示パネルの平面図である。 本発明における液晶表示パネルの表示領域の断面図である。 液晶表示装置における表示領域における断面図と、シール材の内側であって、配線が存在しない部分の断面図である。 本発明における液晶表示装置における表示領域における断面図と、シール材の内側であって、配線が存在しない部分の断面図である。 本発明における液晶表示装置のシール部の断面図である。 本発明におけるマザー基板の平面図である。 マザー基板における表示領域の断面図と液晶セルのシール材外側における断面図である。 マザー基板における表示領域の断面図と液晶セルのシール材外側において、台座を用いた場合の断面図である。 マザー基板における表示領域の断面図と、液晶セルのシール材外側において、柱状スペーサをブラックマトリクスとオーバーコート膜の上に形成し、かつ、台座を用いた場合の断面図である。 表示領域において、柱状スペーサをTFTの上方に配置した場合の液晶表示装置の断面図である。 シール部において、柱状スペーサをTFTの上方に配置した場合の液晶表示装置の断面図である。
以下に本発明の内容を実施例を用いて詳細に説明する。
図1は、本発明によるTFT基板100の平面図である。図1において、表示領域には走査線10が横方向に延在し、縦方向に配列している。走査線駆動回路12は、TFT基板100の左側に形成されており、走査線10は、この走査線駆動回12から横方向に延在している。走査線駆動回路12は、外部から信号を取り込むための走査線駆動回路引き出し線11が形成されている。図1において、映像信号線20が縦方向に延在し、横方向に配列している、映像信号線20からは、ICドライバ40に向けて映像信号線引き出し線21が配置されている。
図1における周辺の点線と端部との領域がシール部50である。図1において、配線の無いところには、図示しない対向基板200に形成される柱状スペーサ150の台座140が形成されている。図1においては、シール部50の内側で、映像信号線20と走査線10が無いところ、および、シール部50の外側で、映像信号線引き出し線21、走査線駆動回路引き出し線11の無いところが該当する。図1においては、台座140は、シール部50の内側に2個、シール部50の外側には4個の群が2箇所形成されているが、これは例であって、一般には、もっと多くの台座140が形成される。図1には図示していないが、表示領域にも所定のピッチで台座140が形成されている。一般には、表示領域内のほうが、柱状スペーサ150の大きさが小さいので、台座140の大きさも小さい。ただし、台座140のピッチ、大きさ等は、各製品の必要性に応じて異なる。
図2は図1に対してシール材50を介して対向基板200を貼り付けた状態である。シール部50の内側は、台座140以外は、図示を省略している。図2において、端子部120には、対向基板200は存在していないので、図1で説明したのと同様な構造となっている。図2において、シール部50内の台座140には図示しない柱状スペーサ150が存在しているが、端子部120の台座140には柱状スペーサ140は存在していない。柱状スペーサ150は対向基板200の端子部に対応する部分を除去したときに同時に除去されているからである。
図3は本発明が対象とするIPSの表示領域における断面図である。図3において、ガラスで形成されたTFT基板100の上にゲート電極101が形成されている。ゲート電極101は例えば、AlNd合金の上にMoCrが積層された構成となっている。ゲート電極101の上にゲート絶縁膜102がSiNをスパッタリングすることによって形成されている。
ゲート絶縁膜102の上で、ゲート電極101の上方に半導体層103が形成されている。半導体層103としてCVDによってa−Si膜が形成される。半導体層103の上には、ドレイン電極104とソース電極105が対向して形成されている。ドレイン電極104とソース電極105はMoCrによって同時に形成される。ドレイン電極104とソース電極105の間がTFTにおけるチャネル層となる。なお、半導体層103とドレイン電極104あるいはソース電極105との間にはオーミックコンタクトをとるために、図示しないn+Si層が形成されている。
図3において、ドレイン電極104あるいはソース電極105を形成した後、画素電極106がITOによって平面ベタで形成されている。画素電極106の一部はソース電極105と重なっており、画素電極106とソース電極105の電気的コンタクトを取っている。その後、ドレイン電極104、ソース電極105、画素電極106等を覆って無機パッシベーション膜107が形成さる。パッシベーション膜107は、CVDによるSiNによって形成されている。パッシベーション膜107は本来TFTを保護するために形成されるが、図3においては、コモン電極108と画素電極106の間の絶縁膜の役割を兼ねている。
パッシベーション膜107の上には、櫛歯状のコモン電極108が形成されている。コモン電極108の上には図示しない配向膜が形成され、その上に液晶層が存在している。図3において、TはTFTが形成された領域であり、Sはソース電極105が形成された領域であり、Pは画素電極106が形成された領域であり、Dは映像信号線20が形成された領域である。
図3において、対向基板200には、カラーフィルタ201とブラックマトリクス202が形成され、その上にオーバーコート膜203が形成されている。オーバーコート膜203の上に柱状スペーサ150が形成されている。対向基板200に形成されたブラックマトリクス202は柱状スペーサ150、対向基板200に形成された映像信号線20等を覆っている。なお、オーバーコート膜203の上の配向膜は図示を省略している。
図3に示すように、柱状スペーサ150によってTFT基板100と対向基板200との間隔を維持している。図3においては、柱状スペーサ150の当たるところには、ゲート絶縁膜102、映像信号線20、無機パッシベーション膜107、コモン電極108が存在しているので、これらの膜が台座と同じ役割を有している。
図4は、シール部50の内側において、配線等の無いところに柱状スペーサ150を形成した場合の断面図である。図4の左側は、図3と同様なので、説明を省略する。図4に示すように、シール部50の内側においても、配線等のないところでは、TFT基板100にはゲート絶縁膜102しか存在していなので、柱状スペーサ150の先端は、浮いた状態で、TFT基板100のゲート絶縁膜102との間にはギャップg1が存在していることになる。したがって、柱状スペーサ150を形成しても、TFT基板100と対向基板200の間の正確なギャップ形成を行うことは出来ない。
図5は本発明による、シール部50の内側における柱状スペーサ150部分の断面図である。図5において、配線が無い所における柱状スペーサ150に対向するTFT基板100の部分には、表示領域において柱状スペーサ150が形成されている部分と同じ膜構成による台座140が形成されている。図5の台座140は、ゲート絶縁膜102の上に形成され、映像信号線と同層の金属層110、無機パッシベーション膜107、コモン電極と同層のITO108によって形成されている。これらの層のうち、金属層110,ITO108は導電膜であるが、これら導電層はフローティングとなっている。
図6は、シール部50に走査線駆動回路12用のTFTが形成されている場合に、シール部50におけるTFT基板100と対向基板200の間隔を柱状スペーサ150で設定している状態を示す断面図である。図6において、柱状スペーサ150は、TFT基板100において、図3と同様な膜構造のところに形成されている。図6において、柱状スペーサ150が形成されている対向基板200にブラックマトリクス202およびオーバーコート膜203が形成されていると、シール材50の接着力が低下する場合がある。このような場合は、柱状スペーサ150が形成されている部分のみに、島状にブラックマトリクス202およびオーバーコート膜203を形成してもよい。また、図6では、TFTが1つのみを開示しているが、走査線駆動回路には複数のTFTが形成され、それらTFT間を接続する配線も種々設けられているが、それら構造について特に限定されるものではない。
このように、本実施例によれば、少なくとも、シール部50の内側においては、表示領域も周辺領域もTFT基板100と対向基板200との間隔を正確に設定することが出来る。したがって、ギャップむら等に起因する輝度むら、色むら等を抑えることが出来る。
液晶表示パネルは、生産性を向上させるために、マザー基板1000に多数の液晶表示パネル(液晶セル)を形成し、多数の液晶セルを同時に形成する。したがって、マザー基板1000の状態において、各液晶セルにおけるTFT基板100と対向基板200との間隔が正確に設定されていないとそれがそのまま、製品のギャップむらとなって現れる。
図7はこの問題を対策する構成を示す平面模式図である。図7は、多数の液晶セルが形成されたマザー基板1000である。マザー基板1000は、多数のTFT基板100が形成されたマザーTFT基板と多数の対向基板200が形成されたマザー対向基板をマザー基板シール材500、および、各液晶表示パネルに形成されたシール材50によって貼り合わせたものである。
図7において、1個のマザー基板1000に12個の液晶セルが形成されている。各液晶セルの点線は、表示領域と端子部60の境界を示すが、図7の状態では、まだ、端子部60に対向する箇所には対向基板200が向き合った状態である。したがって、TFT基板100と対向基板200を所定の間隔に保つためには、端子部60においても、対向基板200に形成された柱状スペーサ150、TFT基板100に形成された台座140が必要である。なお、図7の各液晶セルの端子部60において、映像信号線引出し線21が記載されている。また、ICドライバの位置を点線で示しているが、マザー基板の状態では、ICドライバは搭載されていない。
図7において、各液晶セルが形成されていない部分にも、TFT基板100において柱状スペーサ150のための台座140、および、対向基板200において、図示しない柱状スペーサ150が形成されている。これによって、マザー基板1000全体において、TFT基板100と対向基板200との間隔を均一にすることができるので、各液晶セルにおいて、間隔を一定にすることが出来る。図7において、マザー基板1000の周辺全体にマザー基板シール材500が形成され、マザー基板1000の内部を機密に保っている。マザー基板1000の内部を気密にするのは、マザー基板形成後、基板の外側を研磨してTFT基板100あるいは対向基板200を薄くする場合があるからである。
図8は、図7に示す液晶セル以外の場所に柱状スペーサ150を形成した場合の断面図である。図8において、液晶セルの外部において、対向基板200には膜は形成されておらず、TFT基板100にはゲート絶縁膜102のみ形成されているとしている。このような、構造においては、対向基板200に柱状スペーサ150を形成しても、ギャップg2が形成され、柱状スペーサ150では、TFT基板100と対向基板200の間隔を規定していることにならない。すなわち、図8の状態では、外部から圧力が加わった場合等には、TFT基板100あるいは対向基板200が変形し、対向基板200とTFT基板100との間隔を一定に保つことが出来ない。
図9は、図8と同様な位置における柱状スペーサ150に対してTFT基板100に台座140を形成した状態を示している。該台座140は、ゲート絶縁膜102の上に形成された映像信号線と同層の金属層110、無機パッシベーション膜107、コモン電極と同層のITO108の3層によって形成されている。この場合の導電膜である金属層110とITO108とはフローティングとなっている。この膜構成は、表示領域における柱状スペーサ150がTFT基板100と対向している部分の膜構造と同様である。しかしこの場合も、表示領域に比べると、ブラックマトリクス202とオーバーコート膜203とが形成されていないため、柱状スペーサ150と台座140との間に間隔g3が形成されており、表示領域における間隔と正確に同一にすることは出来ない。
図10は、図8と同様な位置における柱状スペーサ150に対してTFT基板100に台座140を形成した状態を示している。台座140の構造は図9と同様である。図10が図9と異なるところは、対向基板200にもブラックマトリクス202とオーバーコート膜203からなる柱状スペーサ下地台座140が形成されていることである。図10に示す表示領域での対向基板200に形成されたブラックマトリクス202とオーバーコート膜203と同じ構造の積層膜の上に柱状スペーサ150が形成されている。
したがって、図10の構成であれば、表示領域と、図7に示す端子部60、液晶セルが形成されていない部分の対向基板200とTFT基板100との間隔を確実に同一とすることが出来き、液晶セルにおける液晶層300が存在する部分においても、ギャップむらを生ずることは無い。
このように、本実施例によれば、マザー基板1000全体において、TFT基板100と対向基板200との間隔を一定に保つことができる。
本実施例は、表示領域において、TFT基板100と対向基板200の間隔を保つための柱状スペーサ150をTFTの上に形成した例である。図11において、表示領域においては、対向基板200に形成された柱状スペーサ150は、TFT基板100に形成されたTFTの上方において、接している。この場合、図1におけるシール部50内における台座140の構成は対向基板200において下からゲート電極101、ゲート絶縁膜102、a‐Si膜103、ソース・ドレイン層105、無機パッシベーション膜107、コモン電極108を構成するITOである。そこで、図11の右側に示す台座140も同じ層構造を有する台座140となっている。ここで、図11の右側の図における台座140でのゲート電極101、ソース・ドレイン電極105、ITO108が導電膜である。これらの導電膜はフローティングである。
図12は本実施例に対応する、シール部50における断面図である。図12において、柱状スペーサ150は、シール材50の内部に存在している。柱状スペーサ150は走査線駆動回路12を構成するTFTの上方において、TFT基板100に形成されたコモン電極108上に形成された配向膜に接している。すなわち、図12における柱状スペーサ150が接する部分のTFT基板100側の層構造は、表示領域とシール部50とで同様である。
図示しないが、図7に示すような、液晶セルの端子部60に形成される台座140、液晶セルが形成されていない部分に形成される台座140の層構造も図11あるいは図12に示すような層構造、すなわち、ゲート電極101、ゲート絶縁膜102、a‐Si膜103、ソース・ドレイン層105、無機パッシベーション膜107、コモン電極108を構成するITOとから構成される。そして、導電膜であるゲート電極101、ソース・ドレイン電極104、105、ITO108はフローティングである。
このように、本発明においては、表示領域以外に形成する柱状スペーサ150の台座140は、表示領域における柱状スペーサ150が接するTFT基板側の層構造と同一としているので、液晶表示パネルの表示領域と他の領域との間隔を均一にすることが出来、輝度むら、色むら等の発生を防止することが出来る。
なお、実施例では、映像信号線20の上方、または、TFTの上方において柱状スペーサ150がTFT基板100に接するという構成であるが、これに限らず、表示領域の他の場所において、TFT基板100に接する場合であっても、液晶表示パネルの表示領域以外において、柱状スペーサ150が接する台座140として、表示領域と同じ層構造の台座140を形成すればよい。
また、本発明の台座140は、TFT基板100の表示領域の形成プロセスと同時に、あるいは対向基板200の表示領域の形成プロセスと同時に形成することが出来るので、製造コストの上昇を伴うことは無い。
また、上述の各実施例では、端子部と液晶セルが設けられない領域とに設けられる台座を、表示領域に設けられる台座と同様の構成とすることを開示してきたが、それに限定されるものではない。例えば、各層の膜厚とギャップ形成の尤度とを考慮し、台座として使用している映像信号線と同層の金属層に代えて、走査線と同層の金属層を用いることも可能である。また、コモン電極と同層のITOに代えて、画素電極と同層のITOを用いることも可能である。また、柱状スペーサの下地台座として、ブラックマトリクス、或いは、オーバーコート層に代えて、カラーフィルタ層を用いることも可能である。また、台座の導電層をフローティングとしているが、他の導電層と接続させ、台座の導電層の全て、或いは、一部に何かしらの電位が印加される構成であってもよい。
また、上述の実施例では、a−Siによって走査線駆動回路が形成された構成を開示しているが、ポリシリコンによって画素と走査線駆動回路とを形成したものであってもよく、走査線駆動回路がシール下に形成されていないものであっても、本願発明の思想を逸脱しない範囲で適用することが可能である。
また、以上の説明では、IPS方式の液晶表示装置を例にとって説明したが、本発明は、これに限らず、TN方式やVA方式の他の方式の液晶表示装置であって、液晶表示パネルに平坦化膜としても使用される有機パッシベーション膜を有さない液晶表示装置に対しても適用することが出来る。また、液晶表示装置に限らず、TFT基板と対向基板とに対応するガラス基板対を所定の間隙で保持する表示装置、例えば、有機EL表示装置や、機械的な駆動機構を用いて光の透過を制御するようなMEMS型の表示装置であっても本願発明を適用することができる。
10…走査線、 11…走査線引き出し線、 12…走査線駆動回路、 20…映像信号線、21…映像信号線引き出し線、40…ICドライバ、50…シール部、シール材、60…端子部、 100…TFT基板、 101…ゲート電極、 102…ゲート絶縁膜、 103…半導体層、 104…ドレイン電極、 105…ソース電極、 106…画素電極、 107…パッシベーション膜、 108…コモン電極、 110…金属層、 120…端子部、 140…台座、 150…柱状スペーサ、 200…対向基板、 201…カラーフィルタ、 202…ブラックマトリクス、 203…オーバーコート膜、 300…液晶層、 400…液晶セル、 500…マザー基板シール材、 1000…マザー基板

Claims (6)

  1. TFT基板と、
    前記TFT基板と対向する対向基板と、
    前記TFT基板と前記対向基板とを固定するシール材と、
    前記TFT基板と前記対向基板との間に挟持された液晶とを有し、
    前記TFT基板と前記対向基板との間には、前記シール材で囲まれた領域内の前記液晶と重畳する第1領域と、前記シール材で囲まれた領域外の前記シール材と重畳しない第2領域とを有し、
    前記対向基板には複数のスペーサが形成されている、液晶表示装置であって、
    前記TFT基板の前記第1領域には、前記スペーサに対向する箇所に、第1の導電層、無機絶縁層、透明導電層である第2の導電層を含む積層構造を有する第1の層構造が形成され、
    前記TFT基板の前記第2領域には、前記スペーサに対向する箇所に、前記第1の導電層、前記無機絶縁層、前記透明導電層である第2の導電層を含む積層構造を有する第2の層構造が形成され、
    前記第2の層構造が有する前記第1の導電層または前記第2の導電層は、前記第1の層構造が有する前記第1の導電層または前記第2の導電層と電気的に離間されている、ことを特徴とする液晶表示装置。
  2. 前記第1の導電層は金属層であり、前記第1の導電層は、前記無機絶縁層と前記TFT基板との間に存在していることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記TFT基板は、TFTと、前記TFTと接続された画素電極と、前記画素電極と対向する共通電極とを有し、
    前記第2の導電層は、前記共通電極であることを特徴とする請求項2に記載の液晶表示装置。
  4. 前記第1の層構造における第1の導電層は、映像信号線であることを特徴とする請求項2に記載の液晶表示装置。
  5. 前記第1の層構造における第1の導電層は、走査線であることを特徴とする請求項2に記載の液晶表示装置。
  6. 前記対向基板の前記第1の領域には、前記スペーサが形成された箇所に、遮光膜とオーバーコート膜が積層されており、
    前記対向基板の前記第2の領域には、前記スペーサが形成された箇所に、遮光膜とオーバーコート膜が積層されていることを特徴とする請求項1に記載の液晶表示装置。
JP2017064262A 2017-03-29 2017-03-29 液晶表示装置 Active JP6458071B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017064262A JP6458071B2 (ja) 2017-03-29 2017-03-29 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017064262A JP6458071B2 (ja) 2017-03-29 2017-03-29 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015221866A Division JP6121508B2 (ja) 2015-11-12 2015-11-12 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017122937A JP2017122937A (ja) 2017-07-13
JP6458071B2 true JP6458071B2 (ja) 2019-01-23

Family

ID=59305701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017064262A Active JP6458071B2 (ja) 2017-03-29 2017-03-29 液晶表示装置

Country Status (1)

Country Link
JP (1) JP6458071B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943282B1 (ko) * 2003-05-20 2010-02-23 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP3792685B2 (ja) * 2003-09-03 2006-07-05 株式会社半導体エネルギー研究所 液晶表示パネル
JP4716056B2 (ja) * 2008-12-19 2011-07-06 ソニー株式会社 液晶表示装置および電子機器

Also Published As

Publication number Publication date
JP2017122937A (ja) 2017-07-13

Similar Documents

Publication Publication Date Title
JP5840873B2 (ja) マザー基板
JP6747068B2 (ja) 液晶表示パネルおよび当該液晶表示パネルを備えた液晶表示装置
TWI470329B (zh) 液晶顯示裝置及其製造方法
KR102334140B1 (ko) 표시 장치 및 그 제조 방법
US8749734B2 (en) Liquid crystal display device with layers of different color filters covering light shielding films
JP2017067830A (ja) 表示装置
JP2016080797A (ja) 液晶表示装置
US9213208B2 (en) Liquid crystal display device comprising voltage fluctuations
US10067393B2 (en) Thin film display panel and liquid crystal display device including the same
US9703152B2 (en) Liquid crystal display device
US10168581B2 (en) Display device
US8477269B2 (en) Liquid crystal display device
JP5939755B2 (ja) 液晶表示装置
JP6458071B2 (ja) 液晶表示装置
JP6121508B2 (ja) 液晶表示装置及びその製造方法
US9864237B2 (en) Display device
JP6918090B2 (ja) 液晶表示装置
US10788718B2 (en) Liquid crystal display device
JP2012168566A (ja) 液晶表示装置
WO2016151860A1 (ja) 液晶パネルのコンタクトホール形成方法、液晶パネル及び液晶表示装置
JP2015219349A (ja) 表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181221

R150 Certificate of patent or registration of utility model

Ref document number: 6458071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250