JP6457304B2 - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP6457304B2 JP6457304B2 JP2015048454A JP2015048454A JP6457304B2 JP 6457304 B2 JP6457304 B2 JP 6457304B2 JP 2015048454 A JP2015048454 A JP 2015048454A JP 2015048454 A JP2015048454 A JP 2015048454A JP 6457304 B2 JP6457304 B2 JP 6457304B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- nickel plating
- exposed surface
- wiring conductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Chemically Coating (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、絶縁基板の表面に設けられた配線導体を有し、配線導体に被覆導体が被着された配線基板に関するものである。 The present invention relates to a wiring board having a wiring conductor provided on the surface of an insulating substrate, and a covering conductor attached to the wiring conductor.
半導体素子等の電子部品を搭載するための配線基板は、一般に、電子部品が搭載される絶縁基板と、絶縁基板の表面に設けられた配線導体とを有している。絶縁基板に搭載される電子部品の電極が配線導体とボンディングワイヤ等の導電性接続材によって電気的に接続される。配線導体の露出表面には、酸化の抑制、および導電性接続材の接続性(ボンディング性等)の向上等のためにニッケルめっき層等のめっき層が被着されている。 A wiring board for mounting an electronic component such as a semiconductor element generally has an insulating substrate on which the electronic component is mounted and a wiring conductor provided on the surface of the insulating substrate. The electrode of the electronic component mounted on the insulating substrate is electrically connected to the wiring conductor and a conductive connecting material such as a bonding wire. A plating layer such as a nickel plating layer is deposited on the exposed surface of the wiring conductor in order to suppress oxidation and improve the connectivity (bonding property and the like) of the conductive connecting material.
めっき層は、電気めっき法または無電解めっき法によって配線導体の露出表面に被着される。例えば配線基板の小型化への対応に際しては、電気めっき用の電流を配線導体に供給するための接続用の導体を絶縁基板に設けることが難しいため、無電解めっき法が多用される傾向がある。 The plating layer is deposited on the exposed surface of the wiring conductor by electroplating or electroless plating. For example, when dealing with downsizing of a wiring board, it is difficult to provide a connection conductor on the insulating substrate for supplying a current for electroplating to the wiring conductor, and therefore, electroless plating tends to be frequently used. .
しかしながら、上記従来技術の配線基板においては、無電解めっき法で被着される金属が絶縁基板の表面に付着する可能性がある。特に、配線導体の露出表面にニッケルめっき層を被着させた後に、さらに導電性の向上等のために銅めっき層をニッケルめっき層の表面に被着させるときに、このような問題点が顕著になるという問題点があった。 However, in the above-described prior art wiring substrate, there is a possibility that the metal deposited by the electroless plating method adheres to the surface of the insulating substrate. In particular, after depositing a nickel plating layer on the exposed surface of a wiring conductor, such a problem is prominent when a copper plating layer is further deposited on the surface of the nickel plating layer in order to improve conductivity. There was a problem of becoming.
本発明の発明者は、この問題に対して検討の結果、次のようなことが原因であることを解明し、本発明の完成に至った。すなわち、ニッケルめっき層を形成しているニッケルは、無電解めっき法による銅めっき層形成(銅の還元、析出)に対して触媒活性を有していない。そのため、あらかじめパラジウム活性層をニッケルめっき層の表面に被着させておく必要があるが、このパラジウム成分の一部が絶縁基板の表面に付着し、このパラジウム成分が付着した部分において絶縁基板の表面に銅成分が析出し、付着してしまう。このような銅成分の付着が生じると、例えば配線導体間の電気絶縁性の低下および外観上の不具合等を生じる可能性がある。 As a result of studying this problem, the inventors of the present invention have clarified that the cause is as follows, and have completed the present invention. That is, nickel forming the nickel plating layer has no catalytic activity for copper plating layer formation (reduction or precipitation of copper) by the electroless plating method. Therefore, it is necessary to deposit the palladium active layer on the surface of the nickel plating layer in advance, but a part of this palladium component adheres to the surface of the insulating substrate, and the surface of the insulating substrate in the part where this palladium component adheres. The copper component is deposited on and adheres to the surface. When such a copper component adheres, there is a possibility that, for example, a decrease in electrical insulation between wiring conductors and an appearance defect may occur.
本発明の一つの態様の配線基板は、絶縁基板と、該絶縁基板の表面に設けられた配線導体と、該配線導体の露出表面に被着されためっき層とを有しており、該めっき層は、前記配線導体の前記露出表面上に順次被着された、ニッケルめっき層と、金粒子を含む触媒層と、銅めっき層とを含んでいることを特徴とする。 A wiring board according to one aspect of the present invention includes an insulating substrate, a wiring conductor provided on the surface of the insulating substrate, and a plating layer deposited on the exposed surface of the wiring conductor. The layer includes a nickel plating layer, a catalyst layer containing gold particles, and a copper plating layer, which are sequentially deposited on the exposed surface of the wiring conductor.
本発明の配線基板によれば、銅の無電解法めっき層形成に対して触媒活性を有する金の粒子を含む触媒層を介して、ニッケルめっき層の露出表面に銅めっき層が被着されていることから、パラジウム活性層が不要である。そのため、パラジウム成分の付着に起因した
絶縁基板の表面への銅の付着が抑制されている。
According to the wiring board of the present invention, the copper plating layer is deposited on the exposed surface of the nickel plating layer via the catalyst layer containing gold particles having catalytic activity for forming an electroless plating layer of copper. Therefore, a palladium active layer is unnecessary. Therefore, the adhesion of copper to the surface of the insulating substrate due to the adhesion of the palladium component is suppressed.
本発明の配線基板について、添付の図面を参照して説明する。なお、以下の説明における上下の区別は説明上の便宜的なものであり、実際に配線基板が使われるときの上下を限定するものではない。 The wiring board of the present invention will be described with reference to the accompanying drawings. Note that the distinction between the upper and lower sides in the following description is for convenience of explanation, and does not limit the upper and lower sides when the wiring board is actually used.
図1(a)は本発明の実施形態の配線基板の要部を示す平面図であり、図1(b)は図1(a)のA−A線における断面図である。また、図2(a)は図1に示す配線基板の要部Bを拡大して示す断面図であり、図2(b)は図2(a)の要部Cをさらに拡大して示す断面図である。 Fig.1 (a) is a top view which shows the principal part of the wiring board of embodiment of this invention, FIG.1 (b) is sectional drawing in the AA line of Fig.1 (a). 2A is an enlarged cross-sectional view showing the main part B of the wiring board shown in FIG. 1, and FIG. 2B is a cross-sectional view showing the main part C of FIG. 2A further enlarged. FIG.
絶縁基板1の表面(図1の例では上面および下面)に配線導体2が設けられ、配線導体2の露出表面にめっき層3が被覆されて、配線基板9が基本的に構成されている。
A
この配線基板9の上面等の外面に電子部品(図示せず)が搭載されることによって、各種電子機器において部品として使用される電子装置が形成される。搭載される電子部品としては、半導体集積回路素子(IC)や光半導体素子(ラインセンサ,エリアセンサ,イメージセンサ、電荷結合素子、EPROM(Erasable and Programmable Read Only Memory)等)、水晶振動素子等の圧電素子、センサ素子(圧力センサおよび加速度センサ素子等)、コンデンサおよび抵抗器等の種々の電子部品が挙げられる。また、このようなセンサ素子等の電子部品は、半導体基板の主面に微細な電子機械システムが設けられてなる電子機械素子(いわゆるMEMS素子)であってもよい。 By mounting electronic components (not shown) on the outer surface such as the upper surface of the wiring board 9, electronic devices used as components in various electronic devices are formed. Electronic components to be mounted include semiconductor integrated circuit elements (ICs), optical semiconductor elements (line sensors, area sensors, image sensors, charge-coupled elements, EPROM (Erasable and Programmable Read Only Memory), etc.), crystal oscillators, etc. Examples include various electronic components such as piezoelectric elements, sensor elements (such as pressure sensors and acceleration sensor elements), capacitors, and resistors. Further, the electronic component such as the sensor element may be an electromechanical element (so-called MEMS element) in which a fine electromechanical system is provided on the main surface of the semiconductor substrate.
この実施の形態の例において、絶縁基板1は、全体の形状が例えば四角板状であり、上面の中央部に電子部品の搭載部(符号なし)を有している。搭載部は電子部品を搭載するための部位であり、搭載する電子部品の特性や個数等に応じて、絶縁基板1に凹部(キャビティ)を設けてその底面を搭載部としたり、絶縁基板1の外表面のうち上面の中央部以外に設けたりしてもよい。 In the example of this embodiment, the entire shape of the insulating substrate 1 is, for example, a square plate shape, and has a mounting part (no symbol) for electronic components at the center of the upper surface. The mounting portion is a part for mounting electronic components. Depending on the characteristics and number of electronic components to be mounted, a recess (cavity) is provided in the insulating substrate 1 and the bottom surface is used as the mounting portion. You may provide other than the center part of an upper surface among outer surfaces.
絶縁基板1を形成する材料としては、セラミック材料、樹脂材料、セラミック材料と樹脂材料との複合材料等の電気絶縁性材料等が挙げられる。セラミック材料としては、酸化アルミニウム質焼結体、ガラスセラミック焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、窒化珪素質焼結体およびムライト質焼結体等が挙げられる。樹脂材料としては、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂およびフェノール樹脂等の樹脂材料が挙げられる。 Examples of a material for forming the insulating substrate 1 include an electrically insulating material such as a ceramic material, a resin material, and a composite material of a ceramic material and a resin material. Examples of the ceramic material include an aluminum oxide sintered body, a glass ceramic sintered body, an aluminum nitride sintered body, a silicon carbide sintered body, a silicon nitride sintered body, and a mullite sintered body. Examples of the resin material include resin materials such as epoxy resin, polyimide resin, acrylic resin, and phenol resin.
絶縁基板1が酸化アルミニウム質焼結体からなる場合であれば、次のようにして絶縁基板1を作製することができる。まず、酸化アルミニウム(アルミナ)や酸化カルシウム,酸化マグネシウム等の原料粉末を有機溶剤やバインダなどとともにドクターブレード法等の成形手法によりシート状に成形した後に所定の形状および寸法に切断して複数のセラミックグリーンシートを作製する。次に、作製したセラミックグリーンシートを必要に応じて複数枚積層して積層体とした後に、所定の焼成温度(例えば1300〜1600℃)で焼成する。以上のようにして、絶縁基板1が作製される。 If the insulating substrate 1 is made of an aluminum oxide sintered body, the insulating substrate 1 can be manufactured as follows. First, raw powders such as aluminum oxide (alumina), calcium oxide, and magnesium oxide are formed into a sheet shape by a molding method such as a doctor blade method together with an organic solvent, a binder, and the like, and then cut into a predetermined shape and size to form a plurality of ceramics Make a green sheet. Next, a plurality of the produced ceramic green sheets are laminated as necessary to form a laminate, and then fired at a predetermined firing temperature (for example, 1300 to 1600 ° C.). The insulating substrate 1 is produced as described above.
配線導体2は、搭載される電子部品と電気的に接続され、例えば、この電子部品を外部電気回路に接続させるための導電路として機能する。また、配線導体2は、配線基板9に複数の電子部品(図示せず)が搭載されるときに、これらの電子部品同士を互いに接続させるための導電路として機能する。
The
図1の例では、絶縁基板1の内部にも配線導体2の一部が延在している。この例において配線導体2の延在部分は、絶縁基板1を厚み方向に部分的に貫通している貫通導体(いわゆるビア導体)およぶ絶縁基板1の内部においてビア導体同士を接続している回路導体状の内部配線等を含んでいる。
In the example of FIG. 1, a part of the
配線導体2と電子部品や外部電気回路との接続は、はんだまたはボンディングワイヤ等の導電性接続材(図示せず)を介して行なわれる。この実施の形態の例においては、配線導体2の一部が円形状に形成されている。この円形状の部分(符号なし)が、電子部品接続用のパッドとして機能する。例えば、このパッドに電子部品の電極(図示せず)を対向させて位置合わせし、両者の間にはんだバンプ等を介在させて互いに接合することによって、配線導体2と電子部品とが互いに電気的に接続させることができる。
The connection between the
配線導体2を形成する材料としては、タングステン、モリブデン、マンガン、銅、銀、パラジウム、白金および金等の金属材料(これらの混合材料または合金材料を含む)が挙げられる。また、配線導体2は、例えば、これらの金属材料からなるメタライズ層等の形態で形成されている。
Examples of the material for forming the
配線導体2がタングステンによって形成されている場合には、次のようにして配線導体2を絶縁基板1の表面に設けることができる。まず、タングステン粉末を有機溶剤やバインダなどとともに混練して金属ペーストを作製する。次に、作製した金属ペーストを絶縁基板1となるセラミックグリーンシートに所定の印刷方法(例えば、スクリーン印刷法)により印刷する。なお、配線導体2の一部が、絶縁基板1の内部を厚み方向に貫通する貫通導体(符号なし)の部分を含む場合には、あらかじめセラミックグリーンシートの所定部位に所定の加工方法(例えば、機械的な打ち抜き加工やレーザ加工)により形成しておいた貫通孔内に前述の金属ペーストを充填する。そして、印刷した金属ペーストをセラミックグリーンシートの積層体とともに焼成する。以上の工程によって配線導体2が形成される。
When the
配線導体2は、その露出する表面(露出表面)にめっき層3が被着されている。配線導体2の露出表面とは、配線導体2の表面のうち絶縁基板1に接していない部分であり、仮にめっき層3が設けられていないときには外部に露出する部分である。
The
めっき層3は、例えば、配線導体2の電気抵抗(抵抗率)の減少および上記のような導電性接続材の接続性(はんだの濡れ性またはボンディングワイヤのボンディング性等)の向上等のために、配線導体2の露出表面を覆うように設けられている。
The
めっき層3は、配線導体2の露出表面上に順次被着された、ニッケルめっき層3aと、金の粒子(以下、金粒子という)3ccを含む触媒層3cと、銅めっき層3bとを含んでいる。ニッケルめっき層3a、触媒層3cおよび銅めっき層3bは、それぞれ無電解めっき法によって形成されている。
The
銅めっき層3bは、電気抵抗(抵抗率)が低く、導電性接続材の接続性に優れた銅を主成分として含有しているため、上記のようなめっき層3としての機能を確保するための主な部分である。すなわち、めっき層3が銅めっき層3bを含んでいることによって、配線
導体2の電気抵抗(抵抗率)の減少、および導電性接続材の接続性の向上等が可能になっている。
Since the
ニッケルめっき層3aは、配線導体2に対して銅めっき層3bを強固に被着させるための下地めっき層として機能している。すなわち、あらかじめ配線導体2の表面にニッケルめっき層3aが被着されていることによって、配線導体2に対して銅めっき層3bを、無電解めっき法によって強固に被着できるようになっている。
The
触媒層3cは、ニッケルめっき層3aの露出表面に被着した金粒子3ccが、例えば図2(b)において仮想線で示すような範囲で層状になって形成されている。ニッケルめっき層3aの露出表面とは、ニッケルめっき層3aの表面のうち配線導体2に接していない部分であり、仮に銅めっき層3bおよび触媒層3cが設けられていないときには外部に露出する部分である。
The
この触媒層3cは、ニッケルめっき層3aの露出表面に対する銅めっき層3bの無電解めっき法による被着を可能とするためのものである。すなわち、ニッケルめっき層3aは銅の無電解めっき(還元剤による還元析出反応)の対して触媒活性を有していない。そのため、単に、ニッケルめっき層3aが被着された配線導体2が無電解銅めっき液中に存在していたとしても、そのニッケルめっき層3aの露出表面には銅めっき層3bが被着されない。これに対して、触媒層3cがニッケルめっき層3aの露出表面に被着されていることによって、触媒層3cの触媒作用によって無電解法による銅めっき層3bの析出および被着ができるようになっている。
The
この場合、触媒層3cに含まれている金粒子3ccが、その触媒作用を有している。この金粒子3ccの表面で、その触媒作用によって無電解銅めっき液中の酸化反応、および銅(イオン)の還元析出の反応とが進行し、銅めっき層3bとなる銅が順次析出する。
In this case, 3 cc of gold particles contained in the
金粒子3ccは、例えば、複数の金の結晶が組み合わされた形状であり、図2に示すような不定形状等である。金粒子3ccは、球形状、立方体状等であっても構わない。このような複数の金粒子3ccを含む多結晶構造の層が、触媒層3cとなっている。金粒子3ccの大きさは、例えば0.005〜1.0μm程度である。なお、金粒子3ccの大きは、例えば触媒層3cの断面を拡大投影機で観察して粒子の最大の大きさ(差し渡しの寸法)を測ることによって知ることができる。金粒子3ccの大きさは、例えば金粒子3ccが球形状の場合であればその直径として測定することができ、直方体状であれば対向し合う稜間の寸法として測定することができる。
The gold particle 3cc has, for example, a shape in which a plurality of gold crystals are combined, and has an indefinite shape as shown in FIG. The gold particle 3cc may be spherical or cubic. A layer having a polycrystalline structure including a plurality of 3 cc of gold particles is the
金粒子3ccを含む触媒層3cは、ニッケルめっき層3aの露出表面に対して銅の無電解めっき法による析出および被着のための触媒活性を付与するためのものであるため、その厚みが比較的小さいものでも構わない。そのため、触媒層3cの厚みは、例えばニッケルめっき層3aの露出表面への効果的な上記触媒活性の付与、配線基板9としての生産性および経済性等を考慮して、約0.005〜0.3μm程度に設定されてていればよい。
The
また、ニッケルめっき層3aの露出表面は、必ずしもその全面に触媒層3cが配置されているものでなくても構わない。ニッケルめっき層3aの露出表面のうちある程度の面積に触媒層3cが被着されていればよい。ニッケルめっき層3aの露出表面は、例えば、その70%程度以上に触媒層3cが被着されていればよい。この場合には、初期の銅めっき層3bの被着(還元、析出の反応)が生じるため、後続して銅めっき層3bが順次ニッケルめっき層3aの露出表面に被着して形成される。
Further, the exposed surface of the
なお、複数の金粒子3ccは、必ずしも、隣り合うもの同士が互いに密着しているもの
に限定されず、隣り合うもの同士の間に隙間を有するものであってもよい。また、複数の金粒子3ccは、それぞれの寸法が互いに同じ程度であってもよく、互いに異なっていてもよい。つまり、金粒子3ccのサイズが揃っていてもよく、ばらついていてもよい。金粒子3ccのサイズが揃っている場合には、触媒層3c内部における応力の集中の可能性が低減され、触媒層3cの被着の強度の点で有利である。また、金粒子3ccのサイズがばらついている場合には、例えば比較的大きい金粒子3cc同士の間に比較的小さい金粒子3ccが入り込むようなことによる金粒子3ccの配置密度の向上の点で有利である。
The plurality of gold particles 3cc are not necessarily limited to those in which adjacent ones are in close contact with each other, and may have a gap between adjacent ones. The plurality of gold particles 3cc may have the same or different dimensions. That is, the size of the 3 cc gold particles may be uniform or may vary. If the size of the gold particles 3cc is uniform, the possibility of stress concentration inside the
この触媒層3cの金粒子3ccは、ニッケルめっき層3aの露出表面の一部において他の部分よりも配置密度が大きいものであっても構わない。この場合には、金粒子3ccの配置密度が比較的大きい部分で銅の還元析出が優先して進行し、この部分が核になって銅めっき層3bのニッケルめっき層3aに対する被着(接合)の強度が向上し得る。また、、上記の核を起点にして銅めっき層3bの形成が容易に進むため、銅めっき層3bのつきまわり性の向上等の点で有利である。
The gold particles 3cc of the
金粒子3ccの配置密度とは、平面視において、ニッケルめっき層3aの単位面積における金粒子3ccの個数に相当する。金粒子3ccの配置密度は、例えば上記のような金属顕微鏡等による測定によって知ることができる。
The arrangement density of the gold particles 3cc corresponds to the number of the gold particles 3cc in the unit area of the
配置密度の一例としては、例えばニッケルめっき層3aの露出表面のうち1辺の長さが約10μmの領域(単位面積)に、金粒子3ccが約10〜100個配置された例が挙げられる
。金粒子3ccの個数が約20個以下であれば金粒子3ccの配置密度が比較的小さいとみなすことができる。また、金粒子3ccの個数が約80個以上であれば金粒子3ccの配置密度が比較的大きいとみなすことができる。
As an example of the arrangement density, for example, there is an example in which about 10 to 100 gold particles 3cc are arranged in a region (unit area) having a side length of about 10 μm on the exposed surface of the
なお、金粒子3ccの配置密度が比較的小さい部分と比較的大きい部分との組み合わせは、金粒子3ccが配置されていない(0個である)部分と、金粒子3ccが配置されている部分との組み合わせである場合も含む。
The combination of the portion where the arrangement density of the
また、触媒層3cは、ニッケルめっき層3aの露出表面に金粒子3ccが不連続に被着して形成されているものであってもよい。言い換えれば、ニッケルめっき層3aの露出表面に、上記の例のように金粒子3ccが被着されていない部分が含まれていてもよい。
The
ニッケルめっき層3aの露出表面に金粒子3ccが不連続に被着されている場合には、この不連続部分が応力緩和部として作用して、ニッケルめっき層3aと金粒子3ccとの間に生じる熱応力または内部応力等の応力が緩和される。そのため、例えばこのような応力によるニッケルめっき層3aと触媒層3c、さらに触媒層3cを介したニッケルめっき層3aと銅めっき層3bとの互いの被着の強度の低下の可能性が、より効果的に低減され得る。
When the gold particle 3cc is discontinuously deposited on the exposed surface of the
触媒層3cについて、ニッケルめっき層3aの露出表面に金粒子3ccが不連続に被着して形成されているものである場合には、その不連続な部分がニッケルめっき層3aの露出表面に偏らずに分散していることが望ましい。触媒層3cにおいて金粒子3ccの不連続な部分では銅めっき層3bとニッケルめっき層3aとの互いの密着強度が比較的小さいため、そのような部分が偏らずに分散していることによって、ニッケルめっき層3aと銅めっき層3bとの間に密着強度が比較的高く確保される。
When the
また、ニッケルめっき層3aの露出表面の一部に、触媒層3cが被着されていない露出部(符号なし)が含まれており、この露出部においてニッケルめっき層3aと銅めっき層3bとが直接に接し合っていても構わない。この場合、露出部においてニッケルめっき層
3aと銅めっき層3bとが直接に接し合っているため、露出部における空隙の発生がより効果的に低減される。したがって、そのような空隙の存在に起因した、銅めっき層3bのフクレ等の発生の可能性がより効果的に低減される。
Further, an exposed portion (no symbol) where the
触媒層3cが被着されていない部分は、例えば上記のようにニッケルめっき層3aの露出表面に金粒子3ccが不連続に被着して形成されている場合であって、その不連続な範囲が比較的大きい(例えば倍率100倍程度の観察でも確認できる程度)場合である。この
場合には、上記のような応力緩和の効果がより有効に得られる。例えば図2(b)の例では、2つ図示された不連続部のうち比較的大きい右側の不連続部がニッケルめっき層3aの露出部になっている。
The portion where the
なお、ニッケルめっき層3aの露出表面における露出部の範囲は、ニッケルめっき層3aの露出表面のうち面積の割合で30%以下であることが望ましい。この場合には、露出部以外の部分でニッケルめっき層3aの露出表面における銅めっき層3bの形成時の触媒作用をより確実に得ることができる。また、触媒層3cのニッケルめっき層3aに対する被着の面積をより有効に確保して、両者間の接合の信頼性を確保することがより容易である。
The range of the exposed portion on the exposed surface of the
なお、この場合にも、触媒層3cが被着されていない露出部(符号なし)が、ニッケルめっき層3aの露出表面において偏らずに分散していることが望ましい。これによって、上記のような金粒子3ccの不連続な部分の例と同様に、ニッケルめっき層3aと銅めっき層3bとの間に密着強度が比較的高く確保される。
In this case as well, it is desirable that the exposed portions (without reference numerals) on which the
上記の配線基板9は、例えば次のようにして製作することができる。 The wiring board 9 can be manufactured as follows, for example.
まず、絶縁基板1と、絶縁基板1の表面に設けられた配線導体2とを有する配線基板9用の基板(配線導体2にめっき層3が被着されて上記配線基板9となるもの)を準備する。配線導体2が表面に設けられた絶縁基板1は、例えば前述したような方法で作製することができる。すなわち、酸化アルミニウム等の原料粉末をシート状に成形し複数枚のセラミックグリーンシートを作製し、これらのセラミックグリーンシートの主面等にタングステンの金属ペーストを所定パターンに塗布する。その後、これらのセラミックグリーンシートを積層し、焼成することによって、配線導体2が表面等に設けられた絶縁基板1を含む基板を製作することができる。
First, a substrate for a wiring board 9 having an insulating substrate 1 and a
次に、この基板の配線導体2の露出表面にニッケルめっき層3aを被着させる。ニッケルめっき層3aは、上記の基板を無電解ニッケルめっき液中に浸漬することによって行なう。配線導体2の露出表面において無電解ニッケルめっき液中のニッケル(イオン)が還元析出して、ニッケルめっき層3aが形成される。
Next, the
この場合には、配線導体2の露出表面にあらかじめパラジウム活性層(図示せず)を被着しておいてもよい。これによって、配線導体2の露出表面により容易に、かつ強固にニッケルめっき層3aを被着させることができる。この場合、絶縁基板1の表面(配線導体2が設けられていない部分)は焼成に伴うガラス成分の付着等によってある程度保護されている。そのため、パラジウム活性層の配線導体2への被着に際して、パラジウム成分の絶縁基板1表面への付着は抑制される。また、このような絶縁基板1の表面へのパラジウム成分の不要な付着を抑制するガラス等の成分が誤って除去されないように、めっき前処理等を適宜調整することが望ましい。前処理の調整は、焼成後の基板の条件に応じて適宜行なうようにすればよい。
In this case, a palladium active layer (not shown) may be deposited on the exposed surface of the
ただし、前処理およびパラジウム活性の工程を経た後(2回目のめっきである銅めっき
時)には絶縁基板1の表面の保護成分が失われている可能性が高いため、従来技術の配線基板(図示せず)のようにパラジウム成分の付着に起因した銅の付着等が発生する可能性が高くなる。これに対し、本実施形態の配線基板9を製造する工程においては、ニッケルめっき層3aの露出表面にパラジウム活性層(図示せず)が不要であるため、パラジウム成分の絶縁基板1表面への付着等を抑制できる。
However, since it is highly possible that the protective component on the surface of the insulating substrate 1 has been lost after the pretreatment and palladium activation steps (during the second plating, copper plating), the conventional wiring board ( As shown in the figure, there is a high possibility that copper adhesion due to the adhesion of the palladium component will occur. On the other hand, in the process of manufacturing the wiring substrate 9 of the present embodiment, a palladium active layer (not shown) is not necessary on the exposed surface of the
無電解ニッケルめっき液としては、例えば、硫酸ニッケル等のニッケルの供給源となるニッケル塩類と、次亜リン酸塩系またはホウ素系等の還元剤とを主成分とする無電解ニッケルめっき液を用いることができる。 As the electroless nickel plating solution, for example, an electroless nickel plating solution mainly composed of nickel salts such as nickel sulfate and a reducing agent such as hypophosphite or boron is used. be able to.
次に、配線導体2の露出表面にニッケルめっき層3aを被着させた基板を、金を含む溶液中に浸漬して、ニッケルと金との置換によってニッケルめっき層3a表面に金粒子3ccを析出させる。析出した金粒子3ccがニッケルめっき層3aの少なくとも一部において層状になって、触媒層3cが形成される。
Next, the substrate with the
金を含む溶液としては、シアン化金塩類等の金の供給源を主成分とし、pH調整剤等の添加剤が添加された溶液を用いることができる。 As a solution containing gold, a solution containing a gold supply source such as gold cyanide salt as a main component and an additive such as a pH adjuster can be used.
次に、触媒層3cをニッケルめっき層3aの露出表面に被着させた基板を、無電解銅めっき液に浸漬して、触媒層3cの触媒活性によって、金粒子3ccを核として銅を析出させて銅のめっき層を形成する。すなわち、触媒層3cを覆うように銅めっき層3bを被着させる。触媒層3cが不連続部を含むときには、その不連続部で露出したニッケルめっき層3aも銅めっき層3bで覆う。
Next, the substrate having the
無電解銅めっき液としては、例えば、硫酸銅等の銅の供給源となる銅塩類と、ホルムアルデヒド等の還元剤とを主成分とする無電解銅めっき液を用いることができる。 As the electroless copper plating solution, for example, an electroless copper plating solution mainly containing a copper salt as a copper supply source such as copper sulfate and a reducing agent such as formaldehyde can be used.
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。例えば、銅めっき層3bの露出表面に金めっき層等の保護めっき層(図示せず)が被着されていてもよい。また、ニッケルめっき層3aが、複数の副ニッケルめっき層(図示せず)からなるものでもよく、複数の副ニッケルめっき層が互いに異なる添加材(ホウ素、リン等のニッケルとの合金成分、または無機粒子等)を含むものであってもよい。
In addition, this invention is not limited to the example of the above embodiment, A various change is possible if it is in the range of the summary of this invention. For example, a protective plating layer (not shown) such as a gold plating layer may be applied to the exposed surface of the
1・・・絶縁基板
2・・・配線導体
3・・・めっき層
3a・・・ニッケルめっき層
3b・・・銅めっき層
3c・・・触媒層
3cc・・・金粒子(金の粒子)
9・・・配線基板
DESCRIPTION OF SYMBOLS 1 ... Insulating
9 ... Wiring board
Claims (4)
該絶縁基板の表面に設けられた配線導体と、
該配線導体の露出表面に被着されためっき層とを備えており、
該めっき層は、前記配線導体の前記露出表面上に順次被着された、ニッケルめっき層と、金粒子を含む触媒層と、銅めっき層とを含んでいることを特徴とする配線基板。 An insulating substrate;
A wiring conductor provided on the surface of the insulating substrate;
A plating layer deposited on the exposed surface of the wiring conductor;
The wiring board includes a nickel plating layer, a catalyst layer containing gold particles, and a copper plating layer, which are sequentially deposited on the exposed surface of the wiring conductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015048454A JP6457304B2 (en) | 2015-03-11 | 2015-03-11 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015048454A JP6457304B2 (en) | 2015-03-11 | 2015-03-11 | Wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016171122A JP2016171122A (en) | 2016-09-23 |
JP6457304B2 true JP6457304B2 (en) | 2019-01-23 |
Family
ID=56982498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015048454A Active JP6457304B2 (en) | 2015-03-11 | 2015-03-11 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6457304B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7000269B2 (en) * | 2017-07-27 | 2022-02-10 | Tdk株式会社 | Sheet material, metal mesh, and their manufacturing method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043490A (en) * | 1990-04-19 | 1992-01-08 | Nippon Chemicon Corp | Forming method of wiring conductor of thick-film integrated circuit |
JP3561240B2 (en) * | 2001-05-25 | 2004-09-02 | 京セラ株式会社 | Manufacturing method of wiring board |
JP2006128228A (en) * | 2004-10-26 | 2006-05-18 | Seiko Epson Corp | Forming method of conductive film, wiring board, electronic device, and electronic equipment |
JP6327442B2 (en) * | 2013-03-07 | 2018-05-23 | Dic株式会社 | Method for producing conductive material and conductive material |
-
2015
- 2015-03-11 JP JP2015048454A patent/JP6457304B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016171122A (en) | 2016-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106847467B (en) | Electronic component and method for manufacturing electronic component | |
JP6457304B2 (en) | Wiring board | |
JP3561240B2 (en) | Manufacturing method of wiring board | |
JP2012222328A (en) | Wiring board and manufacturing method of the same | |
JP2012074591A (en) | Circuit board and electronic divice | |
JPWO2018037842A1 (en) | Ceramic substrate and electronic component built-in module | |
JP2008205265A (en) | Electronic-component mounting substrate | |
JP2009010103A (en) | Multiple patterning ceramic substrate | |
JP5956185B2 (en) | Multiple wiring board | |
JP6336898B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP6258677B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP2011222945A (en) | Multilayer wiring board | |
JP5546352B2 (en) | Multiple wiring board | |
JP2013182909A (en) | Multi-piece substrate for mounting electronic component | |
JP6483526B2 (en) | Electronic device substrate | |
JP6525563B2 (en) | Wiring board | |
JP6927271B2 (en) | Electronic components and manufacturing methods for electronic components | |
JP4814750B2 (en) | Multilayer wiring board, electronic device, and manufacturing method thereof | |
US10354800B2 (en) | Multilayer ceramic electronic component, method of manufacturing the same, and print circuit board having the same embedded therein | |
JP2011205010A (en) | Wiring substrate and production method thereof | |
JP2012142488A (en) | Semiconductor device | |
JP3909285B2 (en) | Wiring board | |
JP5970317B2 (en) | Wiring board and electronic device | |
JP6075606B2 (en) | Wiring board and electronic device | |
JP6738690B2 (en) | Ceramic wiring board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6457304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |