JP6454690B2 - 透明導電フィルムの製造方法 - Google Patents

透明導電フィルムの製造方法 Download PDF

Info

Publication number
JP6454690B2
JP6454690B2 JP2016511473A JP2016511473A JP6454690B2 JP 6454690 B2 JP6454690 B2 JP 6454690B2 JP 2016511473 A JP2016511473 A JP 2016511473A JP 2016511473 A JP2016511473 A JP 2016511473A JP 6454690 B2 JP6454690 B2 JP 6454690B2
Authority
JP
Japan
Prior art keywords
film
conductive layer
transparent
base
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016511473A
Other languages
English (en)
Other versions
JPWO2015151687A1 (ja
Inventor
拓明 上田
拓明 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of JPWO2015151687A1 publication Critical patent/JPWO2015151687A1/ja
Application granted granted Critical
Publication of JP6454690B2 publication Critical patent/JP6454690B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3492Variation of parameters during sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/562Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks for coating elongated substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568Transferring the substrates through a series of coating stations
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5806Thermal treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、透明フィルム上に透明電極層を備える透明導電フィルムの製造方法に関する。
透明フィルム基材上にインジウム−錫複合酸化物(ITO)等の導電性酸化物からなる透明電極層が形成された透明導電フィルムは、タッチパネルの位置検出等に広く用いられている。透明性向上、低抵抗化、抵抗値変化抑制等の観点から、透明電極には、結晶化された導電性酸化物が用いられる。
一般に、透明導電フィルムの製造には、巻取式スパッタ装置が用いられる。透明導電フィルムの製造においては、フィルムが耐熱性を有する範囲で透明電極層の製膜を行う必要がある。そのため、製膜温度(基板温度)は一般に200℃以下であり、巻取式スパッタによる製膜直後の透明電極層は、非晶質膜である。非晶質の透明電極層は、酸素雰囲気下で加熱することにより結晶化される。
巻取式スパッタによる透明導電フィルムの製造においては、スパッタ製膜時の基材フィルムからのアウトガスが、透明電極層の膜質や結晶化挙動に影響を及ぼすことが知られている。例えば、特許文献1では、低パワー密度で第一の薄膜を製膜した後、その上に高パワー密度で高速製膜を行うことにより、基材フィルムへのダメージを最小限にとどめるとともに、基材からのアウトガスを抑制できることが開示されている。特許文献2では、製膜前にフィルム基材を加熱することや、フィルム基材上に酸化シリコン等の誘電体層を設けることにより、スパッタ製膜時のプラズマダメージ等によるアウトガス量を低減し、透明電極層の結晶性を制御できることが開示されている。
特許文献3では、透明電極層の製膜前に、アルゴンガス等の不活性ガス存在下でプラズマを発生させ、フィルム基材表面の清浄化(ボンバード処理)を行うことにより、透明電極層の結晶粒サイズの均一性が増加することが開示されている。具体的には、ボンバード処理により、フィルム基材から有機成分が揮発するため、透明電極層製膜時雰囲気中の質量数28のガス分圧を低下させ、透明電極層の結晶粒を均一化できることが記載されている。
特許文献4では、透明電極層を2層以上の積層構成とすることにより、透明電極層の低抵抗化と短時間での結晶化とを両立し得ることが開示されている。具体的には、透明導電フィルムの表面側(フィルム基材から離れている側)に酸化錫含有量の小さいITO層を設けることで結晶核の形成を促進し、フィルム基材側に酸化錫含有量の大きいITO層を設けることでキャリアを増加させ、短時間での結晶化と低抵抗化を実現できることが開示されている。また、特許文献4では、フィルム基材からのアウトガス等の不純物を取り除いた雰囲気で製膜を行うために、製膜開始前にスパッタ装置内を水分圧が1×10−4Pa以下となるまで排気することが好ましいとされている。
特許文献5では、基材フィルム上に酸化シリコン等の誘電体層を設け、その上に低酸素分圧で透明電極層をスパッタ製膜することにより、低温・短時間の加熱(あるいは室温)でも、透明電極層を結晶化できることが開示されている。特許文献5では、導電性酸化物の酸素欠損を多くすることにより、低温・短時間の結晶化を行い得るとの推定原理が記載されている。また、酸化シリコン等の誘電体層が、膜成長の下地層としても作用するとともに、透明電極層製膜時の基材フィルムに対するプラズマダメージを低減し、基材から発生した酸素ガスが膜中に取り込まれるのを抑止するガスバリア層として作用することにより、膜中の酸素欠損が増大し、低温・短時間での結晶化が可能になることが記載されている。
特開2004−339602号公報 WO2013/115125号国際公開パンフレット 特開2010−282785号公報 特開2012−112031号公報 WO2013/111681号国際公開パンフレット
近年、静電容量方式タッチパネルの位置検出精度向上や応答速度向上のために、より低抵抗の透明電極層を備える透明導電フィルムに対する需要が高まっている。同時に、生産性向上の観点から、より短時間の加熱で透明電極層を結晶化できることが求められるようになっている。本発明者らは、特許文献3に開示されているように、透明電極層製膜前のボンバード処理を行ったが、透明電極層の低抵抗化や結晶化時間の短縮の効果はみられなかった。
特許文献4に開示されているように、製膜開始前にスパッタ装置内の水分圧を1.0×10−4Pa以下と極端に低くするためには、長時間の真空排気を要するため、製膜室内にフィルム基板を導入してから製膜が完了するまでに要する時間(製膜装置の占有時間)が長くなる。そのため、製膜後の結晶化時間が短縮されるとしても、製膜開始から結晶化までのトータルの生産性の向上には繋がり難い。
特許文献5に開示されているように、酸化シリコン等の誘電体層上に透明電極層をスパッタ製膜する方法は、結晶化のための活性化エネルギーを低下させ、室温での結晶化をも可能とするものであり、結晶化時間の短縮には有効である。しかしながら、酸化シリコンは光照射により劣化しやすく、透過率低下や変色等の外観不良を生じる場合がある。
このような現状に鑑み、本発明は、視認性に影響を与える酸化シリコン等の下地層を用いることなく、短時間で結晶化が可能であり、かつ結晶化後の抵抗が低いITO膜を備える透明導電フィルムを提供することを目的とする。
上記に鑑み本発明者が検討の結果、透明電極層の製膜初期に膜厚の小さい下地導電層をスパッタ製膜し、その上に主要な膜厚部分を占める主導電層をスパッタ製膜し、さらにこれら各層の製膜時の印加電力(製膜パワー)を調整することにより、上記課題を解決し得ることを見出した。
本発明は、巻取式スパッタ製膜装置を用いて、透明フィルム基材上に透明電極層を備える透明導電フィルムを製造する方法に関する。本発明の製造方法に用いられる巻取式スパッタ製膜装置は、製膜ロールに隣接して少なくとも3つの製膜室を備える。
本発明の製造方法では、巻取式スパッタ製膜装置内で、透明フィルム基材の巻回体から透明フィルム基材が繰り出され、透明フィルム基材が製膜ロール上を搬送されながら、透明電極層の製膜が行われる。透明電極層の製膜は、インジウム−錫複合酸化物(ITO)薄膜からなる膜厚が0.5nm〜4nmの下地導電層が、1つ以上の製膜室でスパッタ製膜される下地導電層形成工程;および下地導電層上に、ITO薄膜からなる合計膜厚が8nm〜25nmの主導電層が2つ以上の製膜室で順次スパッタ製膜される主導電層形成工程、を有する。下地導電層の形成が行われる製膜室における印加電力は、下地導電層および主導電層の形成が行われる各製膜室における印加電力の合計の5%〜20%である。
また、本発明の製造方法では、主導電層形成工程において、最初にITO薄膜が製膜される製膜室における印加電力よりも、その次にITO薄膜が製膜される製膜室における印加電力の方が大きい。さらに、下地導電層の形成が行われる製膜室内において、四重極質量分析計により測定される質量電荷比28のガス分圧は、下地導電層および主導電層の形成が行われる各製膜室において四重極質量分析計により測定される質量電荷比28のガス分圧の合計の75%以上である。
主導電層は、基材側主導電層上に、基材側主導電層よりも酸化インジウムと酸化錫の合計に対する酸化錫の含有量が少ない表面側主導電層とを備えていてもよい。この場合、主導電層形成工程において、2つ以上の製膜室で基材側主導電層がスパッタ製膜された後、その上に、表面側主導電層がスパッタ製膜される。
下地導電層は、酸化インジウムと酸化錫の合計に対する酸化錫の含有量が8重量%以下であることが好ましい。主導電層は、酸化インジウムと酸化錫の合計に対する酸化錫の含有量が6重量%〜15重量%であることが好ましい。また、下地導電層における酸化インジウムと酸化錫の合計に対する酸化錫の含有量よりも、主導電層における酸化インジウムと酸化錫の合計に対する酸化錫の含有量の方が大きいことが好ましい。
本発明の製造方法では、巻回体から繰り出された透明フィルム基材が、製膜ロール上に搬送される前に加熱処理が行われることが好ましい。加熱処理は、例えば、透明フィルム基材を加熱ロールと接触させることにより行われる。
本発明の製造方法では、透明電極層全体の製膜のための印加電力の5〜20%の印加電力で下地導電層が製膜されることにより、基材から炭素原子含有ガスや窒素原子含有ガス(四重極質量分析計により測定される質量電荷比が28のガス)が下地導電層の製膜雰囲気(製膜室内)に放出される。基材からガスを放出後に主導電層の製膜が実施されるため、主導電層の製膜環境における炭素原子含有ガスや窒素原子含有ガスのガス分圧は相対的に低下する。そのため、透明電極層の膜質の主要部分を占める主導電層の膜質が良好となり、短時間で結晶化が可能で、かつ結晶化後の抵抗が小さい透明電極層を形成できる。
一実施形態にかかる透明導電フィルムの模式的断面図である。 一実施形態にかかる透明導電フィルムの模式的断面図である。 巻取式スパッタ製膜装置の構成例を示す模式的断面図である。 実施例および比較例における各製膜室のガス濃度を表すグラフである。
[透明導電フィルムの構成]
以下、本発明の好ましい実施の形態について図面を参照しつつ説明する。図1は、透明フィルム基材10上に透明電極層20を備える透明導電フィルム101を示している。透明電極層20は、透明フィルム基材10側の下地導電層21と、表面側の主導電層25とを備える。図2に示す透明導電フィルム102のように、主導電層25は、基材側主導電層22上に、これとは組成の異なる表面側主導電層23を備える積層構成でもよい。
<透明フィルム基材>
透明フィルム基材10は、可視光領域で無色透明であるものが好ましい。透明フィルム基材の材料としては、ポリエチレンテレフタレート(PET)、ポリブチレンテレフテレート(PBT)やポリエチレンナフタレート(PEN)等のポリエステル樹脂、シクロオレフィン系樹脂、ポリカーボネート樹脂、ポリイミド樹脂、セルロース系樹脂等が挙げられる。中でも、ポリエステル系樹脂が好ましく、ポリエチレンテレフタレートが特に好ましく用いられる。
透明フィルム基材の厚みは特に限定されないが、10μm〜400μmが好ましく、25μm〜200μmがより好ましい。透明フィルム基材の厚みが上記範囲であれば、耐久性と適度な柔軟性とを有し得る。そのため、透明フィルム基材上に、透明電極層20を、巻取式スパッタ製膜装置を用いたロール・トゥー・ロール方式により、生産性高く製膜することが可能である。
透明フィルム基材は、片面又は両面にハードコート層や易接着層等の機能性層(不図示)が形成されたものでもよい。また、透明フィルム基材は、透明電極層形成面側に、反射率低減や色相調整等の視認性向上のために、光学調整層(不図示)を有していてもよい。光学調整層は、屈折率の異なる複数層を積層したものでもよい。透明フィルム基材上には、密着性向上等を目的として、プラズマ処理やコロナ放電、火炎、紫外線照射、電子線照射、粗面化等の表面処理を行ってもよい。
上記光学調整層は、可視光領域で無色透明であり、抵抗率が10Ω・cm以上であるものが好ましい。光学調整層の材料は、有機材料、無機材料のいずれを用いることもできる。有機材料としては、アクリル系樹脂、フッ素系樹脂、ウレタン系樹脂、メラミン系樹脂、アルキド系樹脂、シロキサン系ポリマー等が用いられる。無機材料としては、Nb,Ta,Ti,Zn,Zr、Hf等の金属の酸化物が好適に用いられる。また、屈折率調整等の観点から、有機‐無機ハイブリッド材料を用いることもできる。光学調整層は、真空蒸着法、スパッタ法、CVD法等のドライプロセスや、各種のウェット法等により形成できる。光学調整層の膜厚は特に限定されず、例えば200nm以下の範囲内で、材料の屈折率を考慮して、上記目的に応じて適宜に設定される。
<透明電極層>
透明電極層20は、透明フィルム基材10側の下地導電層21と、表面側の主導電層25との積層体であり、下地導電層21および主導電層25は、いずれもインジウム−錫複合酸化物(ITO)薄膜である(なお、下地導電層21は酸化錫を含有しない酸化インジウム薄膜でもよい)。下地導電層21の膜厚は0.5nm〜4nmであり、主導電層25の膜厚は8nm〜25nmである。本発明においては、膜厚の小さい下地導電層上に、透明電極層20の膜厚の主要部分を占める主導電層25が形成される。
[透明導電フィルムの製造方法]
本発明の製造方法では、3つ以上の製膜室を備える巻取式スパッタ製膜装置を用いて、透明フィルム基材10上に透明電極層20が形成される。図3は、加熱室209と、4つの製膜室201,202,203,204を備える巻取式スパッタ製膜装置の構成例を示す模式的断面図である。各製膜室および加熱室は隔壁で仕切られている。加熱室209内には、加熱ロール251が設けられている。また、製膜室には、各室の仕切りと隣接して製膜ロール256が設けられている。繰出ロール271と加熱ロール251の間、加熱ロール251と製膜ロール256の間、および製膜ロール256と巻取ロール276との間には、搬送ロール261〜269が配置されている。巻取式スパッタによる製膜では、繰出ロール271から透明フィルム基材10が連続的に繰り出され、加熱室209でフィルム基材が加熱された後、製膜室201〜204内で、非晶質ITO透明電極層20がスパッタ製膜され、巻取ロール276で透明導電フィルムが巻き取られる。
<加熱処理>
繰出ロール271から繰り出された透明フィルム基材10は、透明電極層20の製膜前に加熱処理が行われることが好ましい。加熱処理により、透明フィルム基材中の水分等を揮発させ、製膜室に持ち込まれる水分等の揮発成分量を低減できる。
加熱処理の方法は、フィルム基材を加熱ロール等の加熱媒体に接触させる方法や、マイクロ波、遠赤外線等を利用したヒータやヒートパイプ等の温度調節機構、あるいは熱風吹き出しノズル等の非接触の加熱方法を用いることができる。これらの中でも、加熱時間の確保および加熱効率の観点から、図2に示されるように、加熱ロール251との接触により、透明フィルム基材の加熱が行われることが好ましい。また、加熱ロール等の接触式の加熱手段と、非接触式の加熱手段とを併用することもできる。
加熱温度は、透明フィルム基材の表面温度が70℃〜160℃となるように設定されることが好ましい。例えば、加熱ロールとの接触により加熱処理が行われる場合、加熱ロールの温度は、80℃〜150℃が好ましく、85℃〜130℃がより好ましく、90℃〜110℃がさらに好ましい。加熱処理時のフィルムの表面温度は、80℃〜150℃がより好ましく、90℃〜130℃がさらに好ましい。加熱温度を70℃以上とすることにより、フィルム基材中の水分等を揮発させ、製膜室に持ち込まれる水分量を低減させることができる。また、加熱温度が160℃以下であれば、フィルムの熱収縮に起因する外観不良等の不具合を抑制できる。加熱時間(加熱ロールと透明フィルムとのの接触時間)は、5秒〜180秒が好ましく、10秒〜120秒がより好ましく、15秒〜60秒がさらに好ましい。
加熱処理工程において、フィルム基材中の水分の除去を促進するために、加熱室内は減圧排気が行われることが好ましい。加熱室内の圧力は、1×10−2Pa以下が好ましく、7.0×10−3Pa以下がより好ましく、5.0×10−3Pa以下がさらに好ましい。
<製膜工程>
繰出ロール271から繰り出された透明フィルム基材10は、必要に応じて加熱処理が行われた後、製膜ロール256に沿って搬送されながら、透明電極層20の製膜が行われる。透明電極層20の製膜は、スパッタ製膜装置200から加熱後の透明フィルム基材10が取り出されることなく連続して行われることが好ましい。
透明電極層製膜時のスパッタ電源としては、DC,RF,MF電源等が使用できる。各製膜室201〜204内の製膜ロール256の近傍には、カソード281〜284が配置され、カソード281〜284と製膜ロール256との間に、ターゲット221〜224が配置される。ITO透明電極層の製膜には、酸化インジウムと酸化錫の混合焼結ターゲットが好ましく用いられる。各製膜室に配置されるターゲットの組成は同一でもよく異なっていてもよい。スパッタ製膜装置が4つ以上の製膜室を備える場合、3つ以上の製膜室でスパッタ製膜が行われればよく、必ずしもスパッタ装置内の全ての製膜室で製膜が行われる必要はない。製膜が行われない製膜室内にはターゲットが配置されていなくてもよい。
透明電極層の製膜開始前には、ターゲット表面の不純物を排気除去するために、プレスパッタが行われることが好ましい。プレスパッタ時の製膜室内の圧力は、透明電極層製膜時の圧力と同等あるいは透明電極層製膜時よりも低圧であることが好ましい。プレスパッタ時のパワー密度やプレスパッタ時間等の条件は、生産性を損なわない範囲で適宜に設定され得る。
透明電極層の製膜は、各製膜室内に、アルゴン等の不活性ガスおよび酸素ガスを含むキャリアガスが導入されながら行われる。導入ガスは、アルゴンと酸素の混合ガスが好ましい。各製膜室内の圧力(全圧)は、1.5Pa以下が好ましく、0.05Pa〜1.2Paがより好ましく、0.1Pa〜0.9Paがさらに好ましい。なお、混合ガスには、本発明の機能を損なわない限りにおいて、その他のガスが含まれていてもよい。
透明電極層製膜時の基板温度(製膜ロール256の温度)は、透明フィルム基材が耐熱性を有する範囲であればよい。基板温度は、−40℃〜80℃が好ましく、10℃〜60℃がより好ましい。基板温度を上記範囲とすることで、プラズマダメージ等によるフィルム基材へのしわの発生等を抑制できる。
本発明の製造方法では、透明電極層の製膜に、3つ以上の製膜室が用いられる。まず、上流側(繰出ロール271に近い側)の製膜室で膜厚が0.5nm〜4nmの下地導電層21がスパッタ製膜され、下流側の製膜室で下地導電層上に膜厚が8nm〜25nmの主導電層25が製膜される。
主導電層の形成には、2つ以上の製膜室が用いられる。例えば、主導電層の形成に2つの製膜室が用いられる場合、上流側の製膜室で、下地導電層21上に接するように導電層22aがスパッタ製膜された後、その下流側の製膜室で導電層22bがスパッタ製膜される。導電層22aと導電層22bの製膜には、同一組成のターゲットが用いられる。主導電層の形成に3つ以上の製膜室が用いられる場合、導電層22a,22b上にこれらと同一組成の導電層を製膜してもよく、基材側の主導電層22a,22bとは異なる組成のターゲットを用いて、図3に示すように、表面側主導電層23を製膜してもよい。
本発明の製造方法においては、上記の各導電層の形成に用いる製膜室の数、および各製膜室における印加電力を調整することにより、下地導電層21および主導電層25の膜厚を上記範囲とすることができる。
以下では、図3に示すように4つの製膜室201〜204を備えるスパッタ装置を用いて、図2に示すように、下地導電層21と、基材側主導電層22および表面側主導電層23からなる主導電層25とが順次形成される場合を例に、各層の製膜条件等の詳細について説明する。
この形態では、繰出ロール271から繰り出された透明フィルム基材10は、加熱室209の加熱ロール251上で加熱処理が行われた後、下流側に位置する搬送ロール264,266を経て、第一製膜室201へ導入される。
(下地導電層の形成)
第一製膜室201では、下地導電層21が形成される。透明フィルム基材10上に下地導電層21が形成される際に、透明フィルム基材10から、一酸化炭素、二酸化炭素、炭化水素等の炭素原子含有ガスや、窒素ガス等の窒素原子含有ガスが放出される。これらの炭素原子含有ガスや窒素原子含有ガスは、質量分析計により、質量電荷比(m/z)=28のガスとして検出される。炭素原子含有ガスや窒素原子含有ガスは、スパッタ製膜時のフィルム基材(あるいはその表面に形成されたハードコート層や光学調整層等)へのプラズマダメージ等により透明フィルム基材から製膜雰囲気中に放出されたものである。
本発明において、下地導電層21の形成が行われる製膜室201における印加電力は、下地導電層21および主導電層25の形成が行われる各製膜室201〜204における印加電力の合計の5%〜20%である。全体の5%以上の印加電力で下地導電層のスパッタ製膜が行われることにより、透明フィルム基材10から、製膜室201へ放出されるアウトガスの量を増大させることができる。具体的には、下地導電層21の形成が行われる製膜室201内において、四重極質量分析計により測定される質量電荷比28のガス分圧を、各製膜室201〜204において四重極質量分析計により測定される質量電荷比28のガス分圧の合計の70%以上にすることができる。製膜室201内の質量電荷比28のガス分圧は、全製膜室201〜204の質量電荷比28のガス分圧の合計の75%以上が好ましく、80%以上がより好ましく、85%以上がさらに好ましい。質量電荷比28のガス分圧は、各製膜室に設けられたオンライン四重極質量分析計(Q−mass)によりモニタできる。
前述の特許文献3(特開2010−282785号公報)にも記載されているように、基材から揮発した炭素原子含有ガスや窒素原子含有ガスが製膜雰囲気中に存在すると、透明電極層を製膜後の結晶化挙動に影響を及ぼす。そのため、短時間で結晶化可能な透明電極層を形成するためには、一般的には、製膜雰囲気中の質量電荷比28のガス分圧は小さい方がよいと考えられている。これに対して、本発明においては、下地導電層21のスパッタ製膜時に炭素原子含有ガスや窒素原子含有ガスを基材から製膜室201へと積極的に放出させることにより、その上に主導電層25が製膜される際の製膜室202〜204における炭素原子含有ガスや窒素原子含有ガスの分圧(Q−massにより計測される質量電荷比28のガス分圧)を低減できる。そのため、透明電極層20の主要な膜厚を占める主導電層25を、短時間で結晶化可能でありかつ低抵抗の導電膜とすることができる。
なお、本発明者の検討によれば、特許文献3に開示されているボンバード処理では、製膜室内の質量電荷比28のガス分圧の上昇はみられず、ITOターゲット(酸化インジウムと酸化錫の混合焼結ターゲット)を用いて下地導電層の製膜を行った場合にのみ、製膜室201内の質量電荷比28のガス分圧が上昇した。これは、本発明のように酸化物ターゲットを用いた製膜を行うことにより、ターゲットに電力が印加されて酸素プラズマが発生し、基材表面に到達した酸素プラズマが、炭素原子含有ガスや窒素原子含有ガスを、フィルム基材から製膜室内へと「叩き出す」作用を有するためと推定される。
下地導電層21の形成時に、製膜室201内に放出される炭素原子含有ガスや窒素原子含有ガスのガス分圧を増大させ、その後の製膜室202〜204における炭素原子含有ガスや窒素原子含有ガスのガス分圧を小さくするためには、下地導電層21製膜時の印加電力は、全製膜室201〜204における印加電力の合計の7%以上が好ましく、8%以上がより好ましい。一方、下地導電層21の印加電力が過度に大きいと、透明電極層20における下地導電層21の占める膜厚比率が大きくなるために、透明電極層が高抵抗となったり、結晶化に長時間を要する傾向がある。そのため、下地導電層21の印加電力は、全製膜室201〜204における印加電力の合計の17%以下が好ましく、15%以下がより好ましい。下地導電層21製膜の電力密度は、0.5W/cm〜8W/cmが好ましく、0.8W/cm〜7W/cmがより好ましく、1W/cm〜6W/cmがさらに好ましい。
下地導電層21の製膜においては、主導電層の製膜時に比して製膜室201中の炭素原子含有ガスや窒素原子含有ガスの濃度が高いため、下地導電層21自体は、相対的に結晶化され難い層となる。一方、下地導電層21自体も透明電極層20の一部を構成することから、透明電極層20全体の結晶化時間を短縮するためには、下地導電層21として結晶化され易い組成のITOが形成されることが好ましい。一般にITO中の酸化錫の含有量が小さいほど、酸化インジウムの結晶化を阻害するキャリア不純物が少ないために、結晶化時間が短くなる傾向がある。そのため、下地導電層21の酸化錫の含有量は、主導電層25の酸化錫含有量よりも小さいことが好ましい。下地導電層21は、酸化インジウムと酸化錫の合計に対する酸化錫の含有量が8重量%以下であることが好ましく、6重量%以下であることが好ましく、4重量%以下であることがさらに好ましい。なお、下地導電層21は、酸化錫を含有しない酸化インジウムでもよい。
下地導電層21の形成後、第二製膜室202および第三製膜室203で基材側主導電層22がスパッタ製膜され、第四製膜室204で表面側主導電層23がスパッタ製膜されることにより、主導電層25が形成される。本発明の製造方法においては、主導電層25の製膜に先立って下地導電層21が形成され、その際に透明フィルム基材中のガスが放出されている。そのため、主導電層25形成時の各製膜室202〜204においてQ‐massにより測定される質量電荷比28のガス分圧が小さくなり、短時間で結晶化可能な主導電層25が形成される。
主導電層25の形成において、最初のITO薄膜すなわち下地導電層21と接するITO薄膜22aの製膜がおこなわれる製膜室202における印加電力よりも、その次にITO薄膜22bの製膜がおこなわれる製膜室203における印加電力を大きくする。下地導電層21の直上へのITO薄膜22aの形成時には、下地導電層21形成時に放出された製膜室201内のガスや、下地導電層21の表面に吸着されたガスが、製膜室202に持ち込まれる場合がある。本発明の製造方法では、下地導電層21の直上へのITO薄膜22aの製膜時の印加電力を相対的に小さくすることにより、製膜室202内へ持ち込まれたガスによる結晶化への影響を抑制できる。そして、製膜室202に隣接する製膜室203で、相対的に高電力でITO薄膜22bを製膜することにより、炭素原子含有ガスや窒素原子含有ガスによる影響の少ない高品質の膜を高レートで製膜できる。
透明導電フィルムの生産性を高める観点から、ITO薄膜22b製膜時の製膜室203における印加電力は、下地導電層21に接するITO薄膜22a製膜時の製膜室202における印加電力の1.1倍以上が好ましく、1.3倍以上がより好ましく、1.5倍以上がさらに好ましい。一方、ITO薄膜22b製膜時の下地となるITO薄膜22a等へのダメージを抑制する観点から、ITO薄膜22b製膜時の印加電力は、ITO薄膜22a製膜時の印加電力の5倍以下が好ましく、4倍以下がより好ましく、3倍以下がさらに好ましい。
なお、下地導電層21製膜時の製膜室201における印加電力と、ITO薄膜22a製膜時の製膜室202における印加電力の比は特に限定されない。下地導電層と主導電層の膜厚比を適正に保つ観点からは、ITO薄膜22a製膜時の印加電力が、下地導電層21製膜時の印加電力よりも大きいことが好ましい。ITO薄膜22a製膜時の印加電力は、下地導電層21製膜時の印加電力の1.1倍〜5倍がより好ましく、1.3倍〜4倍がさらに好ましく、1.5倍〜3倍が特に好ましい。また、ITO薄膜22b製膜時の印加電力は、下地導電層21製膜時の印加電力の1.5倍〜10倍が好ましく、2倍〜8倍がより好ましく、3倍〜6倍がさらに好ましい。
下地導電層21に接するITO薄膜22a製膜時の電力密度は、0.8W/cm〜9W/cmが好ましく、1.0W/cm〜6W/cmがより好ましく、1.2W/cm〜5W/cmがさらに好ましい。ITO薄膜22a上へのITO薄膜22b製膜時の電力密度は、1.0W/cm〜12W/cmが好ましく、1.5W/cm〜9W/cmがより好ましく、2.0W/cm〜6W/cmがさらに好ましい。
透明電極層20のキャリア密度を高めて低抵抗化するためには、主導電層25における酸化錫の含有量を大きくすることが好ましい。主導電層25は、酸化インジウムと酸化錫の合計に対する酸化錫の含有量が、下地導電層21における酸化インジウムと酸化錫の合計に対する酸化錫の含有量よりも大きいことが好ましい。透明電極層を低抵抗化するためには、主導電層25における酸化インジウムと酸化錫の合計に対する酸化錫の含有量は、6重量%以上が好ましく、7重量%以上がより好ましく、8重量%以上がさらに好ましい。また、透明電極層の結晶化時間を短縮するためには、主導電層25における酸化インジウムと酸化錫の合計に対する酸化錫の含有量は、15重量%以下が好ましく、13重量%以下がより好ましく、12重量%以下がさらに好ましい。なお、図2に示すように、主導電層25が、酸化錫含有量の異なる複数のITO薄膜22,23から形成される場合は、主導電層25全体の酸化インジウムと酸化錫の合計に対する酸化錫の含有量の平均を上記範囲内とすることが好ましい。
製膜室202,203で基材側主導電層22を形成後、さらに製膜室204で、基材側主導電層とは組成の異なる表面側主導電層23を形成してもよい。例えば、基材側主導電層22上に、表面側主導電層23として、基材側主導電層22よりも酸化インジウムと酸化錫の合計に対する酸化錫の含有量が少ないITO薄膜を設けることにより、透明電極層の結晶化時間を短縮できる。
表面側主導電層23は、酸化インジウムと酸化錫の合計に対する酸化錫の含有量が8重量%以下であることが好ましく、6重量%以下であることがより好ましく、4重量%以下であることがさらに好ましい。なお、表面側主導電層23は、酸化錫を含有しない酸化インジウムでもよい。
透明電極層を低抵抗化する観点から、表面側主導電層23の膜厚は、例えば、1nm〜12nm程度とすることができ、好ましくは2nm〜8nmである。表面側主導電層23の膜厚は、基材側主導電層22の膜厚(導電層22aと22bの合計膜厚)よりも小さいことが好ましく、基材側主導電層22の膜厚の90%以下がより好ましく、80%以下がさらに好ましく、75%以下が特に好ましい。表面側主導電層23製膜時の印加電力(および電力密度)は、膜厚が上記範囲となるように設定されることが好ましい。
[透明導電フィルムの物性]
製膜ロール256上で基材上への透明電極層の製膜が行われた後、透明導電フィルムは、巻取ロール276で巻き取られ、透明導電フィルムの巻回体250が得られる。透明フィルム基材10上にスパッタ製膜された透明電極層20は、製膜直後は非晶質のITO膜である。透明導電フィルムを加熱することにより、ITOが結晶化される。本発明の製造方法では、膜厚の小さい下地導電層21上に、透明電極層の膜厚の主要部分を占める主導電層25が形成されるため、非晶質ITO膜は、短時間の加熱で結晶化が可能である例えば、酸素の存在下、120℃〜150℃の環境中で、30〜90分間の加熱により結晶化が行われる。本発明の透明導電フィルムは、140℃で30分の加熱による結晶化後の透明電極層の表面抵抗が210Ω/□以下であることが好ましく、180Ω/□以下であることがより好ましく、150Ω/□以下であることがさらに好ましい。
[透明導電フィルムの用途]
本発明の製造方法により得られる透明導電フィルムは、ディスプレイや発光素子、光電変換素子等の透明電極として用いることができる。特に、結晶化後の透明電極層が低抵抗であることから、静電容量方式タッチパネルの位置検出用電極として好ましく用いられる。透明導電フィルムが静電容量方式のタッチパネルに用いられる場合、透明電極層20は、ウェットエッチング等により、電極形成部と電極非形成部とにパターニングされる。
以下に、実施例を挙げて本発明をより具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
[測定方法]
(表面抵抗および抵抗率)
透明電極層の表面抵抗は、低抵抗率計ロレスタGP(MCP‐T710、三菱化学社製)を用いて四探針圧接測定により測定した。結晶化後の透明電極層の表面抵抗は、結晶化が終了したサンプルをオーブンから取り出し、室温まで冷却した後に測定を行った。また、表面抵抗と膜厚との積から抵抗率を算出した。
[実施例1]
実施例1では、巻取式スパッタ製膜装置を用いて、透明フィルム基材上に、下地導電層、基材側主導電層および表面側主導電層からなる透明電極層を製膜することにより、透明導電フィルムが作製された。
透明フィルム基材として、ウレタン系樹脂からなるハードコート層が両面に形成された厚み50μmのPETフィルムが用いられた。この透明フィルム基材の巻回体が巻取式スパッタ製膜装置内に導入された。加熱ロールを100℃、製膜ロールを40℃に温調し、加熱室内および製膜室内を1×10−3Pa以下まで減圧し、プレスパッタを14分間行った。その後、各製膜室にアルゴンおよび酸素を供給し、0.2Paに調圧した。下地導電層形成のための製膜室201における酸素供給量は4.0sccm、主導電層形成のための製膜室202,203,304のそれぞれにおける酸素供給量は1.3sccmであった。
フィルム基材を繰出ロール271側から巻取ロール276側へ7.7m/分で搬送し、加熱ロール251でフィルムを加熱後、製膜ロール256上で、以下の条件により、透明電極層の製膜を行った。第一製膜室201内で、酸化錫含有率3%のITOターゲットを用い、電力密度1.4W/cmで電力を印加して、下地導電層21の製膜を行った。第二製膜室202内で、酸化錫含有率10%のITOターゲットを用い、電力密度3.0W/cmで電力を印加して、基材側主導電層22aの製膜を行った。第三製膜室203内で、酸化錫含有率10%のITOターゲットを用い、電力密度5.6W/cmで電力を印加して、基材側主導電層22bの製膜を行った。第四製膜室204内で、酸化錫含有率3%のITOターゲットを用い、電力密度5.6W/cmで電力を印加して、表面側主導電層23の製膜を行った。なお、各層の製膜に用いられたターゲットの面積は同一であり、下地導電層の形成が行われる製膜室における印加電力は、全製膜室の印加電力の9.0%であった。
上記各層と同一の条件で単一の膜を製膜した際の膜厚は、下地導電層21が2nm、基材側主導電層22aおよび22bがそれぞれ4nmおよび8nm、表面側導電層23が8nmであった。
[実施例2]
実施例2では、下地導電層製膜時の印加電力密度が1.0W/cm(全電力に対する比が6.6%)に変更されたこと以外は、実施例1と同様にして、透明導電フィルムが作製された。下地導電層21の膜厚は1.5nmであった。
[比較例1]
比較例1では、下地導電層製膜時の印加電力密度が0.5W/cm(全電力に対する比が3.4%)に変更されたこと以外は、実施例1と同様にして、透明導電フィルムが作製された。下地導電層21の膜厚は1nmであった。
各実施例および比較例の透明導電フィルムの製造条件(電力密度および各製膜室におけるm/z=28のガス分圧)、ならびに透明導電フィルムを140℃30分の加熱により結晶化後の表面抵抗、抵抗率、および透過率を表1に示す。また、各実施例および比較例の全製膜室の電力の合計に対する第一製膜室(下地導電層21の製膜室)の電力の比と、各製膜室においてオンラインQ−massにより測定されたm/z=28のガス分圧との関係をグラフ化したものを図4に示す。
Figure 0006454690
図4に示すように、下地導電層製膜時の印加電力を大きくすることにより、第一製膜室におけるm/z=28のガス分圧が大きくなり、これに伴って、主導電層の製膜環境(第二、第三、第四製膜室)におけるm/z=28のガス分圧が小さくなっている。すなわち、下地導電層の製膜時に、基材中の炭素原子含有ガスおよび窒素原子含有ガスが放出されるために、主導電層製膜時の炭素原子含有ガスおよび窒素原子含有ガス放出量が低下することが分かる。
実施例1および実施例2では、140℃30分加熱後の抵抗率が、3×10−4Ωcmよりも低くなっており、透過率も90%となっている。一方、比較例1では、実施例1,2に比して抵抗率が高く、透過率が小さい。これは、比較例1では、140℃30分の加熱では、結晶化が十分に進行していなかったためであると考えられる。その原因として、下地導電層製膜時の印加電力が小さいために、基材中のガスが十分に放出されず、主導電層製膜時の放出ガス量が増大したために、結晶化に要する時間が長くなったことが考えられる。
以上の結果から、下地導電層製膜時の印加電力を所定範囲として、透明フィルム基材中のガスを放出させることにより、主導電層製膜雰囲気の炭素原子含有ガスや窒素原子含有ガスの濃度を小さくでき、これにより短時間の加熱で結晶化が可能な透明導電フィルムが得られることが分かる。
101,102 透明導電フィルム
10 透明フィルム基材
20 透明電極層
21 下地導電層
25 主導電層
22 基材側主導電層
23 表面側主導電層
200 スパッタ製膜装置
271 繰出ロール
276 巻取ロール
209 加熱室
251 加熱ロール
256 製膜ロール
201〜204 製膜室
221〜224 ターゲット
281〜284 カソード

Claims (6)

  1. 巻取式スパッタ製膜装置を用いて、透明フィルム基材上に透明電極層を備える透明導電フィルムを製造する方法であって、前記巻取式スパッタ製膜装置は、製膜ロールに隣接して少なくとも3つの製膜室を備え、
    前記巻取式スパッタ製膜装置内で、透明フィルム基材の巻回体から透明フィルム基材が繰り出され、前記製膜ロール上を搬送されながら、
    インジウム−錫複合酸化物薄膜からなり膜厚が0.5nm〜4nmの下地導電層が、1つ以上の製膜室でスパッタ製膜される下地導電層形成工程;および
    前記下地導電層上に、インジウム−錫複合酸化物薄膜からなり合計膜厚が8nm〜25nmの主導電層が2つ以上の製膜室で順次スパッタ製膜される主導電層形成工程、を有し、
    前記下地導電層の形成が行われる製膜室における印加電力は、前記下地導電層および前記主導電層の形成が行われる各製膜室における印加電力の合計の5%〜20%であり、
    前記主導電層形成工程において、最初にITO薄膜が製膜される製膜室における印加電力よりも、その次にITO薄膜が製膜される製膜室における印加電力の方が大きく、
    前記下地導電層の形成が行われる製膜室内において、四重極質量分析計により測定される質量電荷比28のガス分圧は、前記下地導電層および前記主導電層の形成が行われる各製膜室において、四重極質量分析計により測定される質量電荷比28のガス分圧の合計の75%以上である、
    透明導電フィルムの製造方法。
  2. 前記下地導電層は、酸化インジウムと酸化錫の合計に対する酸化錫の含有量が8重量%以下である、請求項1に記載の透明導電フィルムの製造方法。
  3. 前記主導電層は、基材側主導電層と、前記基材側主導電層よりも酸化インジウムと酸化錫の合計に対する酸化錫の含有量が少ない表面側主導電層とを備え、
    前記主導電層形成工程において、2つ以上の製膜室で前記基材側主導電層がスパッタ製膜された後、その上に、前記表面側主導電層がスパッタ製膜される、請求項1または2に記載の透明導電フィルムの製造方法。
  4. 前記主導電層は、酸化インジウムと酸化錫の合計に対する酸化錫の含有量が6重量%〜15重量%であり、かつ前記下地導電層における酸化インジウムと酸化錫の合計に対する酸化錫の含有量よりも、前記主導電層における酸化インジウムと酸化錫の合計に対する酸化錫の含有量の方が大きい、請求項1〜3のいずれか1項に記載の透明導電フィルムの製造方法。
  5. 前記巻回体から繰り出された透明フィルム基材が、前記製膜ロール上に搬送される前に加熱処理が行われる、請求項1〜4のいずれか1項に記載の透明導電フィルムの製造方法。
  6. 前記加熱処理は、前記透明フィルム基材を加熱ロールと接触させることにより行われる、請求項5に記載の透明導電フィルムの製造方法。
JP2016511473A 2014-03-31 2015-02-27 透明導電フィルムの製造方法 Active JP6454690B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014074531 2014-03-31
JP2014074531 2014-03-31
PCT/JP2015/055973 WO2015151687A1 (ja) 2014-03-31 2015-02-27 透明導電フィルムの製造方法

Publications (2)

Publication Number Publication Date
JPWO2015151687A1 JPWO2015151687A1 (ja) 2017-04-13
JP6454690B2 true JP6454690B2 (ja) 2019-01-16

Family

ID=54240020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016511473A Active JP6454690B2 (ja) 2014-03-31 2015-02-27 透明導電フィルムの製造方法

Country Status (4)

Country Link
US (1) US10151024B2 (ja)
JP (1) JP6454690B2 (ja)
CN (1) CN105874545B (ja)
WO (1) WO2015151687A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6953204B2 (ja) * 2017-07-04 2021-10-27 日東電工株式会社 透明導電性フィルム及びタッチパネル
WO2019176078A1 (ja) * 2018-03-16 2019-09-19 株式会社 東芝 透明電極の製造方法および製造装置
JP6801887B2 (ja) * 2018-10-18 2020-12-16 株式会社クリエイティブコーティングス 成膜装置
CN111081826B (zh) * 2019-12-31 2022-02-08 苏州联诺太阳能科技有限公司 一种异质结电池制备方法
CN115667573A (zh) * 2020-05-25 2023-01-31 日东电工株式会社 透光性导电性片的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743488B2 (en) * 2001-05-09 2004-06-01 Cpfilms Inc. Transparent conductive stratiform coating of indium tin oxide
JP3983092B2 (ja) 2002-04-24 2007-09-26 三井化学株式会社 透明導電性フィルムの製造方法
JP4415584B2 (ja) * 2003-03-14 2010-02-17 住友ベークライト株式会社 フィルム用真空成膜装置及びそれを用いたプラスチックフィルム
JP5509683B2 (ja) 2009-06-03 2014-06-04 東洋紡株式会社 透明導電性フィルム
WO2010035598A1 (ja) * 2008-09-26 2010-04-01 東洋紡績株式会社 透明導電性フィルム及びタッチパネル
JP5122670B2 (ja) 2010-11-05 2013-01-16 日東電工株式会社 透明導電性フィルムの製造方法
JP5101719B2 (ja) * 2010-11-05 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
TW201331960A (zh) * 2011-11-30 2013-08-01 Toyo Boseki 透明導電性薄膜
JP2013129868A (ja) 2011-12-20 2013-07-04 Sharp Corp 成膜装置
JP5787779B2 (ja) * 2012-01-25 2015-09-30 日東電工株式会社 導電性フィルムロールの製造方法
WO2013111681A1 (ja) 2012-01-27 2013-08-01 株式会社カネカ 透明電極付き基板およびその製造方法
WO2013115125A1 (ja) 2012-02-02 2013-08-08 株式会社カネカ 透明電極付き基板の製造方法
CN102664076A (zh) * 2012-05-14 2012-09-12 南昌欧菲光科技有限公司 一种新型双面导电膜制作工艺

Also Published As

Publication number Publication date
US20170088938A1 (en) 2017-03-30
US10151024B2 (en) 2018-12-11
CN105874545B (zh) 2017-07-21
WO2015151687A1 (ja) 2015-10-08
CN105874545A (zh) 2016-08-17
JPWO2015151687A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6454690B2 (ja) 透明導電フィルムの製造方法
KR101498338B1 (ko) 도전성 적층 필름의 제조 방법
TWI569312B (zh) A substrate having a transparent electrode and a method for manufacturing the same
WO2015178297A1 (ja) 透明導電性フィルム
JP6261987B2 (ja) 透明導電フィルムおよびその製造方法
JP6261988B2 (ja) 透明導電フィルムおよびその製造方法
WO2013115125A1 (ja) 透明電極付き基板の製造方法
TWI736590B (zh) 成膜方法及使用其的積層體基板的製造方法
TWI601163B (zh) Substrate with transparent electrode and its manufacturing method
JP6267641B2 (ja) 透明電極付き基板の製造方法、および透明電極付き基板
JP6509799B2 (ja) 透明導電性フィルム及びその製造方法
US20170051398A1 (en) Transparent conductive film and method for producing the same
KR101165770B1 (ko) 고투과율 및 저저항 특성을 갖는 인듐-틴 옥사이드 박막의 제조방법
JP6396059B2 (ja) 透明導電フィルムの製造方法
JP6285911B2 (ja) 透明導電積層フィルムおよびその製造方法
JP2014218726A (ja) 透明電極付き基板およびその製造方法、ならびにタッチパネル
JP6097117B2 (ja) 積層体およびフイルム
JP2014175142A (ja) 電極付き基材及び静電容量式タッチパネル
JP2022118004A (ja) 透明導電性フィルム
TW202042255A (zh) 透光性導電膜
TW202042253A (zh) 透光性導電膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181217

R150 Certificate of patent or registration of utility model

Ref document number: 6454690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250