JP6447576B2 - Inverter control device - Google Patents
Inverter control device Download PDFInfo
- Publication number
- JP6447576B2 JP6447576B2 JP2016103234A JP2016103234A JP6447576B2 JP 6447576 B2 JP6447576 B2 JP 6447576B2 JP 2016103234 A JP2016103234 A JP 2016103234A JP 2016103234 A JP2016103234 A JP 2016103234A JP 6447576 B2 JP6447576 B2 JP 6447576B2
- Authority
- JP
- Japan
- Prior art keywords
- control section
- carrier
- pattern
- period
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
この発明は直流電圧を三相の交流電圧に変換するインバータを制御する技術に関する。当該技術は、例えば、インバータが出力する三相の電流を、インバータが入力する直流電流を用いて推定する技術に資する。 The present invention relates to a technique for controlling an inverter that converts a DC voltage into a three-phase AC voltage. This technique contributes to, for example, a technique for estimating a three-phase current output from an inverter using a direct current input from the inverter.
直流電圧を三相の交流電圧に変換するインバータは、三相の負荷に対して三相の電流を出力する。瞬時的には三相の電流の総和は零であるので、三相の電流を測定するには二相の電流を測定すれば足りる。かかる技術的事項に鑑みれば、三相の電流を測定するためには電流センサの個数は二個で足りる。 An inverter that converts a DC voltage into a three-phase AC voltage outputs a three-phase current to a three-phase load. Since the sum of the three-phase currents is instantaneously zero, it is sufficient to measure the two-phase currents to measure the three-phase currents. In view of such technical matters, two current sensors are sufficient to measure a three-phase current.
ところで、三相のインバータのスイッチングパターンを表す方法として、電圧ベクトルを用いた表現が一般的に採用される。この電圧ベクトルには八種あり、実質的にはインバータに直流電流が入力しない二種の零電圧ベクトルと、インバータに直流電流が入力する六種の非零電圧ベクトルに分類される。 By the way, as a method for representing a switching pattern of a three-phase inverter, an expression using a voltage vector is generally employed. There are eight types of voltage vectors, which are classified into two types of zero voltage vectors in which DC current is not input to the inverter and six types of non-zero voltage vectors in which DC current is input to the inverter.
それぞれが異なる非零電圧ベクトルで表現される複数のスイッチングパターン毎に、インバータが入力する直流電流を測定する技術が提案されている。かかる技術によれば、直流電流及びこれを測定した際のスイッチングパターンとから、三相の電流を推定することができる。よって電流センサは、直流電流を測定するために一つ存在すれば足りる。 There has been proposed a technique for measuring a direct current input by an inverter for each of a plurality of switching patterns each represented by a different non-zero voltage vector. According to this technique, a three-phase current can be estimated from a direct current and a switching pattern obtained by measuring the direct current. Therefore, only one current sensor is required to measure the direct current.
但し、スイッチングパターンの切り替わりに伴って直流電流にはリンギングが発生する。よってスイッチングパターンが切り替わった直後には、直流電流の測定には適していない期間が存在する。また、三相の電流を推定するためには、測定された直流電流のアナログ値をデジタル値に変換する必要がある。よってスイッチングパターンが切り替わる直前にも、直流電流の測定には適していない期間が存在する。従って、三相の電流を推定する観点からは、インバータが入力する直流電流を測定するための一のスイッチングパターンを、所定長以上の期間で持続する必要がある。以下、便宜上、このように持続することが要求される所定長を「検出必要長」と仮称する。 However, ringing occurs in the direct current as the switching pattern is switched. Therefore, immediately after the switching pattern is switched, there is a period that is not suitable for DC current measurement. Further, in order to estimate the three-phase current, it is necessary to convert the analog value of the measured direct current into a digital value. Therefore, immediately before the switching pattern is switched, there is a period that is not suitable for the measurement of the direct current. Therefore, from the viewpoint of estimating the three-phase current, it is necessary to maintain one switching pattern for measuring the direct current input by the inverter for a period longer than a predetermined length. Hereinafter, for the sake of convenience, the predetermined length required to be maintained in this way is temporarily referred to as “necessary detection length”.
この検出必要長を得るために、スイッチングパターンを補正、あるいは補償する技術が種々提案されている（下記特許文献１〜１２参照）。例えば特許文献２では直角三角波と電圧指令値との比較によってスイッチングパターンを設定することにより、あるいは三角波の一部分のみを平坦な波形とすることにより、検出必要長を確保する技術が提案されている。
In order to obtain this necessary detection length, various techniques for correcting or compensating the switching pattern have been proposed (see
なお、後述する二相変調についての公知技術を開示するものとして、特許文献１３，１４を挙げる。二相変調で採用される零電圧ベクトルは、制御の周期毎に一種に限定される。これにより、当該周期においてインバータのスイッチングパターンが切り替わる回数が減り、スイッチング損失が２／３程度となる観点で有利である。 Patent Documents 13 and 14 are listed as disclosing known techniques for two-phase modulation described later. The zero voltage vector employed in the two-phase modulation is limited to one type for each control period. This is advantageous from the viewpoint that the number of switching of the switching pattern of the inverter in the period is reduced, and the switching loss is about 2/3.
また、後述する信号波についての公知技術を開示するものとして、特許文献１５を挙げる。 Patent Document 15 is cited as a technique for disclosing a known technique for a signal wave described later.
しかしながら、上述の技術では、電圧指令値と比較されるキャリアの波形が複雑に変更されたり、検出必要長を確保するためにインバータの出力波形が歪んだり、あるいは当該歪みを補償するために新たにスイッチングパターンを生成する必要があった。 However, in the above-described technique, the waveform of the carrier to be compared with the voltage command value is changed in a complicated manner, the output waveform of the inverter is distorted to ensure the necessary detection length, or newly added to compensate for the distortion. It was necessary to generate a switching pattern.
この発明では、検出必要長を確保してもインバータの出力波形を歪ませず、よって出力波形の歪みを補償する必要がなく、しかも二相変調を採用してスイッチング損失を低減する技術を提供することを目的としている。 The present invention provides a technique that does not distort the output waveform of the inverter even if the necessary detection length is ensured, so that it is not necessary to compensate for the distortion of the output waveform, and further employs two-phase modulation to reduce the switching loss. The purpose is that.
この発明にかかるインバータ制御装置(3)は、インバータ(1)を制御する装置である。当該インバータ(1)は、第１の入力端(P1)と第２の入力端(P2)との間で互いに並列に接続された３つの電流経路(1u,1v,1w)を有し、前記第１の入力端(P1)と前記第２の入力端(P2)との間で、前記３つの電流経路の各々が互いに直列に接続されて排他的に導通する一対のスイッチング素子(S1〜S6)を含み、前記第１の入力端(P1)を前記第２の入力端(P2)よりも高電位にする直流電圧(Vdc)を三相電圧に変換する。
The inverter control device (3) according to the present invention is a device for controlling the inverter (1). The inverter (1) has three current paths (1u, 1v, 1w) connected in parallel between the first input terminal (P1) and the second input terminal (P2) , Between the first input terminal (P1) and the second input terminal (P2), a pair of switching elements (S1 to S6 ) in which each of the three current paths is connected in series and are electrically connected to each other. ) wherein the converted before Symbol first three-phase voltage DC voltage (Vdc) input of (P1) to a potential higher than said second input terminal (P2).
そしてインバータ制御装置(3)の第１の態様は、スイッチングパターン(Vg)に則って、前記一対のスイッチング素子のスイッチングを制御するスイッチング制御部(33)と、前記スイッチングパターンと、前記第１の入力端又は前記第２の入力端に流れる電流(idc)とに基づいて、前記インバータが出力する三相電流（iu,iv,iw)の推定値（iu^,iv^,iw^)を計算する線電流計算部(31)と、制御区間毎に設定される前記三相電圧についての三相の電圧指令値(Vu*,Vv*,Vw*)に基づいて前記スイッチングパターンを設定するパターン生成部(34)とを備える。 And the 1st aspect of an inverter control apparatus (3) is based on switching pattern (Vg), The switching control part (33) which controls switching of a pair of said switching element, The said switching pattern, said 1st Calculate the estimated value (iu ^, iv ^, iw ^) of the three-phase current (iu, iv, iw) output from the inverter based on the current (idc) flowing through the input terminal or the second input terminal A line current calculation unit (31) to perform, and pattern generation for setting the switching pattern based on three-phase voltage command values (Vu *, Vv *, Vw *) for the three-phase voltage set for each control section Part (34).
前記スイッチングパターンは前記制御区間毎に、一つの前記電流経路のみにおいて、前記一対のスイッチング素子のうち前記第１の入力端に近い方が導通する第１パターン(V4)の少なくとも一つと、一つの前記電流経路のみにおいて、前記一対のスイッチング素子のうち前記第２の入力端に近い方が導通する第２パターン(V6)の少なくとも一つと、第３パターン(V0,V7)の少なくとも一つとで構成される。 The switching pattern includes at least one first pattern (V4) that is conductive in a direction closer to the first input terminal of the pair of switching elements in only one current path for each control section; It is composed of at least one of the second pattern (V6) and the third pattern (V0, V7) in which the one close to the second input terminal of the pair of switching elements is conductive only in the current path. Is done.
一つの前記制御区間における前記第２パターンの長さの総和が当該制御区間における前記第１パターンの総和よりも長いときには、当該制御区間における前記第３パターン(V7)では、全ての前記電流経路において前記一対のスイッチング素子のうち前記第１の入力端に近い方が導通し、前記第１パターンが採用される期間(T4)は前記第２パターンが採用される一対の期間（T61,T62）に隣接して挟まれる。 When the total sum of the lengths of the second patterns in one control section is longer than the sum of the first patterns in the control section, in the third pattern (V7) in the control section, in all the current paths Of the pair of switching elements, the one closer to the first input terminal is conductive, and the period (T4) in which the first pattern is employed is the pair of periods (T61, T62) in which the second pattern is employed. Adjacent to each other.
一つの前記制御区間における前記第１パターンの長さの総和が当該制御区間における前記第２パターンの総和よりも長いときには、当該制御区間における前記第３パターン(V0)では、全ての前記電流経路において前記一対のスイッチング素子のうち前記第２の入力端に近い方が導通し、前記第２パターンが採用される期間(T6)は前記第１パターンが採用される一対の期間（T41,T42）に隣接して挟まれる。 When the total sum of the lengths of the first patterns in one control section is longer than the sum of the second patterns in the control section, in the third pattern (V0) in the control section, in all the current paths Of the pair of switching elements, the one closer to the second input terminal is conductive, and the period (T6) in which the second pattern is employed is the pair of periods (T41, T42) in which the first pattern is employed. Adjacent to each other.
この発明にかかるインバータ制御装置(3)の第２の態様は、その第１の態様であって、前記制御区間の長さ(Tc)と等しい周期を有する三角波を呈するキャリア(C)を生成するキャリア生成部(35)を更に備える。前記パターン生成部(34)は、前記三相の前記電圧指令値(Vu*,Vv*,Vw*)と、前記キャリアとの比較に基づいて前記スイッチングパターン(Vg)を設定する。 A second mode of the inverter control device (3) according to the present invention is the first mode, and generates a carrier (C) exhibiting a triangular wave having a period equal to the length (Tc) of the control section. A carrier generation unit (35) is further provided. The pattern generation unit (34) sets the switching pattern (Vg) based on a comparison between the three-phase voltage command values (Vu *, Vv *, Vw *) and the carrier.
そして前記キャリアの振幅ΔＣ、０以上１以下の係数ｋ、一の前記スイッチングパターンが前記推定値の計算のために持続することが要求される所定長(Tth)の前記周期に対する比α（＝Tth/Tc)、を導入し、前記三相の前記電圧指令値のうち最も大きい値を最大相指令値Ｖｍａｘ＊とし、最も小さい値を最小相指令値Ｖｍｉｎ＊とし、前記最大相指令値Ｖｍａｘ＊と前記最小相指令値Ｖｍｉｎ＊との間の値を中間相指令値Ｖｍｉｄ＊として、（ア）一の前記制御区間において、（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（ｋ／ΔＣ）≧α；及び（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（（１−ｋ）／ΔＣ）≧αの少なくともいずれかが成立し、かつ、（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（ｋ／ΔＣ）＜α；（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（（１−ｋ）／ΔＣ）＜α；及び（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（１／ΔＣ）≧αの全てが成立する第１の条件が満足されるとき、前記キャリアは、当該制御区間をその始期から終期に向かってｋ：（ｋ−１）で内分する時点で、前記最小相指令値Ｖｍｉｎ＊と等しい最小値を採る。あるいは、（イ）一の前記制御区間において、（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（ｋ／ΔＣ）≧α；及び（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（（１−ｋ）／ΔＣ）≧αの少なくともいずれかが成立し、かつ、（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（ｋ／ΔＣ）＜α；（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（（１−ｋ）／ΔＣ）＜α；及び（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（１／ΔＣ）≧αの全てが成立する第２の条件が満足されるとき、前記キャリアは、当該制御区間をその前記始期から前記終期に向かってｋ：（ｋ−１）で内分する時点で、前記最大相指令値Ｖｍａｘ＊と等しい最大値を採る。 The carrier amplitude ΔC, the coefficient k of 0 or more and 1 or less, and the ratio α (= Tth) of the predetermined length (Tth) required for the one switching pattern to be continued for the calculation of the estimated value. / Tc), the largest value among the voltage command values of the three phases is set as the maximum phase command value Vmax *, the smallest value is set as the minimum phase command value Vmin *, and the maximum phase command value Vmax * A value between the minimum phase command value Vmin * is an intermediate phase command value Vmid *, and (a) (Vmax * −Vmid *) · (k / ΔC) ≧ α; * −Vmid *) · ((1−k) / ΔC) ≧ α is satisfied, and (Vmid * −Vmin *) · (k / ΔC) <α; (Vmid * −Vmin *) ((1-k) / ΔC) <α; and (Vm When the first condition that all of d * −Vmin *) · (1 / ΔC) ≧ α is satisfied, the carrier moves the control section from the start to the end k: (k−1 ), A minimum value equal to the minimum phase command value Vmin * is taken. Or (b) at least one of (Vmid * −Vmin *) · (k / ΔC) ≧ α; and (Vmid * −Vmin *) · ((1−k) / ΔC) ≧ α in one control section. One of the above holds, and (Vmax * −Vmid *) · (k / ΔC) <α; (Vmax * −Vmid *) · ((1−k) / ΔC) <α; and (Vmax * −Vmid) *) When the second condition that satisfies all of (1 / ΔC) ≧ α is satisfied, the carrier moves the control section from the start to the end at k: (k−1). At the time of internal division, the maximum value equal to the maximum phase command value Vmax * is taken.
この発明にかかるインバータ制御装置(3)の第３の態様は、その第２の態様であって、前記第１の条件が満足される一の前記制御区間では、当該制御区間の前記始期及び前記終期の少なくともいずれか一方において前記キャリアの最大値が得られ、前記第２の条件が満足される一の前記制御区間では、当該制御区間の前記始期及び前記終期の少なくともいずれか一方において前記キャリアの最小値が得られる。 A third aspect of the inverter control device (3) according to the present invention is the second aspect, and in the one control section in which the first condition is satisfied, the start period and the control section In the one control section in which the maximum value of the carrier is obtained in at least one of the end periods and the second condition is satisfied, the carrier of the carrier in at least one of the start period and the end period of the control section The minimum value is obtained.
この発明にかかるインバータ制御装置(3)の第４の態様は、その第３の態様であって、前記キャリアは直角三角波である。そして当該制御区間の前記始期及び前記終期の一方において前記キャリアの前記最小値が、他方において前記キャリアの前記最大値が、それぞれ得られる。 A fourth aspect of the inverter control device (3) according to the present invention is the third aspect, wherein the carrier is a right triangular wave. Then, the minimum value of the carrier is obtained at one of the start period and the end period of the control section, and the maximum value of the carrier is obtained at the other.
この発明にかかるインバータ制御装置(3)の第５の態様は、その第３の態様であって、前記第１の条件が満足される一の前記制御区間では、当該制御区間の前記始期及び前記終期のいずれにおいても前記キャリアの前記最大値が得られ、前記第２の条件が満足される一の前記制御区間では、当該制御区間の前記始期及び前記終期のいずれにおいても前記キャリアの前記最小値が得られる。 A fifth aspect of the inverter control device (3) according to the present invention is the third aspect, and in the one control section where the first condition is satisfied, the start period and the control section In the one control section where the maximum value of the carrier is obtained at any end and the second condition is satisfied, the minimum value of the carrier at both the start and end of the control section Is obtained.
この発明にかかるインバータ制御装置(3)の第６の態様は、その第５の態様であって、例えば前記第１の条件が満足される一の前記制御区間では、当該制御区間の中央において前記キャリアの前記最小値が得られ、前記第２の条件が満足される一の前記制御区間では、当該制御区間の前記中央において前記キャリアの前記最大値が得られる。 A sixth aspect of the inverter control device (3) according to the present invention is the fifth aspect thereof. For example, in the one control section in which the first condition is satisfied, In the one control section in which the minimum value of the carrier is obtained and the second condition is satisfied, the maximum value of the carrier is obtained in the center of the control section.
この発明にかかるインバータ制御装置(3)の第７の態様は、その第３の態様であって、第１の信号波(Vu0*)と、前記第１の信号波に対する増分が、一つの前記制御区間における前記第１パターン(V4)が採用される期間の長さの総和(T41+T42)を決定する第２の信号波(Vv0*)と、前記第２の信号波に対する増分が、一つの前記制御区間における前記第２パターン(V6)が採用される期間の長さの総和(T61+T62）を決定する第３の信号波(Vw0*)とを入力して前記三相の指令値(Vu1*,Vv1*,Vw1*)を生成する電圧指令生成部(36)を更に備える。そして前記キャリアは、前記第１の条件が満足される一の前記制御区間と、前記第２の条件が満足される一の前記制御区間とで位相が１８０度相違する。 A seventh aspect of the inverter control device (3) according to the present invention is the third aspect, wherein the first signal wave (Vu0 *) and the increment relative to the first signal wave are one The second signal wave (Vv0 *) that determines the total length (T41 + T42) of the period in which the first pattern (V4) is adopted in the control section and the increment with respect to the second signal wave are equal to each other. Input a third signal wave (Vw0 *) that determines the total length (T61 + T62) of the period in which the second pattern (V6) is adopted in the two control sections, and the three-phase command value A voltage command generator (36) for generating (Vu1 *, Vv1 *, Vw1 *) is further provided. The carrier has a phase difference of 180 degrees between the one control interval in which the first condition is satisfied and the one control interval in which the second condition is satisfied.
この発明にかかるインバータ制御装置によれば、スイッチングパターンが採用される期間に所定長を確保しても、インバータの出力波形を歪ませない。よってインバータの出力波形の歪みを補償する必要がない。しかもインバータで二相変調が採用されるので、インバータのスイッチング損失が低減する。 According to the inverter control device of the present invention, the output waveform of the inverter is not distorted even if a predetermined length is ensured during the period in which the switching pattern is employed. Therefore, it is not necessary to compensate for distortion of the output waveform of the inverter. Moreover, since two-phase modulation is employed in the inverter, the switching loss of the inverter is reduced.
［インバータ１の構成］
図１はインバータ１およびその動作を制御するインバータ制御装置たる制御部３の構成を例示する回路図である。インバータ１は入力端Ｐ１，Ｐ２及び出力端Ｐｕ，Ｐｖ，Ｐｗと接続される。入力端Ｐ１，Ｐ２には直流電圧が印加される。ここでは入力端Ｐ２に印加される電位は入力端Ｐ１に印加される電位よりも低い。
[Configuration of Inverter 1]
FIG. 1 is a circuit diagram illustrating the configuration of an
インバータ１は入力端Ｐ１，Ｐ２から入力される直流電圧Ｖｄｃを三相電圧に変換し、この三相電圧を出力端Ｐｕ，Ｐｖ，Ｐｗへと出力する。直流電圧Ｖｄｃは入力端Ｐ２に対する入力端Ｐ１の電位差であり、正である。換言すれば、直流電圧Ｖｄｃは入力端Ｐ１を入力端Ｐ２よりも高電位にする。
The
インバータ１は入力端Ｐ１，Ｐ２の間で互いに並列に接続される３つの電流経路１ｕ，１ｖ，１ｗを有している。電流経路１ｕ，１ｖ，１ｗの各々は、入力端Ｐ１，Ｐ２の間で互いに直列に接続される一対のスイッチング素子を含む。図１ではＵ相についての電流経路１ｕが一対のスイッチング素子Ｓ１，Ｓ４を含み、Ｖ相についての電流経路１ｖが一対のスイッチング素子Ｓ２，Ｓ５を含み、Ｗ相についての電流経路１ｗが一対のスイッチング素子Ｓ３，Ｓ６を含む場合が例示されている。
The
スイッチング素子Ｓ１〜Ｓ６は例えば絶縁ゲートバイポーラトランジスタ又は電界効果トランジスタなどである。各スイッチング素子Ｓ１〜Ｓ３は出力端Ｐｕ，Ｐｖ，Ｐｗの各々と入力端Ｐ１との間に設けられている。以下では、各スイッチング素子Ｓ１〜Ｓ３を上側のスイッチング素子とも呼ぶ。各スイッチング素子Ｓ４〜Ｓ６は出力端Ｐｕ，Ｐｖ，Ｐｗの各々と入力端Ｐ２との間に設けられている。以下では各スイッチング素子Ｓ４〜Ｓ６を下側のスイッチング素子とも呼ぶ。 The switching elements S1 to S6 are, for example, insulated gate bipolar transistors or field effect transistors. Each of the switching elements S1 to S3 is provided between each of the output terminals Pu, Pv, and Pw and the input terminal P1. Below, each switching element S1-S3 is also called an upper switching element. Each of the switching elements S4 to S6 is provided between each of the output terminals Pu, Pv, Pw and the input terminal P2. Hereinafter, the switching elements S4 to S6 are also referred to as lower switching elements.
またインバータ１はダイオードＤ１〜Ｄ６を備えている。ダイオードＤ１〜Ｄ３のアノードはそれぞれ出力端Ｐｕ，Ｐｖ，Ｐｗに接続され、ダイオードＤ１〜Ｄ３はそれぞれスイッチング素子Ｓ１〜Ｓ３と並列に接続される。ダイオードＤ４〜Ｄ６のアノードは入力端Ｐ２に接続され、ダイオードＤ４〜Ｄ６はそれぞれスイッチング素子Ｓ４〜Ｓ６と並列に接続される。なおダイオードＤ１〜Ｄ６はそれぞれスイッチング素子Ｓ１〜Ｓ６の寄生ダイオードであってもよい。
The
スイッチング素子Ｓ１〜Ｓ６のそれぞれには制御部３からスイッチ信号Ｇが与えられる。かかるスイッチ信号Ｇにより各スイッチング素子Ｓ１〜Ｓ６の導通／非導通が制御される。スイッチ信号Ｇが種々の値を採ることにより、インバータ１は直流電圧Ｖｄｃを三相電圧に変換して、これを出力端Ｐｕ，Ｐｖ，Ｐｗに出力する。
A switch signal G is given from the
スイッチ信号Ｇは、同じ出力端に接続される一対のスイッチング素子を、互いに排他的に導通させる。これは入力端Ｐ１，Ｐ２が短絡して当該スイッチング素子に大電流が流れることを防止するためである。具体的にはスイッチング素子Ｓ１，Ｓ４は排他的に導通し、スイッチング素子Ｓ２，Ｓ５は排他的に導通し、スイッチング素子Ｓ３，Ｓ６は排他的に導通する。 The switch signal G causes a pair of switching elements connected to the same output end to conduct exclusively. This is to prevent the input terminals P1 and P2 from being short-circuited and causing a large current to flow through the switching element. Specifically, the switching elements S1 and S4 are exclusively conducted, the switching elements S2 and S5 are exclusively conducted, and the switching elements S3 and S6 are exclusively conducted.
インバータ１は例えば誘導性負荷２を駆動することができる。誘導性負荷２は出力端Ｐｕ，Ｐｖ，Ｐｗに接続される。誘導性負荷２は例えばモータであって、インバータ１によって印加される三相電圧に応じて回転する。インバータ１から誘導性負荷２には三相電流を構成する線電流ｉｕ，ｉｖ，ｉｗが流れる。具体的には出力端Ｐｕ，Ｐｖ，Ｐｗからそれぞれ線電流ｉｕ，ｉｖ，ｉｗが流れる。ここでは線電流ｉｕ，ｉｖ，ｉｗの正の向きを、インバータ１から誘導性負荷２へと流れる向かう方向に採る。インバータ１は直流電流ｉｄｃを入力し、線電流ｉｕ，ｉｖ，ｉｗを出力する。よって線電流ｉｕ，ｉｖ，ｉｗの和が直流電流ｉｄｃに等しい。
The
電流検出部４は入力端Ｐ２を流れる直流電流ｉｄｃを検出する。なお電流検出部４は入力端Ｐ１を流れる直流電流ｉｄｃを検出しても良い。ただし、入力端Ｐ１には高電位が印加されることから、電流検出部４として絶縁性の高い検出部を採用する必要があり、製造コストの増大を招く。よって、電流検出部４は入力端Ｐ２を流れる直流電流ｉｄｃを検出することが望ましい。 The current detection unit 4 detects a direct current idc flowing through the input terminal P2. Note that the current detection unit 4 may detect the DC current idc flowing through the input terminal P1. However, since a high potential is applied to the input terminal P1, it is necessary to employ a highly insulating detection unit as the current detection unit 4, which increases the manufacturing cost. Therefore, it is desirable that the current detector 4 detects the direct current idc flowing through the input terminal P2.
電流検出部４が検出した直流電流ｉｄｃは制御部３に入力される。制御部３はスイッチ信号Ｇを出力する。
The direct current idc detected by the current detection unit 4 is input to the
例えば制御部３はマイクロコンピュータと記憶装置を含んで構成される。マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行する。上記記憶装置は、例えばＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)、書き換え可能な不揮発性メモリ（ＥＰＲＯＭ(Erasable Programmable ROM)等）、ハードディスク装置などの各種記憶装置の１つ又は複数で構成可能である。当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。また、制御部３はこれに限らず、制御部３によって実行される各種手順、あるいは実現される各種手段又は各種機能の一部又は全部をハードウェアで実現しても構わない。
For example, the
［制御部３の構成］
以下、制御部３の具体的な構成例を説明する。制御部３は、線電流計算部３１と、信号波生成部３２と、スイッチング制御部３３と、パターン生成部３４と、キャリア生成部３５と、電圧指令生成部３６とを備える。
[Configuration of Control Unit 3]
Hereinafter, a specific configuration example of the
スイッチング制御部３３は、スイッチングパターンＶｇに則って、スイッチング素子Ｓ１〜Ｓ６のスイッチングを制御する。具体的には、スイッチ信号Ｇはスイッチング制御部３３が制御する。スイッチングパターンＶｇは上述の様に、電圧ベクトルを用いて表現することができ、後述する説明でも電圧ベクトルを用いて表現する。
The switching
線電流計算部３１は、スイッチングパターンＶｇと、直流電流ｉｄｃとに基づいて、線電流ｉｕ，ｉｖ，ｉｗの推定値ｉｕ＾，ｉｖ＾，ｉｗ＾を計算する。但し、既に述べたように、この計算を正しく行うには、直流電流ｉｄｃを検出する際にインバータ１が採用する一つのスイッチングパターンＶｇは、検出必要長以上に持続される必要がある。
The line
パターン生成部３４は、三相の電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に基づいて、スイッチングパターンＶｇを設定する。インバータ１が三相電圧を出力するために、制御区間毎に電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊が設定される。
The
キャリア生成部３５は三角波のキャリアＣを生成する。キャリアＣの周期は制御区間の長さと等しい。以下、この長さを「周期Ｔｃ」と称す。後述するように、キャリアＣは対称三角波であってもよいし、非対称三角波、なかでも鋸波とも称される直角三角波であってもよい。
The
パターン生成部３４は、電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊と、キャリアＣとの比較に基づいて、スイッチングパターンＶｇを設定する。
The
このような線電流計算部３１、スイッチング制御部３３、パターン生成部３４、キャリア生成部３５のそれぞれ自体の機能は公知であるので、ここではそれらの詳細な説明は省略する。
Since the functions of the line
信号波生成部３２は、推定値ｉｕ＾，ｉｖ＾，ｉｗ＾と、直流電圧Ｖｄｃと、誘導性負荷２の動作を制御する量とから、信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊を生成する。ここでは誘導性負荷２としてモータを採用するので、その動作を制御する量としては回転角速度の指令値ω＊を採用する。信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊も電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊と同様に、制御区間毎に設定され、インバータ１が出力する三相電圧を決定する。かかる信号波の生成それ自体は、例えば特許文献１５等で公知であるので、詳細な説明は省略する。
The signal
電圧指令生成部３６は、信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊から電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を生成する。以下、この電圧指令生成部３６の詳細な動作を説明する前に、スイッチングパターンＶｇについて説明する。
The voltage
［スイッチングパターンＶｇの説明］
スイッチング素子Ｓ１〜Ｓ６のスイッチングパターンとして次の８つのパターンが存在する。ここで上側のスイッチング素子が導通し、下側のスイッチング素子が非導通であるスイッチ状態を「１」で表現し、上側のスイッチング素子が非導通であって下側のスイッチング素子が導通するスイッチ状態を「０」で表現する。そして各相についてのスイッチングパターンをこの順で並べると、スイッチングパターンＶｇとしては、（０００）（００１）（０１０）（０１１）（１００）（１０１）（１１０）（１１１）の８つのパターンが存在する。
[Description of Switching Pattern Vg]
The following eight patterns exist as switching patterns of the switching elements S1 to S6. Here, a switch state in which the upper switching element is conductive and the lower switching element is non-conductive is expressed by “1”, and the upper switching element is non-conductive and the lower switching element is conductive. Is represented by “0”. When the switching patterns for each phase are arranged in this order, there are eight patterns (000) (001) (010) (011) (100) (101) (110) (111) as switching patterns Vg. To do.
上述した各スイッチングパターンＶｇをスイッチング素子Ｓ１〜Ｓ６が採用することにより、インバータ１はスイッチングパターンＶｇに応じた電圧を出力する。各スイッチングパターンＶｇにより出力される電圧をベクトルとして表現することができる。スイッチングパターンＶｇの上記３つの数字を三桁の２進数として把握し、これを１０進数に換算した数字を用いて、それぞれスイッチングパターンＶ０〜Ｖ７と表現する。例えばスイッチングパターンＶ４とは、スイッチング素子Ｓ１，Ｓ５，Ｓ６が導通し、スイッチング素子Ｓ２，Ｓ３，Ｓ４が非導通の状態を指す。
When the switching elements S1 to S6 employ the switching patterns Vg described above, the
スイッチングパターンＶ０では、入力端Ｐ２に接続されるスイッチング素子Ｓ４，Ｓ５，Ｓ６のいずれもが導通する。スイッチングパターンＶ７では、入力端Ｐ１に接続されるスイッチング素子Ｓ１，Ｓ２，Ｓ３のいずれもが導通する。これらのスイッチングパターンＶ０，Ｖ７では出力端Ｐｕ，Ｐｖ，Ｐｗが短絡される。よってこのときに直流電流ｉｄｃは流れず、従ってスイッチングパターンＶ０，Ｖ７において検出必要長を持続する必要はない。 In the switching pattern V0, all of the switching elements S4, S5, and S6 connected to the input terminal P2 are conducted. In the switching pattern V7, all of the switching elements S1, S2, and S3 connected to the input terminal P1 are conducted. In these switching patterns V0 and V7, the output terminals Pu, Pv and Pw are short-circuited. Therefore, at this time, the direct current idc does not flow, and therefore it is not necessary to maintain the required detection length in the switching patterns V0 and V7.
よく知られているように、スイッチングパターンＶｇは電圧ベクトルとして把握される。上記三桁の２進数が、（０００）を基点とするベクトルを示すと把握するのである。この場合、スイッチングパターンＶ０は大きさを有さないベクトルに対応する。スイッチングパターンＶ７も直流電流ｉｄｃを流さないという点でスイッチングパターンＶ０と共通し、大きさを有さないベクトルに対応すると考える。そこで、スイッチングパターンＶ０，Ｖ７に対応する電圧ベクトルを零電圧ベクトルと称す。他方、スイッチングパターンＶ１〜６に対応する電圧ベクトルを非零電圧ベクトルと称す。 As is well known, the switching pattern Vg is grasped as a voltage vector. It is understood that the three-digit binary number indicates a vector having (000) as a base point. In this case, the switching pattern V0 corresponds to a vector having no magnitude. The switching pattern V7 is also common to the switching pattern V0 in that the direct current idc does not flow, and is considered to correspond to a vector having no magnitude. Therefore, a voltage vector corresponding to the switching patterns V0 and V7 is referred to as a zero voltage vector. On the other hand, voltage vectors corresponding to the switching patterns V1 to 6 are referred to as non-zero voltage vectors.
線電流計算部３１の機能は、スイッチングパターンＶ４が採用される期間では次のように説明される。当該期間では、上述の様にスイッチング素子Ｓ１，Ｓ５，Ｓ６が導通するので、入力端Ｐ１を流れる直流電流ｉｄｃは出力端Ｐｕを経由して線電流ｉｕとして誘導性負荷２を流れる。線電流ｉｕは誘導性負荷２において線電流ｉｖ，ｉｗに分流し、線電流ｉｖ，ｉｗはそれぞれ出力端Ｐｖ，Ｐｗを流れる。その後、線電流ｉｖ，ｉｗが合流して直流電流ｉｄｃとして入力端Ｐ２へと流れる。よって、スイッチングパターンＶ４が採用される期間において流れる直流電流ｉｄｃは、線電流ｉｕであると推定され、推定値ｉｕ＾として扱われる。
The function of the line
スイッチングパターンＶ６が採用される期間では、線電流計算部３１の機能は次のように説明される。当該期間では、スイッチング素子Ｓ１，Ｓ２，Ｓ６が導通するので、入力端Ｐ１を流れる直流電流ｉｄｃは出力端Ｐｕ，Ｐｖをそれぞれ経由して線電流ｉｕ，ｉｖとして誘導性負荷２を流れる。線電流ｉｕ，ｉｖは誘導性負荷２において合流し、線電流ｉｗとなって出力端Ｐｗを経由し、直流電流ｉｄｃとして入力端Ｐ２へと流れる。ただし、線電流ｉｗは誘導性負荷２からインバータ１へと流れるので、直流電流ｉｄｃは負の線電流ｉｗと一致する。よって、スイッチングパターンＶ６が採用される期間において流れる直流電流ｉｄｃは、その符号を逆にして、電流（−ｉｄｃ）が推定値ｉｗ＾として扱われる。
In the period in which the switching pattern V6 is employed, the function of the line
［電圧指令生成部３６の説明］
図２〜図９は、いずれもパターン生成部３４の動作を説明するグラフであり、三相の電圧指令値とキャリアＣとの比較、当該比較によって決定されるスイッチングパターンＶｇ、及びスイッチングパターンＶｇ毎に流れる直流電流ｉｄｃを示している。横軸は時間を採用し、図面左側よりも右側の方が時間的に後である。
[Description of Voltage Command Generation Unit 36]
2 to 9 are graphs for explaining the operation of the
キャリアＣがある電圧指令値以上であれば当該電圧指令値が対応する相の上側のスイッチング素子が導通し、これに伴って下側のスイッチング素子が非導通する。以下、説明の便宜上、三相の前記電圧指令値のうち最も大きい値を最大相指令値と称し、最も小さい値を最小相指令値と称し、最大相指令値と最小相指令値との間の値を中間相指令値と称する。キャリアＣが最大相指令値以上であれば、キャリアＣは必ず中間相指令値及び最小相指令値以上であるので、このときにはスイッチングパターンＶ７が採用される。同様に、キャリアＣが最小相指令値未満であれば、キャリアＣは必ず中間相指令値及び最大相指令値未満であるので、このときにはスイッチングパターンＶ０が採用される。 If the carrier C is equal to or higher than a certain voltage command value, the switching element on the upper side of the phase corresponding to the voltage command value is turned on, and accordingly, the lower switching element is turned off. Hereinafter, for convenience of explanation, the largest value among the voltage command values of the three phases is referred to as the maximum phase command value, the smallest value is referred to as the minimum phase command value, and the difference between the maximum phase command value and the minimum phase command value. The value is referred to as an intermediate phase command value. If the carrier C is equal to or greater than the maximum phase command value, the carrier C is always equal to or greater than the intermediate phase command value and the minimum phase command value, and at this time, the switching pattern V7 is employed. Similarly, if carrier C is less than the minimum phase command value, carrier C is always less than the intermediate phase command value and the maximum phase command value, and therefore switching pattern V0 is employed at this time.
従って、キャリアＣが最大相指令値と最小相指令値との間の値を採るときに、直流電流ｉｄｃが実質的に流れる。また、中間相指令値が最大相指令値と最小相指令値との平均値から離れるほど、直流電流ｉｄｃが実質的に流れるスイッチングパターンＶｇが持続される期間が検出必要長に至らなくなる可能性が高い。 Therefore, when the carrier C takes a value between the maximum phase command value and the minimum phase command value, the DC current idc substantially flows. In addition, the longer the intermediate phase command value is from the average value of the maximum phase command value and the minimum phase command value, the longer the period during which the switching pattern Vg in which the DC current idc substantially flows is maintained may not reach the required detection length. high.
これらの図面において信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊は共通している。ここで着目する制御区間において、Ｖｕ０＊＜Ｖｖ０＊＜Ｖｗ０＊と仮定した。かかる仮定により、一つの制御区間においてスイッチングパターンＶ０，Ｖ４，Ｖ６，Ｖ７のみが採用され得る。具体的には信号波Ｖｖ０＊は信号波Ｖｕ０＊に対する増分（Ｖｖ０＊−Ｖｕ０＊）が、一つの制御区間においてスイッチングパターンＶ４が採用される期間の長さの総和を決定する。信号波Ｖｗ０＊は信号波Ｖｖ０＊に対する増分（Ｖｗ０＊−Ｖｖ０＊）が、一つの制御区間においてスイッチングパターンＶ６が採用される期間の長さの総和を決定する。 In these drawings, the signal waves Vu0 *, Vv0 *, and Vw0 * are common. Here, it is assumed that Vu0 * <Vv0 * <Vw0 * in the control section of interest. With this assumption, only the switching patterns V0, V4, V6, and V7 can be adopted in one control section. Specifically, the signal wave Vv0 * is incremented with respect to the signal wave Vu0 * (Vv0 * −Vu0 *) to determine the total length of the period in which the switching pattern V4 is employed in one control section. In the signal wave Vw0 *, an increment (Vw0 * −Vv0 *) with respect to the signal wave Vv0 * determines a total length of periods in which the switching pattern V6 is employed in one control section.
但しかかる仮定に基づく説明は、三相の対称性から、信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊同士の他の大小関係におけるパターン生成部３４の動作についても、三相を入れ替えて考察することによって一般性を失わない。
However, the explanation based on this assumption is based on the symmetry of the three phases, and considering the operation of the
以下、説明を簡単にするため、信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊が採り得る最小値を０に、最大値を１に、それぞれ設定した。これは信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊を、インバータ１が出力する三相電圧を直流電圧Ｖｄｃで正規化した値として把握することに対応しており、過変調を除けば妥当な設定である。
Hereinafter, in order to simplify the description, the minimum value that can be taken by the signal waves Vu0 *, Vv0 *, and Vw0 * is set to 0, and the maximum value is set to 1. This corresponds to grasping the signal waves Vu0 *, Vv0 *, and Vw0 * as a value obtained by normalizing the three-phase voltage output from the
また、かかる設定に対応して、キャリアＣの最小値を０に、最大値を１に、それぞれ設定する。もちろん、電圧指令生成部３６の後述する機能において線形の変形を行って、キャリアＣの最大値と最小値を他の値に設定しても良い。
Corresponding to this setting, the minimum value of the carrier C is set to 0, and the maximum value is set to 1. Of course, the maximum value and the minimum value of the carrier C may be set to other values by performing linear deformation in the function to be described later of the voltage
図２〜図９の説明では簡単のためにキャリアＣが一つの制御区間において対称三角波を呈する場合を考察する。キャリアＣに非対称三角波を採用する場合については後述する。 In the description of FIGS. 2 to 9, the case where the carrier C exhibits a symmetrical triangular wave in one control section is considered for the sake of simplicity. The case where an asymmetric triangular wave is employed for the carrier C will be described later.
図２〜図５はＶｖ０＊−Ｖｕ０＊＜Ｖｗ０＊−Ｖｖ０＊の場合を示し、以下、このような場合を「Ｖｕ０＊＜Ｖｖ０＊＜＜Ｖｗ０＊」と表記する。図６〜図９はＶｖ０＊−Ｖｕ０＊＞Ｖｗ０＊−Ｖｖ０＊の場合を示し、以下、このような場合を「Ｖｕ０＊＜＜Ｖｖ０＊＜Ｖｗ０＊」と表記する。 2 to 5 show the case of Vv0 * -Vu0 * <Vw0 * -Vv0 *. Hereinafter, such a case will be expressed as “Vu0 * <Vv0 * << Vw0 *”. 6 to 9 show the case of Vv0 * -Vu0 *> Vw0 * -Vv0 *. Hereinafter, such a case will be expressed as “Vu0 * << Vv0 * <Vw0 *”.
図２及び図６では電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊として信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊そのものを用いた場合を示す。また図３、図７及び図８では電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊として信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊の最大値をキャリアＣの最大値と一致させた電圧指令値Ｖｕ１＊，Ｖｖ１＊，Ｖｗ１＊を採用した場合を示す。また図４、図５及び図９では電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊として信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊の最小値をキャリアＣの最大値と一致させた電圧指令値Ｖｕ２＊，Ｖｖ２＊，Ｖｗ２＊を採用した場合を示す。 2 and 6 show the case where the signal waves Vu0 *, Vv0 *, and Vw0 * themselves are used as the voltage command values Vu *, Vv *, and Vw *. 3, 7, and 8, the voltage command value Vu1 * in which the maximum values of the signal waves Vu0 *, Vv0 *, and Vw0 * coincide with the maximum value of the carrier C as the voltage command values Vu *, Vv *, and Vw *. , Vv1 *, Vw1 * are employed. 4, 5, and 9, the voltage command value Vu2 * is obtained by matching the minimum value of the signal waves Vu0 *, Vv0 *, and Vw0 * with the maximum value of the carrier C as the voltage command values Vu *, Vv *, and Vw *. , Vv2 *, Vw2 * are employed.
上述の用語を用いれば、電圧指令値Ｖｕ１＊，Ｖｕ２＊が最小相指令値であり、電圧指令値Ｖｖ１＊，Ｖｖ２＊が中間相指令値であり、電圧指令値Ｖｗ１＊，Ｖｗ２＊が最大相指令値である。 If the above terms are used, the voltage command values Vu1 * and Vu2 * are minimum phase command values, the voltage command values Vv1 * and Vv2 * are intermediate phase command values, and the voltage command values Vw1 * and Vw2 * are maximum phases. It is a command value.
図５はＶｕ０＊＜Ｖｖ０＊＜＜Ｖｗ０＊の場合に、本実施の形態において採用されるパターン生成部３４の動作を示し、図２〜図４は、図５と比較されるべき比較例の動作を示す。
FIG. 5 shows the operation of the
図７はＶｕ０＊＜＜Ｖｖ０＊＜Ｖｗ０＊の場合に、本実施の形態において採用されるパターン生成部３４の動作を示し、図６、図８及び図９は、図８と比較されるべき比較例の動作を示す。
FIG. 7 shows the operation of the
図３〜図５、図７〜９のように、一つの制御区間において、非零電圧ベクトルに対応するスイッチングパターンが二種類のみ存在し、零電圧ベクトルに対応するスイッチングパターンが一種類のみ存在する変調方法それ自体は、二相変調方式として公知である。 As shown in FIGS. 3 to 5 and FIGS. 7 to 9, there are only two types of switching patterns corresponding to the non-zero voltage vector and only one type of switching pattern corresponding to the zero voltage vector in one control section. The modulation method itself is known as a two-phase modulation method.
非零電圧ベクトルの一方に対応するスイッチングパターンＶ４は、電流経路１ｕのみにおいて、スイッチング素子Ｓ１，Ｓ２のうち入力端Ｐ１に近い方であるスイッチング素子Ｓ１が導通する。よってこのとき、電流経路１ｖ，１ｗのいずれにおいても、それぞれが有する一対のスイッチング素子のうち、入力端Ｐ２に近い方であるスイッチング素子Ｓ５，Ｓ６が導通する。
In the switching pattern V4 corresponding to one of the non-zero voltage vectors, the switching element S1 that is closer to the input terminal P1 out of the switching elements S1 and S2 is conductive only in the current path 1u. Therefore, at this time, in both of the
非零電圧ベクトルの他方に対応するスイッチングパターンＶ６は、電流経路１ｗのみにおいて、スイッチング素子Ｓ３，Ｓ６うち入力端Ｐ２に近い方であるスイッチング素子Ｓ６が導通する。よってこのとき、電流経路１ｕ，１ｖのいずれにおいても、それぞれが有する一対のスイッチング素子のうち、入力端Ｐ１に近い方であるスイッチング素子Ｓ１，Ｓ２が導通する。
In the switching pattern V6 corresponding to the other of the non-zero voltage vectors, the switching element S6 that is closer to the input terminal P2 among the switching elements S3 and S6 is conducted only in the
零電圧ベクトルの一方に対応するスイッチングパターンＶ０は、電流経路１ｕ，１ｖ，１ｗの全てにおいて、一対のスイッチング素子のうち入力端Ｐ２に近い方、即ちスイッチング素子Ｓ４，Ｓ５，Ｓ６が導通する。
In the switching pattern V0 corresponding to one of the zero voltage vectors, in all of the
零電圧ベクトルの他方に対応するスイッチングパターンＶ７は、電流経路１ｕ，１ｖ，１ｗの全てにおいて、一対のスイッチング素子のうち入力端Ｐ１に近い方、即ちスイッチング素子Ｓ１，Ｓ２，Ｓ３が導通する。
In the switching pattern V7 corresponding to the other of the zero voltage vectors, in all of the
二相変調方式では、一つの制御区間において、スイッチングパターンＶ４，Ｖ６はいずれも少なくとも一つ存在し、スイッチングパターンＶ０，Ｖ７のいずれか一方のみが少なくとも一つ存在する。 In the two-phase modulation method, at least one switching pattern V4 and V6 exists in one control section, and at least one of only one of the switching patterns V0 and V7 exists.
［Ｖｕ０＊＜Ｖｖ０＊＜＜Ｖｗ０＊の場合の説明］
この場合には、一つの制御区間においてスイッチングパターンＶ４が採用される期間の総和は、スイッチングパターンＶ６が採用される期間の総和よりも短い。電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊として信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊そのものを用いた場合、図２に示される様に、スイッチングパターンＶ４が採用される期間Ｔ４１，Ｔ４２は、一つの制御区間において分離している。より具体的には着目された制御区間においてその中央に期間Ｔ７でスイッチングパターンＶ７が存在し、その前後にそれぞれ期間Ｔ６１，Ｔ６２でスイッチングパターンＶ６が一対存在する。着目された制御区間においてその開始時点（ここでは「始期」と称す）から期間Ｔ０１で、その終了時点（ここでは「終期」と称す）までの期間Ｔ０２で、それぞれスイッチングパターンＶ０が存在する。スイッチングパターンＶ４は、期間Ｔ６１で存在するスイッチングパターンＶ６と期間Ｔ０１で存在するスイッチングパターンＶ０とに挟まれて期間Ｔ４１で、期間Ｔ６２で存在するスイッチングパターンＶ６と期間Ｔ０２で存在するスイッチングパターンＶ０とに挟まれて期間Ｔ４２で、それぞれ存在する。
[Explanation for Vu0 * <Vv0 * << Vw0 *]
In this case, the sum total of the periods in which the switching pattern V4 is employed in one control section is shorter than the sum total of the periods in which the switching pattern V6 is employed. When the signal waves Vu0 *, Vv0 *, Vw0 * themselves are used as the voltage command values Vu *, Vv *, Vw *, as shown in FIG. 2, the periods T41, T42 in which the switching pattern V4 is adopted are Separated in two control sections. More specifically, a switching pattern V7 exists in the center of the focused control section in the period T7, and a pair of switching patterns V6 exist in the periods T61 and T62 before and after the center. In the focused control section, there is a switching pattern V0 in the period T01 from the start time point (referred to herein as “start period”) to the end time point (referred to herein as “end period”). The switching pattern V4 is sandwiched between the switching pattern V6 existing in the period T61 and the switching pattern V0 existing in the period T01, and is switched to the switching pattern V6 existing in the period T62 and the switching pattern V0 existing in the period T02. Each is present in the period T42.
よって、図２に示された状況では、スイッチングパターンＶ４を持続する期間Ｔ４１，Ｔ４２はいずれも検出必要長よりも短くなりやすい。換言すれば、正しい推定値ｉｕ＾を得にくい。 Therefore, in the situation shown in FIG. 2, the periods T41 and T42 for maintaining the switching pattern V4 are both likely to be shorter than the required detection length. In other words, it is difficult to obtain a correct estimated value iu ^.
電圧指令値Ｖｕ１＊，Ｖｖ１＊，Ｖｗ１＊は、補正量δ＝１−Ｖｗ０＊を導入して、以下のように求められる：Ｖｕ１＊＝Ｖｕ０＊＋δ，Ｖｖ１＊＝Ｖｖ０＊＋δ，Ｖｗ１＊＝Ｖｗ０＊＋δ。この場合、図３を参照し、当該制御区間においてスイッチングパターンＶ７は存在せず、スイッチングパターンＶ６は当該制御区間において一つの期間Ｔ６において存在する。しかしながら、スイッチングパターンＶ４が存在する期間Ｔ４１は期間Ｔ６，Ｔ０１に、期間Ｔ４２は期間Ｔ６，Ｔ０２に、挟まれている。キャリアＣは対称三角波なので、図３に現れる期間Ｔ４１の長さは図２に現れる期間Ｔ４１の長さと、図３に現れる期間Ｔ４２の長さは図２に現れる期間Ｔ４２の長さと、それぞれ等しい。よって図２の場合と同様に，期間Ｔ４１，Ｔ４２は検出必要長よりも短くなりやすい。 The voltage command values Vu1 *, Vv1 *, Vw1 * are obtained as follows by introducing the correction amount δ = 1−Vw0 *: Vu1 * = Vu0 * + δ, Vv1 * = Vv0 * + δ, Vw1 * = Vw0 * + δ. In this case, referring to FIG. 3, the switching pattern V7 does not exist in the control section, and the switching pattern V6 exists in one period T6 in the control section. However, the period T41 in which the switching pattern V4 exists is sandwiched between the periods T6 and T01, and the period T42 is sandwiched between the periods T6 and T02. Since the carrier C is a symmetrical triangular wave, the length of the period T41 appearing in FIG. 3 is equal to the length of the period T41 appearing in FIG. 2, and the length of the period T42 appearing in FIG. Therefore, as in the case of FIG. 2, the periods T41 and T42 are likely to be shorter than the required detection length.
電圧指令値Ｖｕ２＊，Ｖｖ２＊，Ｖｗ２＊は、以下のように求められる：Ｖｕ２＊＝０，Ｖｖ２＊＝Ｖｖ０＊−Ｖｕ０＊，Ｖｗ２＊＝Ｖｗ０＊−Ｖｕ０＊。この場合、図４を参照し、当該制御区間においてスイッチングパターンＶ０は存在せず、スイッチングパターンＶ４は当該制御区間の始期において期間Ｔ４１で、終期において期間Ｔ４２で、それぞれ存在する。図３の場合と同様、期間Ｔ４１，Ｔ４２はその存在する位置が異なっても、長さは図２の期間Ｔ４１，Ｔ４２の長さが持続される。 The voltage command values Vu2 *, Vv2 *, and Vw2 * are obtained as follows: Vu2 * = 0, Vv2 * = Vv0 * −Vu0 *, Vw2 * = Vw0 * −Vu0 *. In this case, referring to FIG. 4, the switching pattern V0 does not exist in the control section, and the switching pattern V4 exists in the period T41 at the beginning of the control section and in the period T42 at the end. As in the case of FIG. 3, the lengths of the periods T41 and T42 of FIG. 2 are maintained even if the positions of the periods T41 and T42 are different.
図４の場合、隣接する二つの制御区間において、先行する制御区間の期間Ｔ４２と後行する制御区間の期間Ｔ４１とが連結し、スイッチングパターンＶ４が持続される期間は長くなる。しかしながら、信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊が制御区間毎に設定されることに鑑みれば、二つの制御区間に跨がった期間において測定した直流電流ｉｄｃに基づいて推定値ｉｕ＾を得ることは望ましくない。 In the case of FIG. 4, in two adjacent control sections, the period T42 of the preceding control section and the period T41 of the subsequent control section are connected, and the period in which the switching pattern V4 is sustained becomes long. However, in view of the fact that the signal waves Vu0 *, Vv0 *, Vw0 * are set for each control section, an estimated value iu ^ is obtained based on the DC current idc measured in the period across the two control sections. That is not desirable.
図５の場合、キャリアＣは図２〜図４で示された場合と比較して、位相が１８０度相違している。つまり図５におけるキャリアＣの波形は、図２〜図４で示されたキャリアＣに対して波形が反転している。この場合、着目している制御区間において、スイッチングパターンＶ７はその始期と終期にそれぞれ期間Ｔ７１，Ｔ７２で存在する。また当該制御区間の中央においてスイッチングパターンＶ４が期間Ｔ４で存在する。そして期間Ｔ４の長さが、図２〜図４で示された期間Ｔ４１，Ｔ４２の長さの総和であることは、キャリアＣが（たとえ対称三角波ではなくても）三角波であることから明白である。 In the case of FIG. 5, the phase of the carrier C is 180 degrees different from the case shown in FIGS. That is, the waveform of the carrier C in FIG. 5 is inverted with respect to the carrier C shown in FIGS. In this case, in the control section of interest, the switching pattern V7 exists in the periods T71 and T72 at the start and end, respectively. Further, the switching pattern V4 exists in the center of the control section in the period T4. The length of the period T4 is the sum of the lengths of the periods T41 and T42 shown in FIGS. 2 to 4 because the carrier C is a triangular wave (even if it is not a symmetric triangular wave). is there.
このように、図５で示された場合、スイッチングパターンＶ４が持続される期間が長くなるので、これが検出必要長よりも長くなる可能性が高い。換言すれば、図２〜図４で示された場合よりも正しい推定値ｉｕ＾を得やすい。より正確には、検出期間長Ｔｔｈを導入し、期間Ｔ４１，Ｔ４２の長さもそれぞれ記号Ｔ４１，Ｔ４２で表すと、Ｔ４１＜Ｔｔｈ，Ｔ４２＜Ｔｔｈ，Ｔ４１＋Ｔ４２≧Ｔｔｈであるときに、本実施の形態によって推定値ｉｕ＾の精度が向上するといえる。但し、キャリアＣが対称三角波であるときには、Ｔ４１＝Ｔ４２であり、期間Ｔ４の長さは（Ｔ４１＋Ｔ４２）となる。 In this way, in the case shown in FIG. 5, since the period during which the switching pattern V4 is sustained becomes longer, there is a high possibility that this will be longer than the required detection length. In other words, it is easier to obtain a correct estimated value iu ^ than in the case shown in FIGS. More precisely, when the detection period length Tth is introduced and the lengths of the periods T41 and T42 are also expressed by symbols T41 and T42, respectively, when T41 <Tth, T42 <Tth, T41 + T42 ≧ Tth, It can be said that the accuracy of the estimated value iu ^ is improved. However, when the carrier C is a symmetrical triangular wave, T41 = T42, and the length of the period T4 is (T41 + T42).
なお、図５において、スイッチングパターンＶ６は期間Ｔ４によって隔てられた二つの期間Ｔ６１，Ｔ６２で存在するが、これは図２で示された期間Ｔ６１，Ｔ６２と、それぞれ長さが等しい。つまりスイッチングパターンＶ６が持続されている期間を短くしてはいない。つまり本実施の形態の採用によって推定値ｉｗ＾の精度を劣化させることはない。 In FIG. 5, the switching pattern V6 exists in two periods T61 and T62 separated by a period T4, which are equal in length to the periods T61 and T62 shown in FIG. That is, the period during which the switching pattern V6 is maintained is not shortened. That is, the accuracy of the estimated value iw ^ is not deteriorated by adopting the present embodiment.
また、一つの制御区間においてスイッチングパターンＶ４，Ｖ６が存在する期間の総和は図２〜図５のいずれの場合においても持続される。よって本実施の形態を採用してスイッチングパターンＶｇを生成しても、インバータ１が出力する三相電圧には影響しない。よってスイッチングパターンＶｇを補正しても、三相電圧は歪まず、よって更にスイッチングパターンＶｇを補償する必要もない。
Further, the sum of the periods in which the switching patterns V4 and V6 exist in one control section is maintained in any of the cases shown in FIGS. Therefore, even if this embodiment is adopted to generate the switching pattern Vg, the three-phase voltage output from the
推定値ｉｗ＾が正しく得られるためには、期間Ｔ６１，Ｔ６２の長さもそれぞれ記号Ｔ６１，Ｔ６２で表すと、Ｔｔｈ≦Ｔ６１，Ｔｔｈ≦Ｔ６２であることが望ましい。 In order to obtain the estimated value iw ^ correctly, it is desirable that the lengths of the periods T61 and T62 are expressed by the symbols T61 and T62, respectively, Tth ≦ T61 and Tth ≦ T62.
［Ｖｕ０＊＜＜Ｖｖ０＊＜Ｖｗ０＊の場合の説明］
この場合には、一つの制御区間においてスイッチングパターンＶ６が採用される期間の総和は、スイッチングパターンＶ４が採用される期間の総和よりも短い。但し、当該制御区間においてスイッチングパターンＶ０，Ｖ４，Ｖ６，Ｖ７が存在する順序は図２の場合と同様である。
[Explanation for Vu0 * << Vv0 * <Vw0 *]
In this case, the sum total of the periods in which the switching pattern V6 is employed in one control section is shorter than the sum total of the periods in which the switching pattern V4 is employed. However, the order in which the switching patterns V0, V4, V6, and V7 exist in the control section is the same as in the case of FIG.
電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊として信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊そのものを用いた場合、図６に示される様に、スイッチングパターンＶ６が採用される期間Ｔ６１，Ｔ６２は、一つの制御区間において分離しており、いずれも検出必要長よりも短くなりやすい。換言すれば、正しい推定値ｉｗ＾を得にくい。 When the signal waves Vu0 *, Vv0 *, Vw0 * themselves are used as the voltage command values Vu *, Vv *, Vw *, as shown in FIG. 6, the periods T61, T62 in which the switching pattern V6 is adopted are The two control sections are separated, and all of them tend to be shorter than the detection required length. In other words, it is difficult to obtain a correct estimated value iw ^.
図７を参照し、当該制御区間においてスイッチングパターンＶ７は存在せず、スイッチングパターンＶ６は当該制御区間において一つの期間Ｔ６において存在する。そして期間Ｔ６の長さが、図６で示された期間Ｔ６１，Ｔ６２の総和である。よって正しい推定値ｉｗ＾を得やすい。より正確には、Ｔ６１＜Ｔｔｈ，Ｔ６２＜Ｔｔｈ，Ｔ６１＋Ｔ６２≧Ｔｔｈであるときに、本実施の形態によって推定値ｉｗ＾の精度が向上するといえる。但し、キャリアＣが対称三角波であるときには、Ｔ６１＝Ｔ６２であり、期間Ｔ６の長さは（Ｔ６１＋Ｔ６２）となる。 Referring to FIG. 7, the switching pattern V7 does not exist in the control section, and the switching pattern V6 exists in one period T6 in the control section. The length of the period T6 is the sum of the periods T61 and T62 shown in FIG. Therefore, it is easy to obtain a correct estimated value iw ^. More precisely, when T61 <Tth, T62 <Tth, T61 + T62 ≧ Tth, it can be said that the accuracy of the estimated value iw ^ is improved by the present embodiment. However, when the carrier C is a symmetrical triangular wave, T61 = T62, and the length of the period T6 is (T61 + T62).
なお、スイッチングパターンＶ４は期間Ｔ６によって隔てられた二つの期間Ｔ４１，Ｔ４２で存在するが、これは図６で示された期間Ｔ４１，Ｔ４２と、それぞれ長さが等しい。つまりスイッチングパターンＶ４が持続されている期間を短くしてはいない。つまり本実施の形態の採用によって推定値ｉｕ＾の精度を劣化させることはない。 The switching pattern V4 exists in two periods T41 and T42 separated by a period T6, which are equal in length to the periods T41 and T42 shown in FIG. That is, the period during which the switching pattern V4 is maintained is not shortened. That is, the accuracy of the estimated value iu ^ is not deteriorated by adopting the present embodiment.
推定値ｉｕ＾が正しく得られるためには、Ｔｔｈ≦Ｔ４１，Ｔｔｈ≦Ｔ４２であることが望ましい。 In order to correctly obtain the estimated value iu ^, it is desirable that Tth ≦ T41 and Tth ≦ T42.
図８に示された状況は、図４に示された状況と同様であり、スイッチングパターンＶ７は採用されていないが、二つの制御区間に跨がった期間において測定した直流電流ｉｄｃに基づいて推定値ｉｗ＾を得ることは望ましくない。 The situation shown in FIG. 8 is the same as the situation shown in FIG. 4, and the switching pattern V7 is not adopted, but based on the DC current idc measured in the period across the two control sections. It is not desirable to obtain the estimated value iw ^.
図９に示された状況は、図３に示された状況と同様であり、期間Ｔ６１，Ｔ６２については図６に示された状況が改善されていない。 The situation shown in FIG. 9 is the same as the situation shown in FIG. 3, and the situation shown in FIG. 6 is not improved for the periods T61 and T62.
このようにキャリアＣに対称三角波を採用する場合、図５を参照して、Ｖｕ０＊＜Ｖｖ０＊＜＜Ｖｗ０＊のときには制御区間の始期と終期に最大値を採り、制御区間の中央で最小値を採り、当該最小値と最小相指令値とが一致することが望ましい。また、図７を参照して、Ｖｕ０＊＜＜Ｖｖ０＊＜Ｖｗ０＊のときには制御区間の始期と終期に最小値を採り、制御区間の中央で最大値を採り、当該最大値と最大相指令値とが一致することが望ましい。よって図１に示される様に、キャリア生成部３５は、信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊を入力し、それらの大小関係に基づいてキャリアＣを生成する。
When a symmetrical triangular wave is employed for the carrier C as described above, referring to FIG. 5, when Vu0 * <Vv0 * << Vw0 *, the maximum value is taken at the beginning and end of the control section, and the minimum value is set at the center of the control section. It is desirable that the minimum value matches the minimum phase command value. Referring to FIG. 7, when Vu0 * << Vv0 * <Vw0 *, the minimum value is taken at the beginning and end of the control section, the maximum value is taken at the center of the control section, and the maximum value and the maximum phase command value are taken. It is desirable that Therefore, as shown in FIG. 1, the
［ベクトル図を用いた説明］
図１０は、一つの制御区間において採用されるべきスイッチングパターンＶｇを説明するベクトル図である。図１０においてスイッチングパターンＶ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６はそれぞれ非零電圧ベクトル（０，０，１），（０，１，０），（０，１，１），（１，０，０），（１，０，１），（１，１，０）で表されている。これらの非零電圧ベクトルは、周知の様に、便宜状、互いの始点を共通にする。
[Explanation using vector diagram]
FIG. 10 is a vector diagram for explaining a switching pattern Vg to be adopted in one control section. In FIG. 10, switching patterns V1, V2, V3, V4, V5, and V6 are respectively non-zero voltage vectors (0, 0, 1), (0, 1, 0), (0, 1, 1), (1, 0 , 0), (1, 0, 1), (1, 1, 0). As is well known, these non-zero voltage vectors have the same starting point for convenience.
一の制御区間においてインバータ１が出力すべき電圧に対応する電圧ベクトル（以下「出力電圧ベクトル」と称す）は、これらの非零電圧ベクトルに係数を乗じたもの同士の合成として表される。通常、非零電圧ベクトルのそれぞれは単位ベクトルとして把握され、上述の係数は０以上１以下の値が採用される。よって出力電圧ベクトルは、非零電圧ベクトルの始点を始点とし、隣接する一対の非零電圧ベクトルを二辺とする正三角形の領域内に終点を有する。またインバータ１の動作に二相変調が採用されたときに採用される零電圧ベクトルはスイッチングパターンＶ０に対応する零電圧ベクトル（０，０，０）とスイッチングパターンＶ７に対応する零電圧ベクトル（１，１，１）とのいずれか一方である。
A voltage vector (hereinafter referred to as “output voltage vector”) corresponding to a voltage to be output by the
図１０において破線で区分された領域は、零電圧ベクトル（０，０，０），（１，１，１）のいずれが採用されるべきかを示す。いずれの破線も、当該破線を挟む一対の非零電圧ベクトルの中央に描かれている。 In FIG. 10, the area divided by a broken line indicates which of zero voltage vectors (0, 0, 0) and (1, 1, 1) should be adopted. Both broken lines are drawn at the center of a pair of non-zero voltage vectors sandwiching the broken line.
図２〜図９の説明において採用された例示のように、一つの制御区間において二相変調を採用することを考える。この場合、非零電圧ベクトルに対応するスイッチングパターンＶｇはスイッチングパターンＶ４，Ｖ６であり、零電圧ベクトルに対応するスイッチングパターンＶｇはスイッチングパターンＶ０，Ｖ７である。この場合、出力電圧ベクトルの終点は、電圧ベクトル（１，０，０），（１，１，０）を二辺とする正三角形の領域内にある。 As exemplified in the description of FIGS. 2 to 9, let us consider adopting two-phase modulation in one control section. In this case, the switching patterns Vg corresponding to the non-zero voltage vectors are the switching patterns V4 and V6, and the switching patterns Vg corresponding to the zero voltage vector are the switching patterns V0 and V7. In this case, the end point of the output voltage vector is in an equilateral triangle region having the voltage vectors (1, 0, 0) and (1, 1, 0) as two sides.
Ｖｕ０＊＜Ｖｖ０＊＜＜Ｖｗ０＊の場合には、Ｔ６１＋Ｔ６２＞Ｔ４１＋Ｔ４２＝Ｔ４であるので、出力電圧ベクトルは電圧ベクトル（１，０，０）よりも電圧ベクトル（１，１，０）の成分が大きい。よって出力電圧ベクトルの終点は電圧ベクトル（１，０，０）よりも電圧ベクトル（１，１，０）に近い。図５で説明したように、この場合に採用されるべき零電圧ベクトルに対応したスイッチングパターンＶｇはスイッチングパターンＶ７であるので、電圧ベクトル（１，０，０），（１，１，０）を二辺とする正三角形の領域のうち、破線を境に電圧ベクトル（１，１，０）側の二等辺三角形の領域に符号「Ｖ７」を記載した。これは、当該二等辺三角形の領域に終点を有する出力電圧ベクトルを採用するときには、スイッチングパターンＶ０を採用せずにスイッチングパターンＶ７を採用して、スイッチングパターンＶ４が採用される期間Ｔ４を実現することができることを示している。 In the case of Vu0 * <Vv0 * << Vw0 *, since T61 + T62> T41 + T42 = T4, the output voltage vector has a component of the voltage vector (1,1,0) rather than the voltage vector (1,0,0). large. Therefore, the end point of the output voltage vector is closer to the voltage vector (1, 1, 0) than the voltage vector (1, 0, 0). As described with reference to FIG. 5, since the switching pattern Vg corresponding to the zero voltage vector to be employed in this case is the switching pattern V7, the voltage vectors (1, 0, 0) and (1, 1, 0) are In the equilateral triangle area having two sides, the reference sign “V7” is described in the isosceles triangle area on the voltage vector (1, 1, 0) side with the broken line as a boundary. This means that when an output voltage vector having an end point in the isosceles triangle region is adopted, the switching pattern V7 is adopted instead of the switching pattern V0, and the period T4 in which the switching pattern V4 is adopted is realized. It shows that you can.
同様に、Ｖｕ０＊＜＜Ｖｖ０＊＜Ｖｗ０＊の場合には、出力電圧ベクトルの終点は電圧ベクトル（１，１，０）よりも電圧ベクトル（１，０，０）に近い。図７で説明したように、この場合に採用されるべき零電圧ベクトルに対応したスイッチングパターンＶｇはスイッチングパターンＶ０である。よって、電圧ベクトル（１，０，０），（１，１，０）を二辺とする正三角形の領域のうち、破線を境に電圧ベクトル（１，０，０）側の二等辺三角形の領域に符号「Ｖ０」を記載した。これは、当該二等辺三角形の領域に終点を有する出力電圧ベクトルを採用するときには、スイッチングパターンＶ７を採用せずにスイッチングパターンＶ０を採用して、スイッチングパターンＶ６が採用される期間Ｔ６を実現することができることを示している。 Similarly, in the case of Vu0 * << Vv0 * <Vw0 *, the end point of the output voltage vector is closer to the voltage vector (1, 0, 0) than to the voltage vector (1, 1, 0). As described with reference to FIG. 7, the switching pattern Vg corresponding to the zero voltage vector to be employed in this case is the switching pattern V0. Therefore, in the equilateral triangle region having the voltage vectors (1, 0, 0) and (1, 1, 0) as two sides, the isosceles triangle of the voltage vector (1, 0, 0) side with the broken line as a boundary. The code “V0” is written in the area. This means that when an output voltage vector having an end point in the isosceles triangular region is adopted, the switching pattern V0 is adopted instead of the switching pattern V7, and the period T6 in which the switching pattern V6 is adopted is realized. It shows that you can.
図１１は、本実施の形態による改善を説明するベクトル図である。非零電圧ベクトルの配置は、図１０における配置と同様である。右上がりハッチングで示された領域Ｑ０は、電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊としてそれぞれ信号波Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊を用いた場合に、当該領域Ｑ０を挟む隣接した一対の非零電圧ベクトルにそれぞれ対応した一対のスイッチングパターンＶｇのいずれもが、検出期間長Ｔｔｈ以上となる出力電圧ベクトルの終点が収まる領域である。図２、図６で例示されるように、当該一対のスイッチングパターンＶｇの各々が、一対の期間に別れる。よってこれらの期間の各々が検出期間長Ｔｔｈ以上となるときの出力電圧ベクトルの終点は、電圧ベクトル（１，０，０），（１，１，０）のいずれからも比αの二倍の値２・αだけ離れた領域に位置する。かかる領域が領域Ｑ０として示される。
FIG. 11 is a vector diagram for explaining the improvement according to the present embodiment. The arrangement of the non-zero voltage vectors is the same as that shown in FIG. A region Q0 indicated by right-upward hatching is a pair of adjacent non-interposing regions Q0 when the signal waves Vu0 *, Vv0 *, and Vw0 * are used as the voltage command values Vu *, Vv *, and Vw *, respectively. Each of the pair of switching patterns Vg respectively corresponding to the zero voltage vector is a region where the end point of the output voltage vector that becomes the detection period length Tth or more falls. As illustrated in FIGS. 2 and 6, each of the pair of switching patterns Vg is separated into a pair of periods. Therefore, the end point of the output voltage vector when each of these periods is equal to or longer than the detection period length Tth is twice the ratio α from any of the voltage vectors (1, 0, 0) and (1, 1, 0). It is located in an area separated by the
領域Ｑ１は、本実施の形態により、領域Ｑ０以外で、一対のスイッチングパターンＶｇのいずれもが検出期間長Ｔｔｈ以上となる出力電圧ベクトルの終点が収まる領域である。つまり本実施の形態によって、推定値ｉｕ＾，ｉｖ＾，ｉｗ＾を正しく得ることができる出力電圧ベクトルの終点が位置する領域が、領域Ｑ０よりも領域Ｑ１だけ、増えたことを示す。 The region Q1 is a region where the end point of the output voltage vector in which both of the pair of switching patterns Vg are equal to or longer than the detection period length Tth is included in the present embodiment, except for the region Q0. That is, according to the present embodiment, the region where the end point of the output voltage vector from which the estimated values iu ^, iv ^, iw ^ can be obtained correctly is increased by the region Q1 from the region Q0.
図５に即して言えば、期間Ｔ４の長さが検出期間長Ｔｔｈ以上であればよいので、領域Ｑ１のうち電圧ベクトル（１，０，０）側にあるものは、領域Ｑ０から比α（＝２・α−α）だけ電圧ベクトル（１，０，０）側に広がって示される。図７に即して見ても、同様に、領域Ｑ１のうち電圧ベクトル（１，１，０）側にあるものは、領域Ｑ０から比αだけ電圧ベクトル（１，１，０）側に広がって示される。 In the case of FIG. 5, since the length of the period T4 only needs to be equal to or longer than the detection period length Tth, the area Q1 on the voltage vector (1, 0, 0) side has a ratio α from the area Q0. (= 2 · α−α) is shown spreading toward the voltage vector (1, 0, 0) side. In the same way as shown in FIG. 7, the region Q1 on the voltage vector (1, 1, 0) side similarly spreads from the region Q0 to the voltage vector (1, 1, 0) side by a ratio α. Shown.
他の隣接する一対の電圧ベクトルに関しても同様に領域Ｑ０，Ｑ１が存在し、検出必要長を確保できる領域が広がることが理解される。 Similarly, it is understood that the regions Q0 and Q1 also exist for the other pair of adjacent voltage vectors, and the region in which the necessary detection length can be secured is expanded.
このようにスイッチングパターンＶ０，Ｖ７のいずれを採用するかは、図５に示される様にキャリアＣの最小値が最小相電圧指令と一致するか、図７に示される様にキャリアＣの最大値が最大相電圧指令と一致するかで決定される。 Thus, which of the switching patterns V0 and V7 is adopted depends on whether the minimum value of the carrier C matches the minimum phase voltage command as shown in FIG. 5, or the maximum value of the carrier C as shown in FIG. Is determined according to the maximum phase voltage command.
これを、キャリアＣに対称三角波を採用することを前提としてより一般化すれば、下記の様に表現できる。但しキャリアＣの振幅ΔＣ、検出期間長Ｔｔｈの周期Ｔｃに対する比α（＝Ｔｔｈ／Ｔｃ）を導入し、電圧指令値のうち最も大きい値を最大相指令値Ｖｍａｘ＊とし、最も小さい値を最小相指令値Ｖｍｉｎ＊とし、前記最大相指令値Ｖｍａｘ＊と前記最小相指令値Ｖｍｉｎ＊との間の値を中間相指令値Ｖｍｉｄ＊とする。 If this is generalized on the assumption that a symmetric triangular wave is adopted for the carrier C, it can be expressed as follows. However, the ratio α (= Tth / Tc) of the carrier C amplitude ΔC and the detection period length Tth to the period Tc is introduced, the largest value of the voltage command values is set as the maximum phase command value Vmax *, and the smallest value is set as the minimum phase A command value Vmin * is set, and a value between the maximum phase command value Vmax * and the minimum phase command value Vmin * is set as an intermediate phase command value Vmid *.
まずＶｕ０＊＜Ｖｖ０＊＜＜Ｖｗ０＊の場合、期間Ｔ６１，Ｔ６２の長さが検出期間長Ｔｔｈ以上であることが前提である。そうでないとスイッチングパターンＶ４において直流電流ｉｄｃを測定する時間を改善しても推定値ｉｗ＾を正しく求めることができないからである。よって着目する一つの制御区間において式（１）が成立することが前提である。 First, in the case of Vu0 * <Vv0 * << Vw0 *, it is assumed that the lengths of the periods T61 and T62 are equal to or longer than the detection period length Tth. Otherwise, the estimated value iw ^ cannot be obtained correctly even if the time for measuring the DC current idc in the switching pattern V4 is improved. Therefore, it is a premise that Formula (1) is materialized in one control section to which attention is paid.
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（１／ΔＣ）／２≧α…（１） (Vmax * −Vmid *) · (1 / ΔC) / 2 ≧ α (1)
また、図２に示される様に分離した、一対の期間Ｔ４１，Ｔ４２の長さが検出期間長Ｔｔｈ未満であることが、改善の前提である。他方、それらの長さの和が検出期間長Ｔｔｈ以上であることも改善の前提である。上述の様に図５で示された期間Ｔ４の長さは期間Ｔ４１，Ｔ４２の長さの総和だからである。よって着目する一つの制御区間において式（２），（３）のいずれもが成立することが前提である。 Further, it is a precondition for improvement that the length of the pair of periods T41 and T42 separated as shown in FIG. 2 is less than the detection period length Tth. On the other hand, it is also a premise for improvement that the sum of these lengths is equal to or longer than the detection period length Tth. This is because the length of the period T4 shown in FIG. 5 is the sum of the lengths of the periods T41 and T42 as described above. Therefore, it is a premise that both of the expressions (2) and (3) are satisfied in one control section of interest.
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（１／ΔＣ）／２＜α…（２）
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（１／ΔＣ）≧α …（３）
(Vmid * −Vmin *) · (1 / ΔC) / 2 <α (2)
(Vmid * −Vmin *) · (1 / ΔC) ≧ α (3)
このような状況において、当該制御区間内でのキャリアＣの最小値と最小相指令値Ｖｍｉｎ＊とを等しくすることで、図５に示される様に、スイッチングパターンＶ４が採用される期間Ｔ４を一つに纏めることができる。 In such a situation, by making the minimum value of the carrier C and the minimum phase command value Vmin * in the control section equal, as shown in FIG. 5, the period T4 in which the switching pattern V4 is adopted is set to one. Can be put together.
次にＶｕ０＊＜＜Ｖｖ０＊＜Ｖｗ０＊の場合、式（１）と同様に考えて、着目する一つの制御区間において式（４）が成立することが前提である。 Next, in the case of Vu0 * << Vv0 * <Vw0 *, it is assumed that Expression (4) is satisfied in one control section to be considered in the same manner as Expression (1).
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（１／ΔＣ）／２≧α…（４） (Vmid * −Vmin *) · (1 / ΔC) / 2 ≧ α (4)
また、式（２），（３）と同様に考えて、着目する一つの制御区間において式（５），（６）のいずれもが成立することが前提である。 In addition, considering in the same manner as equations (2) and (3), it is assumed that both equations (5) and (6) hold in one control section of interest.
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（１／ΔＣ）／２＜α…（５）
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（１／ΔＣ）≧α …（６）
(Vmax * −Vmid *) · (1 / ΔC) / 2 <α (5)
(Vmax * −Vmid *) · (1 / ΔC) ≧ α (6)
このような状況において、当該制御区間内でのキャリアＣの最大値と最大相指令値Ｖｍａｘ＊とを等しくすることで、図７に示される様に、スイッチングパターンＶ６が採用される期間Ｔ６を一つに纏めることができる。 In such a situation, by making the maximum value of the carrier C and the maximum phase command value Vmax * in the control section equal, as shown in FIG. 7, the period T6 in which the switching pattern V6 is adopted is set to one. Can be put together.
［キャリアＣが非対称三角波の場合の説明］
Ｖｕ０＊＜Ｖｖ０＊＜＜Ｖｗ０＊の場合、図５に示される様に、一つの制御区間においてスイッチングパターンＶ７，Ｖ６，Ｖ４，Ｖ６，Ｖ７の順に並び、従って一つの制御区間においてはスイッチングパターンＶ４を採用する期間が、唯一の期間Ｔ４であれば望ましい。そしてキャリアＣに三角波を用いて、期間Ｔ４がキャリアＣの最小値を含めば、キャリアＣが対称三角波であるか非対象三角波であるかは問わない。キャリアＣが対称三角波のときに期間Ｔ６１，Ｔ６２について式（１）が満足されるのであれば、非対象三角波のときに期間Ｔ６１，Ｔ６２のいずれか一方の長さを検出期間長Ｔｔｈ以上にすることができるからである。
[Explanation when Carrier C is Asymmetrical Triangular Wave]
In the case of Vu0 * <Vv0 * << Vw0 *, as shown in FIG. 5, the switching patterns V7, V6, V4, V6, and V7 are arranged in order in one control section. Therefore, in one control section, the switching pattern V4 is arranged. It is desirable that the period for adopting is the only period T4. If a triangular wave is used for the carrier C and the period T4 includes the minimum value of the carrier C, it does not matter whether the carrier C is a symmetric triangular wave or a non-target triangular wave. If the expression (1) is satisfied for the periods T61 and T62 when the carrier C is a symmetric triangular wave, the length of one of the periods T61 and T62 is set to be longer than the detection period length Tth when the carrier C is a non-target triangular wave. Because it can.
図１２はパターン生成部３４の動作を説明するグラフであり、図５に対応している。但しキャリアＣは非対称三角波である。具体的にはキャリアＣは、当該制御区間をその始期から終期に向かってｋ：（ｋ−１）で内分する時点で最小値を採る。ここで係数ｋは、０以上１以下の値を採る。ｋ＝０ならばキャリアＣは上昇を繰り返す直角三角波であり、ｋ＝１ならばキャリアＣは下降を繰り返す直角三角波である。ｋ＝１／２であればキャリアＣは対称三角波となる。
FIG. 12 is a graph for explaining the operation of the
キャリアＣの最小値は最小相指令値Ｖｗ２＊と等しい。よって図５と同様にして、スイッチングパターンＶ４が持続される期間Ｔ４が得られる。 The minimum value of the carrier C is equal to the minimum phase command value Vw2 *. Therefore, similarly to FIG. 5, a period T4 in which the switching pattern V4 is sustained is obtained.
図１２ではｋ＜１／２の場合が例示されており、スイッチングパターンＶ６が採用される期間Ｔ６１，Ｔ６２のうち、当該制御区間の始期に近い方の期間Ｔ６１は検出期間長Ｔｔｈよりも短いかもしれない。しかしながら、期間Ｔ６２が検出期間長Ｔｔｈよりも長ければ、期間Ｔ６２において測定される直流電流ｉｄｃにより、推定値ｉｗ＾を精度良く求めることができる。つまり、キャリアＣが非対称三角波である場合を含めると、前述の式（１）は式（１ａ），（１ｂ）に書き改められ、式（１ａ），（１ｂ）の少なくともいずれか一方が成立することが、推定値ｉｗ＾を精度良く求めるための前提となる。 FIG. 12 illustrates the case of k <1/2. Of the periods T61 and T62 in which the switching pattern V6 is employed, the period T61 closer to the start of the control section may be shorter than the detection period length Tth. unknown. However, if the period T62 is longer than the detection period length Tth, the estimated value iw ^ can be accurately obtained from the DC current idc measured in the period T62. In other words, when the case where the carrier C is an asymmetric triangular wave is included, the above equation (1) is rewritten into the equations (1a) and (1b), and at least one of the equations (1a) and (1b) is satisfied. This is the premise for obtaining the estimated value iw ^ with high accuracy.
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（ｋ／ΔＣ）≧α …（１ａ）
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（（１−ｋ）／ΔＣ）≧α …（１ｂ）
(Vmax * −Vmid *) · (k / ΔC) ≧ α (1a)
(Vmax * −Vmid *) · ((1−k) / ΔC) ≧ α (1b)
また、前述の式（２）は式（２ａ），（２ｂ）に書き改められ、式（２ａ），（２ｂ），（３）の全てが成立することが、推定値ｉｕ＾を精度良く求めるための前提となる。 Further, the above equation (2) is rewritten into the equations (2a) and (2b), and the fact that all of the equations (2a), (2b), and (3) are satisfied, obtains the estimated value iu ^ with high accuracy. It is a premise for.
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（ｋ／ΔＣ）＜α …（２ａ）
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（（１−ｋ）／ΔＣ）＜α …（２ｂ）
(Vmid * −Vmin *) · (k / ΔC) <α (2a)
(Vmid * −Vmin *) · ((1−k) / ΔC) <α (2b)
図１３はパターン生成部３４の動作を説明するグラフであり、図７に対応している。但しキャリアＣは非対称三角波である。具体的にはキャリアＣは、当該制御区間をその始期から終期に向かってｋ：（ｋ−１）で内分する時点で最大値を採る。ここでも係数ｋは、０以上１以下の値を採り、ｋ＝０ならばキャリアＣは下降を繰り返す直角三角波であり、ｋ＝１ならばキャリアＣは上昇を繰り返す直角三角波である。ｋ＝１／２であればキャリアＣは対称三角波となる。
FIG. 13 is a graph for explaining the operation of the
キャリアＣの最大値は最大相指令値Ｖｗ１＊と等しい。よって図７と同様にして、スイッチングパターンＶ６が持続される期間Ｔ６が得られる。 The maximum value of the carrier C is equal to the maximum phase command value Vw1 *. Therefore, similarly to FIG. 7, a period T6 in which the switching pattern V6 is sustained is obtained.
図１３ではｋ＞１／２の場合が例示されており、スイッチングパターンＶ４が採用される期間Ｔ４１，Ｔ４２のうち、当該制御区間の終期に近い方の期間Ｔ４２は検出期間長Ｔｔｈよりも短いかもしれない。しかしながら、期間Ｔ４２が検出期間長Ｔｔｈよりも長ければ、期間Ｔ４２において測定される直流電流ｉｄｃにより、推定値ｉｕ＾を精度良く求めることができる。つまり、キャリアＣが非対称三角波である場合を含めると、前述の式（４）は式（４ａ），（４ｂ）に書き改められ、式（４ａ），（４ｂ）の少なくともいずれか一方が成立することが、推定値ｉｕ＾を精度良く求めるための前提となる。 FIG. 13 exemplifies the case of k> 1/2. Of the periods T41 and T42 in which the switching pattern V4 is employed, the period T42 closer to the end of the control section may be shorter than the detection period length Tth. unknown. However, if the period T42 is longer than the detection period length Tth, the estimated value iu ^ can be accurately obtained from the DC current idc measured in the period T42. That is, when the case where the carrier C is an asymmetric triangular wave is included, the above equation (4) is rewritten into equations (4a) and (4b), and at least one of equations (4a) and (4b) is satisfied. This is a precondition for accurately obtaining the estimated value iu ^.
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（ｋ／ΔＣ）≧α …（４ａ）
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（（１−ｋ）／ΔＣ）≧α …（４ｂ）
(Vmid * −Vmin *) · (k / ΔC) ≧ α (4a)
(Vmid * −Vmin *) · ((1−k) / ΔC) ≧ α (4b)
また、前述の式（５）は式（５ａ），（５ｂ）に書き改められ、式（５ａ），（５ｂ），（６）の全てが成立することが、推定値ｉｕ＾を精度良く求めるための前提となる。 Further, the above equation (5) is rewritten into the equations (5a) and (5b), and if all of the equations (5a), (5b), and (6) are satisfied, the estimated value iu ^ is obtained with high accuracy. It is a premise for.
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（ｋ／ΔＣ）＜α …（５ａ）
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（（１−ｋ）／ΔＣ）＜α …（５ｂ）
(Vmax * −Vmid *) · (k / ΔC) <α (5a)
(Vmax * −Vmid *) · ((1−k) / ΔC) <α (5b)
キャリアＣは、非対称三角波であっても、直角三角波でなければ、対称三角波と同様、当該制御区間の始期及び終期の両方において、その最大値または最小値のいずれか一方の値を採る。しかし、キャリアＣが直角三角波であれば、キャリアＣが最小値を採る時点は始期及び終期のいずれか一方であり、最大値を採る時点はその他方となる。 Even if the carrier C is an asymmetric triangular wave, if it is not a right-angled triangular wave, it takes either the maximum value or the minimum value at both the beginning and end of the control section, as in the case of the symmetric triangular wave. However, if the carrier C is a right-angled triangular wave, the time when the carrier C takes the minimum value is one of the beginning and the end, and the time when the carrier C takes the maximum value is the other.
つまり、キャリアＣは、対称三角波であっても、直角三角波を含めた非対象三角波であっても、当該制御区間の始期及び終期の少なくともいずれか一方において、Ｖｕ０＊＜Ｖｖ０＊＜＜Ｖｗ０＊であれば最大値を採り、Ｖｕ０＊＜＜Ｖｖ０＊＜Ｖｗ０＊であれば最小値を採る、と言える。 In other words, whether carrier C is a symmetric triangular wave or a non-target triangular wave including a right triangular wave, Vu0 * <Vv0 * << Vw0 * at at least one of the start and end of the control section. If there is, the maximum value is taken, and if Vu0 * << Vv0 * <Vw0 *, the minimum value is taken.
そしてキャリアＣが対称三角波であれば、当該制御区間の中央において、Ｖｕ０＊＜Ｖｖ０＊＜＜Ｖｗ０＊であれば最小値を採り、Ｖｕ０＊＜＜Ｖｖ０＊＜Ｖｗ０＊であれば最大値を採る、と言える。 If the carrier C is a symmetrical triangular wave, at the center of the control section, the minimum value is taken if Vu0 * <Vv0 * << Vw0 *, and the maximum value is taken if Vu0 * << Vv0 * <Vw0 *. It can be said.
キャリアＣが三角波であれば、対称三角波であっても、直角三角波を含めた非対象三角波であっても、Ｖｕ０＊＜Ｖｖ０＊＜＜Ｖｗ０＊のときと、Ｖｕ０＊＜＜Ｖｖ０＊＜Ｖｗ０＊のときとで互いに位相が１８０度相違する三角波を採用できる。 If carrier C is a triangular wave, Vu0 * <Vv0 * << Vw0 *, Vu0 * << Vv0 * <Vw0 *, whether it is a symmetrical triangular wave or a non-target triangular wave including a right triangular wave. It is possible to adopt triangular waves whose phases are different from each other by 180 degrees.
なお、例えば特許文献２では直角三角波のキャリアと電圧指令値との比較により、検出期間長Ｔｔｈよりも長くスイッチングパターンを持続する期間を得ている。しかし特許文献２では二相変調を採用しておらず、スイッチング損失を改善する観点で本実施の形態の技術の方が優れている。
For example, in
［スイッチングパターンの決定の説明］
上記の説明では、キャリアＣと電圧指令値との比較によってスイッチングパターンＶｇが決定されていた。しかしながら、スイッチングパターンＶｇはかかる比較によってのみ決定される必要はない。具体的には上記の例で言えば、一つの制御区間におけるスイッチングパターンＶ６の長さの総和が当該制御区間におけるスイッチングパターンＶ４の総和よりも長いときには、当該制御区間においてスイッチングパターンＶ０を採用せずにスイッチングパターンＶ７を採用し、期間Ｔ４は期間Ｔ６１，Ｔ６２に隣接して挟まれる（図５、図１２を参照）。
[Description of switching pattern determination]
In the above description, the switching pattern Vg is determined by comparing the carrier C with the voltage command value. However, the switching pattern Vg need not be determined only by such comparison. Specifically, in the above example, when the sum of the lengths of the switching patterns V6 in one control section is longer than the sum of the switching patterns V4 in the control section, the switching pattern V0 is not adopted in the control section. The switching pattern V7 is employed, and the period T4 is sandwiched between the periods T61 and T62 (see FIGS. 5 and 12).
一つの制御区間におけるスイッチングパターンＶ４の長さの総和が当該制御区間におけるスイッチングパターンＶ６の総和よりも長いときには、当該制御区間においてスイッチングパターンＶ７を採用せずにスイッチングパターンＶ０を採用し、期間Ｔ６は期間Ｔ４１，Ｔ４２に隣接して挟まれる（図７、図１３を参照）。 When the sum of the lengths of the switching patterns V4 in one control section is longer than the sum of the switching patterns V6 in the control section, the switching pattern V0 is adopted in the control section without adopting the switching pattern V7, and the period T6 is It is sandwiched adjacent to the periods T41 and T42 (see FIGS. 7 and 13).
１ インバータ
１ｕ，１ｖ，１ｗ 電流経路
３ 制御部
３１ 線電流計算部
３３ スイッチング制御部
３４ パターン生成部
３５ キャリア生成部
３６ 電圧指令生成部
Ｃ キャリア
Ｐ１，Ｐ２ 入力端
Ｓ１〜Ｓ６ スイッチング素子
Ｔ４，Ｔ４１，Ｔ４２，Ｔ６，Ｔ６１，Ｔ６２ 期間
Ｔｔｈ 検出期間長
Ｖ０，Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６，Ｖ７，Ｖｇ スイッチングパターン
Ｖｄｃ 直流電圧
Ｖｍａｘ＊ 最大相指令値
Ｖｍｉｄ＊ 中間相指令値
Ｖｍｉｎ＊ 最小相指令値
Ｖｕ０＊，Ｖｖ０＊，Ｖｗ０＊ 信号波
Ｖｕ１＊，Ｖｖ１＊，Ｖｗ１＊，Ｖｕ２＊，Ｖｖ２＊，Ｖｗ２＊，Ｖｕ＊，Ｖｖ＊，Ｖｗ＊ 電圧指令値
ｉｄｃ 直流電流
ｉｕ，ｉｖ，ｉｗ 線電流
ｉｕ＾，ｉｖ＾，ｉｗ＾ 推定値
ｋ 係数
ΔＣ 振幅
α 比
DESCRIPTION OF
Claims (7)
前記第１の入力端(P1)と前記第２の入力端(P2)との間で、前記３つの電流経路の各々が互いに直列に接続されて排他的に導通する一対のスイッチング素子(S1〜S6)を含み、前記第１の入力端(P1)を前記第２の入力端(P2)よりも高電位にする直流電圧(Vdc)を三相電圧に変換するインバータ(1)を制御する装置であって、
スイッチングパターン(Vg)に則って、前記一対のスイッチング素子のスイッチングを制御するスイッチング制御部(33)と、
前記スイッチングパターンと、前記第１の入力端又は前記第２の入力端に流れる電流(idc)とに基づいて、前記インバータが出力する三相電流（iu,iv,iw)の推定値（iu^,iv^,iw^)を計算する線電流計算部(31)と、
制御区間毎に設定される前記三相電圧についての三相の電圧指令値(Vu*,Vv*,Vw*)に基づいて前記スイッチングパターンを設定するパターン生成部(34)と
を備え、
前記スイッチングパターンは前記制御区間毎に、
一つの前記電流経路のみにおいて、前記一対のスイッチング素子のうち前記第１の入力端に近い方が導通する第１パターン(V4)の少なくとも一つと、
一つの前記電流経路のみにおいて、前記一対のスイッチング素子のうち前記第２の入力端に近い方が導通する第２パターン(V6)の少なくとも一つと、
第３パターン(V0,V7)の少なくとも一つと
で構成され、
一つの前記制御区間における前記第２パターンの長さの総和が当該制御区間における前記第１パターンの総和よりも長いときには、当該制御区間における前記第３パターン(V7)では、全ての前記電流経路において前記一対のスイッチング素子のうち前記第１の入力端に近い方が導通し、前記第１パターンが採用される期間(T4)は前記第２パターンが採用される一対の期間（T61,T62）に隣接して挟まれ、
一つの前記制御区間における前記第１パターンの長さの総和が当該制御区間における前記第２パターンの総和よりも長いときには、当該制御区間における前記第３パターン(V0)では、全ての前記電流経路において前記一対のスイッチング素子のうち前記第２の入力端に近い方が導通し、前記第２パターンが採用される期間(T6)は前記第１パターンが採用される一対の期間（T41,T42）に隣接して挟まれる、インバータ制御装置(3)。 Having three current paths (1u, 1v, 1w) connected in parallel between the first input terminal (P1) and the second input terminal (P2) ;
Between the first input terminal (P1) and the second input terminal (P2), each of the three current paths is connected in series with each other and is electrically connected to a pair of switching elements (S1 to S1). comprises S6), said first input terminal (P1) device for controlling the inverter (1) for converting a DC voltage to the high potential (Vdc) to a three-phase voltage than the second input terminal (P2) and Because
In accordance with the switching pattern (Vg), a switching control unit (33) for controlling the switching of the pair of switching elements,
Based on the switching pattern and the current (idc) flowing through the first input terminal or the second input terminal, an estimated value (iu ^) of the three-phase current (iu, iv, iw) output by the inverter , iv ^, iw ^) for calculating the line current (31),
A pattern generation unit (34) for setting the switching pattern based on a three-phase voltage command value (Vu *, Vv *, Vw *) for the three-phase voltage set for each control section;
The switching pattern for each control section,
At least one of the first patterns (V4) in which the one close to the first input terminal of the pair of switching elements is conductive only in one current path;
In only one current path, at least one of the second patterns (V6) in which the one close to the second input terminal of the pair of switching elements is conductive;
It is composed of at least one of the third patterns (V0, V7),
When the total sum of the lengths of the second patterns in one control section is longer than the sum of the first patterns in the control section, in the third pattern (V7) in the control section, in all the current paths Of the pair of switching elements, the one closer to the first input terminal is conductive, and the period (T4) in which the first pattern is employed is the pair of periods (T61, T62) in which the second pattern is employed. Sandwiched adjacently,
When the total sum of the lengths of the first patterns in one control section is longer than the sum of the second patterns in the control section, in the third pattern (V0) in the control section, in all the current paths Of the pair of switching elements, the one closer to the second input terminal is conductive, and the period (T6) in which the second pattern is employed is the pair of periods (T41, T42) in which the first pattern is employed. An inverter control device (3) sandwiched adjacently.
を更に備え、
前記パターン生成部(34)は、前記三相の前記電圧指令値(Vu*,Vv*,Vw*)と、前記キャリアとの比較に基づいて前記スイッチングパターン(Vg)を設定し、
前記キャリアの振幅ΔＣ、０以上１以下の係数ｋ、一の前記スイッチングパターンが前記推定値の計算のために持続することが要求される所定長(Tth)の前記周期に対する比α（＝Tth/Tc)、を導入し、前記三相の前記電圧指令値のうち最も大きい値を最大相指令値Ｖｍａｘ＊とし、最も小さい値を最小相指令値Ｖｍｉｎ＊とし、前記最大相指令値Ｖｍａｘ＊と前記最小相指令値Ｖｍｉｎ＊との間の値を中間相指令値Ｖｍｉｄ＊として、
（ア）一の前記制御区間において、
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（ｋ／ΔＣ）≧α；及び
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（（１−ｋ）／ΔＣ）≧α
の少なくともいずれかが成立し、
かつ、
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（ｋ／ΔＣ）＜α；
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（（１−ｋ）／ΔＣ）＜α；及び
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（１／ΔＣ）≧α
の全てが成立する第１の条件が満足されるとき、
前記キャリアは、当該制御区間をその始期から終期に向かってｋ：（ｋ−１）で内分する時点で、前記最小相指令値Ｖｍｉｎ＊と等しい最小値を採り、
（イ）一の前記制御区間において、
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（ｋ／ΔＣ）≧α；及び
（Ｖｍｉｄ＊−Ｖｍｉｎ＊）・（（１−ｋ）／ΔＣ）≧α
の少なくともいずれかが成立し、
かつ、
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（ｋ／ΔＣ）＜α；
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（（１−ｋ）／ΔＣ）＜α；及び
（Ｖｍａｘ＊−Ｖｍｉｄ＊）・（１／ΔＣ）≧α
の全てが成立する第２の条件が満足されるとき、
前記キャリアは、当該制御区間をその前記始期から前記終期に向かってｋ：（ｋ−１）で内分する時点で、前記最大相指令値Ｖｍａｘ＊と等しい最大値を採る、請求項１記載のインバータ制御装置(3)。 A carrier generator (35) for generating a carrier (C) exhibiting a triangular wave having a period equal to the length (Tc) of the control section
Further comprising
The pattern generation unit (34) sets the switching pattern (Vg) based on a comparison between the three-phase voltage command values (Vu *, Vv *, Vw *) and the carrier,
The carrier amplitude ΔC, a coefficient k of 0 or more and 1 or less, and a ratio α (= Tth / Tth) of a predetermined length (Tth) required for one switching pattern to be continued for the calculation of the estimated value. Tc), the largest value among the voltage command values of the three phases is set as the maximum phase command value Vmax *, the smallest value is set as the minimum phase command value Vmin *, and the maximum phase command value Vmax * and the A value between the minimum phase command value Vmin * and the intermediate phase command value Vmid *
(A) In one control section,
(Vmax * −Vmid *) · (k / ΔC) ≧ α; and (Vmax * −Vmid *) · ((1−k) / ΔC) ≧ α
At least one of
And,
(Vmid * −Vmin *) · (k / ΔC) <α;
(Vmid * −Vmin *) · ((1-k) / ΔC) <α; and (Vmid * −Vmin *) · (1 / ΔC) ≧ α
When the first condition for satisfying all of the above is satisfied,
The carrier takes a minimum value equal to the minimum phase command value Vmin * at the time when the control section is internally divided by k: (k−1) from the start to the end.
(B) In one control section,
(Vmid * −Vmin *) · (k / ΔC) ≧ α; and (Vmid * −Vmin *) · ((1−k) / ΔC) ≧ α
At least one of
And,
(Vmax * −Vmid *) · (k / ΔC) <α;
(Vmax * −Vmid *) · ((1−k) / ΔC) <α; and (Vmax * −Vmid *) · (1 / ΔC) ≧ α
When the second condition for satisfying all of the above is satisfied,
2. The carrier according to claim 1, wherein the carrier takes a maximum value equal to the maximum phase command value Vmax * at a time when the control section is internally divided by k: (k−1) from the start to the end. Inverter control device (3).
前記第２の条件が満足される一の前記制御区間では、当該制御区間の前記始期及び前記終期の少なくともいずれか一方において前記キャリアの最小値が得られる、請求項２記載のインバータ制御装置(3)。 In the one control section in which the first condition is satisfied, the maximum value of the carrier is obtained in at least one of the start period and the end period of the control section,
3. The inverter control device according to claim 2, wherein in the one control section in which the second condition is satisfied, the minimum value of the carrier is obtained in at least one of the start period and the end period of the control section. ).
当該制御区間の前記始期及び前記終期の一方において前記キャリアの前記最小値が、他方において前記キャリアの前記最大値が、それぞれ得られる、請求項３記載のインバータ制御装置。 The carrier is a right triangle wave,
The inverter control device according to claim 3, wherein the minimum value of the carrier is obtained in one of the start period and the end period of the control section, and the maximum value of the carrier is obtained in the other period.
前記第２の条件が満足される一の前記制御区間では、当該制御区間の前記始期及び前記終期のいずれにおいても前記キャリアの前記最小値が得られる、請求項３記載のインバータ制御装置(3)。 In the one control section in which the first condition is satisfied, the maximum value of the carrier is obtained at both the start period and the end period of the control section,
4. The inverter control device according to claim 3, wherein the minimum value of the carrier is obtained at any one of the start period and the end period of the control section in the one control section where the second condition is satisfied. 5. .
前記第２の条件が満足される一の前記制御区間では、当該制御区間の前記中央において前記キャリアの前記最大値が得られる、請求項５記載のインバータ制御装置(3)。 In the one control section in which the first condition is satisfied, the minimum value of the carrier is obtained in the center of the control section,
The inverter control device (3) according to claim 5, wherein the maximum value of the carrier is obtained in the center of the control section in one control section in which the second condition is satisfied.
を更に備え、
前記キャリアは、前記第１の条件が満足される一の前記制御区間と、前記第２の条件が満足される一の前記制御区間とで位相が１８０度相違する、請求項３記載のインバータ制御装置(3)。 The first signal wave (Vu0 *) and the increment with respect to the first signal wave are the total length (T41 + T42) of the period in which the first pattern (V4) is adopted in one control section. The second signal wave to be determined (Vv0 *) and the increment with respect to the second signal wave are the sum of the lengths of periods in which the second pattern (V6) is adopted in one control section (T61 + T62). ) Is input to the third signal wave (Vw0 *) to generate the three-phase command values (Vu1 *, Vv1 *, Vw1 *).
Further comprising
The inverter control according to claim 3, wherein the carrier has a phase difference of 180 degrees between the one control interval in which the first condition is satisfied and the one control interval in which the second condition is satisfied. Device (3).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016103234A JP6447576B2 (en) | 2016-05-24 | 2016-05-24 | Inverter control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016103234A JP6447576B2 (en) | 2016-05-24 | 2016-05-24 | Inverter control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017212792A JP2017212792A (en) | 2017-11-30 |
| JP6447576B2 true JP6447576B2 (en) | 2019-01-09 |
Family
ID=60476374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016103234A Active JP6447576B2 (en) | 2016-05-24 | 2016-05-24 | Inverter control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6447576B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4877411B1 (en) * | 2010-09-30 | 2012-02-15 | ダイキン工業株式会社 | Link voltage measurement method |
| JP5821181B2 (en) * | 2010-12-14 | 2015-11-24 | ダイキン工業株式会社 | Inverter control method |
| JP5776199B2 (en) * | 2011-02-09 | 2015-09-09 | ダイキン工業株式会社 | Inverter control method |
| JP5842534B2 (en) * | 2011-10-26 | 2016-01-13 | ダイキン工業株式会社 | Inverter control device |
| JP5783065B2 (en) * | 2012-01-26 | 2015-09-24 | ダイキン工業株式会社 | Power converter control device |
| JP5783064B2 (en) * | 2012-01-26 | 2015-09-24 | ダイキン工業株式会社 | Power converter control device |
| JP5737445B2 (en) * | 2013-03-05 | 2015-06-17 | ダイキン工業株式会社 | Power converter control device |
-
2016
- 2016-05-24 JP JP2016103234A patent/JP6447576B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017212792A (en) | 2017-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4508236B2 (en) | Rotating machine control device | |
| JP6583000B2 (en) | Control device for rotating electrical machine | |
| JP4508237B2 (en) | Rotating machine control device | |
| JP5831444B2 (en) | Rotating machine control device | |
| JP5387614B2 (en) | Rotating machine control device | |
| US9906168B2 (en) | Power converting apparatus, control device, and method for controlling power converting apparatus | |
| JP5902762B2 (en) | Voltage command correction device for detecting output current in inverter | |
| JP6250222B2 (en) | Power converter | |
| JP5737445B2 (en) | Power converter control device | |
| KR102275081B1 (en) | Motor control apparatus, motor control program, and motor control method | |
| US9755563B2 (en) | Inverter control apparatus and inverter apparatus | |
| US9831801B2 (en) | Three-phase inverter system including control circuit to detect failure in an output current sensor | |
| Bedetti et al. | Accurate modeling, compensation and self-commissioning of inverter voltage distortion for high-performance motor drives | |
| JP2015192578A (en) | Voltage detection device and voltage/current detection device | |
| JP2009112143A (en) | Device and method of controlling three-phase ac motor | |
| JP6447576B2 (en) | Inverter control device | |
| JP2017093073A (en) | Power conversion apparatus | |
| JP6407175B2 (en) | Power converter control device | |
| JP5704009B2 (en) | Power converter | |
| EP3327927A1 (en) | Motor driving device | |
| JP2016048997A (en) | Control method and device for power conversion system | |
| JP5776199B2 (en) | Inverter control method | |
| JP7070358B2 (en) | Inverter device | |
| US20200091845A1 (en) | Rotor position estimation device, motor control device, and recording medium | |
| JP6582393B2 (en) | Control device for motor drive device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6447576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |