JP6447386B2 - Δς変調器及び送信機 - Google Patents

Δς変調器及び送信機 Download PDF

Info

Publication number
JP6447386B2
JP6447386B2 JP2015122752A JP2015122752A JP6447386B2 JP 6447386 B2 JP6447386 B2 JP 6447386B2 JP 2015122752 A JP2015122752 A JP 2015122752A JP 2015122752 A JP2015122752 A JP 2015122752A JP 6447386 B2 JP6447386 B2 JP 6447386B2
Authority
JP
Japan
Prior art keywords
signal
path
quantized data
modulator
loop filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015122752A
Other languages
English (en)
Other versions
JP2016119643A (ja
Inventor
前畠 貴
貴 前畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to US15/527,034 priority Critical patent/US10090855B2/en
Priority to PCT/JP2015/082225 priority patent/WO2016103981A1/ja
Publication of JP2016119643A publication Critical patent/JP2016119643A/ja
Application granted granted Critical
Publication of JP6447386B2 publication Critical patent/JP6447386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/378Testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496Details of sampling arrangements or methods
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402Arrangements specific to bandpass modulators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/50Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本発明は、ΔΣ変調器及び送信機に関するものである。
特許文献1は、ΔΣ変調器を開示している。ΔΣ変調器は、基本構成として、ループフィルタ、量子化器、及び、ループフィルタと量子化器とを接続する内部経路、を有している。ΔΣ変調器は、入力信号をΔΣ変調し、量子化データを生成する。
特開2014−14059号公報
ΔΣ変調器が生成する量子化データは、所定の周波数(ターゲット周波数)において、RF信号などのアナログ信号成分を含む。しかし、アナログ信号成分は、ΔΣ変調に起因して、歪を持つ場合がある。
例えば、特許文献1は、ΔΣ変調器から出力されるパルス列のパルス波形が、ΔΣ変調器から出力されるパルス列によって表現されるアナログ信号の信号特性に影響を与えることを開示している。Δ変調器から出力されるパルス列のパルス波形が、パルス列によって表現されるアナログ信号に歪を生じさせる。
アナログ信号の信号特性劣化を補償するために、特許文献1は、ΔΣ変調器から出力されたパルス列に対して処理を行うことを開示している。
特許文献1では、ΔΣ変調に起因する歪を、ΔΣ変調の後に行われる処理で補償している。しかし、ΔΣ変調の後処理だけに頼らず、ΔΣ変調器自体で、ターゲット周波数の周波数成分に生じる歪の補償が行えると有利である。
一の観点からみた本発明は、ループフィルタと、前記ループフィルタの出力に基づいて、量子化データを生成する量子化器と、前記ループフィルタ又は前記量子化器に接続された内部経路と、前記量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を、前記内部経路に与える補償器と、を備えるΔΣ変調器である。
本発明によれば、ΔΣ変調器自体で、ターゲット周波数の周波数成分に生じる歪の補償が行える。
送信機(通信システム)のブロック図である。 ΔΣ変調器のブロック図である。 ΔΣ変調器の他の例を示すブロック図である。 L(z)/(1+L(z))の周波数特性図である。 非対称波形の波形図である。 補償器のブロック図である。 非対称波形と検出信号とを示す波形図である。 係数決定処理のフローチャートである。 係数決定処理中のACLRを示す図である。 補償信号生成部の他の例を示すブロック図である。 RF信号のアイパターンである。 RF信号の周波数スペクトラムである。 図10よりも広帯域の周波数スペクトラムである。 デュアルバンドΔΣ変調器のブロック図である。
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
[1.実施形態の概要]
(1)実施形態に係るΔΣ変調器は、ループフィルタと、前記ループフィルタの出力に基づいて、量子化データを生成する量子化器と、前記ループフィルタ又は前記量子化器に接続された内部経路と、前記量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を、前記内部経路に与える補償器と、を備える。ΔΣ変調器が、補償器を備えていることで、ΔΣ変調器自体が、ターゲット周波数の周波数成分に生じる歪を補償することができる。
(2)前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって、前記ターゲット周波数の周波数成分に生じる歪を含むのが好ましい。この場合、パルス列におけるパルスの立ち上がりと立ち下がりとの非対称性があっても、ΔΣ変調器から出力される量子化データは、非対称性に起因してターゲット周波数の周波数成分に生じる歪が補償されたものとなる。
(3)前記補償器は、前記量子化データの変化を検出する検出器と、前記検出器によって検出された前記量子化データの変化に基づいて補償信号を生成する生成器と、を備えるのが好ましい。量子化データの変化を検出することで、パルス列におけるパルスの立ち上がりと立ち下がりで生じる非対称性の発生を検出することができる。したがって、量子化データの変化に基づいて補償信号を生成することで、非対称性の発生に基づいて補償信号を生成することができる。
(4)前記検出器は、前記量子化データが変化したタイミングで検出信号を出力するのが好ましい。この場合、生成器は、量子化データが変化したタイミングで出力された検出信号に基づいて補償信号を生成することができる。
(5)前記生成器は、フラクショナルディレイを含み、前記フラクショナルディレイは、前記検出信号に基づいて前記補償信号を生成するのが好ましい。フラクショナルディレイによって、非対称性に起因してターゲット周波数の周波数成分に生じる歪を補償する補償信号を生成するのが容易となる。
(6)前記量子化器は、1bit量子化器であるのが好ましい。1bit量子化データの場合、パルス列の立ち上がりと立ち下がりの非対称性が問題となり易いため、ΔΣ変調器自体で補償を行うことが有利である。
(7)前記内部経路は、前記量子化データを前記ループフィルタへフィードバックするための第1経路を含み、前記補償器は、前記補償信号を前記第1経路に与えるのが好ましい。補償信号をループフィルタへフィードバックするための第1経路に与えることで、動作が安定し易くなる。
(8)前記内部経路は、前記ループフィルタの出力を前記量子化器へ与えるための第2経路を含み、前記補償器は、前記補償信号を前記第2経路に与えてもよい。この場合、補償信号による補償が可能である。
(9)前記内部経路は、前記ループフィルタの出力を前記量子化器へ与えるための第2経路を含み、前記補償器は、前記補償信号を前記第1経路及び前記第2経路に与えるのが好ましい。この場合、広帯域の歪補償が可能である。
(10)実施形態に係る送信機は、前記量子化データに対応したパルスを、送信信号として出力する。
[2.実施形態の詳細]
[2.1 送信機の構成]
図1は、送信機10を示している。この送信機10は、デジタル信号処理部12と、アナログフィルタ16と、を有している。デジタル信号処理部12は、アナログ信号であるRF(Radio Frequency)信号を表現するデジタル信号(1bitパルス列)を出力する。RF信号は、無線波として空間に放射される信号であり、例えば、移動体通信のためのRF信号、又は放送サービスのためのRF信号である。
デジタル信号処理部12から出力されたパルス列は、アナログフィルタ(バンドパスフィルタ又はローパスフィルタ)16に与えられる。デジタル信号処理部12から出力されたパルス列が表現するアナログ信号は、RF信号の周波数(ターゲット周波数)以外の周波数の成分を雑音成分として含んでいる。その雑音成分は、アナログフィルタによって除去される。
デジタル信号処理部12とアナログフィルタ16との間の信号伝送路14は、回路基板に形成された信号配線であってもよいし、光ファイバー又は電気ケーブルなどの通信ケーブルであってもよい。
デジタル信号処理部12は、送信信号であるベースバンド信号(IQ信号)を出力するベースバンド部18と、ベースバンド信号を変調する変調器(直交変調器)20と、処理部22と、ΔΣ変調器24と、コントローラ26と、を備えている。
ベースバンド部18は、IQベースバンド信号(I信号、Q信号)をデジタルデータとして出力する。直交変調器20は、IQベースバンド信号を、デジタル信号処理で直交変調を行うデジタル直交変調器として構成されている。処理部22は、直交変調20から出力された直交変調信号に対して、デジタル信号処理を施し、デジタルIF信号を出力する。処理部22が行うデジタル信号処理は、例えば、デジタル前置歪補償(Digital Pre−Distortion;DPD)、クレストファクタリダクション(Crest Factor Reduction;CFR)、デジタルアップコンバージョン(Digital Up Conversion;DUC)を含む。
処理部22から出力されるデジタルRF信号は、中心周波数がfであり、所定の帯域を持つ。処理部22から出力されるデジタルRF信号は、ΔΣ変調器24に与えられる。ΔΣ変調器24は、デジタルRF信号に対してΔΣ変調を行って、デジタルRF信号を量子化し、量子化データ(パルス列)を出力する。ΔΣ変調器24から出力されたパルス列は、アナログRF信号を表現したものとなっている。送信機10は、このパルス列を送信信号として送信する。
[2.2 ΔΣ変調]
ΔΣ変調器24がバンドパス型である場合、ΔΣ変調器24は、所望の周波数(ターゲット周波数f)の信号成分を通過させ、ターゲット周波数f近傍の帯域の雑音を帯域外に移行させるノイズシェイピングを行う。図2Aに示すように、ΔΣ変調器24は、ループフィルタ30と、量子化データを出力する量子化器36と、ループフィルタ30又は量子化器36に接続された内部経路42と、補償器38と、加算器40と、を備えている。内部経路42は、量子化器36から出力された量子化データをループフィルタ30へフィードバックするための第1経路(フィードバック経路)42aと、ループフィルタ30の出力を量子化器36に与えるための第2経路42bと、を含む。ΔΣ変調器24の外部のみへ信号が流れ出る経路は、ΔΣ変調器24の外部経路と実質的に同じであるため、内部経路42には含まれない。内部経路42は、ΔΣ変調器34の出力を生成する量子化器36に至ることができる経路である。
ループフィルタ30は、2入力1出力であり、ΔΣ変調器24への入力信号(デジタルRF信号)と、量子化器36側からのフィードバック信号と、が入力される。ループフィルタ30は、第1加算器32と、L(z)の伝達関数ブロック33と、第2加算器34と、フィードフォワード経路35と、を備えている。
第1加算器32は、ΔΣ変調器24への入力信号と、量子化器36側からのフィードバック信号と、を加算する。フィードバック信号は、第1経路42a介して、第1加算器32へ与えられる。伝達関数ブロック33の伝達関数L(z)は、Δ変調器25としての特性を決定するものであり、所望の信号伝達関数及び雑音伝達関数に基づいて、決定される。第2加算器34は、伝達関数ブロック33の出力とΔΣ変調器24への入力信号と、を加算する。入力信号は、フィードフォワード経路35を介して、第2加算器34に与えられる。なお、フィードフォワード経路35及び第2加算器34は省略してもよい。
第2加算器34の出力、つまりループフィルタ30の出力、は、第2経路42bを介して、量子化器36に与えられる。量子化器36は、1bit量子化器であり、ループフィルタ30の出力を1bitに量子化した1bit量子化データを出力する。量子化器36から出力された量子化データ(パルス列)は、ΔΣ変調器24の出力として、ΔΣ変調器24から出力されるとともに、第1経路42aを介して、ループフィルタ30へフィードバックされる。
補償器38は、ΔΣ変調器24から出力されるパルス列が表現する周波数fのアナログRF信号(ターゲット周波数fの周波数成分)に生じる歪の補償信号Cを出力する。補償信号Cは、RF信号に生じる歪を打消し又は抑制するためのものである。補償器38から出力された補償信号Cは、第1経路42aに設けられた加算器40によって、第1経路42aに与えられる。歪を打消し又は抑制するための補償信号CがΔΣ変調器24の内部経路42に与えられることで、Δ変調器24の内部で、歪の補償が行われる。この結果、ΔΣ変調器24から出力された量子化データは、歪が補償されたRF信号(ターゲット周波数fの周波数成分)を表現するものとなる。
ΔΣ変調器24は、フィードバック経路である第1経路42aを有しているため、内部経路42のいずれの位置に補償信号を与えても、その補償信号は、伝達関数ブロック33をいずれ通過することになるため、補償信号による歪補償がなされた状態で、所望の特性のΔΣ変調を行うことができる。ただし、図2Aに示すように補償信号を第1経路42aに与えると、その補償信号は、量子化器36よりも前に伝達関数ブロック33を通過することになるため、動作が安定し易い。
図2Aでは、補償信号は、第1経路42aに与えられるが、他の内部経路42(例えば、第2経路42b)に与えられても良い。すなわち、図2Bに示すように、補償器38が出力する補償信号Cは、第1経路42aに与えられるだけでなく、第2経路42bに設けられた第2加算器(加減算器)34によって、第2経路42bに与えられても良い。第2経路42bに与えられる補償信号Cは、第2経路42bを流れる信号から補償信号Cを減算するように、第2経路42bに与えられる。
補償信号Cを第1経路42a及び第2経路42bに与えた場合、歪補償を広帯域に行うことができる。すなわち、図2Aに示すΔΣ変調器24の場合、ΔΣ変調器24の出力Vは、次の式(1)によって表される。
式(1)の右辺の第1項は入力信号Uであり、第2項はΔΣ変調器24の雑音伝達関数NTFによるフィルタ特性が掛けられた量子化雑音Eを示す。式(1)の右辺の第1項及び第2項だけであれば、通常のΔΣ変調器の出力Vとなる。図2Aに示すΔΣ変調器24では、補償信号Cを第1経路42aに与えているため、式(1)の右辺の第3項が発生する。式(1)では、補償信号CにL(z)/(1+L(z))のフィルタ特性が掛けられたものが、出力Vに反映されることになる。L(z)/(1+L(z))の周波数特性は、図2Cに示すように、バンドパスとなる。つまり、図2Cに示すように、L(z)/(1+L(z))950MHzから1050MHzを通過帯域として持つバンドパスフィルタとなる。このため、補償信号Cは、バンドパスフィルタの通過帯域における成分しか、出力Vに反映されず、比較的狭帯域での歪補償となる。
これに対し、図2Bに示すように、補償信号cを第2経路42Bにも与えると、ΔΣ変調器24の出力は、式(1)におけるCの係数は1となり、次の式(2)によって表される。
式(2)の右辺の第3項は、補償信号Cの全周波数成分が出力Vから減算されるため、広帯域での歪補償が可能である。
[2.3 パルス列の波形歪によって生じるRF信号の歪とその補償]
本実施形態では、補償器38から出力される補償信号によって補償される歪の一例として、ΔΣ変調器24から出力されるパルス列の波形歪によってRF信号に生じる歪を想定する。ΔΣ変調器24は、量子化データをパルス列として出力するため、そのパルス列の波形が歪んでいると、そのパルス列が表現するRF信号に歪が生じる。具体的には、特許文献1に示すように、量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって、RF信号(ターゲット周波数fの周波数成分)に歪が生じる。
ΔΣ変調器24は、量子化データに対応するパルス列を出力するために、図示しないドライバを有している。ドライバは、スイッチング素子などを有しており、スイッチング素子のON/OFF動作によってパルスの立ち上がりと立ち下がりが形成される。ドライバによって形成されるパルスの立ち上がり時間と立ち下がり時間とは一致しないことが一般的であり、パルスの立ち上がりと立ち下がりとの非対称性が生じる。この非対称成分がRF信号を劣化させる。以下、パルスの立ち上がりと立ち下がりの非対称成分について定義する。
まず、ΔΣ変調器24から出力されるパルス列Sout(t)は、下記式(A)のように定義される。
式(A)の第1項であるSIdealは、量子化データd(=±1)を理想的な矩形波で表現したものであり、式(B)のように定義される。ここでは、量子化データdは、パルスのHighレベルに対応した値として+1をとり、パルスのLowレベルに対応した値として−1をとる。U(t)は、単位ステップ関数である。
式(A)の第2項は、実際の波形に相当するSout(t)と、理想的な波形SIdealとの差を示している。第2項におけるf(t−kt)は、下記式(C)のように定義される。Signは、符号関数である。
式(C)において、(C−1)は、ある量子化データの値dと時間的に一つ前の量子化データの値dk−1との差分を示す値の符号がプラスである場合、すなわち、量子化データdに対応したパルスが、立ち上がる場合を示す。
(C−2)は、ある量子化データの値dと時間的に一つ前の量子化データの値dk−1との差分を示す値の符号がマイナスである場合、すなわち、量子化信号dに対応したパルスが立ち下がる場合を示す。
(C−3)は、ある量子化データの値dと時間的に一つ前の量子化データの値dk−1との差分を示す値がゼロである場合、すなわち、パルスの値に変化がない場合である。
rise(t)とffall(t)は、それぞれ、パルスの立ち上がり波形と立ち下がり波形である。frise(t)とffall(t)は、式(D)に示すように、対称成分fsym(t)と非対称成分fAsym(t)に分解することができる。
非対称成分fAsym(t)は、式(D)より、下記式(E)によって求めることができる。
式(E)は、立ち上がり波形frise(t)と立ち下がり波形ffall(t)とが、下記式(F)の関係を有している場合に、非対称成分fAsym(t)が無くなることを示している。
図3は、式(F)を満たさないパルス波形(非対称成分を有する非対称波形)を示している。図3(a)は、非対称波形Sout(t)のアイパターンを示している。このアイパターンは、時間軸に対して非対称となっている。具体的には、図3に示す非対称波形は、パルスの立ち上がり時間よりも、パルスの立ち下がり時間の方が長い波形となっている。
図3(b)は、非対称波形Sout(t)の時間軸波形を示し、図3(c)は、非対称波形についての理想的な波形SIdeal(t)を示し、図3(d)は、非対称波形における立ち上がり波形frise(t)と立ち下がり波形ffall(t)における対称成分fsym(t)を示し、図3(e)は、非対称波形における立ち上がり波形frise(t)と立ち下がり波形ffall(t)における非対称成分fAsym(t)を示している。
図3に示すように、非対称波形は、理想的な波形SIdeal(t)に対して歪んでおり、歪成分を有する。具体的には、パルスの立ち上がり波形frise(t)に歪成分(第1の歪成分)を有するとともに、パルスの立ち下がり波形ffall(t)に歪成分(第2の歪成分)を有する。
式(F)を満たさない場合、歪成分は、対称成分fsym(t)とともに、非対称成分fAsym(t)を有する(図3(d)、図3(e)参照)。歪成分のうち、対称成分fsym(t)の存在は、RF信号の特性(例えば、隣接チャネル漏洩電力(ACLR))に及ぼす影響は少ないが、非対称成分fAsym(t)はRF信号の特性に影響を及ぼす(特許文献1参照)。つまり、ΔΣ変調器24が出力するパルスの形状が、ΔΣ変調器24によって処理される対象であるRF信号(ターゲット周波数fの周波数成分)に影響を及ぼす。
本実施形態では、パルス列の波形歪(非対称成分)によって生じることになるRF信号の歪が、パルス列が出力される前に、ΔΣ変調器24内部で、補償信号によって予め補償される。したがって、ΔΣ変調器24から出力されるパルス波形が非対称成分を有していても、RF信号のACLRの劣化が抑制される。
図4は、パルス列の立ち上がりと立ち下がりの非対称成分による歪を補償するのに適した補償器38の例を示している。補償器38は、検出器44と、補償信号生成器46と、を有している。
検出器44は、量子化データの変化(パルス列の立ち上がり又は立ち下がり)を検出する。非対称成分は、パルス列の立ち上がり又は立ち下がりにおいて生じるため、パルス列の立ち上がり又は立ち下がりを検出することで、非対称成分の発生を検出することができる。検出器44には、量子化器36から出力された量子化データ(パルス列)が入力として与えられる。検出器44は、量子化データが変化したタイミングで検出信号(パルス状検出信号)を出力する。
例えば、ΔΣ変調器24における1サンプリングクロック毎の量子化データが図5(a)に示すように変化する場合、ΔΣ変調器24から出力されるパルス列は、図5(b)に示すようになる。非対称成分は、図5(c)に示すように、図5(b)のパルス列の立ち上がりと立ち下がりで生じる。図5(d)に示すように、検出器44は、非対称成分の発生タイミングに合わせて検出信号(量子化データ変化検出信号)を出力する。
図4に戻り、検出器44は、図5(d)に示す検出信号を生成するため、遅延素子48と、加算器50と、符号関数部52と、Abs(絶対値)関数部54と、を有している。検出器44の加算器(差分器)50は、あるサンプリングクロックにおける量子化データと、そのサンプリングクロックよりも一つ前のクロックの量子化データと、の差分を求める。遅延素子48は、サンプリングクロックよりも一つ前のクロックの量子化データを、加算器50に与える。加算器50は、あるサンプリングクロックにおける量子化データと、そのサンプリングクロックよりも一つ前のクロックの量子化データと、が一致する場合、0を出力し、一致しない場合(量子化データが変化した場合)、0以外の値を出力する。符号関数部52は、加算器50の出力の符号に応じて、+1,−1,又は0を出力する。Abs関数部54は、符号関数部52の出力の絶対値を出力する。つまり、Abs関数部54は、各サンプリングクロックにおいて、量子化データが一つ前のサンプリングクロックの量子化データから変化した場合には、1を出力し、量子化データが変化しない場合には、0を出力する。したがって、検出器44は、図5(d)に示すような検出信号を出力することができる。
補償信号生成器46は、量子化データの変化を示す検出信号に基づいて、非対称成分(図5(c)参照)を抑制する補償信号を生成する。補償信号生成器46は、フラクショナルディレイによって構成されている。このフラクショナルディレイは、有限インパルス応答(FIR)フィルタと同様の構成を有している。つまり、補償信号生成器46は、複数の遅延素子56a,56b,56c,56dと、複数のゲイン制御素子58a,58b,58c,58d,58eと、加算器60と、を有して複数タップのFIRフィルタ構造を持つ。図4の補償信号生成器46は、4タップのデジタルフィルタ構成となっている。
補償信号生成器46は、パルス状の検出信号に対して、フィルタとして作用し、ターゲット周波数fの周波数成分であるRF信号に歪を生じさせる非対称成分を抑制するための補償信号を生成する。パルス状の検出信号は広い周波数成分を有しているため、フィルタ作用によって補償信号を生成するのが容易である。なお、検出信号は、補償信号に必要な周波数成分を有していればよく、パルス状に限定されるものではない。
検出信号から適切な補償信号を生成するには、各ゲイン制御素子58a〜58eの係数(ゲイン)Ci(i=1〜N;Nはゲイン制御素子の数;図4ではN=5)を適切に設定すればよい。非対称成分は、ΔΣ変調器24(パルス列を出力するドライバ)によってばらつきがあるため、予め、適切な補償信号を生成できる係数Ciを決定して、各ゲイン制御素子58a〜58eに設定しておく。
図6は、各ゲイン制御素子58a〜58eの係数(ゲイン)Ciを決定する方法を示している。まず、ΔΣ変調器24にデジタルRF信号(係数決定用のテスト信号)を入力し、ΔΣ変調器24から量子化データ(パルス列)が出力されている状態にする。この状態で、図6の処理が行われる。ステップS1において、全てのゲイン制御素子58a〜58eの係数がゼロに設定される。全ての係数がゼロに設定されると補償信号もゼロ(補償信号なし)となる。そして、係数C1からC5まで順番に、係数を決定していく(ステップS2〜S5)。具体的には、まず、係数C1(i=1)を決定する。係数C1の決定のために、所定の探索範囲(例えば、−0.2〜0.2)の間で、係数C1の値を変化させつつ、Δ変調器24の出力(RF信号)のACLRを測定する。ACLRが最良となる値を、係数C1の値として決定する(ステップS3)。
図7(a)は、係数C1(横軸)を、−0.2から0.2の間で変化させた場合のACLR(縦軸)を示している。図7(a)は、C1=−0.07において、ACLR=40.49[dB]となり、最良となっていることを示す。したがって、C1=−0.07に決定される。
次に、C1=−0.07の状態で、係数C2を決定する。係数C2(i=2)の決定のために、C1=−0.07の状態で、係数C2を−0.2〜0.2の間で変化させ、ALCRを測定する。図7(b)は、C1=−0.07の状態で、係数C2(横軸)を、−0.2〜0.2の間で変化させた場合のACLR(縦軸)を示している。図7(b)は、C2=0.07において、ACLR=51.86[dB]となり、最良となっていることを示す。したがって、C2=0.07に決定される。
同様に、C3,C4,C5も決定することで、全ての係数C1〜C5を決定できる。
図6の処理は、ΔΣ変調器24又はΔΣ変調器24の量子化データに対応するパルス列を出力する機器(送信機10など)の出荷前に行っても良いし、ΔΣ変調器24の稼働時における必要な時点で行って、係数C1〜C5を動的に変更してもよい。図8は、係数C1〜C5を動的に変更するための構成を示している。コントローラ26は、ゲイン制御素子58a〜58eの係数C1〜C5を変更することができる。さらに、コントローラ26は、ΔΣ変調器24から出力された量子化データに対応するパルス列(が表現するRF信号)を取得するよう構成されている。以上のように構成されたコントローラ26が、図6の処理を実行することで、係数C1〜C5を変更できる。この場合、パルス列の非対称成分が経時的に変化する場合には、係数C1〜C5を更新することで、適切に歪を補償できる。
図9〜図11は、補償信号によって非対称成分に起因するRF信号の歪が補償され、RF信号のACLRが向上したことを示している。ΔΣ変調器24の出力は、図9のアイパターンに示すように、パルスの立ち上がり時間と立ち下がり時間とが異なり、非対称成分を含んでいる。図10及び図11は、ΔΣ変調器24から出力されるパルス列(図9)によるRF信号のACLRを示している。なお、RF信号は、中心周波数(ターゲット周波数)が1000MHzである。図10(a)及び図11(a)は、補償器38による補償を行わなかった場合のACLRを示している。一方、図10(b)及び図11(b)は、補償器38による補償を行った場合のACLRを示している。図10(b)及び図11(b)では、図10(a)及び図11(a)に比べて、隣接チャネル漏洩電力が低下している。したがって、補償器38による補償の効果が認められる。
補償器38は、図4に示すものに限られず、パルス列によって表現されるRF信号の歪を補償するための補償信号を出力するものであれば足りる。
また、補償器38は、ΔΣ変調器24が直接出力するパルス列(量子化データに対応するパルス列)に生じる非対称成分によって、ターゲット周波数fに生じる歪を補償するものに限られず、他の機器が出力するパルス列(量子化データに対応するパルス列)に生じる非対称成分によって、ターゲット周波数fに生じる歪を補償するものであってもよい。例えば、ΔΣ変調器24を有する送信機から出力されたパルス列(例えば、光信号のパルス列)を受信した受信機が、光信号に対応した電気信号のパルス列を出力する場合、受信機の出力するパルス列の非対称成分による歪の補償を、送信機側のΔΣ変調器24によって行っても良い。
[2.4 デュアルバンドΔΣ変調器における歪補償]
図12は、デュアルバンドΔΣ変調器(マルチバンドΔΣ変調器)24を示している。デュアルバンドΔΣ変調器(マルチバンドΔΣ変調器)24は、特開2014−165846号公報に開示されている。デュアルバンドΔΣ変調器24は、周波数の異なる2つ(複数の)の入力信号U,Uを入力可能であり、複数のループフィルタ(第1ループフィルタ30a及び第2ループフィルタ30b)と、各フィルタ30a,30bの出力を加算する加算器15と、加算器15の出力を量子化する量子化器36と、を備えている。ΔΣ変調器24の量子化器36は、2つの入力信号U,Uが含まれる単一の出力信号(量子化データ)を出力する。
ΔΣ変調器24は、内部経路として、量子化器36から出力された量子化データを第1ループフィルタ30aへフィードバックするための第1経路42a−1と、量子化器36から出力された量子化データを第2ループフィルタ30bへフィードバックするための第2経路42a−2と、を備えている。
ΔΣ変調器24は、内部経路として、更に、第1ループフィルタ30aの出力を量子化器36へ与えるために第1ループフィルタ30aから加算器15に繋がる第2経路42b−1と、第2ループフィルタ30bの出力を量子化器36へ与えるために第2ループフィルタ30bから加算器15に繋がる第2経路42b−2と、を備えている。
第1ループフィルタ30aは、図2Aのループフィルタ30と同様に、第1加算器32a、L(z)の伝達関数ブロック33aと、第2加算器34aと、フィードフォワード経路35aと、を備えている。第2フールフィルタ30bも、図2Aのループフィルタ30と同様に、第1加算器32b、L(z)の伝達関数ブロック33bと、第2加算器34bと、フィードフォワード経路35bと、を備えている。
第1ループフィルタ30aに入力される第1入力信号Uは、例えば、中心周波数f(第1ターゲット周波数f)の第1RF信号である。第2ループフィルタ30bに入力される第2入力信号Uは、中心周波数f(第1ターゲット周波数f)の第2RF信号である。
周波数の異なる2つ(複数の)の入力信号U,Uが入力されるΔΣ変調器24の場合、入力信号U,Uの数に応じた複数(2つ)の補償器38a,38bが設けられている。複数の補償器38a,38bは、第1補償器38aと第2補償器38bとを含む。第1補償器38aは、第1補償信号を出力する。第1補償信号は、ΔΣ変調器24から出力されるパルス列が表現する周波数fの第1RF信号(第1ターゲット周波数fの周波数成分)に生じる歪を補償するためのものである。第1補償信号は、量子化器36から出力された量子化データを第1ループフィルタ30aへフィードバックするための第1経路42a−1に与えられる。第1補償信号は、第1経路42a−1に設けられた加算器40aによって、第1経路42a−1に与えられる。
第2補償器38bは、第2補償信号を出力する。第2補償信号は、ΔΣ変調器24から出力されるパルス列が表現する周波数fの第2RF信号(第2ターゲット周波数fの周波数成分)に生じる歪を補償するためのものである。第2補償信号は、量子化器36から出力された量子化データを第2ループフィルタ30bへフィードバックするための第1経路42a−2に与えられる。第2補償信号は、第1経路42a−2に設けられた加算器40bによって、第1経路42a−2に与えられる。第1補償信号は、例えば、第2経路42b−1に与えられても良い。第2補償信号は、例えば、第2経路42b−2に与えられても良い。
図12のΔΣ変調器24によれば、ΔΣ変調器24から出力されるパルス波形が非対称成分を有していても、第1RF信号及び第2RF信号のACLRの劣化が抑制される。
[3.付記]
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
10 送信機
12 デジタル信号処理部
14 経路
16 アナログフィルタ(アナログBPF)
18 ベースバンド部
20 デジタル直交変調器
22 処理部
24 ΔΣ変調器
26 コントローラ
30 ループフィルタ
32 加算器
33 伝達関数ブロック
34 加算器
36 量子化器
38 補償器
40 加算器
42 内部経路
42a 第1経路
42b 第2経路
44 検出器
46 生成器
48 遅延素子
50 加算器
52 符号関数部
54 Abs関数部
56a,56b,56c,56d 遅延素子
58a,58b,58c,58d,58e ゲイン制御素子
60 加算器

Claims (8)

  1. ループフィルタと、
    前記ループフィルタの出力に基づいて、量子化データを生成する量子化器と、
    前記ループフィルタ又は前記量子化器に接続された内部経路と、
    前記量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を、前記内部経路に与える補償器と、
    を備え
    前記歪は、前記量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって、前記ターゲット周波数の周波数成分に生じる歪を含み、
    前記補償器は、
    前記量子化データの変化を検出する検出器と、
    前記検出器によって検出された前記量子化データの変化に基づいて補償信号を生成する生成器と、
    を備える
    ΔΣ変調器。
  2. 前記検出器は、前記量子化データが変化したタイミングで検出信号を出力する
    請求項記載のΔΣ変調器。
  3. 前記生成器は、フラクショナルディレイを含み、
    前記フラクショナルディレイは、前記検出信号に基づいて前記補償信号を生成する
    請求項記載のΔΣ変調器。
  4. 前記量子化器は、1bit量子化器である
    請求項1〜のいずれか1項に記載のΔΣ変調器。
  5. 前記内部経路は、前記量子化データを前記ループフィルタへフィードバックするための第1経路を含み、
    前記補償器は、前記補償信号を前記第1経路に与える
    請求項1〜のいずれか1項に記載のΔΣ変調器。
  6. ループフィルタと、
    前記ループフィルタの出力に基づいて、量子化データを生成する量子化器と、
    前記ループフィルタ又は前記量子化器に接続された内部経路と、
    前記量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を、前記内部経路に与える補償器と、
    を備え、
    前記内部経路は、前記ループフィルタの出力を前記量子化器へ与えるための第2経路を含み、
    前記補償器は、前記補償信号を前記第2経路に与える
    ΔΣ変調器。
  7. ループフィルタと、
    前記ループフィルタの出力に基づいて、量子化データを生成する量子化器と、
    前記ループフィルタ又は前記量子化器に接続された内部経路と、
    前記量子化データに対応したパルス列の周波数成分のうちターゲット周波数の周波数成分に生じる歪の補償信号を、前記内部経路に与える補償器と、
    を備え、
    前記内部経路は、前記量子化データを前記ループフィルタへフィードバックするための第1経路を含み、
    前記補償器は、前記補償信号を前記第1経路に与え、
    前記内部経路は、前記ループフィルタの出力を前記量子化器へ与えるための第2経路を更に含み、
    前記補償器は、前記補償信号を前記第2経路に更に与える
    ΔΣ変調器。
  8. 請求項1〜のいずれか1項に記載のΔΣ変調器を備え、
    前記量子化データに対応したパルスを、送信信号として出力する送信機。
JP2015122752A 2014-12-22 2015-06-18 Δς変調器及び送信機 Active JP6447386B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/527,034 US10090855B2 (en) 2014-12-22 2015-11-17 Delta-sigma modulator, and transmitter
PCT/JP2015/082225 WO2016103981A1 (ja) 2014-12-22 2015-11-17 Δς変調器及び送信機

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014259414 2014-12-22
JP2014259414 2014-12-22

Publications (2)

Publication Number Publication Date
JP2016119643A JP2016119643A (ja) 2016-06-30
JP6447386B2 true JP6447386B2 (ja) 2019-01-09

Family

ID=56244491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015122752A Active JP6447386B2 (ja) 2014-12-22 2015-06-18 Δς変調器及び送信機

Country Status (2)

Country Link
US (1) US10090855B2 (ja)
JP (1) JP6447386B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665222B2 (en) * 2018-06-28 2020-05-26 Intel Corporation Method and system of temporal-domain feature extraction for automatic speech recognition

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2003030373A1 (ja) * 2001-09-28 2005-01-20 ソニー株式会社 デルタシグマ変調装置及び信号増幅装置
EP1418674B1 (en) * 2002-11-06 2010-01-20 Freescale Semiconductor, Inc. Converter, circuit and method for compensation of non-idealities in continuous time sigma delta converters
US7894536B2 (en) * 2003-04-15 2011-02-22 Texas Instruments Incorporated Calibration model to mitigate data conversion errors
US7973689B2 (en) * 2008-09-16 2011-07-05 Semtech Corporation Bandpass multi-bit sigma-delta analog to digital conversion
JP5915459B2 (ja) 2012-02-20 2016-05-11 住友電気工業株式会社 信号変換方法、信号送信方法、信号変換装置、及び送信機
JP5920109B2 (ja) * 2012-08-23 2016-05-18 住友電気工業株式会社 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び1bitオーディオ装置
JP5598561B2 (ja) 2013-02-27 2014-10-01 住友電気工業株式会社 Δς変調器及び通信装置

Also Published As

Publication number Publication date
US10090855B2 (en) 2018-10-02
JP2016119643A (ja) 2016-06-30
US20170331490A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
JP5524345B2 (ja) 相互変調歪みの打ち消しの集積回路、通信ユニットおよび方法
JP5783623B1 (ja) 受信機におけるpim補償
US8521090B2 (en) Systems, methods, and apparatuses for reducing interference at the front-end of a communications receiving device
KR100864558B1 (ko) 왜곡 보상 장치 및 왜곡 보상 방법
US8660820B2 (en) Distortion cancellation using adaptive linearization
JP2017059963A (ja) 無線装置及び歪みキャンセル方法
WO2003096526A1 (fr) Procede de correction de distorsion hybride et dispositif de correction de distorsion hybride
JP5624585B2 (ja) Pll回路及び通信装置
US20080270082A1 (en) Low-power and low-cost adaptive self-linearization system with fast convergence
US7688235B2 (en) Composite analog to digital receiver with adaptive self-linearization
US7693672B2 (en) Adaptive self-linearization
JP6447386B2 (ja) Δς変調器及び送信機
EP2903232B1 (en) Compensation device, and wireless communication device
JPWO2009098989A1 (ja) 位相同期装置および位相同期方法
WO2016103981A1 (ja) Δς変調器及び送信機
KR20190138593A (ko) Mems 마이크로폰
US8483856B2 (en) System and method for correcting phase noise in digital-to-analog converter or analog-to-digital converter
WO2018230112A1 (ja) Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム
US8532590B2 (en) Digital phase feedback for determining phase distortion
JP2008312207A (ja) 通信システム、受信器、及び適応等化器
JP2017199973A (ja) 補償信号生成装置、歪補償器、半導体集積回路、補償信号生成方法、及びコンピュータプログラム
JP5920109B2 (ja) 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び1bitオーディオ装置
EP2067252A2 (en) Adaptive self-linearization
KR101601023B1 (ko) 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법
JP2010272929A (ja) 直交性補償装置、無線受信装置、直交性補償方法及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181119

R150 Certificate of patent or registration of utility model

Ref document number: 6447386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250