JP6445286B2 - 位相検出器、位相調整回路、受信器及び送信器 - Google Patents

Description

本発明は、高周波信号の位相を検出することに適した位相検出器、位相調整回路、受信器及び送信器に関する。

現在、高周波ＲＦ（ラジオ・フルクエンシー：Radio Frequency）信号を用いたレーダーシステムは、自動車のレーダーや航空機の高度を検出すること等に用いられている。高周波ＲＦ信号を用いたレーダーシステムにおいては、受信されたＲＦ信号の位相に係る情報が非常に重要な意味を持っている。なお、本明細書では、ＲＦ信号の位相に係る情報を、「位相情報」とも記す。ＲＦの位相情報を活用する例としては、例えば、ＦＭＣＷ（周波数変調連続波：Frequency Modulated Continuous Wave）変調を用いたレーダーシステムが挙げられる。

図１０は、ＦＭＣＷ変調を用いたレーダーシステムを説明するための模式図である。図１０に示したレーダーシステムは、複数のアンテナ９１１を備えた受信器９１を備えている。図１０に示したレーダーシステムは、複数のアンテナ９１１を一方向に配置し、送信されてきたＲＦ信号を受信器９１によって受信する。ＲＦ信号が充分な距離を隔てた位置から送信されてきた場合、隣接するアンテナ９１１によって受信されるＲＦ信号の位相は、互いに位相差θを有している。なお、位相差θは、隣接するアンテナ９１１間の距離ｄと、ＲＦ信号のアンテナ９１１に対する入射角φによって決定される。

図１１は、図１０に示した受信器９１の内部を説明するための機能ブロック図である。受信器９１は、１つのローカル信号生成源１０１と、複数のミキサ回路１０２と、を備えている。ローカル信号生成源１０１によって生成されたローカル信号は、ミキサ回路１０２の各々に分配される。各ミキサ回路１０２は、分配されたローカル信号を必要に応じて増幅する。

各ミキサ回路１０２に供給されるローカル信号の位相が厳密に同じである場合、各ミキサ回路１０２が出力するＩＦ（中間周波数：Intermediate Frequency）信号は、受信したＲＦ信号の位相差θと同じ位相差θを有する。これは、以下の式（１）によって表される。

なお、式（１）において、各記号は以下のパラメータを示す。
ω_１：受信したＲＦ信号の角周波数
ω_２：ローカル信号生成源によって生成されたローカル信号の角周波数
θ：受信したＲＦ信号の位相情報（受信したＲＦ信号の位相と、隣接するアンテナ９１１に受信されたＲＦ信号の位相との差（位相差））
式（１）では、右辺が周波数変換によってダウンコンバートされた成分のみを示し、他の周波数成分は図示しないＬＰＦ（ローパスフィルタ：Low-pass filter）等によって除去されたものとする。

各ミキサ回路１０２に入力されるローカル信号間に位相の誤差θ_ｅｒｒがある場合、誤差θ_ｅｒｒと式（１）に示したＩＦ信号との関係は、以下の式（２）によって表される。

式（２）によれば、ローカル信号の位相の誤差は、直接ＩＦ信号の誤差として現れることが分かる。このようなレーダーシステムでは、各ミキサ回路１０２へ入力されるローカル信号間の相対的な位相精度が、被検出物の検出精度に直結する。
ローカル信号の位相の誤差は、アンテナ９１１及び配線によって生じる誤差と共に一括して補正することができる。このような場合、作業者は、レーダーシステムを作成した後、受信器９１における各アンテナ９１１に受信されたＲＦ信号間の位相差θの誤差θ_ｅｒｒを測定する。そして、作業者は、測定によって得られた誤差θ_ｅｒｒを入射角φを計算する際に差し引くことにより、位相差θの値を補正する。

ただし、各ミキサ回路１０２に供給されるローカル信号は、増幅回路同士のミスマッチ等によって異なる位相温度特性や位相電源電圧特性をもつ。このため、より高い精度の位相検出を行うには複数の温度条件、複数の電源電圧条件で予め誤差θ_ｅｒｒを測定しておかなければならず、上記位相差θの補正には測定に手間と時間がかかるという欠点があった。

予め誤差θ_ｅｒｒを測定する必要がない位相差θの補正としては、位相調整回路を用いる方法がある。位相差θを補正する位相調整回路は、例えば、特許文献１に記載されている。位相調整回路は、クロック信号等の基準信号を入力し、出力信号を出力し、基準信号と出力信号との位相差または遅延差を位相検出器によって検出する。さらに、位相調整回路は、検出された位相差または遅延差を使って出力信号の位相を基準信号の位相と一致させている。

図１２は、図１１に示した受信器９１に位相調整回路１１０を適用した例を示した図である。位相調整回路１１０は、基準信号とローカル信号とを入力する。このとき、各位相調整回路１１０からは位相が等しい出力信号が出力される。つまり、図１２に示した受信器では、複数のミキサ回路１０２の全てに入力されるローカル信号の位相が単一の基準信号の位相と一致し、全てのミキサ回路１０２に入力されるローカル信号を同一の位相に補正することができる。したがって、位相調整回路１１０を用いる位相の補正には、複数の温度条件や電源電圧条件における位相誤差を予め測定しておく必要がない。

図１３は、公知の位相調整回路１１０を例示した図である。位相調整回路１１０は、遅延ロック・ループ回路として構成されている。位相調整回路１１０は、基準信号とローカル信号とを入力し、ローカル信号の位相を調整して出力信号を出力する回路である。図１３に示した位相調整回路１１０は、フェーズシフタ１１１、位相検出器１１３及びチャージポンプ１１５を備えている。フェーズシフタ１１１は、ローカル信号を入力し、ローカル信号の位相を変化させる（シフトする）。位相が変化したローカル信号は、出力信号として位相調整回路１１０から出力する。位相検出器１１３は、基準信号の位相と出力信号の位相とを検出して両者の位相差をチャージポンプ１１５に出力する。チャージポンプ１１５は、基準信号と出力信号との位相差に応じた電圧信号を生成し、フェーズシフタ１１１に出力する。フェーズシフタ１１１は、電圧信号に応じてローカル信号の位相のシフト量を決定し、位相を変化させている。

特表平９−５１２９６６

しかしながら、上記した位相調整回路１１０を実現するためには、図１３に示したように、位相検出器が必要である。現在、信号の位相を検出する位相検出器としては、周波数位相比較器、Ｅｘ−ＯＲ回路及びミキサ回路等が挙げられる。
図１４は、図１３に示した位相検出器１１３の構成を例示した図である。位相検出器１１３は、２つのＤフリップフロップ１３１、Ｄフリップフロップ１３２、ＡＮＤ回路１３３及びミキサ回路１３５を有している。Ｄフリップフロップ１３１のクロック信号入力端子には基準信号が入力される。また、Ｄフリップフロップ１３２のクロック信号入力端子には図１３に示した位相調整回路の出力信号が入力される。

また、Ｄフリップフロップ１３１、１３２のＤ端子には、データ信号が入力される。
位相検出器１１３は、基準信号と位相調整回路の出力信号とを入力し、入力された基準信号及び出力信号に基づいてラッチされたデータ信号の値をＡＮＤ回路１３３に入力する。ＡＮＤ回路１３３はラッチされた信号が共に「１」である場合、即ち基準信号と出力信号の位相が一致している場合にＤフリップフロップ１３１、１３２に対してリセット信号を出力し、Ｄフリップフロップ１３１、１３２をリセットする。また、基準信号の位相と出力信号の位相とが一致していない場合、基準信号と出力信号は加算器１３５において加算され、図１２に示したチャージポンプ１１５に出力される。

このような位相検出器１１３として適用される周波数位相比較器、あるいはＥｘ−ＯＲ回路では、出力信号の周波数が数ＧＨｚを超える高周波信号である場合、使用されているトランジスタの特性ばらつきや寄生容量の影響で位相の検出精度が低下することが知られている。
また、図１２、図１３に示したように、ミキサ回路を用いて周波数変換を行う場合、基準信号とローカル信号との位相差に応じた直流成分が受信器の出力信号に現れる。このとき、現実の回路においては、高周波信号特有のセルフミキシングと呼ばれる現象によって生じる直流信号が出力信号に混ざりこみ、検出精度が劣化するという問題があった。

上記したように、ＲＦ高周波信号の位相を正確に検出するためには、受信器のローカル信号の位相を高い精度で一致させることが必要であった。
本発明は、このような点に鑑みてなされたものであり、高周波の信号の位相を高い精度で検出することが可能な位相検出器、このような位相検出器を用いた位相調整回路、受信器及び送信器を提供することを目的とする。

上記課題は、以下の手段によって解決することができる。即ち、本発明の位相検出器の一態様は、第１信号と、第１制御信号とを入力し、第１制御信号によって第１信号の極性の正負を切替えて第２信号として出力する第１切替器と、第２信号と、第３信号とを入力し、第２信号と第３信号とを加算して第４信号として出力する加算器と、第４信号を入力し、第４信号に対して偶数次及び奇数次の歪みが含まれる非線形の第５信号を出力する歪回路と、第５信号と、第１制御信号と同期させた第２制御信号とを入力し、第２制御信号によって第５信号の極性の正負を切替えて第６信号として出力する第２切替器と、第５信号に含まれる変調信号又は第６信号に含まれる変調信号を除去する回路と、を備え、第１信号は、第３信号の角周波数のＮ（Ｎは２以上の偶数）倍の角周波数を有する。

また、本発明の一態様の位相検出器は、上記態様において、第２切替器が、第１信号の位相と第３信号の位相との差に応じた信号を第６信号として出力することができる。
また、本発明の一態様の位相検出器は、上記態様において、第１信号の周波数を、第３信号のＮ倍（Ｎは２以上の整数）の周波数とすることができる。
また、本発明の一態様の位相検出器は、上記態様において、第２切替器の後段にローパスフィルタ、平滑化回路、平均化回路、積分回路の少なくとも一つを備えることができる。

また、本発明の一態様の位相検出器は、上記態様において、第１切替器と加算器との間に分配器を設けることができる。
また、本発明の一態様の位相検出器は、上記態様において、分配器は、第１切替器から第２信号を入力し、加算器に第７信号を出力すると共に、第７信号と相対的な位相関係が保たれた第８信号を出力することができる。
また、本発明の一態様の位相検出器は、上記態様において、第１切替器の前段に分配器を設けることができる。

また、本発明の一態様の位相検出器は、上記態様において、分配器は、第１信号を入力し、第１切替器に第９信号を出力すると共に、第９信号と相対的な位相関係が保たれた第１０信号を出力することができる。
また、本発明の一態様の位相検出器は、上記態様において、加算器に代えて方向性結合器を有することができる。
また、本発明の一態様の位相検出器は、上記態様において、方向性結合器が、第２信号及び第３信号を入力し、第４信号及び第４信号と相対的な位相関係が保たれた第１１信号を出力することができる。

本発明の一態様の位相調整回路は、上記態様のいずれか１つに記載の位相検出器と、入力信号を入力し、入力信号の位相を第６信号に応じて変化させることにより第１信号を生成するフェーズシフタと、を備えることができる。
本発明の一態様の位相調整回路は、第０信号を入力し、第０信号の位相を変更して第１信号として出力するフェーズシフタと、第１信号と、第１制御信号とを入力し、第１制御信号によって第１信号の極性の正負を切替えて第２信号として出力する第１切替器と、第２信号を入力し、第２信号を第１分配信号と第２分配信号とに分配して出力する第１分配器と、第１分配信号と、第３信号とを入力し、第１分配信号と第３信号とを加算して第４信号として出力する加算器と、第４信号を入力し、第４信号に対して偶数次及び奇数次の歪みが含まれる非線形の第５信号を出力する歪回路と、第５信号と、第１制御信号と同期させた第２制御信号とを入力し、第２制御信号によって第５信号の極性の正負を切替えて第６信号として出力する第２切替器と、第６信号を入力し、第０信号の位相を制御する制御信号をフェーズシフタに出力する制御回路と、第５信号に含まれる変調信号又は第６信号に含まれる変調信号を除去する回路と、を備え、第１信号は、第３信号の角周波数のＮ（Ｎは２以上の偶数）倍の角周波数を有することができる。

また、本発明の一態様の位相調整回路は、上記態様において、制御回路が、チャージポンプ回路を含むことができる。
また、本発明の一態様の位相調整回路は、上記態様において、制御回路が、ＡＤ変換器、プロセッサ、及びＤＡ変換器を含むことができる。
また、本発明の一態様の位相調整回路は、上記態様において、第３信号を、所定の基準信号とすることができる。

また、本発明の一態様の位相調整回路は、上記態様において、第０信号は、位相調整回路に入力される入力信号とすることができる。
また、本発明の一態様の位相調整回路は、上記態様において、入力信号を入力し、第３分配信号と第３信号とに分配して出力する第２分配器と、第３分配信号を入力し、第３分配信号の周波数のＮ倍（Ｎは２以上の整数）の周波数を有する信号をフェーズシフタに出力する周波数Ｎ倍器と、を備えることができる。

また、本発明の一態様の位相調整回路は、上記態様において、入力信号を入力し、フェーズシフタに入力する第０信号と第３信号とに分配して出力する第２分配器と、フェーズシフタの出力の周波数のＮ倍（Ｎは２以上の偶数）の周波数を有する信号を第１信号として出力する周波数Ｎ倍器と、を備えることができる。
また、本発明の一態様の位相調整回路は、上記態様において、フェーズシフタと第１切替器との間に設けられたバッファを有することができる。
本発明の一態様の受信器は、上記態様の位相調整回路を備える。
本発明の一態様の送信器は、上記態様の位相調整回路を備える。

上記した態様によれば、高周波の信号の位相を高い精度で検出することが可能な位相検出器、このような位相検出器を用いた位相調整回路、受信器及び送信器を提供することができる。

本発明の第１実施形態の位相検出器を説明するための図である。 本発明の第２実施形態の位相検出器を説明するための図である。 本発明の第３実施形態の位相検出器を説明するための図である。 本発明の第４実施形態の位相調整回路を説明するための図である。 本発明の第５実施形態の位相調整回路を説明するための図である。 本発明の第６実施形態の位相調整回路を説明するための図である。 本発明の第７実施形態の位相調整回路を説明するための図である。 本発明の第８実施形態の受信器を説明するための図である。 本発明の第９実施形態の送信器を説明するための図である。 公知のＦＭＣＷ変調を用いたレーダーシステムを説明するための模式図である。 図１０に示した受信器の内部を説明するための機能ブロック図である。 図１１に示した受信器に位相調整回路を適用した例を示した図である。 公知の位相調整回路を説明するための図である。 位相検出器の構成を例示した図である。

以下、本発明の第１第１実施形態から第６実施形態を説明する。なお、第１実施形態から第６実施形態の位相検出器は、いずれも信号Ａ及び信号Ｂを入力し、信号Ｂの位相を基準にして信号Ａの位相を検出する回路である。
・第１実施形態
［構成］
図１（ａ）、（ｂ）は、第１実施形態の位相検出器１を説明するための図である。図１（ａ）に示すように、位相検出器１は、位相検出器１に第１極性切替信号Ｓａと第２極性切替信号Ｓｂとを出力する極性制御回路３と、位相検出器１が出力した信号を濾波するＬＰＦ（ローパスフィルタ：Low-pass filter）５と共に使用される。

図１（ｂ）は、図１（ａ）に示した位相検出器１を示す図である。位相検出器１は、第１極性切替器１１と、加算器１３と、歪回路１５と、第２極性切替器１７と、を有している。
第１極性切替器１１は、信号Ａと共に、第１極性切替信号Ｓａを入力する。そして、第１極性切替信号Ｓａによって信号Ａの極性の正負を切替え、極性切替後の信号を信号Ｓｃとして加算器１３に出力する。

加算器１３は、信号Ｓｃと、信号Ｂとを入力する。信号Ｂの角周波数は、信号Ａの角周波数の１／２の値を有している。即ち、信号Ｂの角周波数をωとすると、信号Ａの角周波数は２ωと表される。加算器１３は、信号Ｓｃと信号Ｂとを加算する。加算後の信号を信号Ｓｄと記す。信号Ｓｄは、歪回路１５に出力される。
また、第１実施形態は、信号Ａの角周波数が信号Ｂの角周波数の２倍の角周波数を持つことに限定されるものでなく、Ｎ（Ｎは２以上の偶数）倍の角周波数を持つものであればよい。
なお、上記において、第１実施形態は、信号Ａ、信号Ｂの周波数を角周波数で示している。しかし、当然のことながら、信号Ａの角周波数が信号Ｂの角周波数のＮ倍の角周波数を持つ場合、信号Ａの周波数は信号Ｂの周波数のＮ倍となる。

歪回路１５は、非線形の入出力特性を有する回路である。このため、歪回路１５に入力された信号Ｓｄは、信号Ｓｄに関する一次関数では表されない信号Ｓｅ、即ち信号Ｓｄに対して非線形な信号Ｓｅに変換されて第２極性切替器１７に出力される。なお、第１実施形態の歪回路１５とは、例えば増幅器やバッファ、ダイオード等の回路一般を指す。
第２極性切替器１７は、信号Ｓｅと共に極性切替信号Ｓｂを入力する。そして、第２極性切替信号Ｓｂによって信号Ｓｅの極性の正負を切替え、極性切替後の信号を信号ＳｆとしてＬＰＦ５に出力する。ＬＰＦ５は、信号Ｓｆを平滑化し、直流（ＤＣ）以外の周波数成分を除去してＤＣ信号として出力する。このとき、ＤＣ信号は、信号Ａと信号Ｂとの位相差に応じた直流信号となる。

なお、図１（ａ）に示した例では、ＬＰＦ５を位相検出器１の後段に配置しているが、第１実施形態はこのような構成に限定されるものではない。例えば、第１実施形態は、ＬＰＦ５を図１（ｂ）に示した位相検出器１の第２極性切替器１７の前段に設ける構成であってもよい。また、信号Ｓｆを平滑化する構成はＬＰＦに限定されるものではなく、デジタル演算によって信号を平滑化し、直流以外の周波数成分を除去する平滑化回路、平均化回路、及び積分器等を用いてもよい。
さらに、第１実施形態は、図１（ｂ）に示した位相検出器１が図１（ａ）に示したＬＰＦ５をも含むものであってもよい。

［原理］
次に、第１実施形態の位相検出器１が被検出信号の位相情報を正確に検出することができる原理を説明する。この説明では、先ず、第１極性切替信号Ｓａ、第２極性切替信号Ｓｂが入力されない場合（第１極性切替器、第２極性切替器がない場合）の位相検出器１の動作について説明する。

ここでは、信号Ａ、信号Ｂが以下のように表されるものとする。

信号Ａのθは、信号Ａと信号Ｂの位相の差に相当する。また、信号Ａの「Ａ」は信号Ａの最大振幅であり、信号Ｂの「Ｂ」は信号Ｂの最大振幅である。ωは信号Ａ、信号Ｂの角周波数であり、ｔは時間を示している。この場合、歪回路１５に入力される信号Ｓｄの値Ｐは、以下の式（３）によって表される。

なお、ここでいう歪回路とは、高調波成分が生じる回路を指す。第１実施形態の歪回路１５の入出力特性を３次の非線形性を持った式で表すと、以下の式（４）のように表される。

歪回路１５の出力について周波数成分を持った項を図１に例示したＬＰＦ５、あるいは平均化処理等で取り除き、ＤＣ成分のみを残した場合、ＤＣ信号は、以下の式（５）によって表される。式（５）によれば、ＤＣ信号は、信号Ａと信号Ｂの位相差θに依存することが明らかである。また、式（５）中のａ_３及び後述するａ_１、ａ_２は、歪回路１５の設計によって決まる定数である。

なお、上記式（４）、（５）では、歪回路１５の入出力特性として３次の歪を例示したが、上記の関係は、入出力特性が３次より高次な奇数次の歪回路においても同様である。
ところで、歪回路１５の入出力特性の非線形性が３次または奇数次だけではなく、式（６）のような２次の非線形性を持っている場合がある。

歪回路１５の入出力特性が２次の非線形性を持っている場合、歪回路１５から出力される信号ＳｅがＬＰＦ５を通ったＤＣ成分は、以下の式（７）のように表される。

式（７）によれば、２次歪によって位相情報を持ったＤＣ成分以外のＤＣ成分が生じることが分かる。位相情報を持ったＤＣ成分以外のＤＣ成分は、式（７）の右辺の第２項と第３項によって表される。なお、ここでは２次の歪を例示したが、より高次の偶数次の歪の場合も同様である。式（７）中のａ_２の値は、差動回路の利用等によってａ_３の値に比べて充分小さくなる。また、式（７）中のＡの値を大きくすることにより、式（７）の第３項の値を第１項に比べて充分小さくすることができる。
ただし、式（７）中の第２項は、Ａ^２を含んでいて、第１項よりもＡの値の寄与が大きい。このため、Ａの値を大きくすることは、第２項をも大きくすることになる。現実の回路では、第１項の成分を検出するためにＡの値を大きくすると、第２項に示す不要ＤＣ成分によって検出するべき位相情報に誤差が生じることになる。

上記の点を解消するため、第１実施形態では、図１に示した第１極性切替器１１、第２極性切替器１７を位相検出器１に設けている。信号Ａの極性を第１極性切替信号Ｓａによって切替えた信号は、以下の式（８）によって表される。

信号Ａが式（８）のように反転すると、加算器１３において信号Ｂと加算されて出力される信号Ｓｄの値Ｐは、以下の式（９）のようになる。

式（９）に示した信号Ｓｄの値Ｐを式（６）の入出力特性をもつ歪回路１５に入力すると、その出力ｆ（Ｐ）は、以下の式（１０）によって表される。

式（１０）に示したｆ（Ｐ）は、式（７）に示したｆ（Ｐ）の第１項のみのＤＣ信号の極性が反転する。このＤＣ信号を第２極性切替器１７に入力し、第１極性切替信号Ｓａと同期させた第２極性切替信号Ｓｂの制御によって極性を反転させると、その出力g(Ｐ)は、式（１１）のように表される。

式（１１）と、第１極性切替器１１、第２極性切替器１７を設けない位相検出器から出力される式（７）に示した信号ｆ（Ｐ）とを比較すると、式（１１）の第１項の極性は式（７）の第１項の極性と等しく、式（１１）の第２項、第３項の極性は式（７）の第２項、第３項の極性を反転したものになっている。この点を利用し、第１実施形態は、第１極性切替信号Ｓａ及び第２極性切替信号Ｓａの極性を適当な周期Ｔで切り替える。このようにすることにより、第１実施形態の位相検出器は、以下の式（１２）によって表される、信号Ａと信号Ｂの相対位相差θに応じたＤＣ信号と、式（１３）によって表される時間周期Ｔで正負が切り替わる変調信号とに分けられる。

式１３中のｈ（ｔ）は周期的矩形関数であり、以下の式（１４）によって表される。

式（１２）で示される成分は周期的に変化する信号である。このため、式（１２）で示される成分をＤＣ信号からＬＰＦ５や平均化処理等によって分離することができる。このため、第１実施形態は、式（１２）で示される信号Ａと信号Ｂの相対的な位相差θに応じたＤＣ信号を分離し、式（１２）で示される信号だけを得ることができる。このような第１実施形態は、被検出信号の位相情報を正確に検出することができる。
このような第１実施形態の位相検出器は、ＲＦ信号等の高周波の信号において、歪回路１５の入出力特性の非線形性に２次または高次の偶数次がある場合にも、偶数次の効果による影響がなく、極めて正確に２つの信号Ａ、信号Ｂの位相を比較することができる。

・第２実施形態
次に、本発明の第２実施形態の位相検出器を説明する。
図２（ａ）、（ｂ）は、第２実施形態の位相検出器を説明するための図である。なお、図２において、図１（ａ）、（ｂ）に示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。
図２（ａ）に示した第２実施形態の位相検出器２１は、図１（ｂ）に示した第１極性切替器１１と加算器１３との間に分配器２３を設けたものである。分配器２３は、第１極性切替器１１から入力した信号を信号Ｓｈと信号Ｓｇとに分配する。分配器２３は、信号Ｓｈと信号Ｓｇとの位相を、高い精度で一致させることができる。信号Ｓｈは、加算器１３に入力される。信号Ｓｇは、例えば受信器のミキサ回路等に入力されるローカル信号として用いることができる。

位相検出器２１は、第１極性切替器１１の後段に分配器２３を設けることにより、ミキサ回路等に実際に入力される信号Ｓｇの位相と加算器１３に入力される信号Ｓｈの位相との相対的な関係を高い精度で一致させることができる。このため、第２実施形態の位相検出器２１は、実質的に信号Ｓｇ（ローカル信号）と信号Ｂとの位相差を検出することができる。

なお、上記した相対的な位相の関係とは、２つの信号において、一方の信号の位相と、この信号の位相を基準にした他方の信号の位相との関係をいう。例えば、２つの信号における位相差は、一方の信号と他方の信号の相対的な関係を示す。本明細書においては、以降、このような「相対的な位相」を単に「位相」とも記す。あるいは、「相対的な位相の差」を単に「位相の差」とも記す。

また、第２実施形態の位相検出器は、図２（ａ）に示した位相検出器２１に限定されるものではない。第２実施形態は、例えば、図２（ｂ）に示した位相検出器２２のように、分配器２３を第１極性切替器１１の前段に設けるようにしてもよい。このとき、分配器２３は、信号Ａを入力し、第１極性切替器１１に信号Ｓｋを出力すると共に、信号Ｓｋと位相関係が保たれた信号Ｓｌを出力する。このとき、位相検出器２２の信号Ｓｌも、信号Ｓｇと同様にミキサ回路に入力されるローカル信号となる。
説明した第２実施形態の位相検出器２１及び位相検出器２２によれば、受信器のミキサ回路に実際に入力されるローカル信号と所望の基準信号（図２に示す信号Ｂ）との位相を比較することができるため、ローカル信号の位相と基準信号の位相とを高い精度で一致させることができる。

・第３実施形態
次に、本発明の第３実施形態の位相検出器を説明する。
図３は、第３実施形態の位相検出器３１を説明するための図である。なお、図３に示した構成のうち、図１（ａ）、（ｂ）、図２に示した構成については図１（ａ）、（ｂ）、図２と同様の符号を付し、その説明を一部略すものとする。

第３実施形態の位相検出器３１は、図１（ｂ）に示した第１極性切替器１１と歪回路１５との間に、加算器１３に代えて方向性結合器３３を設けたものである。方向性結合器３３は、第１極性切替器１１から信号Ｓｃを入力すると共に、信号Ｂを入力して信号Ｓｇと信号Ｓｄとを出力する。このとき、方向性結合器３３は、ミキサ回路に実際に入力される信号Ｓｇの位相と歪回路１５に出力される信号Ｓｄの位相とを高い精度で一致させることができる。

方向性結合器３３は、４ポートの回路である。４つのポートのうち、図３では、第１極性切替器１１と接続されるポートにｐ１、信号Ｓｇが出力されるポートにｐ２、信号Ｂが入力されるポートにｐ３、歪回路１５に接続されるポートにｐ４の符号を付す。このとき、ポートｐ１から入力された信号Ｓｃはポートｐ２を通過（Through）する信号と、ポートｐ４と結合（Couple）して出力される信号とに分配される。ポートｐ２を通過する信号の強度とポートｐ４に結合される信号の強度との比は、方向性結合器３３の設計によって任意に選択できる。

また、ポートｐ３とポートｐ１とは互いに絶縁されていて（Isolateの関係であり）、ポートｐ１から入力された一切の信号は、理想的にはポートｐ３に出力されることがない。また、ポートｐ３に入力された信号Ｂは、ポートｐ２とポートｐ４とに分配される。このような構成により、ポートｐ４からは、ポートｐ１に入力された信号とポートｐ３に入力された信号とが加算された信号Ｓｄが出力される。

このような第３実施形態は、第２実施形態の分配器２３と加算器１３とを１つの方向性結合器３３に代えることができる。したがって、第３実施形態は、第２実施形態の位相検出器２１と同様の機能を有しながら、部品点数が少ない簡易な構成の位相検出器３１を実現することができる。
なお、第３実施形態の位相検出器３１では、ポートｐ２からポートｐ１とポートｐ３の信号とを加算した信号Ｓｍが出力される。ただし、第３実施形態では、ポートｐ３に入力された信号Ｂの周波数がポートｐ１に入力する信号Ｓｃの周波数の１／２であるため、方向性結合器３３の設計によってポートｐ３からポートｐ２へ出力される信号の強度を十分小さくすることができる。
このような第３実施形態の位相検出器３１によれば、先に示した第２実施形態の分配器２３と加算器１３の機能をさらに簡易に実現することができる。

・第４実施形態
次に、本発明の第４実施形態の位相調整回路を説明する。
図４は、位相検出器２１を用いた第４実施形態の位相調整回路４１を説明するための図である。なお、図４に示した構成のうち、図１（ａ）、（ｂ）、図２、図３に示した構成については図１（ａ）、（ｂ）、図２、図３と同様の符号を付し、その説明を一部略すものとする。
図４に示した位相調整回路４１は、第２実施形態の位相検出器２１と、位相検出器２１の前段に設けられたフェーズシフタ４２と、位相検出器２１の後段に設けられたチャージポンプ４４と、を有している。チャージポンプ４４の出力は、フェーズシフタ４２に出力されると共に、積分フィルタ４５に出力されている。

位相調整回路４１は、入力信号を入力し、フェーズシフタ４２によって入力信号の位相を調整して信号Ｓｊを生成する。
信号Ｓｊは、位相検出器２１に入力され、位相検出器２１の分配器２３から出力信号が出力される。また、分配器２３からは信号Ｓｈが出力される。信号Ｓｈは、位相検出器２１内で加算器１３に入力され、基準信号と加算されて信号Ｓｄとして非線形の入出力特性を有する歪回路１５に出力される。歪回路１５は、信号Ｓｄを信号Ｓｅに変換して出力する。信号Ｓｅは、第２極性切替器１７において第２極性切替信号Ｓｂにより極性の正負が切替えられて信号Ｓｆとして出力される。

信号Ｓｆは、チャージポンプ４４に出力されてＤＣ信号になる。ＤＣ信号は、積分フィルタ４５によって積分される。積分フィルタ４５の出力は、位相調整コントロール信号Ｓｋとしてフェーズシフタ４２に入力される。第４実施形態の位相調整回路４１では、チャージポンプ４４と積分フィルタ４５が、図１（ａ）に示したＬＰＦ５の機能を果たす。また、第４実施形態は、必要に応じてＬＰＦを追加することも可能である。このような第４実施形態は、位相検出器２１が出力するＤＣ信号が０、即ち歪回路１５に入力される信号Ｓｄの基準信号の成分とＤＣ信号の成分の位相差が０になるようにフェーズシフタ４２を介してフィードバックする。この結果、第４実施形態は、基準信号の位相と一致した位相を有する出力信号を出力する位相調整回路４１を実現することができる。
このような第４実施形態の位相調整回路４１によれば、基準信号と高い精度で位相が一致した出力信号を得ることができる。

・第５実施形態
図５は、第５実施形態の位相調整回路５１を説明するための図である。なお、図５に示した構成のうち、図１（ａ）、（ｂ）、図２、図４に示した構成については図１（ａ）、（ｂ）、図２、図４と同様の符号を付し、その説明を一部略すものとする。
第５実施形態の位相調整回路５１は、図４に示した位相調整回路４１のチャージポンプ４４及び積分フィルタ４５に代えてＡＤＣ（アナログ・デジタル変換器）５３、プロセッサ５５及びＤＡＣ（デジタル・アナログ変換器）５７を設けることによって遅延ロック・ループを実現している。

位相調整回路５１は、位相検出器２１の位相情報を持つＤＣ信号である信号Ｓｈが加算器１３、歪回路１５、第２極性切替器１７を介して順次変換された後、信号ＳｆとしてＡＤＣ５３に入力される。ＡＤＣ５３は、信号Ｓｆをデジタル信号に変換する。デジタル信号は、プロセッサ５５に入力され、必要に応じて処理されてデジタル信号Ｓｌとなった後、ＤＡＣ５７によってアナログ信号Ｓｍに変換される。アナログ信号Ｓｍは、位相変動量の制御信号としてフェーズシフタ４２に入力される。
なお、位相調整回路５１は、第１極性切替器１１の前段またはＡＤＣ５３の後段に必要に応じてＬＰＦを設けても良い。また、第５実施形態は、ＬＰＦに代えてプロセッサ５５による平滑化処理を行うようにしてもよい。

さらに、第５実施形態はこのような構成に限定されるものではない。例えば、図５に示した位相調整回路５１では第２極性切替器１７をＡＤＣ５３の前段に設けているが、第２極性切替器１７はＡＤＣ５３の後段にあってもよい。また、第５実施形態は、ＡＤＣ５３を省き、プロセッサ５５において演算によりアナログ・デジタル変換を行ってもよい。また、位相調整回路５１では、ＤＡＣ５７が出力するアナログ信号Ｓｍをフェーズシフタ４２の位相制御信号としている。しかし、フェーズシフタ４２をデジタル信号によって制御する構成とした場合、プロセッサ５５から出力されるデジタル信号Ｓｌをフェーズシフタ４２の位相制御信号としてもよい。

・第６実施形態
図６（ａ）、（ｂ）は、第６実施形態の位相調整回路を説明するための図である。なお、図６（ａ）、（ｂ）に示した構成のうち、図１（ａ）、（ｂ）、図２、図４、図５に示した構成については図１（ａ）、（ｂ）、図２、図４、図５と同様の符号を付し、その説明を一部略すものとする。
図６（ａ）に示した位相調整回路６１は、図４に示した位相調整回路４１のフェーズシフタ４２の前段に、分配器６３及び周波数２倍器６５を設けて構成されている。位相調整回路６１は、入力信号を分配器６３に入力し、基準信号と信号Ｓｎとに分配する。

基準信号は、位相検出器２１の加算器１３に入力される。一方、信号Ｓｎは、周波数２倍器６５に入力されて周波数が２倍の信号Ｓｏとなり、さらにフェーズシフタ４２に入力される。信号Ｓｏは、フェーズシフタ４２において周波数が調整されて信号Ｓｊとなり、増幅器６６において増幅された後に位相検出器２１の第１極性切替器１１に入力される。なお、第６実施形態は、図６（ａ）に示した位相調整回路６１に限定されるものではない。例えば、図６（ａ）に示した周波数２倍器６５は、フェーズシフタ４２の前段に配置されてもよい。

図６（ｂ）は、周波数２倍器６５をフェーズシフタ４２の前段に配置した位相調整回路６２を示している。位相調整回路６２は、フェーズシフタ４２と周波数２倍器６５との位置を入れ替えて構成してもよい。このような構成によれば、分配器６３は、入力信号を入力し、基準信号と信号Ｓｎとに分配する。信号Ｓｎは、フェーズシフタ４２に入力される。フェーズシフタ４２の後段に設けられた周波数２倍器６５は、フェーズシフタ４２が出力した信号の周波数のＮ倍（Ｎは２以上の偶数）の周波数を有する信号を、信号Ｓｊとして増幅器６６を介して位相検出器２１に出力する。

・第７実施形態
図７は、第７実施形態の位相調整回路７１を説明するための図である。なお、図７に示した構成のうち、図１（ａ）、（ｂ）、図２、図４、図５、図６に示した構成については図１（ａ）、（ｂ）、図２、図４、図５、図６と同様の符号を付し、その説明を一部略すものとする。
図７に示した位相調整回路７１は、図５に示した位相調整回路５１のフェーズシフタ４２の前段に、分配器６３及び周波数２倍器６５を設けて構成されている。位相調整回路７１は、入力信号を分配器６３に入力し、基準信号と信号Ｓｎとに分配する。基準信号は、位相検出器２１の加算器１３に入力される。一方、信号Ｓｎは、周波数２倍器６５に入力されて周波数が２倍の信号Ｓｏとなり、さらにフェーズシフタ４２に入力される。信号Ｓｏは、フェーズシフタ４２において周波数が調整されて信号Ｓｊとなり、増幅器６６において増幅された後に位相検出器２１の第１極性切替器１１に入力する。
以上説明した第４実施形態乃至第７実施形態の位相調整回路は、入力信号の位相を調整して基準信号の位相と一致させることができる。

・第８実施形態
次に、本発明の受信器に係る第８実施形態について説明する。
図８は、第８実施形態の受信器８１を説明するための図である。受信器８１は、第６実施形態の位相調整回路６１を用いている。なお、第８実施形態は、位相調整回路６１を用いる構成に限定されるものでなく、位相調整回路６１、５１及び位相調整回路７１のいずれを用いたものであってもよい。

受信器８１は、ＲＦ信号を受信する複数のアンテナ８３と、複数に分岐された入力信号を入力し、受信したＲＦ信号と共に増幅する複数のミキサ回路８５を有している。さらに、受信器８１は、第６実施形態の位相調整回路６１を備えている。位相調整回路６１は、入力信号を入力し、位相を調整してＤＣ信号であるローカル信号を出力する。このとき、ローカル信号間に位相の誤差θ_ｅｒｒがあっても、位相調整回路６１が誤差θ_ｅｒｒを除去し、分岐した各ローカル信号の位相を一致させている。

図８において、入力信号はミキサ回路８５に入力されるローカル信号の半分の周波数をもつ信号である。受信器８１では、入力信号は各位相調整回路６１に入力され、位相調整回路６１を経由して各ミキサ回路８５にローカル信号として入力される。各位相調整回路６１は、入力信号の位相を容易に一致させることができる。
また、図６や図７に示された位相調整回路は、周波数２倍器６５や増幅器６６等にミスマッチがある場合でも、位相検出器２１によってローカル信号の位相を入力信号と一致させることができる。このことから、図８に示した受信器８１は、ミキサ回路８５の全てに入力されるローカル信号の位相を一致させることができる。このため、第８実施形態は、高い精度で位相情報を取得することができる受信器８１を提供することができる。
なお、第８実施形態では、第４実施形態乃至第７実施形態の位相調整回路を受信器８１に適用する例を説明した。ただし、本発明の実施形態は、このような第８実施形態に限定されるものではなく、例えば複数の送信器等、複数の高周波信号の位相を一致させたい構成全般に適用することができる。

・第９実施形態
次に、本発明の送信器に係る第９実施形態について説明する。
図９は、第９実施形態の送信器９１を説明するための図である。送信器９１は、第６実施形態の位相調整回路６１を用いている。なお、第９実施形態は、位相調整回路６１を用いる構成に限定されるものでなく、位相調整回路６１、５１及び位相調整回路７１のいずれを用いたものであってもよい。

送信器９１は、ＲＦ信号を送信する複数のアンテナ８３と、複数に分岐された入力信号を入力し、内部からのベースバンド信号と共に増幅する複数のミキサ回路８５を有している。さらに、送信器９１は、第６実施形態の位相調整回路６１を備えている。位相調整回路６１は、入力信号を入力し、位相を調整してローカル信号を出力する。このとき、ローカル信号間に位相の誤差θ_ｅｒｒがあっても、位相調整回路６１が誤差θ_ｅｒｒを除去し、分岐した各ローカル信号の位相を一致させている。

図９において、入力信号はミキサ回路８５に入力されるローカル信号の半分の周波数をもつ信号である。送信器９１では、入力信号は各位相調整回路６１に入力され、位相調整回路６１を経由して各ミキサ回路８５にローカル信号として入力される。各位相調整回路６１は、入力信号の位相を容易に一致させることができる。
また、図６や図７に示された位相調整回路は、周波数２倍器６５や増幅器６６等にミスマッチがある場合でも、位相検出器２１によってローカル信号の位相を入力信号と一致させることができる。このことから、図９に示した送信器９１は、ミキサ回路８５の全てに入力されるローカル信号の位相を一致させることができる。このため、第９実施形態は、高い精度で位相情報を供給することができる送信器９１を提供することができる。
なお、第９実施形態では、第４実施形態乃至第７実施形態の位相調整回路を送信器９１に適用する例を説明した。ただし、本発明の実施形態は、このような第９実施形態に限定されるものではなく、例えば複数の高周波信号の位相を一致させたい構成全般に適用することができる。

本発明は、複数の高周波信号の位相を一致させる回路であれば、どのような構成にも適用することができる。

１、２１、２２、３１ 位相検出器
３ 極性制御回路
５ ＬＰＦ
１１ 第１極性切替器
１３ 加算器
１５ 歪回路
１７ 第２極性切替器
２３ 分配器
３３ 方向性結合器
４１、５１、６１、６２、７１ 位相調整回路
４２ フェーズシフタ
４４ チャージポンプ
４５ 積分フィルタ
５３ ＡＤＣ
５５ プロセッサ
５７ ＤＡＣ
６３ 分配器
６５ 周波数２倍器
６６ 増幅器
８１、９１ 受信器
８５、９５ ミキサ回路

Claims (21)

1. 第１信号と、第１制御信号とを入力し、前記第１制御信号によって前記第１信号の極性の正負を切替えて第２信号として出力する第１切替器と、
   前記第２信号と、第３信号とを入力し、前記第２信号と前記第３信号とを加算して第４信号として出力する加算器と、
   前記第４信号を入力し、前記第４信号に対して偶数次及び奇数次の歪みが含まれる非線形の第５信号を出力する歪回路と、
   前記第５信号と、前記第１制御信号と同期させた第２制御信号とを入力し、前記第２制御信号によって前記第５信号の極性の正負を切替えて第６信号として出力する第２切替器と、
   前記第５信号に含まれる変調信号又は前記第６信号に含まれる変調信号を除去する回路と、
   を備え、
   前記第１信号は、前記第３信号の角周波数のＮ（Ｎは２以上の偶数）倍の角周波数を有する位相検出器。
2. 前記第２切替器は、前記第１信号の位相と前記第３信号の位相との差に応じた信号を前記第６信号として出力する請求項１に記載の位相検出器。
3. 前記第１信号の周波数は、前記第３信号のＮ倍（Ｎは２以上の整数）の周波数である請求項１または２に記載の位相検出器。
4. 前記第２切替器の後段にローパスフィルタ、平滑化回路、平均化回路、積分回路の少なくとも一つを備える請求項１から請求項３のいずれか１項に記載の位相検出器。
5. 前記第１切替器と前記加算器との間に分配器を設ける請求項１から請求項４のいずれか１項に記載の位相検出器。
6. 前記分配器は、前記第１切替器から前記第２信号を入力し、前記加算器に第７信号を出力すると共に、前記第７信号と相対的な位相関係が保たれた第８信号を出力する請求項５に記載の位相検出器。
7. 前記第１切替器の前段に分配器を設ける請求項１から請求項４のいずれか１項に記載の位相検出器。
8. 前記分配器は、前記第１信号を入力し、前記第１切替器に第９信号を出力すると共に、前記第９信号と相対的な位相関係が保たれた第１０信号を出力する請求項７に記載の位相検出器。
9. 前記加算器に代えて、方向性結合器を有する請求項１から請求項４に記載の位相検出器。
10. 前記方向性結合器は、前記第２信号及び前記第３信号を入力し、前記第４信号及び前記第４信号と相対的な位相関係が保たれた第１１信号を出力する請求項９に記載の位相検出器。
11. 請求項５から請求項１０のいずれか１項に記載の位相検出器と、
    第０信号を入力し、前記第０信号の位相を前記第６信号に応じて変化させることにより前記第１信号を生成するフェーズシフタと、を備える位相調整回路。
12. 第０信号を入力し、前記第０信号の位相を変更して第１信号として出力するフェーズシフタと、
    前記第１信号と、第１制御信号とを入力し、前記第１制御信号によって前記第１信号の極性の正負を切替えて第２信号として出力する第１切替器と、
    前記第２信号を入力し、前記第２信号を第１分配信号と第２分配信号とに分配して出力する第１分配器と、
    前記第１分配信号と、第３信号とを入力し、前記第１分配信号と前記第３信号とを加算して第４信号として出力する加算器と、
    前記第４信号を入力し、前記第４信号に対して偶数次及び奇数次の歪みが含まれる非線形の第５信号を出力する歪回路と、
    前記第５信号と、前記第１制御信号と同期させた第２制御信号とを入力し、前記第２制御信号によって前記第５信号の極性の正負を切替えて第６信号として出力する第２切替器と、
    前記第６信号を入力し、前記第０信号の位相を制御する制御信号を前記フェーズシフタに出力する制御回路と、
    前記第５信号に含まれる変調信号又は前記第６信号に含まれる変調信号を除去する回路と、
    を備え、
    前記第１信号は、前記第３信号の角周波数のＮ（Ｎは２以上の偶数）倍の角周波数を有する位相調整回路。
13. 前記制御回路は、チャージポンプ回路を含む請求項１２記載の位相調整回路。
14. 前記制御回路は、ＡＤ変換器、プロセッサ、及びＤＡ変換器を含む請求項１２に記載の位相調整回路。
15. 前記第３信号は、所定の基準信号である請求項１２から１４のいずれか１項に記載の位相調整回路。
16. 前記第０信号は、位相調整回路に入力される入力信号である請求項１２から請求項１４のいずれか１項に記載の位相調整回路。
17. 入力信号を入力し、第３分配信号と前記第３信号とに分配して出力する第２分配器と、
    前記第３分配信号を入力し、前記第３分配信号の周波数のＮ倍（Ｎは２以上の偶数）の周波数を有する信号を前記第０信号として前記フェーズシフタに出力する周波数Ｎ倍器と、
    を備える請求項１２から１５のいずれか１項に記載の位相調整回路。
18. 入力信号を入力し、前記フェーズシフタに入力する前記第０信号と前記第３信号とに分配して出力する第２分配器と、前記フェーズシフタの出力の周波数のＮ倍（Ｎは２以上の偶数）の周波数を有する信号を前記第１信号として出力する周波数Ｎ倍器と、
    を備える請求項１２から１５のいずれか１項に記載の位相調整回路。
19. 前記フェーズシフタと前記第１切替器との間に設けられたバッファを有する請求項１２から１７のいずれか１項に記載の位相調整回路。
20. 請求項１１から請求項１８のいずれか１項に記載の位相調整回路を備える受信器。
21. 請求項１１から請求項１８のいずれか１項に記載の位相調整回路を備える送信器。

Images