JP6445286B2 - 位相検出器、位相調整回路、受信器及び送信器 - Google Patents
位相検出器、位相調整回路、受信器及び送信器 Download PDFInfo
- Publication number
- JP6445286B2 JP6445286B2 JP2014182542A JP2014182542A JP6445286B2 JP 6445286 B2 JP6445286 B2 JP 6445286B2 JP 2014182542 A JP2014182542 A JP 2014182542A JP 2014182542 A JP2014182542 A JP 2014182542A JP 6445286 B2 JP6445286 B2 JP 6445286B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- adjustment circuit
- outputs
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
ω1:受信したRF信号の角周波数
ω2:ローカル信号生成源によって生成されたローカル信号の角周波数
θ:受信したRF信号の位相情報(受信したRF信号の位相と、隣接するアンテナ911に受信されたRF信号の位相との差(位相差))
式(1)では、右辺が周波数変換によってダウンコンバートされた成分のみを示し、他の周波数成分は図示しないLPF(ローパスフィルタ:Low-pass filter)等によって除去されたものとする。
ローカル信号の位相の誤差は、アンテナ911及び配線によって生じる誤差と共に一括して補正することができる。このような場合、作業者は、レーダーシステムを作成した後、受信器91における各アンテナ911に受信されたRF信号間の位相差θの誤差θerrを測定する。そして、作業者は、測定によって得られた誤差θerrを入射角φを計算する際に差し引くことにより、位相差θの値を補正する。
図14は、図13に示した位相検出器113の構成を例示した図である。位相検出器113は、2つのDフリップフロップ131、Dフリップフロップ132、AND回路133及びミキサ回路135を有している。Dフリップフロップ131のクロック信号入力端子には基準信号が入力される。また、Dフリップフロップ132のクロック信号入力端子には図13に示した位相調整回路の出力信号が入力される。
位相検出器113は、基準信号と位相調整回路の出力信号とを入力し、入力された基準信号及び出力信号に基づいてラッチされたデータ信号の値をAND回路133に入力する。AND回路133はラッチされた信号が共に「1」である場合、即ち基準信号と出力信号の位相が一致している場合にDフリップフロップ131、132に対してリセット信号を出力し、Dフリップフロップ131、132をリセットする。また、基準信号の位相と出力信号の位相とが一致していない場合、基準信号と出力信号は加算器135において加算され、図12に示したチャージポンプ115に出力される。
また、図12、図13に示したように、ミキサ回路を用いて周波数変換を行う場合、基準信号とローカル信号との位相差に応じた直流成分が受信器の出力信号に現れる。このとき、現実の回路においては、高周波信号特有のセルフミキシングと呼ばれる現象によって生じる直流信号が出力信号に混ざりこみ、検出精度が劣化するという問題があった。
本発明は、このような点に鑑みてなされたものであり、高周波の信号の位相を高い精度で検出することが可能な位相検出器、このような位相検出器を用いた位相調整回路、受信器及び送信器を提供することを目的とする。
また、本発明の一態様の位相検出器は、上記態様において、第1信号の周波数を、第3信号のN倍(Nは2以上の整数)の周波数とすることができる。
また、本発明の一態様の位相検出器は、上記態様において、第2切替器の後段にローパスフィルタ、平滑化回路、平均化回路、積分回路の少なくとも一つを備えることができる。
また、本発明の一態様の位相検出器は、上記態様において、分配器は、第1切替器から第2信号を入力し、加算器に第7信号を出力すると共に、第7信号と相対的な位相関係が保たれた第8信号を出力することができる。
また、本発明の一態様の位相検出器は、上記態様において、第1切替器の前段に分配器を設けることができる。
また、本発明の一態様の位相検出器は、上記態様において、加算器に代えて方向性結合器を有することができる。
また、本発明の一態様の位相検出器は、上記態様において、方向性結合器が、第2信号及び第3信号を入力し、第4信号及び第4信号と相対的な位相関係が保たれた第11信号を出力することができる。
本発明の一態様の位相調整回路は、第0信号を入力し、第0信号の位相を変更して第1信号として出力するフェーズシフタと、第1信号と、第1制御信号とを入力し、第1制御信号によって第1信号の極性の正負を切替えて第2信号として出力する第1切替器と、第2信号を入力し、第2信号を第1分配信号と第2分配信号とに分配して出力する第1分配器と、第1分配信号と、第3信号とを入力し、第1分配信号と第3信号とを加算して第4信号として出力する加算器と、第4信号を入力し、第4信号に対して偶数次及び奇数次の歪みが含まれる非線形の第5信号を出力する歪回路と、第5信号と、第1制御信号と同期させた第2制御信号とを入力し、第2制御信号によって第5信号の極性の正負を切替えて第6信号として出力する第2切替器と、第6信号を入力し、第0信号の位相を制御する制御信号をフェーズシフタに出力する制御回路と、第5信号に含まれる変調信号又は第6信号に含まれる変調信号を除去する回路と、を備え、第1信号は、第3信号の角周波数のN(Nは2以上の偶数)倍の角周波数を有することができる。
また、本発明の一態様の位相調整回路は、上記態様において、制御回路が、AD変換器、プロセッサ、及びDA変換器を含むことができる。
また、本発明の一態様の位相調整回路は、上記態様において、第3信号を、所定の基準信号とすることができる。
また、本発明の一態様の位相調整回路は、上記態様において、入力信号を入力し、第3分配信号と第3信号とに分配して出力する第2分配器と、第3分配信号を入力し、第3分配信号の周波数のN倍(Nは2以上の整数)の周波数を有する信号をフェーズシフタに出力する周波数N倍器と、を備えることができる。
また、本発明の一態様の位相調整回路は、上記態様において、フェーズシフタと第1切替器との間に設けられたバッファを有することができる。
本発明の一態様の受信器は、上記態様の位相調整回路を備える。
本発明の一態様の送信器は、上記態様の位相調整回路を備える。
・第1実施形態
[構成]
図1(a)、(b)は、第1実施形態の位相検出器1を説明するための図である。図1(a)に示すように、位相検出器1は、位相検出器1に第1極性切替信号Saと第2極性切替信号Sbとを出力する極性制御回路3と、位相検出器1が出力した信号を濾波するLPF(ローパスフィルタ:Low-pass filter)5と共に使用される。
第1極性切替器11は、信号Aと共に、第1極性切替信号Saを入力する。そして、第1極性切替信号Saによって信号Aの極性の正負を切替え、極性切替後の信号を信号Scとして加算器13に出力する。
また、第1実施形態は、信号Aの角周波数が信号Bの角周波数の2倍の角周波数を持つことに限定されるものでなく、N(Nは2以上の偶数)倍の角周波数を持つものであればよい。
なお、上記において、第1実施形態は、信号A、信号Bの周波数を角周波数で示している。しかし、当然のことながら、信号Aの角周波数が信号Bの角周波数のN倍の角周波数を持つ場合、信号Aの周波数は信号Bの周波数のN倍となる。
第2極性切替器17は、信号Seと共に極性切替信号Sbを入力する。そして、第2極性切替信号Sbによって信号Seの極性の正負を切替え、極性切替後の信号を信号SfとしてLPF5に出力する。LPF5は、信号Sfを平滑化し、直流(DC)以外の周波数成分を除去してDC信号として出力する。このとき、DC信号は、信号Aと信号Bとの位相差に応じた直流信号となる。
さらに、第1実施形態は、図1(b)に示した位相検出器1が図1(a)に示したLPF5をも含むものであってもよい。
次に、第1実施形態の位相検出器1が被検出信号の位相情報を正確に検出することができる原理を説明する。この説明では、先ず、第1極性切替信号Sa、第2極性切替信号Sbが入力されない場合(第1極性切替器、第2極性切替器がない場合)の位相検出器1の動作について説明する。
ところで、歪回路15の入出力特性の非線形性が3次または奇数次だけではなく、式(6)のような2次の非線形性を持っている場合がある。
ただし、式(7)中の第2項は、A2を含んでいて、第1項よりもAの値の寄与が大きい。このため、Aの値を大きくすることは、第2項をも大きくすることになる。現実の回路では、第1項の成分を検出するためにAの値を大きくすると、第2項に示す不要DC成分によって検出するべき位相情報に誤差が生じることになる。
このような第1実施形態の位相検出器は、RF信号等の高周波の信号において、歪回路15の入出力特性の非線形性に2次または高次の偶数次がある場合にも、偶数次の効果による影響がなく、極めて正確に2つの信号A、信号Bの位相を比較することができる。
次に、本発明の第2実施形態の位相検出器を説明する。
図2(a)、(b)は、第2実施形態の位相検出器を説明するための図である。なお、図2において、図1(a)、(b)に示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。
図2(a)に示した第2実施形態の位相検出器21は、図1(b)に示した第1極性切替器11と加算器13との間に分配器23を設けたものである。分配器23は、第1極性切替器11から入力した信号を信号Shと信号Sgとに分配する。分配器23は、信号Shと信号Sgとの位相を、高い精度で一致させることができる。信号Shは、加算器13に入力される。信号Sgは、例えば受信器のミキサ回路等に入力されるローカル信号として用いることができる。
説明した第2実施形態の位相検出器21及び位相検出器22によれば、受信器のミキサ回路に実際に入力されるローカル信号と所望の基準信号(図2に示す信号B)との位相を比較することができるため、ローカル信号の位相と基準信号の位相とを高い精度で一致させることができる。
次に、本発明の第3実施形態の位相検出器を説明する。
図3は、第3実施形態の位相検出器31を説明するための図である。なお、図3に示した構成のうち、図1(a)、(b)、図2に示した構成については図1(a)、(b)、図2と同様の符号を付し、その説明を一部略すものとする。
なお、第3実施形態の位相検出器31では、ポートp2からポートp1とポートp3の信号とを加算した信号Smが出力される。ただし、第3実施形態では、ポートp3に入力された信号Bの周波数がポートp1に入力する信号Scの周波数の1/2であるため、方向性結合器33の設計によってポートp3からポートp2へ出力される信号の強度を十分小さくすることができる。
このような第3実施形態の位相検出器31によれば、先に示した第2実施形態の分配器23と加算器13の機能をさらに簡易に実現することができる。
次に、本発明の第4実施形態の位相調整回路を説明する。
図4は、位相検出器21を用いた第4実施形態の位相調整回路41を説明するための図である。なお、図4に示した構成のうち、図1(a)、(b)、図2、図3に示した構成については図1(a)、(b)、図2、図3と同様の符号を付し、その説明を一部略すものとする。
図4に示した位相調整回路41は、第2実施形態の位相検出器21と、位相検出器21の前段に設けられたフェーズシフタ42と、位相検出器21の後段に設けられたチャージポンプ44と、を有している。チャージポンプ44の出力は、フェーズシフタ42に出力されると共に、積分フィルタ45に出力されている。
信号Sjは、位相検出器21に入力され、位相検出器21の分配器23から出力信号が出力される。また、分配器23からは信号Shが出力される。信号Shは、位相検出器21内で加算器13に入力され、基準信号と加算されて信号Sdとして非線形の入出力特性を有する歪回路15に出力される。歪回路15は、信号Sdを信号Seに変換して出力する。信号Seは、第2極性切替器17において第2極性切替信号Sbにより極性の正負が切替えられて信号Sfとして出力される。
このような第4実施形態の位相調整回路41によれば、基準信号と高い精度で位相が一致した出力信号を得ることができる。
図5は、第5実施形態の位相調整回路51を説明するための図である。なお、図5に示した構成のうち、図1(a)、(b)、図2、図4に示した構成については図1(a)、(b)、図2、図4と同様の符号を付し、その説明を一部略すものとする。
第5実施形態の位相調整回路51は、図4に示した位相調整回路41のチャージポンプ44及び積分フィルタ45に代えてADC(アナログ・デジタル変換器)53、プロセッサ55及びDAC(デジタル・アナログ変換器)57を設けることによって遅延ロック・ループを実現している。
なお、位相調整回路51は、第1極性切替器11の前段またはADC53の後段に必要に応じてLPFを設けても良い。また、第5実施形態は、LPFに代えてプロセッサ55による平滑化処理を行うようにしてもよい。
図6(a)、(b)は、第6実施形態の位相調整回路を説明するための図である。なお、図6(a)、(b)に示した構成のうち、図1(a)、(b)、図2、図4、図5に示した構成については図1(a)、(b)、図2、図4、図5と同様の符号を付し、その説明を一部略すものとする。
図6(a)に示した位相調整回路61は、図4に示した位相調整回路41のフェーズシフタ42の前段に、分配器63及び周波数2倍器65を設けて構成されている。位相調整回路61は、入力信号を分配器63に入力し、基準信号と信号Snとに分配する。
図7は、第7実施形態の位相調整回路71を説明するための図である。なお、図7に示した構成のうち、図1(a)、(b)、図2、図4、図5、図6に示した構成については図1(a)、(b)、図2、図4、図5、図6と同様の符号を付し、その説明を一部略すものとする。
図7に示した位相調整回路71は、図5に示した位相調整回路51のフェーズシフタ42の前段に、分配器63及び周波数2倍器65を設けて構成されている。位相調整回路71は、入力信号を分配器63に入力し、基準信号と信号Snとに分配する。基準信号は、位相検出器21の加算器13に入力される。一方、信号Snは、周波数2倍器65に入力されて周波数が2倍の信号Soとなり、さらにフェーズシフタ42に入力される。信号Soは、フェーズシフタ42において周波数が調整されて信号Sjとなり、増幅器66において増幅された後に位相検出器21の第1極性切替器11に入力する。
以上説明した第4実施形態乃至第7実施形態の位相調整回路は、入力信号の位相を調整して基準信号の位相と一致させることができる。
次に、本発明の受信器に係る第8実施形態について説明する。
図8は、第8実施形態の受信器81を説明するための図である。受信器81は、第6実施形態の位相調整回路61を用いている。なお、第8実施形態は、位相調整回路61を用いる構成に限定されるものでなく、位相調整回路61、51及び位相調整回路71のいずれを用いたものであってもよい。
また、図6や図7に示された位相調整回路は、周波数2倍器65や増幅器66等にミスマッチがある場合でも、位相検出器21によってローカル信号の位相を入力信号と一致させることができる。このことから、図8に示した受信器81は、ミキサ回路85の全てに入力されるローカル信号の位相を一致させることができる。このため、第8実施形態は、高い精度で位相情報を取得することができる受信器81を提供することができる。
なお、第8実施形態では、第4実施形態乃至第7実施形態の位相調整回路を受信器81に適用する例を説明した。ただし、本発明の実施形態は、このような第8実施形態に限定されるものではなく、例えば複数の送信器等、複数の高周波信号の位相を一致させたい構成全般に適用することができる。
次に、本発明の送信器に係る第9実施形態について説明する。
図9は、第9実施形態の送信器91を説明するための図である。送信器91は、第6実施形態の位相調整回路61を用いている。なお、第9実施形態は、位相調整回路61を用いる構成に限定されるものでなく、位相調整回路61、51及び位相調整回路71のいずれを用いたものであってもよい。
また、図6や図7に示された位相調整回路は、周波数2倍器65や増幅器66等にミスマッチがある場合でも、位相検出器21によってローカル信号の位相を入力信号と一致させることができる。このことから、図9に示した送信器91は、ミキサ回路85の全てに入力されるローカル信号の位相を一致させることができる。このため、第9実施形態は、高い精度で位相情報を供給することができる送信器91を提供することができる。
なお、第9実施形態では、第4実施形態乃至第7実施形態の位相調整回路を送信器91に適用する例を説明した。ただし、本発明の実施形態は、このような第9実施形態に限定されるものではなく、例えば複数の高周波信号の位相を一致させたい構成全般に適用することができる。
3 極性制御回路
5 LPF
11 第1極性切替器
13 加算器
15 歪回路
17 第2極性切替器
23 分配器
33 方向性結合器
41、51、61、62、71 位相調整回路
42 フェーズシフタ
44 チャージポンプ
45 積分フィルタ
53 ADC
55 プロセッサ
57 DAC
63 分配器
65 周波数2倍器
66 増幅器
81、91 受信器
85、95 ミキサ回路
Claims (21)
- 第1信号と、第1制御信号とを入力し、前記第1制御信号によって前記第1信号の極性の正負を切替えて第2信号として出力する第1切替器と、
前記第2信号と、第3信号とを入力し、前記第2信号と前記第3信号とを加算して第4信号として出力する加算器と、
前記第4信号を入力し、前記第4信号に対して偶数次及び奇数次の歪みが含まれる非線形の第5信号を出力する歪回路と、
前記第5信号と、前記第1制御信号と同期させた第2制御信号とを入力し、前記第2制御信号によって前記第5信号の極性の正負を切替えて第6信号として出力する第2切替器と、
前記第5信号に含まれる変調信号又は前記第6信号に含まれる変調信号を除去する回路と、
を備え、
前記第1信号は、前記第3信号の角周波数のN(Nは2以上の偶数)倍の角周波数を有する位相検出器。 - 前記第2切替器は、前記第1信号の位相と前記第3信号の位相との差に応じた信号を前記第6信号として出力する請求項1に記載の位相検出器。
- 前記第1信号の周波数は、前記第3信号のN倍(Nは2以上の整数)の周波数である請求項1または2に記載の位相検出器。
- 前記第2切替器の後段にローパスフィルタ、平滑化回路、平均化回路、積分回路の少なくとも一つを備える請求項1から請求項3のいずれか1項に記載の位相検出器。
- 前記第1切替器と前記加算器との間に分配器を設ける請求項1から請求項4のいずれか1項に記載の位相検出器。
- 前記分配器は、前記第1切替器から前記第2信号を入力し、前記加算器に第7信号を出力すると共に、前記第7信号と相対的な位相関係が保たれた第8信号を出力する請求項5に記載の位相検出器。
- 前記第1切替器の前段に分配器を設ける請求項1から請求項4のいずれか1項に記載の位相検出器。
- 前記分配器は、前記第1信号を入力し、前記第1切替器に第9信号を出力すると共に、前記第9信号と相対的な位相関係が保たれた第10信号を出力する請求項7に記載の位相検出器。
- 前記加算器に代えて、方向性結合器を有する請求項1から請求項4に記載の位相検出器。
- 前記方向性結合器は、前記第2信号及び前記第3信号を入力し、前記第4信号及び前記第4信号と相対的な位相関係が保たれた第11信号を出力する請求項9に記載の位相検出器。
- 請求項5から請求項10のいずれか1項に記載の位相検出器と、
第0信号を入力し、前記第0信号の位相を前記第6信号に応じて変化させることにより前記第1信号を生成するフェーズシフタと、を備える位相調整回路。 - 第0信号を入力し、前記第0信号の位相を変更して第1信号として出力するフェーズシフタと、
前記第1信号と、第1制御信号とを入力し、前記第1制御信号によって前記第1信号の極性の正負を切替えて第2信号として出力する第1切替器と、
前記第2信号を入力し、前記第2信号を第1分配信号と第2分配信号とに分配して出力する第1分配器と、
前記第1分配信号と、第3信号とを入力し、前記第1分配信号と前記第3信号とを加算して第4信号として出力する加算器と、
前記第4信号を入力し、前記第4信号に対して偶数次及び奇数次の歪みが含まれる非線形の第5信号を出力する歪回路と、
前記第5信号と、前記第1制御信号と同期させた第2制御信号とを入力し、前記第2制御信号によって前記第5信号の極性の正負を切替えて第6信号として出力する第2切替器と、
前記第6信号を入力し、前記第0信号の位相を制御する制御信号を前記フェーズシフタに出力する制御回路と、
前記第5信号に含まれる変調信号又は前記第6信号に含まれる変調信号を除去する回路と、
を備え、
前記第1信号は、前記第3信号の角周波数のN(Nは2以上の偶数)倍の角周波数を有する位相調整回路。 - 前記制御回路は、チャージポンプ回路を含む請求項12記載の位相調整回路。
- 前記制御回路は、AD変換器、プロセッサ、及びDA変換器を含む請求項12に記載の位相調整回路。
- 前記第3信号は、所定の基準信号である請求項12から14のいずれか1項に記載の位相調整回路。
- 前記第0信号は、位相調整回路に入力される入力信号である請求項12から請求項14のいずれか1項に記載の位相調整回路。
- 入力信号を入力し、第3分配信号と前記第3信号とに分配して出力する第2分配器と、
前記第3分配信号を入力し、前記第3分配信号の周波数のN倍(Nは2以上の偶数)の周波数を有する信号を前記第0信号として前記フェーズシフタに出力する周波数N倍器と、
を備える請求項12から15のいずれか1項に記載の位相調整回路。 - 入力信号を入力し、前記フェーズシフタに入力する前記第0信号と前記第3信号とに分配して出力する第2分配器と、前記フェーズシフタの出力の周波数のN倍(Nは2以上の偶数)の周波数を有する信号を前記第1信号として出力する周波数N倍器と、
を備える請求項12から15のいずれか1項に記載の位相調整回路。 - 前記フェーズシフタと前記第1切替器との間に設けられたバッファを有する請求項12から17のいずれか1項に記載の位相調整回路。
- 請求項11から請求項18のいずれか1項に記載の位相調整回路を備える受信器。
- 請求項11から請求項18のいずれか1項に記載の位相調整回路を備える送信器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014182542A JP6445286B2 (ja) | 2014-09-08 | 2014-09-08 | 位相検出器、位相調整回路、受信器及び送信器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014182542A JP6445286B2 (ja) | 2014-09-08 | 2014-09-08 | 位相検出器、位相調整回路、受信器及び送信器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016058834A JP2016058834A (ja) | 2016-04-21 |
JP6445286B2 true JP6445286B2 (ja) | 2018-12-26 |
Family
ID=55758990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014182542A Active JP6445286B2 (ja) | 2014-09-08 | 2014-09-08 | 位相検出器、位相調整回路、受信器及び送信器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6445286B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7161822B2 (ja) * | 2019-06-07 | 2022-10-27 | 旭化成エレクトロニクス株式会社 | 位相調整回路及び位相調整方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6062211A (ja) * | 1983-09-14 | 1985-04-10 | Nec Corp | 位相比較器 |
AU1841895A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Delay-locked loop |
JP3479389B2 (ja) * | 1995-06-21 | 2003-12-15 | 株式会社日立製作所 | データ処理システム及び半導体集積回路 |
JP3797397B2 (ja) * | 1997-05-02 | 2006-07-19 | ソニー株式会社 | 受信装置および受信方法 |
JP5055985B2 (ja) * | 2006-12-05 | 2012-10-24 | 沖電気工業株式会社 | タイミング差検出装置、タイミング制御装置、送信器、受信器およびタイミング差検出方法 |
CN103502965A (zh) * | 2011-04-25 | 2014-01-08 | 松下电器产业株式会社 | 信道间时滞调整电路 |
JP2013165433A (ja) * | 2012-02-13 | 2013-08-22 | Asahi Kasei Electronics Co Ltd | 周波数変換回路、送受信機 |
-
2014
- 2014-09-08 JP JP2014182542A patent/JP6445286B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016058834A (ja) | 2016-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9054642B2 (en) | Systems and methods to provide compensated feedback phase information | |
EP2738945B1 (en) | Compensation device, signal generator, and wireless communication device | |
US8942621B2 (en) | Phase adjustment circuit and phase adjustment method | |
JP5736545B2 (ja) | フェイズドアレーアンテナのブランチ間補正装置及びフェイズドアレーアンテナのブランチ間補正方法 | |
US11662424B2 (en) | Radar apparatus and leakage correction method | |
US20070123182A1 (en) | Local oscillator leakage cancellation in radio transmitter | |
WO2011086640A1 (ja) | 送信装置、無線通信装置及び送信方法 | |
US7872544B2 (en) | Modulation/demodulation apparatus and modulation/demodulation method | |
JP6445286B2 (ja) | 位相検出器、位相調整回路、受信器及び送信器 | |
JP5429191B2 (ja) | 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 | |
KR100960022B1 (ko) | 디지털 중간주파수 무선송신기, 고주파 변조 장치 및 방법 | |
JP6408291B2 (ja) | Iqミスマッチ補正方法および送受信装置 | |
US8045937B2 (en) | Digital phase feedback for determining phase distortion | |
US8494069B2 (en) | Phase correcting apparatus and distortion compensating apparatus for radio transmitter | |
Kearney et al. | Complex rf mixers, zero-if architecture, and advanced algorithms: The black magic in next-generation sdr transceivers | |
WO2011004737A1 (ja) | 直交ミキサ | |
KR20170066246A (ko) | 트랜시버 내 국부 발진기의 위상 동기화를 위한 장치 및 방법 | |
JP2013026853A (ja) | 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置 | |
Zhang | Wireless transmitter IQ balance and sideband suppression | |
JP2016005026A (ja) | イメージリジェクションミクサ | |
CN116991198B (zh) | 一种波形发生器、多信号通道延迟校正方法及介质 | |
CN109921864B (zh) | 信号发送装置、检测电路与其信号检测方法 | |
US10419136B2 (en) | Communication device and orthogonal error measurement method for communication device | |
JP2013118555A (ja) | 制御回路および位相変調器 | |
WO2024028679A1 (en) | Method, device and apparatus for generating in-phase (i) and quadrature-phase (q) local oscillator signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6445286 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |