JP6444719B2 - 半導体遮断器 - Google Patents
半導体遮断器 Download PDFInfo
- Publication number
- JP6444719B2 JP6444719B2 JP2014253237A JP2014253237A JP6444719B2 JP 6444719 B2 JP6444719 B2 JP 6444719B2 JP 2014253237 A JP2014253237 A JP 2014253237A JP 2014253237 A JP2014253237 A JP 2014253237A JP 6444719 B2 JP6444719 B2 JP 6444719B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- phase
- bidirectional
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 137
- 230000002457 bidirectional effect Effects 0.000 claims description 301
- 238000005259 measurement Methods 0.000 claims description 22
- 238000012545 processing Methods 0.000 claims description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 83
- 229910010271 silicon carbide Inorganic materials 0.000 description 83
- 239000010410 layer Substances 0.000 description 20
- 210000000746 body region Anatomy 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 239000000523 sample Substances 0.000 description 13
- 238000013461 design Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- HMUNWXXNJPVALC-UHFFFAOYSA-N 1-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)C(CN1CC2=C(CC1)NN=N2)=O HMUNWXXNJPVALC-UHFFFAOYSA-N 0.000 description 5
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 101150011527 ABD1 gene Proteins 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- LDXJRKWFNNFDSA-UHFFFAOYSA-N 2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound C1CN(CC2=NNN=C21)CC(=O)N3CCN(CC3)C4=CN=C(N=C4)NCC5=CC(=CC=C5)OC(F)(F)F LDXJRKWFNNFDSA-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
Description
半導体スイッチが、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、最大電流100Aで、20個以上並列接続されて、入力側と出力側の電圧が一致した計測瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、
各双方向ACスイッチの入力側および出力側の電圧を計測する計測装置が設けられ、
開閉指令信号と各双方向ACスイッチの電圧計測状態から各双方向ACスイッチのオン・オフ処理を行う制御回路を備え、
当該制御回路が、開閉指令信号がオンの時に、3つの双方向ACスイッチの各入力側と出力側の計測された瞬間にオンまたはオフし、所定の電圧差の時に対応相の双方向ACスイッチにオンまたはオフ状態を維持し、各相の双方向ACスイッチに形成されたオンまたはオフ状態の3つの状態から、電源装置と負荷装置との間に開放状態もしくは投入状態を形成すること
を特徴とする半導体遮断器を提供する。
半導体スイッチが、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、20個以上並列接続されて、入力側と出力側の電圧が一致した瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、
各双方ACスイッチの入力側および出力側の電圧を計測する計測装置が設けられ、
開閉指令信号と各双方向ACスイッチの入力側および出力側の電圧計測結果とから各双方向ACスイッチのオン・オフ処理を行う制御回路を備え、
当該制御回路が、開閉指令信号がオンの時で電源装置と負荷装置との間に投入状態にある時に、3つの双方向ACスイッチの入力側と出力側の電圧が同時に、もしくは時間遅れをおいて一致した瞬間の電圧が計測された時に各相の双方向ACスイッチにオンし、各相の計測された電圧差から、各双方向ACスイッチに流れている電流値を計算し、該電流値と規定値との比較によって該電流値が規定値を越える時にすべての双方向ACスイッチをオン状態からオフ状態にして、投入状態から開放状態を形成すること
を特徴とする半導体遮断器を提供する。
半導体スイッチが、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、最大電流100Aで、20個以上並列接続されて、入力側と出力側の電圧が一致した瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、各双方向ACスイッチの出力側は短絡され、
各相の双方ACスイッチの三相交流入力側および直流出力側の電圧を各計測する計測装置が設けられ、
開閉指令信号と電圧差計測結果から各双方向ACスイッチのオン・オッフ処理を行う制御回路を備え、
当該制御回路が、開閉指令信号がオンの時で投入状態にある時に、各相の双方向ACスイッチの入力側の電圧を計測し、最も高い電圧となっている相を選定し、直流出力側電圧を計測し、最も高い相電圧が直流出力電圧に一致した瞬間にオンし、最も高い相電圧>直流出力電圧の条件が成り立つ状態で、対応する相の双方向ACスイッチをオン状態継続し、直流出力側電圧を生成し、他の2相の双方向ACスイッチをオフ状態にして、正出力半波整流を行うこと
を特徴とする半導体遮断器を提供する。
半導体スイッチが、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、最大電流100Aで、20個以上並列接続されて、入力側と出力側の電圧が一致した瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、各双方向ACスイッチの出力側は短絡され、
各相の双方ACスイッチの三相交流入力側および直流出力側の電圧を各計測する計測装置が設けられ、
開閉指令信号と電圧差計測結果から各双方向ACスイッチのオン・オフ処理を行う制御回路を備え、
当該制御回路が、開閉指令信号がオンの時で投入状態にある時に、各相の双方向ACスイッチの入力側の電圧を計測し、最も低い電圧となっている相を選定し、直流出力側電圧を計測し、最も低い相電圧が直流出力電圧に一致した瞬間にオンし、最も低い相電圧<直流出力電圧の条件が成り立つ状態で、対応する相の双方向ACスイッチをオン継続し、他の2相の双方向ACスイッチをオフ状態にして、負出力半波整流を行うこと
を特徴とする半導体遮断器を提供する。
半導体スイッチが、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、最大電流100Aで、20個以上並列接続されて、入力側と出力側の電圧が一致した瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、各双方向ACスイッチの出力側は短絡され、
各相の双方ACスイッチの三相交流入力側および直流出力側の電圧を各計測する計測装置が設けられ、
開閉指令信号と電圧差計測結果から各双方向ACスイッチのオン・オフ処理を行う制御回路を備え、
出力電圧設定値を制御回路に設定する出力電圧設定回路を備え、
当該制御回路が、開閉指令信号がオンの時で投入状態にある時に、各相の双方向ACスイッチの入力側の電圧を計測し、最も高い電圧となっている相を選定し、直流出力側電圧を計測し、最も高い相電圧>直流出力電圧の条件が成り立ち、直流出力電圧が出力設定電圧に一致する瞬間にオンし、直流出力電圧<出力設定電圧の状態で、オン継続し、オン直流出力側電圧を生成し、直流出力電圧>出力設定電圧の状態の時に、オフし、他の2相の双方向ACスイッチについても同一条件でオン・オフすることで、正出力半波整流を行うこと
を特徴とする半導体遮断器を提供する。
半導体スイッチは、最大電流100Aで、20個以上並列接続されて、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、入力側と出力側の電圧が一致した瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、
各双方向ACスイッチの出力側は短絡され、
各相の双方ACスイッチの三相交流入力側および直流出力側の電圧を各計測する計測装置が設けられ、
開閉指令信号と電圧差計測結果から各双方向ACスイッチのオン・オフ処理を行う制御回路を備え、
出力電圧設定値を制御回路に設定する出力電圧設定回路を備え、
当該制御回路が、開閉指令信号がオンの時で投入状態にある時に、各相の双方向ACスイッチの入力側の電圧を計測し、最も低い電圧となっている相を選定し、直流出力側電圧を計測し、最も低い相電圧<直流出力電圧の条件が成り立ち、直流出力電圧が出力設定電圧に一致した瞬間にオンし、直流出力電圧<出力設定電圧の状態で、オン継続して、オン直流出力側電圧を生成し、直流出力電圧>出力設定電圧の状態の時に、オフし、他の2相の双方向ACスイッチについても同一条件でオン・オフすること、負出力半波整流を行うこと
を特徴とする半導体遮断器を提供する。
[比較例]
Siを材料とした比較例に係る双方向ACスイッチの個々のセルにおいて、逆並列ダイオードはMOS電界効果トランジスタ(FET:Field Effect Transistor)のソース側に正電圧が印加された場合に、MOSFET部でなく、動作電流に対するオン抵抗がより低いダイオード部に電流を流すことを目的として接続されている。
[第1の実施の形態]
第1の実施の形態に係る双方向ACスイッチ100の模式的回路構成は、図1に示すように表される。
[第2の実施の形態]
第2の実施の形態に係る双方向ACスイッチ102の模式的回路構成は、図8に示すように、双方向ACスイッチ102の各セル111ijの第1ドレインD1ijおよび第2ドレインD2ij間に接続されたサージキラー回路26ijを備える。
[第3の実施の形態]
第3の実施の形態に係る双方向ACスイッチ104の模式的回路構成は、図9に示すように表され、双方向ACスイッチ104を構成するセル202ijの模式的回路構成は、図10に示すように表される。
(半導体デバイスの構成例)
−SiC−DIMOSFET−
第1〜第3の実施の形態に係る双方向ACスイッチに適用可能な半導体デバイス200の例であって、SiC−DI(Double Implanted)MOSFETの模式的断面構造は、図11に示すように表される。
−SiC−TMOSFET−
第1〜第3の実施の形態に係る双方向ACスイッチに適用可能な半導体デバイス200の例であって、SiC−TMOSFETの模式的断面構造は、図12に示すように表される。
[その他の実施の形態]
上記のように、第1〜第3の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
[実施例1]
図13は、本発明の実施例1の形態を示す図である。
動作の説明
1.初期状態では、半導体遮断器1は、開閉指令信号8がオフのときに「開放」状態になっており、制御回路Aは、3つのSiC双方向ACスイッチR、SiC双方向ACスイッチSおよびSiC双方向ACスイッチTをすべてオフさせている。
2.この状態で、開閉指令信号8がオフからオンになったとき、制御回路Aは、各相のSiC双方向ACスイッチR、SiC双方向ACスイッチSおよびSiC双方向ACスイッチTをオンさせる。
3.したがって、三相交流の歪みがない場合は、制御回路Aは、3つのSiC双方向ACスイッチR、SiC双方向ACスイッチSおよびSiC双方向ACスイッチTをすべて同時にオンさせることになる。歪みがある場合は、制御回路Aは、数十秒から数ミリ秒程度の時間遅れをおいて、3つのSiC双方向ACスイッチR、SiC双方向ACスイッチSおよびSiC双方向ACスイッチTを順次オンさせることになる。
4.3つのSiC双方向ACスイッチR、SiC双方向ACスイッチSおよびSiC双方向ACスイッチTがすべてオンになることで半導体遮断器1は、「投入」状態となる。
5.半導体遮断器1が「投入」状態にあるときは、制御回路Aは、各相の電圧計測結果から、各双方向ACスイッチに流れている電流値を計算する。例えば、その電流値が規定値を越えたような場合、「過電流トリップ操作」を行い、各双方向ACスイッチをすべてOFFさせることで、半導体遮断器1を「開放」状態にして、周辺機器の保護を行う。
6.あるいは、三相交流の各相に流れる電流値に規定値以上の偏差が検出された場合、相関短絡あるいは漏電が発生したものとして、やはり半導体遮断器1を「開放」状態にする。
[実施例2−1]
図14は、本発明の実施例2−1の形態を示す図である。
動作の説明
1.初期状態では、半導体遮断器1Bは、開閉指令信号8がオフのときに「開放」状態になっており、制御回路Aは、3つのSiC双方向ACスイッチR、SiC双方向ACスイッチSおよびSiC双方向ACスイッチTをすべてオフさせている。
2.開閉指令信号8により「投入」状態になった時、制御回路Bは、まず各相の双方向ACスイッチ入力側の計測された電圧を入力し、最も高い電圧となっている相を選びだす。
3.次に、計測された「直流出力側電圧」を入力し、「最も高い相電圧」が「直流出力側電圧」に一致する瞬間にオンし、「最も高い相電圧」>「直流出力側電圧」の条件が成り立つ相の双方向ACスイッチをオン継続させる。
4.2.3.の操作を100ns程度のサンプリング周期で実施すると、出力電圧のDPの電圧値は、図15に示すように半波整流で得られる直流電圧値と同等の値となる。
[実施例2−2]
図16は、本発明の実施例2−2の形態を示す図である。
動作の説明
1.初期状態では、半導体遮断器1は、開閉指令信号8がOFFのとき「開放」状態になっており、制御回路Aは、3つのSiC双方向ACスイッチR、SiC双方向ACスイッチSおよびSiC双方向ACスイッチTをすべてオフさせている。
2.開閉指令信号8により「投入」状態になった時、制御回路Cは、まず各相の双方向ACスイッチ入力側の計測された電圧を入力し、最も低い電圧となっている相を選びだす。
3.次に、計測された「直流出力側電圧」を入力し、「最も低い相電圧」が「直流出力側電圧」に一致する瞬間にONし、「最も低い相電圧」<「直流出力側電圧」の条件が成り立つ状態で、オン継続させる。
4.2.3.の操作を100ns程度のサンプリング周期で実施すると、出力電圧のDNの電圧値は、図17に示すように半波整流で得られる直流電圧値と同等の値となる。
[実施例2−3]
正出力半波整流と負出力半波整流とを組み合わせることで全波整流を行うことを特徴とする半導体遮断器BCが提供され、図18に示すように直流出力端子間の電圧値は、全波整流と同等の値になる。
[実施例3−1]
図20は、本発明の実施例3−1の形態を示す図である。
動作の説明
1.初期状態では、半導体遮断器1Eは、開閉指令信号8がオフのとき「開放」状態になっており、制御回路Eは、3つのSiC双方向ACスイッチR、SiC双方向ACスイッチSおよびSiC双方向ACスイッチTをすべてオフさせている。
2.開閉指令信号8により「投入」状態になった時、制御回路Bは、まず各相の双方向ACスイッチ入力側の計測された電圧を入力し、最も高い電圧となっている相を選びだす。
3.次に、計測された「直流出力側電圧」を入力し、「最も高い相電圧」>「直流出力側電圧」の条件が成り立つ相の双方向ACスイッチを選定し、「直流出力側電圧」が「出力電圧設定回路31」からの電圧設定値より高くなっているかを判定する。このとき、「直流出力側電圧」が「出力電圧設定回路31」からの電圧設定値より高い場合には、双方向ACスイッチのオン操作は行わない。逆に、「直流出力側電圧」が「出力電圧設定回路31」からの電圧設定値より低い場合には、選定した最も高い電圧となっている相の双方向ACスイッチをオンさせる。
4.2.および3.の操作を100ns程度のサンプリング周期で実施すると、出力電圧のDPの電圧値は、「出力電圧設定値」の電圧設定値の相当する直流電圧値とほぼ同等の値に維持できる。例えば、三相AC200Vラインに実施例3−1の半導体遮断器を挿入し、「出力電圧設定回路」からの電圧設定値をDC250Vに設定した場合、DP電圧値はDC250V前後に維持できる。実施例2−1では、DP電圧値は、DC283V程度に維持されることになる。
[実施例3−2]
実施例3−1と同様にして、実施例2−2を参照して、当該制御回路が、開閉指令信号がオンの時で投入状態にある時に、各相の双方向ACスイッチの入力側の電圧を計測し、最も高い電圧となっている相を選定し、直流出力側電圧を計測し、最も低い相電圧<直流出力電圧の条件が成り立ち、直流出力電圧が出力設定電圧に一致する瞬間にオンし、直流出力電圧<出力設定電圧の状態で、対応する相の双方向ACスイッチをオン継続し、オン直流出力側電圧を生成し、直流出力電圧>出力設定電圧の状態の時に、オフし、他の2相の双方向ACスイッチについても同一条件でオン・オフすることで、負出力半波整流を行うようにすることができる。
[実施例3−3]
図19は、2つの半波整流器に実施例3−1および3−2を適用して半導体全波整流器の構成としている。正出力半波整流と負出力半波整流とを組み合わせることで全波整流を行うことを特徴とする半導体遮断器BCが提供され、直流出力端子間の電圧値は、出力設定電圧値と同等の値になる。
Claims (8)
- 三相交流入力側装置から出力側装置に電力を供給する電力供給線に配置された半導体スイッチを備えた半導体遮断器において、
半導体スイッチが、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、最大電流100Aで、20個以上並列接続されて、入力側と出力側の電圧が一致した計測瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、
各双方向ACスイッチの入力側および出力側の電圧を計測する計測装置が設けられ、
開閉指令信号と各双方向ACスイッチの電圧計測状態から各双方向ACスイッチのオン・オフ処理を行う制御回路を備え、
当該制御回路が、開閉指令信号オンの時に、3つの双方向ACスイッチの各入力側と出力側の計測された瞬間にオンまたはオフし、所定の電圧差の時に対応相の双方向ACスイッチにオンまたはオフ状態を維持し、各相の双方向ACスイッチに形成されたオンまたはオフ状態の3つの状態から、三相交流入力側装置と出力側装置との間に開放状態もしくは投入状態を形成すること
を特徴とする半導体遮断器。 - 三相交流入力側装置から出力側装置に電力を供給する電力供給線に配置された半導体スイッチを備えた半導体遮断器において、
半導体スイッチが、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、最大電流100Aで、20個以上並列接続されて、入力側と出力側の電圧が一致した瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、
各双方向ACスイッチの入力側および出力側の電圧を計測する計測装置が設けられ、
開閉指令信号と各双方向ACスイッチの入力側および出力側の電圧計測結果とから各双方向ACスイッチのオン・オフ処理を行う制御回路を備え、
当該制御回路が、開閉指令信号オンの時で三相交流入力側装置と出力側装置との間に投入状態にある時に、3つの双方向ACスイッチの入力側と出力側の電圧が同時に、もしくは時間遅れをおいて一致した瞬間の電圧が計測された時に各相の双方向ACスイッチにオンし、各相の計測された電圧差から、各双方向ACスイッチに流れている電流値を計算し、該電流値と規定値との比較によって該電流値が規定値を越える時にすべての双方向ACスイッチをオン状態からオフ状態にして、投入状態から開放状態を形成すること
を特徴とする半導体遮断器。 - 三相交流入力側装置から出力側装置に電力を供給する電力供給線に配置された半導体スイッチを備えた半導体遮断器において、
半導体スイッチが、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、20個以上並列接続されて、入力側と出力側の電圧が一致した瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、各双方向ACスイッチの出力側は短絡され、
各相の双方向ACスイッチの三相交流入力側および直流出力側の電圧を各計測する計測装置が設けられ、
開閉指令信号と電圧差計測結果から各双方向ACスイッチのオン・オフ処理を行う制御回路を備え、
当該制御回路が、開閉指令信号オンの時で投入状態にある時に、各相の双方向ACスイッチの入力側の電圧を計測し、最も高い電圧となっている相を選定し、直流出力側電圧を計測し、最も高い相電圧が直流出力電圧に一致した瞬間にオンし、最も高い相電圧>直流出力電圧の条件が成り立つ状態で、対応する相の双方向ACスイッチをオン状態継続し、直流出力側電圧を生成し、他の2相の双方向ACスイッチをオフ状態にして、正出力半波整流を行うこと
を特徴とする半導体遮断器。 - 三相交流入力側装置から出力側装置に電力を供給する電力供給線に配置された半導体スイッチを備えた半導体遮断器において、
半導体スイッチが、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、最大電流100Aで、20個以上並列接続されて、入力側と出力側の電圧が一致した瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、各双方向ACスイッチの出力側は短絡され、
各相の双方向ACスイッチの三相交流入力側および直流出力側の電圧を各計測する計測装置が設けられ、
開閉指令信号と電圧差計測結果から各双方向ACスイッチのオン・オフ処理を行う制御回路を備え、
当該制御回路が、開閉指令信号オンの時で投入状態にある時に、各相の双方向ACスイッチの入力側の電圧を計測し、最も低い電圧となっている相を選定し、直流出力側電圧を計測し、最も低い相電圧が直流出力電圧に一致した瞬間にオンし、最も低い相電圧<直流出力電圧の条件が成り立つ状態で、対応する相の双方向ACスイッチをオン継続し、他の2相の双方向ACスイッチをオフ状態にして、負出力半波整流を行うこと
を特徴とする半導体遮断器。 - 請求項3に記載された半導体遮断器から出力される正出力半波整流が前記出力側装置の+側に入力され、請求項4に記載された半導体遮断器から出力される負出力半波整流が前記出力側装置の−側に入力され、前記三相交流入力側装置の対応する相の半波毎に前記正出力半波整流と前記負出力半波整流とが切り替わることで全波整流を行うことを特徴とする半導体遮断器。
- 三相交流入力側装置から出力側装置に電力を供給する電力供給線に配置された半導体スイッチを備えた半導体遮断器において、
半導体スイッチが、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、最大電流100Aで、20個以上並列接続されて、入力側と出力側の電圧が一致した瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、各双方向ACスイッチの出力側は短絡され、
各相の双方向ACスイッチの三相交流入力側および直流出力側の電圧を各計測する計測装置が設けられ、
開閉指令信号と電圧差計測結果から各双方向ACスイッチのオン・オフ処理を行う制御回路を備え、
出力電圧設定値を制御回路に設定する出力電圧設定回路を備え、
当該制御回路が、開閉指令信号オンの時で投入状態にある時に、各相の双方向ACスイッチの入力側の電圧を計測し、最も高い電圧となっている相を選定し、直流出力側電圧を計測し、最も高い相電圧>直流出力電圧の条件が成り立ち、直流出力電圧が出力設定電圧に一致する瞬間にオンし、直流出力電圧<出力設定電圧の状態で、オン継続し、オン直流出力側電圧を生成し、直流出力電圧>出力設定電圧の状態の時に、オフし、他の2相の双方向ACスイッチについても同一条件でオン・オフすることで、正出力半波整流を行うこと
を特徴とする半導体遮断器。 - 三相交流入力側装置から出力側装置に電力を供給する電力供給線に配置された半導体スイッチを備えた半導体遮断器において、 半導体スイッチが、各相の電力を供給する各電力供給線に設けられた三相交流の各相に対して独立に設置した3つのSiC−MOSFETによる双方向ACスイッチが備えられ、各双方向ACスイッチは、最大電流100Aで、20個以上並列接続されて、入力側と出力側の電圧が一致した瞬間にオンとされる高速応答可能な無電圧接点とした電流−電圧特性を備え、
各双方向ACスイッチの出力側は短絡され、
各相の双方向ACスイッチの三相交流入力側および直流出力側の電圧を各計測する計測装置が設けられ、
開閉指令信号と電圧差計測結果から各双方向ACスイッチのオン・オフ処理を行う制御回路を備え、
出力電圧設定値を制御回路に設定する出力電圧設定回路を備え、
当該制御回路が、開閉指令信号オンの時で投入状態にある時に、各相の双方向ACスイッチの入力側の電圧を計測し、最も低い電圧となっている相を選定し、直流出力側電圧を計測し、最も低い相電圧<直流出力電圧の条件が成り立ち、直流出力電圧が出力設定電圧に一致した瞬間にオンし、直流出力電圧<出力設定電圧の状態で、オン継続して、オン直流出力側電圧を生成し、直流出力電圧>出力設定電圧の状態の時に、オフし、他の2相の双方向ACスイッチについても同一条件でオン・オフすること、負出力半波整流を行うこと
を特徴とする半導体遮断器。 - 請求項6に記載された半導体遮断器から出力される正出力半波整流が前記出力側装置の+側に入力され、請求項7に記載された半導体遮断器から出力される負出力半波整流が前記出力側装置の−側に入力され、前記三相交流入力側装置の対応する相の半波毎に前記正出力半波整流と前記負出力半波整流とが切り替わることで全波整流を行うことを特徴とする半導体遮断器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014253237A JP6444719B2 (ja) | 2014-12-15 | 2014-12-15 | 半導体遮断器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014253237A JP6444719B2 (ja) | 2014-12-15 | 2014-12-15 | 半導体遮断器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016115528A JP2016115528A (ja) | 2016-06-23 |
JP6444719B2 true JP6444719B2 (ja) | 2018-12-26 |
Family
ID=56142054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014253237A Active JP6444719B2 (ja) | 2014-12-15 | 2014-12-15 | 半導体遮断器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6444719B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7060388B2 (ja) * | 2018-02-05 | 2022-04-26 | 矢崎総業株式会社 | パワー半導体デバイス、及びそのパワー半導体デバイスを備える車両用電源供給システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52115351A (en) * | 1976-03-24 | 1977-09-27 | Toshiba Corp | Semiconductor breaker |
JP3122247B2 (ja) * | 1992-08-31 | 2001-01-09 | 東京電力株式会社 | 交流しゃ断器 |
JP3355066B2 (ja) * | 1995-06-28 | 2002-12-09 | 三菱電機株式会社 | 両方向直流遮断器 |
JP2007135081A (ja) * | 2005-11-11 | 2007-05-31 | Matsushita Electric Works Ltd | 半導体リレー装置 |
-
2014
- 2014-12-15 JP JP2014253237A patent/JP6444719B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016115528A (ja) | 2016-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8742628B2 (en) | Solid state circuit breaker | |
US9755630B2 (en) | Solid-state circuit breakers and related circuits | |
Sabri et al. | New generation 6.5 kV SiC power MOSFET | |
Pala et al. | 10 kV and 15 kV silicon carbide power MOSFETs for next-generation energy conversion and transmission systems | |
CN106464242B (zh) | 共源共栅切换电路 | |
CN106104993B (zh) | 电力用半导体元件的驱动电路 | |
US8406024B2 (en) | Power convertion circuit using high-speed characteristics of switching devices | |
Urciuoli et al. | Demonstration of a 600-V, 60-A, bidirectional silicon carbide solid-state circuit breaker | |
EP2819142B1 (en) | Solid state circuit-breaker switch devices | |
US8729739B2 (en) | Bi-directional circuit breaker | |
US11295919B2 (en) | Circuit-breaker with reduced breakdown voltage requirement | |
US20110215746A1 (en) | Semiconductor device | |
CN109962699A (zh) | 用于控制mosfet开关模块的方法和装置 | |
US9543751B2 (en) | Self-powered DC solid state circuit breakers | |
Shen et al. | First experimental demonstration of solid state circuit breaker (SSCB) using 650V GaN-based monolithic bidirectional switch | |
US8130023B2 (en) | System and method for providing symmetric, efficient bi-directional power flow and power conditioning | |
EP3799307B1 (en) | System for providing bi-directional power flow and power conditioning for low to high-voltage applications | |
US11043943B2 (en) | Switching of paralleled reverse conducting IGBT and wide bandgap switch | |
US8958193B2 (en) | System and method for providing optically triggered circuit breaker | |
JP6444719B2 (ja) | 半導体遮断器 | |
US10325984B2 (en) | Monolithically integrated semiconductor switch, in particular a power circuit breaker | |
JP6884186B2 (ja) | 双方向スイッチ | |
CN105720095A (zh) | 半导体器件 | |
Mihaila et al. | Experimental investigation of SiC 6.5 kV JBS diodes safe operating area | |
WO2013052054A1 (en) | System and method for providing bi-directional power flow and power conditioning |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170821 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6444719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |