JP6440646B2 - High frequency substrate - Google Patents
High frequency substrate Download PDFInfo
- Publication number
- JP6440646B2 JP6440646B2 JP2016046353A JP2016046353A JP6440646B2 JP 6440646 B2 JP6440646 B2 JP 6440646B2 JP 2016046353 A JP2016046353 A JP 2016046353A JP 2016046353 A JP2016046353 A JP 2016046353A JP 6440646 B2 JP6440646 B2 JP 6440646B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- frequency
- frequency circuit
- circuit board
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、高周波基板に関するものである。 The present invention relates to a high-frequency substrate.
例えば、携帯電話等の基地局装置で用いる高周波回路基板や、マイクロ波加熱装置に用いる高周波基板のように、10A以上の大電流を扱い、かつ、GHz以上の高周波回路設計が必要となる場合、高周波回路に影響を及ぼさずに、電流容量を確保することが困難になる。 For example, when a high-frequency circuit board used in a base station apparatus such as a mobile phone or a high-frequency board used in a microwave heating apparatus handles a large current of 10 A or more and a high-frequency circuit design of GHz or more is required, It is difficult to ensure current capacity without affecting the high-frequency circuit.
一般に、回路に流すことができる許容電流は、導体の幅wと厚みtからなる断面積Sで決定され、雰囲気温度からの温度上昇が10℃以下になるようにwとtを決定する。回路設計においては、例えば、35μm厚の銅箔を用いる場合、約1Aに対して1mmの幅を確保すること、すなわち、約1mm/1Aが目安とさている。このため、許容電流を増やすためには、wを広く、tを厚くすればよい。一般に流通している回路基板の銅箔の厚みは、18μm、35μm、70μmとなっており、銅箔の厚みを厚くすれば、許容電流は増えるが、回路形成時のエッチング精度が悪くなる。また、分布定数回路を扱うようなGHz以上の高周波回路設計では、高周波特性が劣化するため、なるべく薄い銅箔を用いて回路設計を行いたいという要望がある。 Generally, the allowable current that can be passed through the circuit is determined by the cross-sectional area S composed of the width w and the thickness t of the conductor, and w and t are determined so that the temperature rise from the ambient temperature is 10 ° C. or less. In circuit design, for example, when using a copper foil having a thickness of 35 μm, a width of 1 mm is ensured with respect to about 1 A, that is, about 1 mm / 1 A is a standard. For this reason, in order to increase the allowable current, w should be wide and t should be thick. Generally, the thickness of the copper foil of the circuit board in circulation is 18 μm, 35 μm, and 70 μm. If the thickness of the copper foil is increased, the allowable current is increased, but the etching accuracy at the time of circuit formation is deteriorated. In addition, in high frequency circuit design of GHz or higher that handles distributed constant circuits, high frequency characteristics deteriorate, so there is a demand for circuit design using as thin a copper foil as possible.
以上のような基準に基づけば、銅箔の厚さ35μmで10Aが流れる回路パターンのライン幅は10mmになる。電力を上げるために複数の出力を合成するとともに、ドライバ段も同一基板上に形成する場合、10mm幅のラインを引き回すと、回路面積を圧迫し、小型化の妨げになるだけでなく、予期せぬ高周波的な結合が生じることが懸念される。また、引き回しによって線路が長くなることに起因して生じる抵抗成分が生じ、この抵抗成分によって電圧降下が発生することから、所望のDC特性を得る事が難しくなる。 Based on the above criteria, the line width of a circuit pattern in which 10A flows with a copper foil thickness of 35 μm is 10 mm. When combining multiple outputs to increase power and forming the driver stage on the same substrate, drawing a 10mm wide line will not only impede circuit size and hinder downsizing, but also anticipate There is concern that high frequency coupling will occur. In addition, a resistance component is generated due to the length of the line due to routing, and a voltage drop is generated by this resistance component, so that it is difficult to obtain a desired DC characteristic.
そこで、特許文献1のように、伝送線路とは別の層で大電流経路を形成する技術がある。特許文献1では抜き打ち加工した溝に導体を挿入、積層する製法であるため、伝送線路を構成する銅箔層のエッチング精度を劣化させずに、電流容量を確保することができる。
Therefore, as in
また、特許文献2では、大電流が通じる経路を、スルーホールを通じて多層基板に分配することにより、エッチング精度を劣化させずに、電流容量を確保している。
Further, in
ところで、特許文献1で開示されている技術では、大電流用の回路導体と信号用回路パターンとをスルーホールによって接続することを想定している。このため、電流容量を確保するため、数多くのスルーホールが必要となることから、回路パターンが複雑になるという問題点がある。
By the way, in the technique disclosed in
また、特許文献2の場合も同様に、電源ラインと高周波回路パターンとをスルーホールを用いて接続していることから、GHz以上の高周波回路では、スルーホールのインダクタ成分としての影響が無視できず、回路の特性が劣化するという問題点がある。
Similarly, in the case of
一般に、高周波信号を伝送する伝送線路と、直流電流を流す電源ラインは、高周波的にアイソレーションされている必要がある。特許文献3に開示されているように、伝送線路内を伝搬する高周波信号の波長をλとすると、伝送線路から約λ/4離れた位置にコンデンサを配置し、伝送線路から電源ライン側を見た際のインピーダンスを高くすることで、高周波的なアイソレーションを確保することができる。
In general, a transmission line for transmitting a high-frequency signal and a power supply line for flowing a direct current need to be isolated in high frequency. As disclosed in
しかしながら、特許文献1に開示された技術では、大電流用の回路導体と信号用回路パターンをスルーホールで接続するとともに、大電流用の回路導体は高周波信号の伝送線路として考えられていない事から、λ/4の位置にコンデンサを配置することが難しい。このため、大電流用の回路導体の影響を加味して高周波回路パターンを設計することが困難という問題点がある。
However, in the technique disclosed in
また、特許文献2に開示された技術では、大電流経路が多層基板内にも分配されているため、λ/4の位置にコンデンサを配置することができず、高周波的にアイソレーションを確保することが困難という問題点がある。
In the technique disclosed in
本発明は、以上の点に鑑みてなされたものであり、回路パターンを複雑にすることなく、また、回路の特性を劣化させることなく、高周波信号を伝送する伝送線路と、直流電流を流す電源ラインを高周波的にアイソレーションすることが可能な高周波回路基板を提供することを目的としている。 The present invention has been made in view of the above points. A transmission line for transmitting a high-frequency signal and a power source for supplying a direct current without complicating a circuit pattern and without degrading the characteristics of the circuit. An object of the present invention is to provide a high-frequency circuit board capable of isolating lines at high frequency.
上記課題を解決するために、本発明は、高周波回路基板において、高周波信号を伝搬する第1の回路パターンと、直流電流を伝搬する第2の回路パターンとを有する第1導体層と、前記第1導体層と誘電体層を挟んで配置された第2導体層と、を少なくとも有し、前記第2の回路パターンは、前記第1の回路パターンよりもその厚さが厚く形成されるとともに、前記誘電体層に埋め込まれて形成され、前記第1の回路パターンと前記第2の回路パターンとが電気的に接続される部分は、前記第1の回路パターンに対し前記第2の回路パターンが突出する様に構成されるとともに、これら双方の回路パターンの一部が重複するように配置されている、ことを特徴とする。
このような構成によれば、回路パターンを複雑にすることなく、また、回路の特性を劣化させることなく、高周波信号を伝送する伝送線路と、直流電流を流す電源ラインを高周波的にアイソレーションすることができる。
In order to solve the above problems, the present invention provides a high-frequency circuit substrate, a first circuit pattern to propagate a high-frequency signal, a first conductor layer and a second circuit pattern which propagates the direct current, the first At least a first conductor layer and a second conductor layer disposed across the dielectric layer, and the second circuit pattern is formed to be thicker than the first circuit pattern, A portion formed by being embedded in the dielectric layer and electrically connected to the first circuit pattern and the second circuit pattern has the second circuit pattern with respect to the first circuit pattern. It is configured so as to protrude, and is arranged so that part of both circuit patterns overlap.
According to such a configuration, a transmission line for transmitting a high-frequency signal and a power supply line for flowing a direct current are isolated in a high-frequency manner without complicating the circuit pattern and without degrading the circuit characteristics. be able to.
また、本発明は、前記第1の回路パターンの端を接続する線から前記第2の回路パターンが突出する長さは、前記高周波信号の波長よりも短いことを特徴とする。
また、本発明は、前記第1の回路パターンの端部を接続する線と、前記第2の回路パターンが突出する部分とに囲まれた部分の面積が、前記第2の回路パターンの厚さ方向の断面積以上であることを特徴とする。
In addition, the present invention is characterized in that a length of the second circuit pattern protruding from a line connecting the ends of the first circuit pattern is shorter than a wavelength of the high-frequency signal.
In the present invention, the area of the portion surrounded by the line connecting the end portions of the first circuit pattern and the portion from which the second circuit pattern protrudes is the thickness of the second circuit pattern. It is more than the cross-sectional area of a direction, It is characterized by the above-mentioned.
また、本発明は、前記第1の回路パターンと、前記第2の回路パターンの一部が重複する部分は、導電性金属によるメッキまたは蒸着によって電気的に接続されていることを特徴とする。
このような構成によれば、直流電流を伝搬する回路パターンと高周波信号が伝搬する回路パターンを電気的に確実に接続することができる。
Further, the present invention is characterized in that a portion where the first circuit pattern and a part of the second circuit pattern overlap is electrically connected by plating or vapor deposition with a conductive metal.
According to such a configuration, a circuit pattern that propagates a direct current and a circuit pattern that propagates a high-frequency signal can be electrically connected reliably.
また、本発明は、前記誘電体層を2層以上有するとともに、前記誘電体層を挟んで配置される導体層を3層以上有することを特徴とする。
このような構成によれば、多層基板において、高周波信号を伝送する伝送線路と、直流電流を流す電源ラインを高周波的にアイソレーションすることができる。
In addition, the present invention is characterized in that it has two or more dielectric layers and three or more conductor layers arranged with the dielectric layer in between.
According to such a configuration, in the multilayer substrate, the transmission line for transmitting a high-frequency signal and the power supply line for flowing a direct current can be isolated in high frequency.
また、本発明は、前記第2の回路パターンよりも下層に存在する導体層には、前記直流電流を伝搬する回路パターンの形状に対応した開口部が形成されていることを特徴とする。
このような構成によれば、開口部を設ける層の位置により、直流電流を伝搬する回路パターンの特性インピーダンスを所望の値に調整することができる。
Further, the present invention is characterized in that an opening corresponding to the shape of the circuit pattern for propagating the direct current is formed in the conductor layer existing below the second circuit pattern.
According to such a configuration, the characteristic impedance of the circuit pattern that propagates the direct current can be adjusted to a desired value depending on the position of the layer in which the opening is provided.
また、本発明は、前記高周波回路基板は、第2導体層または最下層に配置される導体層が当接するように導電性の筐体上に配置され、前記筐体の前記第2の回路パターンと対向する前記筐体の領域には凹部が設けられていることを特徴とする。
このような構成によれば、凹部の幅および深さを調整することにより、直流電流を伝搬する回路パターンの特性インピーダンスを所望の値に調整することができる。
In the present invention, the high-frequency circuit board is disposed on a conductive casing so that a conductor layer disposed on the second conductor layer or the lowermost layer is in contact with the second circuit pattern of the casing. A concave portion is provided in a region of the casing that faces the housing.
According to such a configuration, the characteristic impedance of the circuit pattern that propagates the direct current can be adjusted to a desired value by adjusting the width and depth of the recess.
本発明によれば、回路パターンを複雑にすることなく、また、回路の特性を劣化させることなく、高周波信号を伝送する伝送線路と、直流電流を流す電源ラインを高周波的にアイソレーションすることが可能な高周波回路基板を提供することができる。 According to the present invention, a transmission line for transmitting a high-frequency signal and a power supply line for flowing a direct current can be isolated in high frequency without complicating a circuit pattern and without degrading circuit characteristics. A possible high-frequency circuit board can be provided.
次に、本発明の実施形態について説明する。 Next, an embodiment of the present invention will be described.
(A)本発明の第1実施形態の説明
図1は、本発明の第1実施形態に係る高周波回路基板の構成例を示す斜視図である。この図1に示す例では、高周波回路基板1は、例えば、厚さが0.762mmで、比誘電率が3.6の誘電体基板10を有している。誘電体基板10の表(おもて)面10aには、厚さが35μmの銅箔によって構成される高周波回路パターン20が設けられ、裏面10bには厚さが35μmの銅箔によって図示しないグランドパターンが設けられている。なお、高周波回路パターン20には、例えば、FET(Field Effect Transistor)等の半導体スイッチが配置され、右側の端部22から信号が入力され、左側の端部21から信号が出力される。
(A) Description of First Embodiment of the Present Invention FIG. 1 is a perspective view showing a configuration example of a high-frequency circuit board according to a first embodiment of the present invention. In the example shown in FIG. 1, the high-
また、高周波回路パターン20には、電源電力を供給するための電源ライン30が接続されている。より詳細には、電源ライン30は、例えば、高周波回路パターン20の銅箔よりも厚い、厚さが0.762mmの導体が誘電体基板10内に埋め込んで構成される。また、電源ライン30の破線で示す端部32は、高周波回路パターン20と領域が一部重複するように配置されている。また、電源ライン30には、接続部からλ/4の位置(高周波回路基板1で扱う周波数が、例えば、2.45GHzの場合には18〜19mmの位置)に、接続部のインピーダンスを上げるためのコンデンサ(不図示)が接続される。なお、このコンデンサの素子値は、例えば、10,000pFとすることができる。
The high
図2は、図1に示す高周波回路基板1の製造プロセスを模式的に示す図である。なお、図2の左側の列は、図1に示す高周波回路基板1を図の上方向(Z方向)から見た図であり、図2の右側の列は左側の列に示す図のA−A線の断面図である。
FIG. 2 is a diagram schematically showing a manufacturing process of the high-
製造プロセスでは、まず、図2(A)に示すように、誘電体基板10の表面10aおよび裏面10bに形成されている銅箔に対して、エッチング等によって、回路パターンが形成される。図2(A)の例では、表面10aには高周波回路パターン20と電源ライン30とが形成されている。また、裏面10bにはグランドパターン40が形成されている。
In the manufacturing process, first, as shown in FIG. 2A, a circuit pattern is formed on the copper foil formed on the front surface 10a and the back surface 10b of the
つぎに、図2(B)では、電源ライン30に対して、厚さが0.762mmの厚銅を挿入するための開口部35が座ぐりによって形成される。図2(B)の例では、電源ライン30の幅方向の中央付近に開口部35が形成されている。また、開口部35の端部は、高周波回路パターン20の領域と一部が重複するように形成されている。
Next, in FIG. 2 (B), an
つぎに、図2(C)では、開口部35に対して厚銅36が挿入されるとともに、厚銅36と誘電体基板10の間隙に銅ペースト37が封入される。なお、銅ペースト37は、銅の粉末と樹脂とを混合したものであり、樹脂が硬化して収縮することで、銅の粉末同士が圧着されて導電性を有するようになる素材である。このような銅ペースト37を用いることにより、導電性を確保しながら、厚銅36を誘電体基板10に接着することができる。すなわち、厚銅36と高周波回路パターン20との電気的な接続を確保することができる。なお、厚銅36が高周波回路パターン20に突出する長さは、例えば、高周波信号の波長λよりも十分に小さい長さに設定することが望ましい。
Next, in FIG. 2C, the
つぎに、図2(D)では、銅メッキによって、誘電体基板10の表面10aおよび裏面10bに形成されている回路パターンを被覆する。この結果、厚銅36(または銅ペースト37)と高周波回路パターン20の表面が銅メッキによる銅膜38によって被覆されることから、これらの電気的な接続がより一層確保される。なお、図2(D)に示す例では、高周波回路パターン20の領域と重複する厚銅36の端部を破線で示しているが、この部分の面積が狭いと、当該部分が隘路となり、抵抗またはインピーダンスが高くなってしまうので、この部分の面積としては、例えば、厚銅36の断面積以上となるように設定することが望ましい。
Next, in FIG. 2D, the circuit pattern formed on the front surface 10a and the back surface 10b of the
以上のようなプロセスによって、図1に示す高周波回路基板1を得ることができる。
The high
このようにして得られた高周波回路基板1によれば、高周波回路パターン20と電源ライン30の一部が重複するように配置したので、厚銅36の断面積から決まる電流容量を確保することができる。
According to the high-
また、厚銅36は高周波信号に対する伝送線路としても機能するので、従来の設計通り、高周波回路パターン20と電源ライン30の接続部分からλ/4離れた位置にコンデンサを接続することで、高周波回路パターン20には影響を与えることなく、電源ライン30のインピーダンスを高くすることができる。図3は、2.45GHzにおける図1に示す高周波回路基板1の回路導体表面の電流分布を示している。なお、この図において、色が濃い部分は電流が多く流れていることを示し、薄い部分は電流が少なく流れていることを示している。図3の例では、高周波回路パターン20と電源ライン30の接続部分からλ/4離れた位置にコンデンサを配置しているため、コンデンサ配置点では電流分布が多くなっており、高周波回路パターン20と電源ライン30との接続部分では、電流分布が低くなっている。
Further, since the
また、図1に示す実施形態では、厚みを持った厚銅36を用いるとともに、高周波回路パターン20とは異なる手順で電源ライン30を形成するようにしたので、高周波回路パターン20に必要なエッチング精度を確保したまま、電流容量の高い電源ライン30を形成することができる。この結果、図1に示す、Z方向に厚みを持たせている分、XY方向の表面積を少なくできるため、回路パターンの占有面積を縮小することができる。
In the embodiment shown in FIG. 1, the
図4は、本実施形態による回路パターンと、従来技術による回路パターンを比較するための模式図である。図4(A)は本実施形態による回路パターンの一例を示している。この例では、4つの高周波回路パターン20が形成されている。また、それぞれの高周波回路パターン20に対して、厚銅36の埋め込みによって構成される電源ライン30が接続されている。一方、図4(B)は従来技術による回路パターンを示している。この例では、電源ライン30は、厚銅36による埋め込みではなく、例えば、厚さが35μmの銅箔によって構成される。このため、本実施形態と同等の電流容量を確保するためには、電源ライン30の線路の幅を、例えば、10mm程度に設定する必要があることから、図4(A)に比較して、回路パターンの占有面積が非常に大きくなっている。このように、本実施形態では、厚銅36の埋め込み構造によって電源ライン30を構成することで、回路パターンの占有面積を小さくすることができる。
FIG. 4 is a schematic diagram for comparing the circuit pattern according to the present embodiment with the circuit pattern according to the prior art. FIG. 4A shows an example of a circuit pattern according to the present embodiment. In this example, four high
なお、図4(A)に示す構成例では、電源ライン30は折れ曲がった構造を有するため、このような形状を有する厚銅36を埋め込むことは困難な場合がある。そこで、図5および図6に示すように、直線形状を有する厚銅36を異なる層に埋め込み、これらを接合するようにしてもよい。すなわち、図5に示す構成例では、誘電体層101と誘電体層102が積層されて構成されている。なお、誘電体層101の表面には銅箔によるL1層が形成され、誘電体層101と誘電体層102の間には銅箔によるL2層が形成され、誘電体基板の裏面には銅箔によるL3層が形成されている。図5に示すような電源ラインを構成する場合、L1層とL2層間の誘電体層101と、L2層とL3層間の誘電体層102を座ぐる。そして、厚銅301を誘電体層101に圧入し、厚銅302を誘電体層102に圧入する。そして、図6に示すように、厚銅301と厚銅302の接続部分(重なる部分)にドリル等によって孔311,312をあける。つぎに、孔に銅コイン(円柱片)310を圧入する。なお、このとき、銅コイン310と厚銅301または厚銅302の間に間隙がある場合には銅ペーストによって空隙を充填する。このような方法によって、複雑な形状を有する電源ラインを構成することができる。
In the configuration example shown in FIG. 4A, since the
(B)本発明の第2実施形態の説明
つぎに、図7を参照して本発明の第2実施形態について説明する。図7は、図1に示す電源ライン30の端部31付近を拡大して示した図である。なお、第2実施形態では、図1と比較すると、誘電体基板10の裏面10bに当接するように、導電性の部材(例えば、アルミニウム)で構成される筐体50が配置されている。また、筐体50において、電源ライン30と対向する領域は、座ぐりが入れられて凹状形状を有する凹部51が形成されている。なお、凹部51の深さはtとされ、幅はwとされている。また、筐体50は、グランド電位に設定されている。
(B) Description of Second Embodiment of the Present Invention Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 7 is an enlarged view showing the vicinity of the
このように、筐体50に凹部51を形成することで、電源ライン30と接触しないようにすることができる。また、凹部51の深さtを調節することで、電源ライン30の特性インピーダンスを調整する事が可能となる。図8は、凹部51のw=3mmに設定し、深さtを変化させた場合の電源ライン30の特性インピーダンスの変化を示す図である。図8に示すように、tを深くすることにより特性インピーダンスを高くすることができる。このように、電源ライン30の特性インピーダンスを高くすることで、高周波回路パターン20とのアイソレーションを広帯域に確保することができる。一般的に、高出力アンプの高周波回路パターン20の整合回路は10Ω以下に設定される事が多い。図7に示す構成では、凹部51の深さtを調整することによって10Ωよりも高い特性インピーダンスを容易に構成できる。
Thus, by forming the recessed part 51 in the housing | casing 50, it can avoid contacting the
以上に説明したように、本発明の第2実施形態によれば、高周波回路基板1を配置する筐体50の電源ライン30に対向する領域に凹部51を形成するようにしたので、グランド電位の筐体50と電源ライン30とが短絡することを防止できる。
As described above, according to the second embodiment of the present invention, since the recess 51 is formed in the region facing the
また、第2実施形態では、凹部51の深さtによって、電源ライン30の特性インピーダンスを調整することができるので、例えば、高周波回路パターン20とのアイソレーションの良好な電源ライン30を得ることができる。
In the second embodiment, since the characteristic impedance of the
(C)本発明の第3実施形態の説明
つぎに、本発明の第3実施形態について説明する。図9〜図11は、本発明の第3実施形態の構成例を示す図である。これらの図では、図1に示す電源ライン30の端部31付近を拡大して示している。図9に示す例では、高周波回路基板1は、銅箔等による導体パターンによって構成されるL1層〜L4層を有し、また、L1層〜L4層に挟まれた誘電体層101〜103を有している。L3層、L4層はグランドパターンとなっており、電源ライン30の両側には誘電体層101〜103を貫通してスルーホールTh1,Th2が形成されている。
(C) Description of Third Embodiment of the Invention Next, a third embodiment of the present invention will be described. 9-11 is a figure which shows the structural example of 3rd Embodiment of this invention. In these drawings, the vicinity of the
図9に示すような構成では、電源ライン30の特性インピーダンスをシミュレーションによって計算したところ、12Ωであると算出された。前述のように、高出力アンプの伝送線路の整合回路は10Ω以下に設定される事が多く、電源ライン30の特性インピーダンスはこれより高くすることが好ましい。図9に示す構成では、10Ωよりも高い特性インピーダンスを得られ、高周波回路パターン20とのアイソレーションの良好な電源ライン30を得ることができる。
In the configuration as shown in FIG. 9, the characteristic impedance of the
また、図10に示す例では、図9に比較すると、L3層の電源ライン30に対向する領域が新たに座ぐられて、開口部が形成されている。しかし、図9と同様に、L4層の電源ライン30に対向する領域は座ぐられていない。図10に示すような構成では、電源ライン30の特性インピーダンスをシミュレーションによって計算したところ、20.7Ωであると算出された。このため、図10に示す構成では、10Ωよりも高い特性インピーダンスを容易に得ることができる。
Further, in the example shown in FIG. 10, compared to FIG. 9, a region facing the
さらに、図11に示す例では、図10に比較すると、L4層の電源ライン30に対向する領域が新たに座ぐられて、開口部が形成されている。図11に示すような構成では、電源ライン30の特性インピーダンスをシミュレーションによって計算したところ、33.7Ωであると算出された。このため、図11に示す構成では、10Ωよりも高い特性インピーダンスを容易に得ることができる。
Furthermore, in the example shown in FIG. 11, compared to FIG. 10, a region facing the
図12は、2.45GHzにおける図11に示す高周波回路基板1の表層の電流分布を示している。なお、この図において、色が濃い部分は電流が多く流れていることを示し、薄い部分は電流が少なく流れていることを示している。図12の例では、高周波回路パターン20と電源ライン30の接続部分からλ/4離れた位置にコンデンサを配置しているため、コンデンサ配置点では電流分布が多くなっており、高周波回路パターン20と電源ライン30との接続部分では、電流分布が低くなっている。すなわち、高周波回路パターン20と電源ライン30とのアイソレーションが確保されている。
FIG. 12 shows the current distribution on the surface layer of the high-
以上に説明したように、本発明の第3実施形態によれば、多層基板において、電源ライン30と対向する領域の導体層を座ぐって開口部を設けるようにしたので、開口部を設ける層を調整することで、電源ライン30の特性インピーダンスを所望の値に設定することができる。
As described above, according to the third embodiment of the present invention, in the multilayer substrate, the opening is provided by sitting through the conductor layer in the region facing the
(D)変形実施形態の説明
以上の各実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、図1および図2に示す第1実施形態では、厚銅36は端部が円形の形状を有するものを使用するようにしたが、これ以外の形状(例えば、矩形、三角、または、台形)であってもよい。なお、端部の形状としては、高周波回路パターン20との接触面積を確保できる形状であることが望ましい。
(D) Description of Modified Embodiment Each of the above embodiments is an example, and it is needless to say that the present invention is not limited to the case described above. For example, in the first embodiment shown in FIGS. 1 and 2, the
また、以上の各実施形態では、境界部分の辺が平坦な形状(直線形状)を有する高周波回路パターン20に対して、電源ライン30の端部が陥入する状態でこれらを接続するようにしたが、例えば、高周波回路パターン20の一部が凸状に突出した形状とし、その凸状の部分に対して電源ライン30の端部を接続するようにしてもよい。すなわち、高周波回路パターン20と電源ライン30の双方の回路パターンの一部が重複するように配置されればよい。望ましくは、その重複する範囲は、例えば、電源ライン30の厚銅36の断面積以上になるように設定されていればよい。
Further, in each of the above-described embodiments, the boundary portion is connected to the high-
また、図2に示す実施形態では、厚銅36は、銅ペースト37で接着するようにしたが、銅以外の導電性のペーストで接着するようにしてもよい。また、高周波回路パターン20との電気的な接続が確保できれば、導電性のペーストではなく、通常の(導電性を有しない)接着剤を用いるようにしてもよい。
In the embodiment shown in FIG. 2, the
また、図2に示す実施形態では、図2(D)において、銅メッキによる銅膜38を施すようにしたが、導電性の金属であれば、銅以外のメッキを施すようにしてもよい。例えば、金、銀、アルミニウム等によるメッキを施すようにしてもよい。また、メッキではなく、導電性の金属を蒸着するようにしてもよい。あるいは、導電性のペースト(例えば、銅ペースト)を表面に塗布するようにしてもよい。
In the embodiment shown in FIG. 2, the
また、図7に示す実施形態では、凹部51の幅wは、図2(B)に示す開口部35の幅よりも大きくなるようにしたが、凹部51の幅wが開口部35の幅と略同じになるようにしてもよい。
In the embodiment shown in FIG. 7, the width w of the recess 51 is made larger than the width of the
また、図9〜図11に示す実施形態では、L1層〜L4層の4層を有するようにしたが、3層を有する場合、または、5層以上を有する場合であっても本発明を適用することができる。また、図9〜図11に示す実施形態では、筐体50を示していないが、図7と同様に凹部51を有する筐体50または凹部51を有しない筐体50を用いるようにしてもよい。その場合、図11に示す実施形態では、凹部51の深さtを調整することで、電源ライン30の特性インピーダンスを調整することができる。
Moreover, in embodiment shown in FIGS. 9-11, it was made to have 4 layers, L1 layer-L4 layer, However, This invention is applied even when it has a case where it has 3 layers or has 5 layers or more. can do. In the embodiment shown in FIGS. 9 to 11, the
1 高周波回路基板
10 誘電体基板
10a 表面
10b 裏面
20 高周波回路パターン(第1導体層の一部)
21,22 端部
30 電源ライン(第1導体層の一部)
31,32 端部
35 開口部
36 厚銅
37 銅ペースト
38 銅膜
40 グランドパターン(第2導体層)
50 筐体
51 凹部
101,102,103 誘電体層
301,302 電源ライン
310 銅コイン
311,312 孔
DESCRIPTION OF
21, 22
31, 32
50 Housing 51
Claims (7)
高周波信号を伝搬する第1の回路パターンと、直流電流を伝搬する第2の回路パターンとを有する第1導体層と、
前記第1導体層と誘電体層を挟んで配置された第2導体層と、を少なくとも有し、
前記第2の回路パターンは、前記第1の回路パターンよりもその厚さが厚く形成されるとともに、前記誘電体層に埋め込まれて形成され、前記第1の回路パターンと前記第2の回路パターンとが電気的に接続される部分は、前記第1の回路パターンに対し前記第2の回路パターンが突出する様に構成されるとともに、これら双方の回路パターンの一部が重複するように配置されている、
ことを特徴とする高周波回路基板。 In high frequency circuit boards ,
A first circuit pattern to propagate a high-frequency signal, a first conductor layer and a second circuit pattern which propagates the DC current,
At least a first conductor layer and a second conductor layer disposed across a dielectric layer,
The second circuit pattern is formed to be thicker than the first circuit pattern and embedded in the dielectric layer, and the first circuit pattern and the second circuit pattern are formed. Are electrically connected to each other so that the second circuit pattern protrudes from the first circuit pattern, and a part of both circuit patterns overlap. ing,
A high-frequency circuit board characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016046353A JP6440646B2 (en) | 2016-03-09 | 2016-03-09 | High frequency substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016046353A JP6440646B2 (en) | 2016-03-09 | 2016-03-09 | High frequency substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017163000A JP2017163000A (en) | 2017-09-14 |
JP6440646B2 true JP6440646B2 (en) | 2018-12-19 |
Family
ID=59857251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016046353A Active JP6440646B2 (en) | 2016-03-09 | 2016-03-09 | High frequency substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6440646B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3510181B2 (en) * | 2000-05-10 | 2004-03-22 | 松下電器産業株式会社 | Multilayer electronic component having high frequency amplifier |
JP2013058642A (en) * | 2011-09-08 | 2013-03-28 | Taiyo Kogyo Co Ltd | Circuit board and circuit board manufacturing method |
JP2015149594A (en) * | 2014-02-06 | 2015-08-20 | 株式会社東芝 | microwave amplifier |
-
2016
- 2016-03-09 JP JP2016046353A patent/JP6440646B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017163000A (en) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101405068B1 (en) | High-frequency signal line | |
US9882256B2 (en) | High-frequency signal transmission line and electronic apparatus | |
CN103733741B (en) | High-frequency signal circuit and electronic equipment | |
JPWO2015118791A1 (en) | High frequency signal transmission line and electronic equipment | |
JP2014165424A (en) | Electronic circuit and electronic apparatus | |
JP2018029155A (en) | Converter and manufacturing method thereof | |
JP5472551B2 (en) | High frequency signal lines and electronic equipment | |
JP6368342B2 (en) | Antenna device and manufacturing method thereof | |
JP6440646B2 (en) | High frequency substrate | |
JP6563129B2 (en) | Flexible printed circuit board | |
WO2014115678A1 (en) | High frequency signal transmission line, and electronic apparatus | |
JP6438059B2 (en) | Antenna device and manufacturing method thereof | |
JP2015226311A (en) | Wiring board | |
WO2018207600A1 (en) | Circuit module | |
JP2015026747A (en) | Resin multilayer substrate | |
JP2008177363A (en) | Multilayer printed wiring board | |
US20230318160A1 (en) | Multilayer substrate and manufacturing method therefor | |
US20070178226A1 (en) | Printed circuit board | |
JP2014175829A (en) | Transmission line, antenna device, and manufacturing method for transmission line | |
JP2008306087A (en) | Substrate and inter-substrate connection device | |
JP2017143293A (en) | System for coupling printed circuit boards | |
JP2007258762A (en) | Multilayer substrate | |
JP2009283797A (en) | Substrate with built-in distributed constant circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181120 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6440646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |