JP6439482B2 - コンバータ及び制御回路 - Google Patents

Description

本発明は、リップル電流を低減させるためのコンデンサを介して接続された前段コンバータ及び後段コンバータを備えるコンバータ並びに該コンバータの動作を制御する制御回路に関する。

家庭用の商用電源から供給された交流電圧を直流電圧に変換するＡＣ−ＤＣコンバータを搭載し、該ＡＣ−ＤＣコンバータにて変換された直流電圧でバッテリを充電するプラグインハイブリッド車（PHEV:Plug-in Hybrid Electric Vehicle）及び電気自動車（EV:electric vehicle）が普及している。

特許文献１には、交流電圧を直流電圧に変換するＡＣ−ＤＣコンバータが開示されている。該ＡＣ−ＤＣコンバータは、ＰＦＣ（Power Factor Correction）回路付きＡＣ−ＤＣコンバータ及び絶縁型のＤＣ−ＤＣコンバータを備える。ＰＦＣ回路付きＡＣ−ＤＣコンバータと、ＤＣ−ＤＣコンバータとの間には、リップル電圧を低減させるためのコンデンサが介装されている。ＤＣ−ＤＣコンバータは絶縁トランスと、絶縁トランスの前段に設けられたフルブリッジ回路と、後段に設けられたダイオードブリッジとを有する。ＰＦＣ回路付きＡＣ−ＤＣコンバータは、商用電源の交流電圧を昇圧及び整流する。ＰＦＣ回路付きＡＣ−ＤＣコンバータにて整流された電圧は、フルブリッジ回路によりを高周波の交流電圧に変換される。変換された交流電圧は絶縁トランスを経て、整流回路及び平滑回路によりバッテリ電圧の直流電圧に変換される。

特開２００９−２１３２０２号公報

ところで、前記コンデンサに流入する電流は、前段のＰＦＣ回路付きＡＣ−ＤＣコンバータから出力される電流と、後段のＤＣ−ＤＣコンバータへ入力される電流との差分で表される。該電流の差分が大きい場合、リップル電流も大きくなるため、大容量のコンデンサが必要になる。従来技術においてはスイッチング制御によって、リップル電流を低減させる具体的な制御方法は開示されていない。
本願の目的は、スイッチング制御によってリップル電流を低減し、コンデンサを小型化することができるコンバータ及び該コンバータの動作を制御することができる制御回路を提供することにある。

本発明の一態様に係るコンバータは、電流を間欠的に出力する第１スイッチング回路を有する前段コンバータと、該第１スイッチング回路から出力された電流を平滑するコンデンサと、該コンデンサによって平滑された電流が間欠的に入力させる第２スイッチング回路を有する後段コンバータとを備え、前記前段コンバータに入力された直流又は交流を変換し、変換された直流又は交流を前記後段コンバータから出力するコンバータであって、前記第１スイッチング回路から電流が出力される出力期間の終了時点及び前記第２スイッチング回路に電流が入力される入力期間の開始時点が時間差を有するように前記第１及び第２スイッチング回路のスイッチングを制御する制御回路を備える。

本発明の一態様に係る制御回路は、電流を間欠的に出力する第１スイッチング回路を有する前段コンバータと、該第１スイッチング回路から出力された電流を平滑するコンデンサと、該コンデンサによって平滑された電流が間欠的に入力させる第２スイッチング回路を有する後段コンバータとを備え、前記前段コンバータに入力された直流又は交流を変換し、変換された直流又は交流を前記後段コンバータから出力するコンバータの動作を制御する制御回路であって、前記第１スイッチング回路から電流が出力される出力期間の終了時点及び前記第２スイッチング回路に電流が入力される入力期間の開始時点が時間差を有するように前記第１及び第２スイッチング回路のスイッチングを制御する。

なお、本願は、このような特徴的な処理部を備えるコンバータ及び制御回路として実現することができるだけでなく、かかる特徴的な処理をステップとする制御方法として実現したり、かかるステップをコンピュータに実行させるためのプログラムとして実現したりすることができる。また、コンバータ及び制御回路の一部又は全部を実現する半導体集積回路として実現したり、コンバータ及び制御回路を含むその他のシステムとして実現したりすることができる。

上記によれば、スイッチング制御によってリップル電流を低減し、コンデンサを小型化することができるコンバータ及び該コンバータの動作を制御することができる制御回路を提供することが可能となる。

本発明の実施形態１に係るＡＣ−ＤＣコンバータの一構成例を示す回路図である。 本発明の実施形態１に係る制御回路の一構成例を示すブロック図である。 ＰＦＣ回路付きＡＣ−ＤＣコンバータの一動作例を示した説明図である。 フルブリッジ回路の一動作例を示した説明図である。 スイッチング制御の方法を示すタイミングチャートである。 期間Ａ及び期間Ｂの重複期間と、リップル電流の実効値との関係を示すグラフである。 リップル電流の低減効果を示すグラフである。 ＰＦＣ回路付きＡＣ−ＤＣコンバータ及びフルブリッジ回路の駆動周波数が等しいときの電流の流れを示すタイミングチャートである。 ＰＦＣ回路付きＡＣ−ＤＣコンバータの駆動周波数が、フルブリッジ回路の駆動周波数の２分の１のときの電流の流れを示すタイミングチャートである。 ＰＦＣ回路付きＡＣ−ＤＣコンバータの駆動周波数がフルブリッジ回路の駆動周波数の２倍のときの電流の流れを示すタイミングチャートである。 本発明の実施形態２に係るＡＣ−ＤＣコンバータの一構成例を示す回路図である。

［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本発明の一態様に係るコンバータは、電流を間欠的に出力する第１スイッチング回路を有する前段コンバータと、該第１スイッチング回路から出力された電流を平滑するコンデンサと、該コンデンサによって平滑された電流が間欠的に入力させる第２スイッチング回路を有する後段コンバータとを備え、前記前段コンバータに入力された直流又は交流を変換し、変換された直流又は交流を前記後段コンバータから出力するコンバータであって、前記第１スイッチング回路から電流が出力される出力期間の終了時点及び前記第２スイッチング回路に電流が入力される入力期間の開始時点が時間差を有するように前記第１及び第２スイッチング回路のスイッチングを制御する制御回路を備える。

本願にあっては、制御回路は、第１スイッチング回路から電流が出力される出力期間の終了時点と、第２スイッチング回路に電流が入力される入力期間の開始時点とが時間差を有するように、第１及び第２スイッチング回路のスイッチングを制御する。このように制御した場合、前記終了時点及び開始時点が一致している場合に比べ、第１スイッチング回路から電流が出力される出力期間と、第２スイッチング回路に電流が入力される入力期間との重複期間が長くなる。前記重複期間が長い程、リップル電流は小さくなり、制御回路は、重複期間を制御することにより、コンデンサを小型化することができる。
コンバータには、ＡＣ／ＡＣコンバータ、ＡＣ／ＤＣコンバータ、ＤＣ／ＡＣコンバータ、ＤＣ／ＤＣコンバータが含まれる。

（２）前記制御回路は、前記第１スイッチング回路から電流が出力される出力期間と、前記第２スイッチング回路に電流が入力される入力期間との重複期間が最長になるように、前記第１及び第２スイッチング回路のスイッチングを制御する構成が好ましい。

本願にあっては、制御回路は前記重複期間が最長になるようにスイッチング制御を行う。従って、リップル電流を最大限に抑え、コンデンサを小型化することができる。

（３）前記制御回路は、前記第１スイッチング回路から電流が出力させる出力期間の終了時点と、前記第２スイッチング回路に電流が入力される入力期間の終了時点とが略一致するように、前記第１及び第２スイッチング回路のスイッチングを制御する構成が好ましい。

本願にあっては、制御回路は、第１スイッチング回路から電流が出力させる出力期間の終了時点と、第２スイッチング回路に電流が入力される入力期間の終了時点とが略一致するように、第１及び第２スイッチング回路のスイッチングを制御する。このように、比較的簡単なスイッチングのタイミング制御によって、前記重複期間が最長になるように制御することができ、リップル電流を最大限に抑え、コンデンサを小型化することができる。

（４）前記第１スイッチング回路は力率改善回路、前記第２スイッチング回路は直流を交流に変換するフルブリッジ回路である構成が好ましい。

本願にあっては、力率改善回路及びフルブリッジ回路間のリップル電流を抑え、コンデンサを小型化することができる。

（５）前記第１及び第２スイッチング回路の一方のスイッチング周期は、他方のスイッチング周期の整数倍である構成が好ましい。

本願にあっては、第１及び第２スイッチング回路の一方のスイッチング周期は、他方のスイッチング周期の整数倍である。従って、第１及び第２スイッチング回路のスイッチングタイミングの関係は保持され、前記重複期間が大きく変動することは無い。よって、リップル電流が低減された状態を一定範囲内に保持することができ、コンデンサを小型化することができる。

（６）本発明の一態様に係る制御回路は、電流を間欠的に出力する第１スイッチング回路を有する前段コンバータと、該第１スイッチング回路から出力された電流を平滑するコンデンサと、該コンデンサによって平滑された電流が間欠的に入力させる第２スイッチング回路を有する後段コンバータとを備え、前記前段コンバータに入力された直流又は交流を変換し、変換された直流又は交流を前記後段コンバータから出力するコンバータの動作を制御する制御回路であって、前記第１スイッチング回路から電流が出力される出力期間の終了時点及び前記第２スイッチング回路に電流が入力される入力期間の開始時点が時間差を有するように前記第１及び第２スイッチング回路のスイッチングを制御する。

本願にあっては、態様（１）と同様、制御回路は、前記重複期間を制御することにより、コンデンサを小型化することができる。

［本発明の実施形態の詳細］
本発明の実施形態に係るコンバータの具体例としてＡＣ−ＤＣコンバータを、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

（実施形態１）

図１は本発明の実施形態１に係るＡＣ−ＤＣコンバータ１の一構成例を示す回路図である。本実施の形態に係るＡＣ−ＤＣコンバータ１は、絶縁型であり、例えば、プラグインハイブリッド車及び電気自動車に搭載される。ＡＣ−ＤＣコンバータ１は、ノイズフィルタ（Ｎ／Ｆ）３と、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４と、コンデンサと、絶縁型のＤＣ−ＤＣコンバータ５と、各コンバータのスイッチング制御を行う制御回路９とを備える。ＤＣ−ＤＣコンバータ５は、例えばフルブリッジ回路５１、トランス５２及びダイオードブリッジ５３とで構成される。ＰＦＣ回路付きＡＣ−ＤＣコンバータ４は、本実施形態の前段コンバータ、ＤＣ−ＤＣコンバータ５は、本実施形態の後段コンバータに対応する。

ノイズフィルタ３は入力端子Ｔ１，Ｔ２を備え、ＤＣ−ＤＣコンバータ５は出力端子Ｔ３，Ｔ４を備える。入力端子Ｔ１，Ｔ２には交流電源が接続される。入力端子Ｔ１，Ｔ２に交流電圧が印加された場合、交流電圧はＰＦＣ回路付きＡＣ−ＤＣコンバータ４によって、力率改善され、昇圧及び整流される。ＤＣ−ＤＣコンバータ５は、ＡＣ−ＤＣコンバータ４にて整流された電圧を高周波の交流電圧に変換して変圧し、変圧後の交流電圧を直流電圧に整流して出力端子Ｔ３，Ｔ４から出力する。出力端子Ｔ３，Ｔ４にはバッテリ２が接続されており、出力端子Ｔ３，Ｔ４から出力された直流電圧によって該バッテリ２は充電される。

ノイズフィルタ３は入力端子Ｔ１，Ｔ２に印加された交流電圧に含まれる高周波ノイズを除去し、ノイズが除去された交流電圧をＰＦＣ回路付きＡＣ−ＤＣコンバータ４に印加する回路である。

ＰＦＣ回路付きＡＣ−ＤＣコンバータ４は、スイッチング制御によって交流電圧を昇圧して整流すると共に、スイッチングＰＷＭ制御によって、力率の改善を図る回路である。ＰＦＣ回路付きＡＣ−ＤＣコンバータ４は、昇圧された電流を間欠的に出力する。ＰＦＣ回路付きＡＣ−ＤＣコンバータ４は入力コンデンサＣ２、リアクトルＬ１，Ｌ２、並びに整流及び力率改善用のブリッジ回路を構成する２つのダイオードＤ１，Ｄ２及び２つのスイッチング素子Ｚ３，Ｚ４を備える。スイッチング素子Ｚ３，Ｚ４は例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等のパワーデバイスである。以下、本実施の形態ではスイッチング素子Ｚ３，Ｚ４をＩＧＢＴとして説明する。入力端子Ｔ１，Ｔ２にはノイズフィルタ３の入力端子対がそれぞれ接続され、ノイズフィルタ３の出力端子対には入力コンデンサＣ２の各端が接続されている。また、前記出力端子対の一端子にはリアクトルＬ１の一端が接続され、リアクトルＬ１の他端はダイオードＤ１のアノードと、スイッチング素子Ｚ３のコレクタとに接続している。前記出力端子対の他端子にはリアクトルＬ２の一端が接続され、リアクトルＬ２の他端はダイオードＤ２のアノードと、スイッチング素子Ｚ４のコレクタとに接続している。
ダイオードＤ１，Ｄ２のカソードは、フルブリッジ回路５１に接続している。ダイオードＤ１，Ｄ２のアノードはそれぞれスイッチング素子Ｚ３，Ｚ４のコレクタに接続し、スイッチング素子Ｚ３，Ｚ４のエミッタは、フルブリッジ回路５１に接続している。
リアクトルＬ１，Ｌ２、ダイオードＤ１，Ｄ２及びスイッチング素子Ｌ３，Ｌ４は、力率改善回路４１を構成している。力率改善回路４１は本実施形態の第１スイッチング回路に相当する。なお、図１に示す力率改善回路４１は一例であり、その他の公知の力率改善回路を採用しても良い。

ダイオードＤ１，Ｄ２のカソードにはコンデンサＣ１の一端が接続され、該コンデンサＣ１の他端はスイッチング素子Ｚ３，Ｚ４のエミッタに接続されている。

コンデンサＣ１は、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４から出力された電圧を平滑することによってリップル電流を抑える回路である。

ＤＣ−ＤＣコンバータ５のフルブリッジ回路５１は、コンデンサＣ１を介してＰＦＣ回路付きＡＣ−ＤＣコンバータ４から出力された電圧を、スイッチング制御によって、交流電圧に変換する回路である。フルブリッジ回路５１はフルブリッジ回路５１を構成する４つのスイッチング素子Ｚ５，Ｚ６，Ｚ７，Ｚ８を備える。スイッチング素子Ｚ５，Ｚ６のコレクタはダイオードＤ１，Ｄ２のカソードに接続している。スイッチング素子Ｚ５，Ｚ６のエミッタはそれぞれスイッチング素子Ｚ７，Ｚ８のコレクタに接続し、スイッチング素子Ｚ７，８のエミッタはスイッチング素子Ｚ３，Ｚ４のエミッタに接続している。

トランス５２は、磁気結合した複数のコイル、例えば１次コイル及び２次コイルを備える。１次コイルの一端はスイッチング素子Ｚ５のエミッタ及びスイッチング素子Ｚ７のコレクタに接続され、１次コイルの他端はスイッチング素子Ｚ６のエミッタ及びスイッチング素子Ｚ８のコレクタに接続されている。フルブリッジ回路５１から出力された交流電圧が１次コイルに印加されると、該１次コイルにて交番磁束が発生し、該交番磁束によって２次コイルに変圧された交流電圧が生ずる。

ダイオードブリッジ５３は、トランス５２の２次コイルに誘起された交流電圧を全波整流する回路である。ダイオードブリッジ５３はダイオードＤ９，Ｄ１０，Ｄ１１，Ｄ１２を備える。トランス５２を構成する２次コイルの一端はダイオードＤ９のアノードと、ダイオードＤ１１のコレクタとに接続し、２次コイルの他端はダイオードＤ１０のアノードと、ダイオードＤ１２のカソードとに接続している。
ダイオードＤ９，Ｄ１０のカソードはコイルＬ３の一端に接続し、コイルＬ３の他端は出力端子Ｔ３に接続している。ダイオードＤ９，Ｄ１０のアノードはそれぞれダイオードＤ１１，Ｄ１２のカソードに接続している。ダイオードＤ１１，Ｄ１２のアノードは出力端子Ｔ４に接続している。また、コイルＬ３の他端には出力コンデンサＣ３の一端が接続され、該出力コンデンサＣ３の他端はダイオードＤ１１，Ｄ１２のアノードが接続されている。
出力コンデンサＣ３は、ダイオードブリッジ５３から出力される全波整流電圧を平滑化するための素子である。コイルＬ３はリップル電流が出力コンデンサＣ３に流れ込むことを抑制するための素子である。

また、ＡＣ−ＤＣコンバータ１は、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４に入出力する交流電圧を検出するＡＣ電圧検出部９０ａを備える。ＡＣ電圧検出部９０ａは、入力端子Ｔ２と、ノイズフィルタ３が有する一端子対の一端子とを接続する導線に設けられており、該導線の電圧、つまりＰＦＣ回路付きＡＣ−ＤＣコンバータ４に印加される交流電圧に相当する信号を制御回路９へ出力するものである。例えば、ＡＣ電圧検出部９０ａは前記導線の電圧を分圧する分圧抵抗を含み、分圧された電圧を制御回路９へ出力する回路である。なお、分圧された電圧を増幅器で増幅して制御回路９へ出力しても良いし、電圧をＡＤ変換し、ＡＤ変換された電圧値を制御回路９に出力するように構成しても良い。
またＡＣ−ＤＣコンバータ１は、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４に入出力する電流を検出するＡＣ電流検出部９０ｂを備える。ＡＣ電流検出部９０ｂはノイズフィルタ３が有する他端子対の一端子と、リアクトルＬ２とを接続する導線に設けられており、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４から入出力する電流に相当する信号を制御回路９に出力するものである。ＡＣ電流検出部９０ｂは例えばカレントトランス５２を含み、該カレントトランス５２によって変換された電流を電圧に変換して制御回路９へ出力する回路である。
更に、ＡＣ−ＤＣコンバータ１は、バッテリ２に入出力する電流を検出するＤＣ電流検出部９０ｃを備える。ＤＣ電流検出部９０ｃはダイオードブリッジ５３の一端子と、出力端子Ｔ４とを接続する導線に設けられており、バッテリ２に入出力する電流に相当する信号を制御回路９に出力するものである。

図２は本発明の実施形態１に係る制御回路９の一構成例を示すブロック図である。制御回路９は、該制御回路９の各構成部の動作を制御するＣＰＵ（Central Processing Unit）等の制御部９１を備える。制御部９１には、バスを介して、ＲＡＭ９２、記憶部９３、通信部９４、インタフェース９５、及びスイッチング制御のタイミングを計時するための計時部９６が接続されている。

記憶部９３は、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）等の不揮発性メモリであり、本実施の形態に係るスイッチング制御を行うための制御プログラム及びテーブル９３ａを記憶している。テーブル９３ａは、交流電圧の位相及び大きさに対応付けて、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４及びＤＣ−ＤＣコンバータ５のスイッチングタイミングを記憶している。
また、制御プログラムは、コンピュータ読み取り可能に記録された可搬式メディアであるＣＤ（Compact Disc）−ＲＯＭ、ＤＶＤ（Digital Versatile Disc）−ＲＯＭ、ＢＤ（Blu-ray（登録商標）Disc）、ハードディスクドライブ又はソリッドステートドライブ等の記録媒体に記録されており、制御部９１が記録媒体から、制御プログラムを読み出し、記憶部９３に記憶させても良い。
更に、通信網に接続されている図示しない外部コンピュータから本発明に係る制御プログラムを、通信部９４を介して取得し、記憶部９３に記憶させても良い。

ＲＡＭ９２は、ＤＲＡＭ（Dynamic RAM）、ＳＲＡＭ（Static RAM）等のメモリであり、制御部９１の演算処理を実行する際に記憶部９３から読み出された制御プログラム、制御部９１の演算処理によって生ずる各種データを一時記憶する。

通信部９４は、交流電圧から直流電圧への変換を指示する充電指示、終了指示等を受信する回路である。

インタフェース９５には、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４、フルブリッジ回路５１を構成するスイッチング素子Ｚ３，Ｚ４，…，Ｚ７，Ｚ８のゲートが接続されており、該ゲートに電圧を与えることにより、各回路のスイッチング制御を行う。
また、インタフェース９５には、ＡＣ電圧検出部９０ａ、ＡＣ電流検出部９０ｂ及びＤＣ電流検出部９０ｃが接続されており、各検出部で検出された電流及び電圧が入力する。

制御部９１は通信部９４にて充電指示を受信した場合、スイッチング制御によってＰＦＣ回路付きＡＣ−ＤＣコンバータ４を力率改善回路及びＡＣ−ＤＣ変換回路、フルブリッジ回路５１をＤＣ−ＡＣ変換回路として動作させる。

図３はＰＦＣ回路付きＡＣ−ＤＣコンバータ４の一動作例を示した説明図である。ＰＦＣ回路付きＡＣ−ＤＣコンバータ４のスイッチング周波数は例えば５０ｋＨｚである。
制御部９１は、計時部９６にて計時した特定のタイミングにおいてスイッチング素子Ｚ３にする。交流電圧が正である場合、図３Ａに示すように、電流は、ノイズフィルタ３からリアクトルＬ１を経てスイッチング素子Ｚ３をコレクタ側からエミッタ側へ流れる。そして該電流は、スイッチング素子Ｚ４をエミッタ側からコレクタ側へ流れ、リアクトルＬ２を経てノイズフィルタ３へ流れる、
次いで、交流電圧が正である場合、制御部９１は、図３Ｂに示すように、スイッチング素子Ｚ３をオフ状態にする。この場合、電流は、ノイズフィルタ３からリアクトルＬ１及びダイオードＤ１を経て、ＤＣ−ＤＣコンバータ５の正端子側へ流れる。また、ＤＣ−ＤＣコンバータ５の負端子側からの電流は、スイッチング素子Ｚ４のエミッタ側からコレクタ側へ流れ、リアクトルＬ２を経てノイズフィルタ３へ流れる。
次いで制御部９１は、計時部９６にて計時した特定のタイミングにおいて再びスイッチング素子Ｚ３，Ｚ４をオン状態にする。交流電圧が正の期間においては、図３Ａ及び図３Ｂに示すスイッチング制御を交互に実行する。

交流電圧が負においてスイッチング素子Ｚ４がオン状態になったとき、図３Ｃに示すように、電流は、ノイズフィルタ３からリアクトルＬ２を経てスイッチング素子Ｚ４をコレクタ側からエミッタ側へ流れる。そして該電流は、スイッチング素子Ｚ３をエミッタ側からコレクタ側へ流れ、リアクトルＬ１を経てノイズフィルタ３へ流れる、
制御部９１は、交流電圧が負である場合、図３Ｄに示すように、スイッチング素子Ｚ４をオフ状態にする。この場合、電流は、ノイズフィルタ３からリアクトルＬ２及びダイオードＤ２を経て、ＤＣ−ＤＣコンバータ５の正端子側へ流れる。また、ＤＣ−ＤＣコンバータ５の負端子側からの電流は、スイッチング素子Ｚ３のエミッタ側からコレクタ側へ流れ、リアクトルＬ１を経てノイズフィルタ３へ流れる。

図４はフルブリッジ回路５１の一動作例を示した説明図である。フルブリッジ回路５１のスイッチング周波数は例えば５０ｋＨｚである。フルブリッジ回路５１のスイッチング周期は、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４のスイッチング周期と同一の５０ｋＨｚである。なお、制御部は、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４及びフルブリッジ回路５１のいずれかのスイッチング周期が、他方のスイッチング周期の整数倍になるように制御すれば良い。
図４Ａに示すように、制御部９１は、計時部９６にて計時した特定のタイミングにおいてスイッチング素子Ｚ５，Ｚ８をオン状態、スイッチング素子Ｚ６，Ｚ７をオフ状態にする。電流はスイッチング素子Ｚ５、トランス５２の一次コイル、及びスイッチング素子Ｚ８を流れる。一次コイルには所定方向に電流が流れ、２次コイル側に電圧が誘起される。

次いで、制御部９１は、図４Ｂに示すようにスイッチング素子Ｚ５，Ｚ６，Ｚ７，Ｚ８を一時的にオフ状態にし、次いで図４Ｃに示すようにスイッチング素子Ｚ５，Ｚ８をオフ状態、スイッチング素子Ｚ６，Ｚ７をオン状態にする。電流はスイッチング素子Ｚ６、トランス５２の一次コイル、及びスイッチング素子Ｚ７を流れる。一次コイルには前記所定方向と逆向きに電流が流れ、２次コイル側に電圧が誘起される。

次いで、制御部９１は、図４Ｄに示すようにスイッチング素子Ｚ５，Ｚ６，Ｚ７，Ｚ８を一時的にオフ状態にし、次いで図４Ａに示すように再びスイッチング素子Ｚ５，Ｚ８をオン状態、スイッチング素子Ｚ６，Ｚ７をオフ状態にする。以下、同様のスイッチング制御を行う。
なお、図４に示した制御方法は一例であり、フルブリッジ回路５１の制御方法は特に限定されるものでは無い。例えば、フルブリッジ回路５１をフェーズシフト方式により制御しても良い。

図５はスイッチング制御の方法を示すタイミングチャートである。
図中「ＰＷＭ制御」で示す期間は、制御部９１がＰＦＣ回路付きＡＣ−ＤＣコンバータ４のスイッチング素子Ｚ３，Ｚ４の両方をオン状態にする期間を示している。当該期間において、交流電源のエネルギーがリアクトルＬ１，Ｌ２に蓄積される。当該期間Ａにおいては、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４からコンデンサＣ１へ電流が出力されない。
期間Ａは、スイッチング素子Ｚ３又はスイッチング素子Ｚ４のいずれか一方がオン状態、他方がオフ状態になる期間を示している。当該期間Ａにおいては、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４からコンデンサＣ１へ電流が出力さる。ＰＦＣ回路付きＡＣ−ＤＣコンバータ４から出力される電圧は、リアクトルＬ１，Ｌ２に蓄積されたエネルギーによって昇圧される。期間Ａの長さは交流電圧の位相によって変動する。交流電圧の値が大きい場合、期間Ａが長く、交流電圧の値が小さい場合、期間Ａが短くなるように制御する。このように制御することにより、力率が改善される。

一方、期間Ｂは、フルブリッジ回路５１のスイッチング素子Ｚ５，Ｚ８又はスイッチング素子Ｚ６，Ｚ７がオン状態になる期間を示している。当該期間Ｂにおいては、フルブリッジ回路５１から交流電圧が出力され、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４又はコンデンサＣ１から電流がフルブリッジ回路５１に流入する。
それ以外の期間においては、フルブリッジ回路５１のスイッチング素子Ｚ５，Ｚ６，Ｚ７，Ｚ８はオフ状態であり、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４及びコンデンサＣ１からフルブリッジ回路５１へ電流は流れない。

本実施形態１に掛かる制御部９１は、計時部９６を用いて、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４から電流が出力される期間Ａの終了時点（例えば、２０［μｓ］の時点）と、フルブリッジ回路５１に電流が入力される期間Ｂの開始時点（例えば、２０＋ｔｄ［μｓ］）とが時間差を有するように、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４及びフルブリッジ回路５１のスイッチング制御を行う。好ましくは、制御部９１は、期間Ａと、期間Ｂとの重複期間が最長になるように制御する。期間Ａと、期間Ｂとの重複期間を最長にするためには、制御部９１は、期間Ａの終了時点と、期間Ｂの終了時点が略一致するようにスイッチング制御を行えば良い。なお、かかるスイッチング制御のタイミング情報は予めテーブル９３ａに格納しておき、制御部９１はテーブル９３ａが格納するタイミング情報を読み出して、スイッチング制御を行えば良い。なお、制御部９１は、テーブル９３ａを用いずに、上述のタイミングを算出し、スイッチング制御を行うように構成しても良い。また、上述のタイミングで各スイッチング素子Ｚ３，Ｚ４，Ｚ５，Ｚ６，Ｚ７，Ｚ８をオンオフさせる信号を出力するスイッチ駆動回路を備えても良い。
期間Ａ及び期間Ｂの重複期間は、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４のスイッチング素子Ｚ３，Ｚ４をオン状態にするタイミングから、フルブリッジ回路５１のスイッチング素子Ｚ５，Ｚ８又はスイッチング素子Ｚ６，Ｚ７をオン状態にするタイミングまでの時間ｔｄを調整することによって、制御することができる。

図６は期間Ａ及び期間Ｂの重複期間と、リップル電流の実効値との関係を示すグラフである。横軸は時間ｔｄ、左側の縦軸はリップル電流の実効値、右側の縦軸は期間Ａ及び期間Ｂの重複期間の長さ示す。ｔｄが大きくなるに連れて、期間Ａ及び期間Ｂの重複期間が長くなるため、リップル電流の実効値が小さくなる。しかし、ｔｄがある値を超えると、期間Ａ及び期間Ｂの重複期間が逆に短くなり、リップル電流の実効値が大きくなる。リップル電流の実効値が最小になるのは、期間Ａ及び期間Ｂの重複期間が最長になるときである。期間Ａは常時変動する値であるが、期間Ａの終了時点と、期間Ｂの終了時点とが略一致するように制御すれば、期間Ａ及び期間Ｂの重複期間が最長になる。言い換えると、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４から電流を出力させる出力期間の終了時点と、フルブリッジ回路５１に電流が入力される入力期間の終了時点とが略一致するように、制御部９１はスイッチング制御を行う。

図７はリップル電流の低減効果を示すグラフである。横軸は時間、縦軸はコンデンサＣ１に流出入するリップル電流を示す。図７Ａは、期間Ａ及び期間Ｂの重複期間が最大になるように制御した場合のリップル電流を示し、図７Ｂは本実施形態１の制御を行わなかった場合、つまりｔｄ＝０のときのリップル電流を示す。図７Ａ中破線の楕円で示した箇所を、図７Ｂと比較してみると、コンデンサＣ１に流入し、又はコンデンサＣ１から流出する電流が低減されていることが分かる。

図８はＰＦＣ回路付きＡＣ−ＤＣコンバータ４及びフルブリッジ回路５１の駆動周波数が等しいときの電流の流れを示すタイミングチャートである。図８に示す例では、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４及びフルブリッジ回路５１の駆動周波数は５０ｋＨｚである。横軸は時間を示している。
上段の２つのタイミングチャートは、フルブリッジ回路５１のスイッチング素子Ｚ５，Ｚ８の通電状態と、スイッチング素子Ｚ６，Ｚ７の通電状態をそれぞれ示している。ハッチングが付された矩形部分は、コンデンサＣ１側からフルブリッジ回路５１へ電流が流出するタイミングを示している。
中段の２つのタイミングチャートは、従来の制御方法によって、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４を制御した場合におけるダイオードＤ１又はダイオードＤ２の通電状態と、前記重複期間とを示している。重複期間は、ダイオードＤ１又はダイオードＤ２が通電している期間と、スイッチング素子Ｚ５，Ｚ６，Ｚ７，Ｚ８が通電している期間とが重複している期間である。
下段の２つのタイミングチャートは、本実施形態１の制御方法によって、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４を制御した場合におけるダイオードＤ１又はダイオードＤ２の通電状態と、前記重複期間とを示している。

中段及び下段のタイミングチャートから分かるように、本実施形態１のスイッチング制御によれば、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４から電流が出力される期間と、フルブリッジ回路５１へ電流が入力される期間との重複期間が従来手法に比べて長い。ＰＦＣ回路付きＡＣ−ＤＣコンバータ４からコンデンサＣ１へ流入する電流と、コンデンサＣ１からフルブリッジ回路５１へ流出する電流の差分が大きい程、リップル電流は大きくなる。本実施形態１のスイッチング制御によれば、全体的に前記差分を低減させることができるため、リップル電流も低減される。リップル電流を抑えることによって、コンデンサＣ１を小型化することができる。

図９はＰＦＣ回路付きＡＣ−ＤＣコンバータ４の駆動周波数が、フルブリッジ回路５１の駆動周波数の２分の１のときの電流の流れを示すタイミングチャートである。図９に示す例では、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４の駆動周波数は５０ｋＨｚ、フルブリッジ回路５１の駆動周波数は２５ｋＨｚである。横軸は時間を示している。
上段、中段及び下段のタイミングチャートが示す内容は、図８と同様であり、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４の駆動周波数が異なるのみである。ＰＦＣ回路付きＡＣ−ＤＣコンバータ４の駆動周波数が、フルブリッジ回路５１の駆動周波数の２分の１のときも、前記重複期間が従来手法に比べて長くすることによって、リップル電流を抑え、コンデンサＣ１を小型化することができる。
また、図９から分かるように、スイッチング素子Ｚ３，Ｚ４のオン期間の周期的変化を除けば、前記重複期間は２５ｋＨｚ周期で規則的に変動するのみである。従って、規則的に変動する重複期間の範囲において、コンデンサＣ１に求められる容量を特定すれば足りる。

図１０はＰＦＣ回路付きＡＣ−ＤＣコンバータ４の駆動周波数がフルブリッジ回路５１の駆動周波数の２倍のときの電流の流れを示すタイミングチャートである。図９に示す例では、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４の駆動周波数は５０ｋＨｚ、フルブリッジ回路５１の駆動周波数は１００ｋＨｚである。横軸は時間を示している。
上段、中段及び下段のタイミングチャートが示す内容は、図８と同様であり、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４の駆動周波数が異なるのみである。ＰＦＣ回路付きＡＣ−ＤＣコンバータ４の駆動周波数が、フルブリッジ回路５１の駆動周波数の２倍のときも、前記重複期間が従来手法に比べて長くすることによって、リップル電流を抑え、コンデンサＣ１を小型化することができる。また、図１０から分かるように、スイッチング素子Ｚ３，Ｚ４のオン期間の周期的変化を除けば、前記重複期間は１００ｋＨｚ周期で規則的に変動するのみである。従って、規則的に変動する重複期間の範囲において、コンデンサＣ１に求められる容量を特定すれば足りる。

以上の通り、本実施形態１によれば、スイッチング制御によって、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４と、ＤＣ−ＤＣコンバータ５を構成するフルブリッジ回路５１との間のリップル電流を低減し、コンデンサＣ１を小型化することができる。

また、制御回路９は期間Ａ及び期間Ｂの重複期間が最長になるようにスイッチング制御を行うため、リップル電流を最大限に抑え、コンデンサを小型化することができる。

更に、制御回路９は、期間Ａの終了時点と、期間Ｂの終了時点とが略一致するように、スイッチング制御を行うことによって、比較的簡単なスイッチングのタイミング制御により、前記重複期間を最長にすることができる。

更にまた、ＰＦＣ回路付きＡＣ−ＤＣコンバータ４及びフルブリッジ回路５１のいずれか一方のスイッチング周期は、他方のスイッチング周期の整数倍であるため、リップル電流が低減された状態を一定範囲内に保持することができ、コンデンサを小型化することができる。

（実施形態２）
図１１は、本発明の実施形態２に係るＡＣ−ＤＣコンバータ１の一構成例を示す回路図である。本実施形態２に係るＡＣ−ＤＣコンバータ１は、実施形態１に係るＡＣ−ＤＣコンバータ１と同様の構成であり、ＰＦＣ回路付きＡＣ−ＤＣコンバータ２０４の力率改善回路２４１及びＤＣ−ＤＣコンバータ２０５の構成が実施形態１と異なる。以下では主にかかる相違点について説明する。

実施形態２に係るＰＦＣ回路付きＡＣ−ＤＣコンバータ２０４は、スイッチング制御によって交流電圧及び直流電圧を双方向に変換する回路である。ＰＦＣ回路付きＡＣ−ＤＣコンバータ２０４は、実施形態１と同様の入力コンデンサＣ２、リアクトルＬ１，Ｌ２を備え、リアクトルＬ１，Ｌ２はスイッチング素子Ｚ１，Ｚ２，Ｚ３，Ｚ４にて構成されたＰＦＣ用フルブリッジ回路を備える。一端がノイズフィルタ３に接続されたリアクトルＬ１の他端はスイッチング素子Ｚ１のエミッタと、スイッチング素子Ｚ３のコレクタとに接続している。一端がノイズフィルタ３に接続されたリアクトルＬ２の他端はスイッチング素子Ｚ２のエミッタと、スイッチング素子Ｚ４のコレクタとに接続している。スイッチング素子Ｚ１，Ｚ２のコレクタは、フルブリッジ回路５１に接続している。スイッチング素子Ｚ１，Ｚ２のエミッタはそれぞれスイッチング素子Ｚ３，Ｚ４のコレクタに接続し、スイッチング素子Ｚ３，Ｚ４のエミッタは、フルブリッジ回路５１に接続している。

実施形態２に係るＤＣ−ＤＣコンバータ２０５は、双方向にＡＤ／ＡＤ変換する回路である。ＤＣ−ＤＣコンバータ２０５は、実施形態１と同様の第１のフルブリッジ回路５１と、トランス５２と、第２のフルブリッジ回路２５３とを備える。第１及び第２のフルブリッジ回路２５３は実施形態１と同様の回路構成であり、それぞれ、トランス５２を構成する各コイルにそれぞれ接続されている。第２のフルブリッジ回路２５３は、実施形態１のダイオードブリッジ５３のダイオードＤ９，Ｄ１０，Ｄ１１，Ｄ１２を、スイッチング素子Ｚ９，Ｚ１０，Ｚ１１，Ｚ１２に置換した回路である。

制御部９１は、バッテリ２の充電を行う際、図３に示すような電流の流れになるように、ＰＦＣ回路付きＡＣ−ＤＣコンバータ２０４のスイッチング素子Ｚ１，Ｚ２，Ｚ３，Ｚ４のスイッチング制御を行う。つまり、図３Ａに示す状況においてはスイッチング素子Ｚ３をオン状態にする。図３Ｂに示す状態においてはスイッチング素子Ｚ３をオフ状態にする。図３Ｃに示す状況においてはスイッチング素子Ｚ４をオン状態にする。図３Ｄに示す状況においては、スイッチング素子Ｚ４をオフ状態にする。

また、制御部９１は、バッテリ２の充電を行う際、図４に示す制御によってトランス５２の２次コイルに誘起された電圧が整流されるように、第２のフルブリッジ回路２５３のスイッチング素子Ｚ９，Ｚ１０，Ｚ１１，Ｚ１２のスイッチング制御を行う。例えば、図４Ａに示す状況においては、スイッチング素子Ｚ１０，Ｚ１１をオフ状態にする。図４Ｃに示す状況においては、スイッチング素子Ｚ９，Ｚ１２をオフ状態にする。図４Ｂ，Ｄに示す状況においては、スイッチング素子Ｚ９，Ｚ１０，Ｚ１１，Ｚ１２をオフ状態にする。

バッテリ２を放電する場合、制御部９１は、ＰＦＣ回路付きＡＣ−ＤＣコンバータ２０４及びＤＣ−ＤＣコンバータ２０５のスイッチング制御によって、ＰＦＣ用フルブリッジ回路をインバータとして機能させ、ＤＣ−ＤＣコンバータ２０５から出力された電圧を交流電圧に変換して、出力させる。

入力端子Ｔ１，Ｔ２に負荷が接続された場合、バッテリ２によって出力端子Ｔ３，Ｔ４に印加された直流電圧が交流にＡＣ／ＤＣ変換され、ＡＣ／ＤＣ変換された交流が入力端子Ｔ１，Ｔ２を介して負荷に給電される。このように交流電圧及び直流電圧を双方向にＡＣ／ＤＣ変換するＡＣ−ＤＣコンバータ１を車両に搭載することにより、バッテリ２を災害用又は非常用電源として利用することが可能になる。

このように構成された実施形態２に係る双方向型のＡＣ−ＤＣコンバータ１においても、実施形態１と同様、スイッチング制御によって、ＰＦＣ回路付きＡＣ−ＤＣコンバータ２０４及びＤＣ−ＤＣコンバータ２０５間のリップル電流を低減し、コンデンサＣ１を小型化することができる。

１ ＡＣ−ＤＣコンバータ（コンバータ）
２ バッテリ
３ ノイズフィルタ
４，２０４ ＰＦＣ回路付きＡＣ−ＤＣコンバータ（前段コンバータ）
４１ 力率改善回路（第１スイッチング回路）
５ ＤＣ−ＤＣコンバータ（後段コンバータ）
９ 制御回路
５１ フルブリッジ回路
５２ トランス
５３ ダイオードブリッジ
９０ａ ＡＣ電圧検出部
９０ｂ ＡＣ電流検出部
９０ｃ ＤＣ電流検出部
９１ 制御部
９２ ＲＡＭ
９３ 記憶部
９３ａ テーブル
９４ 通信部
９５ インタフェース
９６ 計時部
Ｃ１ 入力コンデンサ
Ｃ２ コンデンサ
Ｃ３ 出力コンデンサ
Ｌ１，Ｌ２ リアクトル
Ｄ１，Ｄ２，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２ ダイオード
Ｚ１，Ｚ２，Ｚ３，Ｚ４，Ｚ５，Ｚ６，Ｚ７，Ｚ８，Ｚ９，Ｚ１０，Ｚ１１，Ｚ１２ スイッチング素子
Ｔ１，Ｔ２ 入力端子
Ｔ３，Ｔ４ 出力端子

Claims (6)

1. 電流を間欠的に出力する第１スイッチング回路を有する前段コンバータと、該第１スイッチング回路から出力された電流を平滑するコンデンサと、該コンデンサによって平滑された電流が間欠的に入力させる第２スイッチング回路を有する後段コンバータとを備え、前記前段コンバータに入力された直流又は交流を変換し、変換された直流又は交流を前記後段コンバータから出力するコンバータであって、
   前記第１スイッチング回路から電流が出力される出力期間の終了時点及び前記第２スイッチング回路に電流が入力される入力期間の開始時点が時間差を有するように前記第１及び第２スイッチング回路のスイッチングを制御する制御回路を備えるコンバータ。
2. 前記制御回路は、
   前記第１スイッチング回路から電流が出力される出力期間と、前記第２スイッチング回路に電流が入力される入力期間との重複期間が最長になるように、前記第１及び第２スイッチング回路のスイッチングを制御する
   請求項１に記載のコンバータ。
3. 前記制御回路は、
   前記第１スイッチング回路から電流が出力させる出力期間の終了時点と、前記第２スイッチング回路に電流が入力される入力期間の終了時点とが略一致するように、前記第１及び第２スイッチング回路のスイッチングを制御する
   請求項１又は請求項２に記載のコンバータ。
4. 前記第１スイッチング回路は力率改善回路、前記第２スイッチング回路は直流を交流に変換するフルブリッジ回路である
   請求項１〜請求項３のいずれか一つに記載のコンバータ。
5. 前記第１及び第２スイッチング回路の一方のスイッチング周期は、他方のスイッチング周期の整数倍である
   請求項１〜請求項４のいずれか一つに記載のコンバータ。
6. 電流を間欠的に出力する第１スイッチング回路を有する前段コンバータと、該第１スイッチング回路から出力された電流を平滑するコンデンサと、該コンデンサによって平滑された電流が間欠的に入力させる第２スイッチング回路を有する後段コンバータとを備え、前記前段コンバータに入力された直流又は交流を変換し、変換された直流又は交流を前記後段コンバータから出力するコンバータの動作を制御する制御回路であって、
   前記第１スイッチング回路から電流が出力される出力期間の終了時点及び前記第２スイッチング回路に電流が入力される入力期間の開始時点が時間差を有するように前記第１及び第２スイッチング回路のスイッチングを制御する制御回路。

Images