JP6439180B2

JP6439180B2 - 表示装置および表示方法

Info

Publication number: JP6439180B2
Application number: JP2014235660A
Authority: JP
Inventors: 敏行加藤
Original assignee: Joled Inc
Current assignee: Joled Inc
Priority date: 2014-11-20
Filing date: 2014-11-20
Publication date: 2018-12-19
Anticipated expiration: 2034-11-20
Also published as: US10121411B2; US20160148576A1; JP2016099468A

Description

本開示は、表示装置および表示方法に関する。

表示装置には、例えば、有機ＥＬディスプレイ、あるいは液晶ディスプレイ等がある。有機ＥＬ（エレクトロルミネッセンス）ディスプレイは、一般的に、有機ＥＬパネルと、ソースドライバと、ゲートドライバと、制御部と、電源回路とを備えている。

有機ＥＬパネルは、列方向に延伸する複数のデータ信号線と、行方向に延伸する複数の走査線と、複数のデータ信号線と複数の走査線との交点の各々に配置された複数の画素部とを有する。複数の画素部の各々は、例えば、赤色（Ｒ）用の光を出すサブ画素部ＰＲ、緑色（Ｇ）用の光を出すサブ画素部ＰＧ、および、青色（Ｂ）用の光を出すサブ画素部ＰＢを備えている。

サブ画素部ＰＲ、ＰＧおよびＰＢの各々は、駆動電流に応じて発光する有機ＥＬ素子と、データ信号線の電圧に応じた電荷を蓄積する容量素子と、容量素子に蓄積された電荷に応じた駆動電流を有機ＥＬ素子に供給する駆動トランジスタとを備えている。

ソースドライバは、複数のデータ信号線の各々に映像信号により示される画像を構成する複数の表示画素の各々の階調値に応じた電圧を印加する。ゲートドライバは、選択された画素に接続された走査線に電圧を印加する。制御部は、ゲートドライバおよびソースドライバ、電源回路の各々に対し、ゲートドライバおよびソースドライバ、電源回路の各々の動作を決定するための内部制御信号を出力する。電源回路は、有機ＥＬディスプレイの構成要素の各々に対して、回路の仕様に応じた電源電圧を供給する。

特許文献１には、有機ＥＬパネルのカソード電圧（有機ＥＬ素子のカソード電極に接続される電極線の電圧）を電源電圧ＶＤＤに近づけるように調整することにより、消費電力を抑える表示装置が開示されている。

特開２００６−０６５１４８号公報

しかしながら、特許文献１の表示装置では、ソースドライバの消費電力の低減が十分ではないという問題がある。

本開示は、ソースドライバの消費電力を低減することができる表示装置および表示方法を提供する。

本開示における表示装置は、複数の画素部と、前記複数の画素部の各々に接続されたデータ信号線に対し、映像信号により示される画像を構成する複数の表示画素の各々の階調値に応じた電圧を印加するソースドライバと、前記複数の画素部および前記ソースドライバの動作を制御する制御部とを備え、前記複数の画素部の各々は、駆動電流に応じて発光する発光素子と、接続されたデータ信号線の電圧に応じた電荷を蓄積する容量素子と、前記容量素子に蓄積された電荷量に応じた前記駆動電流を前記発光素子に対して供給する駆動トランジスタとを有し、前記駆動トランジスタは、Ｐチャネル型トランジスタであり、前記制御部は、第一基準値以下の低階調値を持つ表示画素の出現頻度が第一基準頻度よりも低い場合、または、第二基準値以上の高階調値を持つ表示画素の出現頻度が第二基準頻度よりも低い場合に、前記ソースドライバの出力電圧を低下させる。

本開示における表示装置は、ソースドライバの消費電力を低減することができる。

実施の形態１における有機ＥＬディスプレイの外観の一例を示す外観図実施の形態１における有機ＥＬディスプレイの構成の一例を示すブロック図実施の形態１におけるソースドライバの構成の一例を示すブロック図実施の形態１におけるソースドライバを構成するガンマ回路の一例を示す回路図ソースドライバの出力電圧と階調値との関係を示す図実施の形態１における制御部の構成の一例を示すブロック図実施の形態１にかかるソースドライバの出力電圧を低減させる処理の処理手順の一例を示すフローチャート映像信号の階調値の分布を示すヒストグラム映像信号の階調値の分布を示すヒストグラム実施の形態１にかかるソースドライバから出力される電圧と輝度値との関係を示す表実施の形態にかかる有機ＥＬディスプレイの構成の一例を示す図実施の形態１における制御部の構成の一例を示すブロック図実施の形態２にかかるソースドライバの出力電圧を低減させる処理の処理手順の一例を示すフローチャート

以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。

なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。

（実施の形態１）
以下、図１〜９を用いて、実施の形態１を説明する。本実施の形態では、表示装置が有機ＥＬディスプレイである場合を例に説明する。当該有機ＥＬディスプレイは、映像信号により示される画像を構成する複数の表示画像各々の階調値を取得し、第一基準値以下の低階調値を持つ表示画素の出現頻度、または、第二基準値以上の高階調値を持つ表示画素の出現頻度が低い場合に、ソースドライバの出力電圧を低下させる。

本実施の形態では、出現頻度の判定は、映像信号の解析により行われる。具体的には、有機ＥＬディスプレイは、低階調値を持つ表示画素の数を計数し、複数の表示画素の総数に対する低階調値を持つ表示画素の数の比率（以下、「低階調比率」と称する）を出現頻度として求める。さらに、有機ＥＬディスプレイは、高階調値を持つ表示画素の数を計数し、複数の表示画素の総数に対する高階調値を持つ表示画素の数の比率（以下、「高階調比率」と称する）を出現頻度として求める。有機ＥＬディスプレイは、当該出現頻度を用いて、ソースドライバの出力電圧を低下させるか否かを決定する。

［１−１．表示装置の構成］
図１は、本実施の形態にかかる有機ＥＬディスプレイの外観の一例を示す図である。図２は、本実施の形態にかかる有機ＥＬディスプレイの構成の一例を示す図である。図２に示すように、有機ＥＬディスプレイ１は、有機ＥＬパネル１０と、制御部２０と、ソースドライバ３０と、ゲートドライバ４０と、電源回路５０とを備えている。

［有機ＥＬパネル］
有機ＥＬパネル１０は、図２に示すように、列方向に延伸するデータ信号線ＳＬ１〜ＳＬｎと、行方向に延伸する走査線ＧＬ１〜ＧＬｍと、データ信号線ＳＬ１〜ＳＬｎと走査線ＧＬ１〜ＧＬｍとの複数の交点の各々に配置された複数の画素部Ｐとを備えている。言い換えると、複数の画素部Ｐは、ｍ行ｎ列のマトリクス状に配置されている。

画素部Ｐは、赤色（Ｒ）用の光を出すサブ画素部ＰＲ、緑色（Ｇ）用の光を出すサブ画素部ＰＧ、および、青色（Ｂ）用の光を出すサブ画素部ＰＢを備えている（なお、クレームの画素部はサブ画素部に対応している）。サブ画素部ＰＲ、ＰＧおよびＰＢは、行方向または列方向に並べて配置されていても構わないし、マトリクス状に配置されていても構わない。

サブ画素部ＰＲは、図２に示すように、有機ＥＬ素子ＯＥＬと、容量素子Ｃｓと、選択トランジスタＴｒｓと、駆動トランジスタＴｒｄとを備えている。

有機ＥＬ素子ＯＥＬは、駆動電流に応じて発光する発光素子である。本実施の形態において、有機ＥＬ素子ＯＥＬは、白色の光を出力する発光素子である。駆動電流は、駆動トランジスタＴｒｄから供給される。有機ＥＬ素子ＯＥＬは、アノード電極が駆動トランジスタＴｒｄのドレイン電極に、カソード電極が電源線ＶＥＬ（ＶＥＬは、例えば、接地電圧）にそれぞれ接続されている。

容量素子Ｃｓは、データ信号線ＳＬの電圧に応じた電荷が蓄積される容量素子である。容量素子Ｃｓは、第一電極が駆動トランジスタＴｒｄのゲート電極に、第二電極が駆動トランジスタＴｒｄのソース電極にそれぞれ接続されている。図２では、第一電極と駆動トランジスタＴｒｄのゲート電極との接続ノードをノードＮｇとしている。

駆動トランジスタＴｒｄは、データ信号線ＳＬの電圧に応じて蓄積された容量素子Ｃｓの電荷の量に応じた駆動電流を有機ＥＬ素子ＯＥＬに供給する。駆動トランジスタＴｒｄは、Ｐチャネル型（以下、適宜「Ｐｃｈ型」と称する）トランジスタであり、ゲート電極が容量素子Ｃｓの第一電極に、ソース電極が容量素子Ｃｓの第二電極および電源線ＶＴＦＴに、ドレイン電極が有機ＥＬ素子ＯＥＬのアノード電極にそれぞれ接続されている。

選択トランジスタＴｒｓは、走査線ＧＬの電圧に応じてデータ信号線ＳＬと容量素子Ｃｓの第一電極との導通および非導通を切り替えるスイッチ素子である。

さらに、図示しないが、サブ画素部ＰＲを構成する有機ＥＬ素子ＯＥＬの正面側には、赤色の波長の光を通過させるカラーフィルタが形成されている。

サブ画素部ＰＧおよびＰＢの構成は、カラーフィルタの特性を除き、サブ画素部ＰＲと同じである。緑色に対応するサブ画素部ＰＧを構成する有機ＥＬ素子ＯＥＬの正面側には、緑色の波長の光を通過させるカラーフィルタが形成されている。青色に対応するサブ画素部ＰＢを構成する有機ＥＬ素子ＯＥＬの正面側には、青色の波長の光を通過させるカラーフィルタが形成されている。

なお、カラーフィルタは、例えば、マスク蒸着により形成することが考えられるが、これに限定されるものではない。例えば、青色発光の有機ＥＬ素子を形成し、青色光を、Ｒ、Ｇ、Ｂの各色に変換する色変換層（ＣＣＭ：カラーチェンジミディアムズ）を設けても良い。

また、本実施の形態では、全てのサブ画素部を白色の有機ＥＬ素子ＯＥＬで構成し、サブ画素部に各色の光を通過させるカラーフィルタを設ける場合について説明したが、これに限るものではない。例えば、対応する色に応じた材料を用いて有機ＥＬ素子ＯＥＬを形成しても構わない。

また、本実施の形態では、選択トランジスタＴｒｓおよび駆動トランジスタＴｒｄが薄膜トランジスタである場合を例に説明したが、これに限るものではない。選択トランジスタＴｒｓおよび駆動トランジスタＴｒｄは、ＦＥＴ、ＭＯＳ−ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタ等であっても構わない。さらに、選択トランジスタＴｒｓは、トランジスタに限定するものではなく、アナログスイッチ等であっても構わない。

［ソースドライバ］
ソースドライバ３０は、制御部２０から出力される第一制御信号Ｃｔｒ１に応じたデータ信号をデータ信号線ＳＬ１〜ＳＬｎに印加する回路である。

図３は、本実施の形態にかかるソースドライバ３０の構成の一例を示すブロック図である。ソースドライバ３０は、図３に示すように、受信部３１と、シフトレジスタ３２と、ラッチ回路３３と、ガンマ回路３４と、ＤＡ変換器３５と、出力バッファ３６と、スイッチ回路３７とを備えている。

受信部３１は、制御部２０から入力された第一制御信号Ｃｔｒ１を解析することにより、複数の表示画素各々の階調値（の相当値）を取得し、取得した階調値をシフトレジスタ３２にシリアルに伝送する。受信部３１は、さらに、ラッチ回路３３に対し、シフトレジスタ３２から出力される値をラッチするタイミングを指示する。当該タイミングは、シフトレジスタ３２に同一行の階調値が全て蓄積されるタイミングである。

シフトレジスタ３２は、有機ＥＬパネル１０の１行分の階調値を示すデータを記憶可能であり、受信部３１からデータが入力されるごとに、蓄積されているデータを信号ＤＩＲにより示される方向に順次シフトさせると供に、蓄積されているデータの最後に受信部３１から入力されたデータを蓄積する。シフトレジスタ３２は、常時、蓄積されている１行分のデータをラッチ回路３３にパラレルに出力する。

ラッチ回路３３は、受信部３１により示されるタイミングでシフトレジスタ３２から出力される１行分のデータをラッチする。ラッチ回路３３は、ＤＡ変換器に対しラッチした１行分のデータをパラレルに出力する。なお、ラッチ回路３３は、複数行分のデータをラッチできるように構成されていても構わない。

ガンマ回路３４は、後述する電源回路５０において生成された基準電圧ＶＲ０〜ＶＲ７、ＶＧ０〜ＶＧ７、ＶＢ０〜ＶＢ７を安定化させて出力する。ガンマ回路３４は、図３に示すように、赤（Ｒ）に対応する第一ガンマ回路３４ｒと、緑（Ｇ）に対応する第二ガンマ回路３４ｇと、青（Ｂ）に対応する第三ガンマ回路３４ｂとを備えている。

図４は、本実施の形態にかかるソースドライバ３０を構成する第一ガンマ回路３４ｒの一例を示す回路図である。図４に示すように、第一ガンマ回路３４ｒは、基準電圧ＶＲ０〜ＶＲｋ（ｋは階調値の総数−１、例えば、０〜２５５の場合ｋは２５５）を独立してドライブする回路と、（ｋ−１）個の抵抗素子Ｒ１〜Ｒｋとを備えている。抵抗素子Ｒｈ（ｈ＝１〜ｋ−１）は、一端が基準電圧ＶＲｈを伝送する電源線に、他端が基準電圧ＶＲ（ｈ＋１）を伝送する電源線にそれぞれ接続されている。第一ガンマ回路３４ｒにより、基準電圧ＶＲ１〜ＶＲｋは、隣接する２つの電圧の差が全て同じになる。

ＤＡ変換器３５は、ガンマ回路３４から出力される基準電圧を用いて、ラッチ回路３３から出力されたデータをデジタルアナログ変換する。

出力バッファ３６は、ＤＡ変換器３５から出力されたデータを、スイッチ回路３７を介してデータ信号線ＳＬに出力する回路である。なお、出力バッファ３６は、遅延回路を備えていても構わない。

図５は、ソースドライバ３０の出力電圧を低下させない場合における、ソースドライバ３０の出力電圧と階調値との関係を示す図である。ソースドライバ３０は、図５に示すように、階調値ＧＬ０〜ＧＬｋに対応して、基準電圧ＶＲ０〜ＶＲｋを出力する。本実施の形態では、階調値ＧＬ０は０であり、黒色に対応している。階調値ＧＬｋは、階調値の最大値、本実施の形態では２５５であり、白色に対応している。

また、駆動トランジスタＴｒｄがＰチャネル型トランジスタである場合、駆動トランジスタＴｒｄのソース電極に印加される駆動電圧ＶＴＦＴを基準としたときのデータ信号線の基準電圧ＶＲが大きいほど、有機ＥＬ素子ＯＥＬの輝度が小さくなる。したがって、図５では、ＶＲ０〜ＶＲｋの順に電圧値が大きくなる。

また、図５に示すように、ＶＲ０とＶＲ１との電圧差はΔＶＲ１である。ＶＲ１〜ＶＲｋでは、隣り合う電圧の電圧差ＶＲｈ−ＶＲ（ｈ＋１）は、全て同じΔＶＲ２となっている。

また、ΔＶＲ１はΔＶＲ２よりも十分に大きく、ΔＶＲ１≫ΔＶＲ２である。基準電圧ＶＲ０とＶＲ１との電圧差ΔＶＲ１を、電圧差ΔＶＲ２よりも大きくする理由は、電圧変動により黒色が浮くのを防止するためである。ΔＶＲ１をΔＶＲ２よりも大きい値にするため、図４の第一ガンマ回路３４ｒでは、基準電圧ＶＲ０をドライブする回路は、他の基準電圧ＶＲ１〜ＶＲｋをドライブする回路とは独立して設けられている。

［ゲートドライバ］
ゲートドライバ４０は、制御部２０から出力される第二制御信号に応じて、選択行の走査線ＧＬに対し、当該走査線ＧＬに接続された選択トランジスタＴｒｓをＯＮ状態にするための電圧を印加する。また、非選択行の信号線ＧＬに対し、当該走査線ＧＬに接続された選択トランジスタＴｒｓをＯＦＦ状態にするための電圧を印加する。

［電源回路］
電源回路５０は、外部電源から、有機ＥＬディスプレイ１を構成する各回路に供給される電源電圧を生成する。なお、図２では、ソースドライバ３０に基準電圧ＶＲ０〜ＶＲｋを供給するためのソースドライバ用電源回路５１と、有機ＥＬパネル１０に駆動電圧ＶＴＦＴおよび低電圧側の電源ＶＥＬを供給するパネル用電源回路５２とを図示している。

［制御部］
制御部２０は、有機ＥＬパネル１０における画像の表示を制御する。制御部２０は、有機ＥＬディスプレイ１の外部に設けられた外部デバイス２から入力される映像信号を復号して復号信号を生成し、当該復号信号を用いて、ソースドライバ３０の動作を決定するための第一制御信号Ｃｔｒ１およびゲートドライバ４０の動作を決定するための第二制御信号Ｃｔｒ２を生成する。制御部２０は、さらに、復号信号を用いて、電源回路５０の動作を決定するための第三制御信号Ｃｔｒ３を生成する。

制御部２０は、例えば、タイミングコントローラである。なお、制御部２０は、ここでは、専用のＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ：大規模集積回路）により構成されている場合を例に説明するが、これに限るものではない。制御部２０は、例えば、マイクロプロセッサ（ＭＰＵ）、ＲＯＭ、ＲＡＭなどから構成されるコンピュータシステムで構成されていても構わない。この場合は、マイクロプロセッサが、上述した各動作を実行させるためのコンピュータプログラムに従って動作することにより、上述した各動作を実現できる。

図６は、本実施の形態にかかる制御部２０の構成の一例を示すブロック図である。図６に示すように、制御部２０は、画像処理部２１と、判定部２２と、階調値変更部２３と、補正部２４と、電源制御部２５とを備えている。

画像処理部２１は、符号化された信号の復号、画像のサイズの調整等を行う。

判定部２２は、低階調値を持つ表示画素の出現頻度、および、高階調値を持つ表示画素の出現頻度を求める。判定部２２は、出現頻度に基づいて、ソースドライバ３０の出力電圧を低下させるか否かを決定する。なお、本実施の形態では、複数の表示画素は、１フレーム分の表示画素であり、出現頻度を１フレーム単位で求める場合について説明するが、これに限るものではない。

なお、ソースドライバの出力電圧を低下させる処理には、低階調値を持つ表示画素の出現頻度が小さい場合に階調値を変換する黒ピーク圧縮処理と、高階調値を持つ表示画素の出現頻度が小さい場合に電源回路を制御する白ピーク圧縮処理とが含まれる。判定部２２は、低階調値を持つ表示画素の出現頻度および高階調値を持つ表示画素の出現頻度に基づいて、黒ピーク圧縮処理と白ピーク圧縮処理のいずれを行うかを決定する。判定部２２の動作については、動作の説明で詳述する。

階調値変更部２３は、黒ピーク圧縮処理を行うと決定されたときに、階調値を変更する。階調値の変更方法については、動作の説明で詳述する。

補正部２４は、入力された階調値に対し、有機ＥＬ素子ＯＥＬの経時劣化に応じた補正等の処理を行う。

電源制御部２５は、白ピーク圧縮処理を行うと決定されたときに、第三制御信号Ｃｔｒ３を生成する。電源回路５０の制御方法については、動作の説明で詳述する。

［１−２．動作（表示方法）］
以上のように構成された有機ＥＬディスプレイについて、その動作を以下説明する。有機ＥＬディスプレイ１は、低階調値を持つ表示画素の出現頻度および高階調値を持つ表示画素の出現頻度が小さい場合のそれぞれについて、ソースドライバ３０の出力電圧を下げる処理を行う。

図７は、本実施の形態にかかる有機ＥＬディスプレイ１におけるソースドライバの出力電圧を低減させる処理の処理手順の一例を示すフローチャートである。

制御部２０は、画像処理部２１により復号された映像信号から、複数の表示画素の各々に対応する階調値を取得する。判定部２２は、第一基準値以下の低階調値を持つ表示画素の数、および、第二基準値以上の高階調値を持つ表示画素の数を求める（Ｓ１１）。

判定部２２は、複数の表示画素の総数に対する低階調値を持つ表示画素の比率（以下、「低階調比率」と称する）が、第一基準比率以下であるか否かを判定する（Ｓ１２）。

図８Ａおよび図８Ｂは、映像信号の階調値の分布を示すヒストグラムである。図８Ａおよび図８Ｂに示すヒストグラムでは、階調値の範囲が０〜２５５の場合に、階調値を８つのグループに分割している。各グループの範囲の大きさは全て同じである（０〜２５５を等分に８分割している）。図８Ａおよび図８Ｂの場合、第一基準値は３１であり、０〜３１の階調値が低階調値となる。また、第二基準値は２２４であり、２２４〜２２５の階調値が高階調値となる。

また、図８Ａおよび図８Ｂにおいて、第一基準比率および第二基準比率は６．２５％である。これは、１フレーム分の表示画素の総数（＝画素部の数）を８分割した場合、１グループ当たりの数は１２．５％となることから、その半分の値を利用している。

なお、分割するグループ数は、８ではなく４等、任意の数であって構わない。また、図８Ａでは、各グループには３２の階調値が割り当てられているが、割当数はグループ毎に異なっていても構わない。例えば、低階調値のグループ（０〜３１の階調値を有する表示画素が属するグループ）と、高階調値のグループ（２２４〜２５５の階調値を有する表示画素が属するグループ）と、それ以外の階調値のグループ（３２〜２２３の階調値を有する表示画素が属するグループ）の３つのグループに分類しても構わない。あるいは、低階調値あるいは高階調値各々のグループが２グループ以上であっても構わない。

また、第一基準比率および第二基準比率は、上述した比率に限られるものではない。第一基準比率および第二基準比率は、画像の特性あるいは有機ＥＬディスプレイ１の特性に応じて決定すればよい。第一基準比率および第二基準比率は、例えば、１／グループ数よりも小さい比率であることが望ましい。例えば、４グループに分割し、第一基準比率および第二基準比率を、（１／４）／２×１００＝１２．５％としても構わない。また、本実施の形態では、第一基準比率および第二基準比率を同じ比率としているが、異なる比率としても構わない。

また、実際の処理では、判定部２２は、全てのグループについて当該グループに属する階調値を持つ表示画素の個数を求める必要はなく、低階調値と高階調値のグループについて表示画素の個数を求めればよい。

図８Ａの場合は、低階調比率が第一基準比率以下であると判定され、図８Ｂの場合は、低階調比率が第一基準値よりも大きいと判定される。

判定部２２は、図７に示すように、低階調比率が第一基準比率以下であると判定した場合（ステップＳ１２のＹｅｓ）、階調値変更部２３に対して複数の表示画素各々の階調値を出力する。この場合、判定部２２は、電源制御部２５および補正部２４に対しては信号を出力しない。

階調値変更部２３は、判定部２２から複数の表示画素各々の階調値を受け付けると、階調値を変換する黒ピーク圧縮処理を実行する（Ｓ１３）。階調値変更部２３は、階調値０をもつ表示画素の階調値を、１に変換する。階調値変更部２３は、変換後の複数の表示画素各々の階調値を補正部２４に対して出力する。

判定部２２は、低階調比率が第一基準比率よりも大きいと判定した場合（ステップＳ１２のＮｏ）、黒ピーク圧縮処理は実行せず、複数の表示画素の総数に対する高階調値を持つ表示画素の比率（以下、「高階調比率」と称する）が、第二基準比率以下であるか否かを判定する（Ｓ１４）。高階調比率が第二基準比率以下であるか否かの判定は、ステップＳ１２と同様の手順で行う。

判定部２２は、図７に示すように、高階調比率が第二基準比率以下であると判定した場合（ステップＳ１４のＹｅｓ）、電源制御部２５に対し、電源の制御を指示する第三制御信号Ｃｔｒ３を出力し、補正部２４に対して複数の表示画素各々の階調値を出力する。

電源制御部２５は、判定部２２から第三制御信号Ｃｔｒ３を受け付けると、ソースドライバ３０に供給する電源電圧ＡＶＤＤと、サブ画素部ＰＲ、ＰＧおよびＰＢに供給する電圧ＶＴＦＴとを連動させて低下させる（Ｓ１５）。電源電圧ＡＶＤＤの低下量は、例えば、基準電圧ＶＲの低下量が図５に示すΔＶＲ２となるように決定する。電圧ＶＴＦＴと電源電圧ＡＶＤＤとを連動させて低下させることで、容量素子Ｃｓの電荷量を、電源電圧の制御を行わない場合と同じ量にすることができる。つまり、電源電圧の制御により、駆動トランジスタＴｒｄのゲートソース間電圧を変化させず、有機ＥＬ素子ＯＥＬの輝度を電源電圧の制御により変化させないようにすることができる（ただし、階調値の最大値を持つ表示画素に対応するサブ画素部は除く）。

判定部２２は、図７に示すように、高階調比率が第二基準比率よりも大きいと判定した場合（ステップＳ１４のＮｏ）、補正部２４に対して複数の表示画素各々の階調値を出力する。この場合、判定部２２は、電源制御部２５に対しては第三制御信号Ｃｔｒ３を出力しない。

［１−３．効果等］
図９は、本実施の形態の有機ＥＬディスプレイ１におけるソースドライバ３０から出力される電圧と輝度値との関係を示す表である。

ソースドライバ３０の出力電圧を低下させない場合（ピーク圧縮無しの場合）、ソースドライバ３０からは、表示画素各々の階調値に応じて基準電圧ＶＲ０〜ＶＲｋが出力される。

これに対し、黒ピーク圧縮時（図７のステップＳ１３を実行した場合）、階調値ＧＬ０は全て階調値ＧＬ１に変換されるため、ソースドライバ３０から電圧ＶＲ０は出力されない。ここで、ソースドライバ３０の消費電力が大きくなるのは、データ信号線の電圧差が大きいときである。また、図５に示すように、電圧ＶＲ０は、電圧ＶＲ１と比較して相当大きい。そのため、電圧ＶＲ０を利用しないことで、結果的に、データ信号線の電圧差を小さくすることができる。具体的には、階調値０を持つ表示画素に対応するサブ画素部に接続されたデータ信号線の電圧差は、従来は、１フレーム前のデータ信号線の電圧がＶＲｂの場合、ＶＲ０−ＶＲｘとなる。これに対し、本実施の形態では、データ信号線の電圧差はＶＲ１−ＶＲｘとなる。ＶＲ０≫ＶＲ１であるため、ＶＲ０−ＶＲｘ≫ＶＲ１−ＶＲｘである。つまり、本実施の形態の有機ＥＬディスプレイ１では、データ信号線の電圧差を小さくすることができ、ソースドライバ３０の消費電力を低減することができると言える。

なお、黒ピーク圧縮時は、階調値ＧＬ０を持つ表示画素に対応するサブ画素部が階調値ＧＬ１の輝度となることから、映像品質に影響を与えることが考えられる。しかし、黒ピーク圧縮処理の実行可否の判定に用いる第一基準比率を映像品質への影響を考慮して決定すれば、低階調比率が第一基準比率以下の場合に黒ピーク圧縮を行うように構成しているため、映像品質の低下を問題の無いレベルに低減することができると考えられる。階調値０を持つ表示画素が無い場合は、映像品質は低下しないと考えられる。

白ピーク圧縮時（図７のステップＳ１５を実行した場合）、電源電圧ＡＶＤＤの低下量を基準電圧ＶＲの低下量が図５に示すΔＶＲ２となるように決定した場合、ＶＲＬ０はＶＲ０−ΔＶＲ２となる。ＶＲＬ１〜ＶＲＬ（ｋ−１）は、ＶＲ２〜ＶＲＬｋと同じ電圧値になる。ＶＲＬｋはＶＲｋ−ΔＶＲ２となる。

白ピーク圧縮時において、電圧ＶＴＦＴについても電圧ＡＶＤＤと同様に電圧値を低下させることで、図２に示す駆動トランジスタＴｒｄのゲートソース間電圧は、ソースドライバ３０の出力電圧を低下させない場合と同じになる。このため、低階調値を持つ表示画素に対応するサブ画素部については、ピーク圧縮無しの場合と同様の輝度が得られる。

但し、階調値の最大値を持つ表示画素に対応するサブ画素部では、ゲートソース間電圧が維持できなくなる場合があると考えられる。この場合、階調値の最大値を持つ表示画素に対応する画素部の輝度と、最大値−１の階調値を持つ表示画素に対応する画素部の輝度との差が小さくなり、映像品質に影響を与えることが考えられる。しかし、黒ピーク圧縮処理の場合と同様に、白ピーク圧縮処理の実行可否の判定に用いる第二基準比率を映像品質への影響を考慮して決定すれば、高階調比率が第二基準比率以下の場合に白ピーク圧縮処理を行うように構成しているため、映像品質の低下を問題の無いレベルに低減することができると考えられる。階調値の最大値（本実施の形態では、階調値２５５）を持つ表示画素が無い場合は、映像品質は低下しないと考えられる。

以上より、本実施の形態の有機ＥＬディスプレイでは、階調値を変換する、あるいは、電圧ＡＶＤＤとＶＴＦＴとを連動させて低下させることにより、ソースドライバ３０の出力電圧を低下させ、ソースドライバ３０の消費電力を抑えることができる。

（実施の形態２）
以下、図１０〜図１２を用いて、実施の形態２を説明する。本実施の形態の有機ＥＬディスプレイは、実施の形態１と同様に、低階調値を持つ表示画素の出現頻度または高階調値を持つ表示画素出現頻度が低い場合に、ソースドライバの出力電圧を低下させる。

実施の形態１では、ピーク圧縮を行うか否かの判定に、映像信号の解析結果（低階調値を持つ表示画素および高階調値を持つ表示画素の数）から求めたが、本実施の形態では、外部デバイス２から入力された外部制御信号（クレームの制御信号に相当）を用いて、ソースドライバの出力電圧を低下させるか否かを決定する。

［２−１．表示装置の構成］
図１０は、本実施の形態にかかる有機ＥＬディスプレイの構成の一例を示す図である。なお、本実施の形態の有機ＥＬディスプレイでは、外部デバイス２から映像信号に加え、外部制御信号を受信する。

本実施の形態の有機ＥＬディスプレイは、図１０に示すように、有機ＥＬパネル１０と、制御部２０と、ソースドライバ３０と、ゲートドライバ４０と、電源回路５０とを備えている。有機ＥＬパネル１０、ソースドライバ３０、ゲートドライバ４０および電源回路５０の構成は、実施の形態１と同じである。

制御部２０は、有機ＥＬパネル１０における画像の表示を制御する。なお、制御部２０は、判定部２２の動作を除き、実施の形態１と同様に動作する。制御部２０は、実施の形態１と同様に、タイミングコントローラ、専用のＬＳＩあるいはコンピュータシステム等で構成されていても構わない。

制御部２０は、図１１に示すように、画像処理部２１と、判定部２２と、補正部２４と、電源制御部２５とを備えている。画像処理部２１、階調値変更部２３、補正部２４および電源制御部２５の構成は、実施の形態１と同じである。

判定部２２は、外部から入力された外部制御信号に基づいて、複数の表示画素に階調値の最大値（ピーク値）を持つ表示画素が含まれるか否かを判定し、ピーク値を持つ表示画素が含まれる場合は、ソースドライバ３０の出力電圧を低下させず、ピーク値を持つ表示画素が含まれない場合は、ソースドライバ３０の出力電圧を低下させる。外部制御信号は、例えば、ピーク値（最大値）を持つ表示画素が含まれるか否かを示すピーク輝度信号である。判定部２２は、ピーク輝度信号が複数の表示画素にピーク値を持つ表示画素が含まれることを示す場合に、ソースドライバ３０の出力電圧を低下させる。

［２−２．動作（表示方法）］
以上のように構成された有機ＥＬディスプレイについて、その動作を以下説明する。有機ＥＬディスプレイ１は、本実施の形態では、ピーク輝度信号が複数の表示画素にピーク値を持つ表示画素が含まれることを示す場合に、ソースドライバ３０の出力電圧を下げる処理を行う。

図１２は、本実施の形態にかかる有機ＥＬディスプレイ１におけるソースドライバの出力電圧を低減させる処理の処理手順の一例を示すフローチャートである。

制御部２０は、画像処理部２１により復号された映像信号から、１フレーム分の画像を構成する複数の表示画素各々に対応する階調値を取得する。

判定部２２は、ピーク輝度信号を受け付け（Ｓ２１）、ピーク輝度信号が複数の表示画素にピーク値を持つ表示画素が含まれることを示す信号であるか否かを判定する（Ｓ２２）。

判定部２２は、ピーク輝度信号より複数の表示画素にピーク値を持つ表示画素が含まれないと判定した場合は（Ｓ２３のＮｏ）、電源制御部２５に対し、電源の制御を指示する第三制御信号Ｃｔｒ３を出力し、補正部２４に対して複数の階調値を出力する。

電源制御部２５は、判定部２２から第三制御信号Ｃｔｒ３を受け付けると、ソースドライバ３０に供給する電源電圧ＡＶＤＤと、画素部に供給する電圧ＶＴＦＴとを連動させて低下させる（Ｓ２３）。電源電圧ＡＶＤＤの低下量は、例えば、基準電圧ＶＲの低下量が図５に示すΔＶＲ２となるように決定する。

判定部２２は、ピーク輝度信号より複数の表示画素にピーク値を持つ表示画素が含まれると判定した場合は（Ｓ２３のＹｅｓ）、補正部２４に対して複数の表示画素各々の階調値を出力する。この場合、判定部２２は、電源制御部２５に対しては第三制御信号Ｃｔｒ３を出力しない。

［２−３．効果等］
以上より、本実施の形態の有機ＥＬディスプレイでは、ピーク輝度信号が複数の表示画素にピーク値を持つ表示画素が含まれないことを示す場合に、電圧ＡＶＤＤとＶＴＦＴとを連動させて低下させることにより、実施の形態１と同様に、ソースドライバ３０の出力電圧を低下させ、ソースドライバ３０の消費電力を抑えることができる。

なお、本実施の形態では、外部制御信号としてピーク輝度信号を用いたが、これに限るものではない。例えば、液晶ディスプレイ等の表示装置では、外部制御信号として、バックライト制御信号等を利用しても構わない。

（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態１および２を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、上記実施の形態１および２で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。

実施の形態１および２では、有機ＥＬディスプレイの場合を例に説明したが、これに限るものではない。液晶ディスプレイ等の他の表示装置に適用しても構わない。

実施の形態１では、階調値の変更を行う黒ピーク圧縮処理、および、ソースドライバ３０に供給される電源電圧ＡＶＤＤと駆動トランジスタＴｒｄに供給される電源電圧ＶＴＦＴとを連動させて低下させる白ピーク圧縮処理の両方を組み合わせて実行したが、これに限るものではない。何れか一方を実行するように構成されていても構わない。

また、実施の形態１では、黒ピーク圧縮処理を実行しない場合に、白ピーク圧縮処理を実行する構成としたが、これに限るものではない。例えば、低階調値を持つ表示画素の出現頻度が第一基準比率以下であり、かつ、高階調値を持つ表示画素の出現頻度が第二基準比率以下の場合、２つの出現頻度を比較して実行する処理を決定しても構わない。具体的には、低階調値を持つ表示画素の出現頻度と高階調値を持つ表示画素の出現頻度とを比較して、低階調値を持つ表示画素の出現頻度の方が低い場合に黒ピーク圧縮処理を、高階調値を持つ表示画素の出現頻度の方が低い場合に白ピーク圧縮処理を実行するように構成しても構わない。

上記実施の形態１および２では、複数の表示画素は、１フレーム分の表示画素である場合を例に説明したが、これに限るものではない。複数の表示画素は、１フレームを複数に分割した分割フレーム分の表示画素であっても構わない。つまり、１フレームの中に、黒ピーク圧縮処理を実行するブロックと、白ピーク圧縮処理を実行するブロックと、黒ピーク圧縮処理および白ピーク圧縮処理を行わないブロックが混在しても構わない。この場合、出現頻度は、ブロック単位で求めるように構成しても構わない。

上記実施の形態１および２では、第一基準頻度の一例として、表示画素の総数に対する低階調値を持つ表示画素の数で規定される第一基準比率を用いたが、これに限るものではない。表示画素の総数が予め分かっている場合には、低階調値を持つ表示画素の数で規定される基準数など、他の指標であっても構わない。同様に、第二基準頻度は、第二基準比率に限られるものではない。

以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。

したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。

また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

本開示は、ソースドライバを備える表示装置に適用可能である。具体的には、有機ＥＬディスプレイ、液晶ディスプレイ、スマートフォンあるいはタブレット端末などに、本開示は適用可能である。

１有機ＥＬディスプレイ
２外部デバイス
１０有機ＥＬパネル
２０制御部
２１画像処理部
２２判定部
２３階調値変更部
２４補正部
２５電源制御部
３０ソースドライバ
３１受信部
３２シフトレジスタ
３３ラッチ回路
３４ガンマ回路
３４ｒ第一ガンマ回路
３４ｇ第二ガンマ回路
３４ｂ第三ガンマ回路
３５ＤＡ変換器
３６出力バッファ
３７スイッチ回路
４０ゲートドライバ
５０電源回路
５１ソースドライバ用電源回路
５２パネル用電源回路
Ｃｓ容量素子
Ｎｇノード
ＯＥＬ有機ＥＬ素子
ＰＲ、ＰＧ、ＰＢサブ画素部
Ｔｒｄ駆動トランジスタ
Ｔｒｓ選択トランジスタ

Claims

複数の画素部と、
前記複数の画素部の各々に接続されたデータ信号線に対し、映像信号により示される画像を構成する複数の表示画素の各々の階調値に応じた電圧を印加するソースドライバと、
前記複数の画素部および前記ソースドライバの動作を制御する制御部と、
前記ソースドライバに対しソースドライバ用電源電圧を、前記複数の画素部に対し駆動用電源電圧を供給する電源回路とを備え、
前記複数の画素部の各々は、駆動電流に応じて発光する発光素子と、接続されたデータ信号線の電圧に応じた電荷を蓄積する容量素子と、前記容量素子に蓄積された電荷量に応じた前記駆動電流を前記発光素子に対して供給する駆動トランジスタとを有し、
前記駆動トランジスタは、Ｐチャネル型トランジスタであり、
前記容量素子は、一端が前記駆動用電源電圧を供給する電源線に、他端が前記データ信号線にそれぞれ電気的に接続され、
前記制御部は、第一基準値以下の低階調値を持つ表示画素の出現頻度が第一基準頻度よりも低い場合、および、第二基準値以上の高階調値を持つ表示画素の出現頻度が第二基準頻度よりも低い場合の少なくとも一方の場合に、前記ソースドライバの出力電圧を低下させるために、
前記低階調値を持つ表示画素の出現頻度が前記第一基準頻度よりも低い場合に、階調値の最小値を持つ表示画素の階調値を、前記最小値より大きい値に変換し、
前記高階調値を持つ表示画素の出現頻度が前記第二基準頻度よりも低い場合に、前記電源回路により前記ソースドライバ用電源電圧を低下させ、かつ、前記電源回路により、前記ソースドライバ用電源電圧と前記駆動用電源電圧とを連動させて低下させる、
表示装置。
前記制御部は、
前記低階調値を持つ表示画素の数を計数し、
前記複数の表示画素の総数に対する前記低階調値を持つ表示画素の数で規定される低階調比率が予め定められた第一基準比率以下であるか否かを判定し、
前記低階調比率が前記第一基準比率より大きい場合に、前記ソースドライバの出力電圧を低下させず、前記低階調比率が前記第一基準比率以下の場合に、前記ソースドライバの出力電圧を低下させる、
請求項１に記載の表示装置。
前記制御部は、
前記高階調値を持つ表示画素の数を計数し、
前記複数の表示画素の総数に対する前記高階調値を持つ表示画素の数で規定される高階調比率が予め定められた第二基準比率以下であるか否かを判定し、
前記高階調比率が前記第二基準比率より大きい場合に、前記ソースドライバの出力電圧を低下させず、前記高階調比率が前記第二基準比率以下の場合に、前記ソースドライバの出力電圧を低下させる、
請求項１または２に記載の表示装置。
前記制御部は、外部から入力された制御信号に基づいて階調値の最大値を持つ表示画素が含まれるか否かを判定し、前記最大値を持つ表示画素が含まれる場合は、前記ソースドライバの出力電圧を低下させず、前記最大値が含まれない場合は、前記ソースドライバの出力電圧を低下させる、
請求項１または２に記載の表示装置。
前記表示装置は、有機エレクトロルミネッセンスディスプレイであり、
前記発光素子は、有機エレクトロルミネッセンス素子である、
請求項１〜４の何れか１項に記載の表示装置。
複数の画素部と、
前記複数の画素部の各々に接続されたデータ信号線に対し、映像信号により示される画像を構成する複数の表示画素の各々の階調値に応じた電圧を印加するソースドライバと、
前記複数の画素部および前記ソースドライバの動作を制御する制御部と、
前記ソースドライバに対しソースドライバ用電源電圧を、前記複数の画素部に対し駆動用電源電圧を供給する電源回路とを備える表示装置において実行される表示方法であって、
前記複数の画素部の各々は、駆動電流に応じて発光する発光素子と、電気的に接続されたデータ信号線の電圧に応じた電荷を蓄積する容量素子と、前記容量素子に蓄積された電荷量に応じた前記駆動電流を前記発光素子に対して供給する駆動トランジスタとを有し、
前記駆動トランジスタは、Ｐチャネル型トランジスタであり、
前記容量素子は、一端が前記駆動用電源電圧を供給する電源線に、他端が前記データ信号線にそれぞれ電気的に接続され、
前記制御部が、第一基準値以下の低階調値を持つ表示画素の出現頻度が第一基準頻度よりも低い場合、および、第二基準値以上の高階調値を持つ表示画素の出現頻度が第二基準頻度よりも低い場合の少なくとも一方の場合に、前記ソースドライバの出力電圧を低下させるために、
前記低階調値を持つ表示画素の出現頻度が前記第一基準頻度よりも低い場合に、階調値の最小値を持つ表示画素の階調値を、前記最小値より大きい値に変換し、
前記高階調値を持つ表示画素の出現頻度が前記第二基準頻度よりも低い場合に、前記電源回路により前記ソースドライバ用電源電圧を低下させ、かつ、前記電源回路により、前記ソースドライバ用電源電圧と前記駆動用電源電圧とを連動させて低下させる、
表示方法。