JP6421342B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP6421342B2
JP6421342B2 JP2015558777A JP2015558777A JP6421342B2 JP 6421342 B2 JP6421342 B2 JP 6421342B2 JP 2015558777 A JP2015558777 A JP 2015558777A JP 2015558777 A JP2015558777 A JP 2015558777A JP 6421342 B2 JP6421342 B2 JP 6421342B2
Authority
JP
Japan
Prior art keywords
pixel
column
vertical signal
pixels
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015558777A
Other languages
English (en)
Other versions
JPWO2015111374A1 (ja
Inventor
洋士 久保
洋士 久保
浩久 大槻
浩久 大槻
邦彦 原
邦彦 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2015111374A1 publication Critical patent/JPWO2015111374A1/ja
Application granted granted Critical
Publication of JP6421342B2 publication Critical patent/JP6421342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767Horizontal readout lines, multiplexers or registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2209/00Details of colour television systems
    • H04N2209/04Picture signal generators
    • H04N2209/041Picture signal generators using solid-state devices
    • H04N2209/042Picture signal generators using solid-state devices having a single pick-up sensor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2209/00Details of colour television systems
    • H04N2209/04Picture signal generators
    • H04N2209/041Picture signal generators using solid-state devices
    • H04N2209/042Picture signal generators using solid-state devices having a single pick-up sensor
    • H04N2209/045Picture signal generators using solid-state devices having a single pick-up sensor using mosaic colour filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本開示は、固体撮像装置に関する。
最近、高感度、高速の特長により多くの一眼レフデジタルカメラ、レンズ固定型デジタルカメラの撮像装置にはCMOSイメージセンサが使われている。CMOSイメージセンサは、光電変換を行う画素を2次元に配置した画素部、画素部から読み出した画素信号をデジタル変換する列ADC(Analog−to−Digital Converter)回路、及び、デジタル化された画素信号を駆動モードに応じて平均するデジタル平均部を備える。駆動モードには静止画像撮影に用いられるフルスキャンモードとライブビュー(電子ファインダ)などに用いられるモニター画像撮影のための混合モードがある。フルスキャンモードではデジタル平均部で平均を行わず各画素信号を独立に出力するが、混合モードではデジタル平均部で複数の画素信号を加算して出力する。なお、列ADCの基本単位の数は列数と同数以上である。
一般に画素部を構成する画素の数を増やすと撮影画像の解像度が向上するため、イメージセンサの画素数は数千万まで膨大になってきている。また、画素部の面積が大きいほど入力される光の量が増えるので、画素部の面積が大きいほど画質の向上に適している。そのため、画素部の面積が大きいセンサを用いたカメラの需要が高まってきている。例えば、35mmフルサイズフォーマットのカメラでは画素部の面積は36mm×24mmとなる。このような大面積に膨大な画素を配置すると、読出し線の負荷の増大ならびに読み出すべき信号数の増大により1枚の画像を撮像する時間が遅くなるという課題が発生している。
これに対し、特許文献1の図1には、画素部の中央での垂直信号線の分割による速度向上が示されている。具体的には、特許文献1に開示されている構成では、画素部の上半分と下半分とで、画素信号を2つの垂直信号線(分割前の1つの垂直信号線)を使って同時に読み出すことにより、各垂直信号線の負荷が低減する。これにより、当該構成では、読出しを速くできる。なお、列ADCの基本単位の数は列数の2倍以上である。
また、特許文献2の図5には、各列に2本の垂直信号線を並列に配置することにより読み出し速度を向上する構成が示されている。具体的には、特許文献2に開示されている構成では、奇数行と偶数行の信号を2つの垂直信号線を使って同時に読み出すことにより、読み出し速度を向上できる。なお、列ADCの基本単位の数は列数の2倍以上である。
特開2010−98516号公報 特開2005−347932号公報
本開示の一態様に係る固体撮像装置は、受光量に応じた画素信号を出力する画素が行列状に複数個配列されている画素部と、前記画素部周辺の上及び下に配置され、当該画素部から出力された前記画素信号を読み出す複数の列読出し回路とを備え、前記画素部の各列には、1本以上の垂直信号線が配置されており、かつ、各垂直信号線は前記画素部の上領域と下領域との間で2つの部分に分割されおり、各列の複数の前記画素から出力された画素信号は、当該列に配置された前記1本以上の垂直信号線の前記2つの部分を含む2本以上の垂直信号線の部分を介して前記複数の列読出し回路に読み出され、前記画素部に配置された複数の前記垂直信号線のうち一の垂直信号線の分割位置と、他の一の垂直信号線の分割位置とは、行方向において互いに異なる。
このように、垂直信号線が分割され、かつ、各列の画素から出力された画素信号が2本以上の垂直信号線を介して読み出されることにより、画素信号の読み出しに要する時間を低減できる。つまり、高速読み出しが可能となる。また、一の垂直信号線の分割位置と他の一の垂直信号線の分割位置とが行方向において互いに異なることにより、これら垂直信号線が行方向において同一の位置で分割されている場合と比較して、複数の画素から出力された複数の画素信号を混合して読み出した場合におけるモアレの発生を抑制できる。つまり、高画質なモニター画像撮像が可能となる。したがって、本開示の一態様に係る固体撮像装置は、高速読み出しを可能としつつ、高画質なモニター画像撮像を可能とする。
例えば、前記画素部の各列には、2本以上の垂直信号線が配置されており、各列の複数の前記画素から出力された画素信号は、当該列に配置された2本以上の垂直信号線の部分を介して前記複数の列読出し回路に読み出され、各列に配置された2本以上の垂直信号線のうち一の垂直信号線の分割位置と、他の一の垂直信号線の分割位置とは、行方向において互いに異なってもよい。
これにより、互いに異なる色に対応する複数の画素が同一列に配置されている場合であっても、複数の画素から出力された複数の画素信号を混合して読み出した場合におけるモアレの発生を抑制できる。
また、例えば、前記画素部の各列には、行方向において分割位置が互いに異なる複数の垂直信号線からなる垂直信号線組が複数配置されており、各列の複数の前記画素から出力された画素信号は、当該列に配置された複数の垂直信号線を介して前記複数の列読出し回路に読み出されてもよい。
これにより、同一列に配置された複数組の垂直信号線のうち一の組に対応する画素の画素信号と、他の組の垂直信号線に対応する画素の画素信号とを同時に読み出すことができるので、一層高速に読み出すことが可能となる。
また、例えば、列方向に隣り合う2つの画素は、前記画素信号を出力するための選択トランジスタを共有し、各列の複数の前記画素から出力された画素信号は、当該列に隣り合う列に配置された前記1本以上の垂直信号線を介して読み出され、各列に配置された前記1本以上の垂直信号線の分割位置と、当該列に隣り合う列に配置された前記1本以上の垂直信号線の分割位置とは、行方向において互いに異なってもよい。
つまり、列方向に隣り合う2つの画素は1つの出力を有する。これにより、画素構成要素を隣り合う2つの画素で共用し、フォトダイオード面積を大きくすることができる。よって、固体撮像装置の受光量に対する画素信号(感度)を向上できる。
また、例えば、前記画素部の各列には、当該列及び当該列に隣り合う列で共有される1本の垂直信号線が配置されており、隣り合う列に配置された2本の垂直信号線の分割位置は、行方向において互いに異なってもよい。
また、例えば、前記固体撮像装置は、全画素の画素信号を独立に読み出す駆動モードであるフルスキャンモードと、複数の画素から出力された複数の前記画素信号を混合して読み出す駆動モードである混合モードとを有してもよい。
これにより、当該固体撮像装置は、解像度の高い画像を高速に得ることが可能となるフルスキャンモードと、モアレの少ない画像を高速に得ることが可能となる混合モードとを両立できる。
また、例えば、前記画素部には、赤色の光に基づいて前記画素信号を出力する赤色画素、青色の光に基づいて前記画素信号を出力する青色画素、及び、緑色の光に基づいて前記画素信号を出力する緑色画素がベイヤー配置されており、前記垂直信号線は、前記赤色画素を含む複数の行から出力された画素信号の混合後の重心と前記青色画素を含む複数の行から出力された画素信号の混合後の重心との位置関係に応じた位置で分割されていてもよい。
また、例えば、前記垂直信号線は、前記赤色画素を含む複数の行から出力された画素信号の混合後の重心と前記青色画素を含む行から出力された画素信号の混合後の重心とが等ピッチになるような位置で分割されていてもよい。
これにより、混合モードにおけるモアレの発生を一層抑制できる。
本開示に係る固体撮像装置によれば、高速読み出しを可能としつつ、高画質なモニター画像撮像を可能とする。
図1は、第1の実施の形態における固体撮像装置の全体構成を示すブロック図である。 図2は、第1の実施の形態における固体撮像装置の画素部及び列読出し回路の詳細な構成を示す回路図である。 図3は、第1の実施の形態における固体撮像装置の画素信号の読み出しに関する各制御信号のタイミングを示す図である。 図4は、第1の実施の形態における固体撮像装置の列ADCの詳細構成を示すブロック図である。 図5は、第1の実施の形態における固体撮像装置の列ADCのAD変換動作を示すタイミングチャートである。 図6は、第1の実施の形態における固体撮像装置の画素部1列の画素、垂直信号線、列読出し回路の接続を示す図である。 図7は、第1の実施の形態における固体撮像装置のフルスキャンモードの各水平期間における画素のアクセスを示す図である。 図8は、第1の実施の形態における固体撮像装置の画素部1列の画素、垂直信号線、列読出し回路の接続と、混合モードでの混合行の組み合わせとを示す図である。 図9は、第1の実施の形態における固体撮像装置の混合モードの各水平期間における画素のアクセスを示す図である。 図10Aは、第1の実施の形態における固体撮像装置の垂直信号線の他の分割方法を示す図である。 図10Bは、第1の実施の形態における固体撮像装置の垂直信号線のさらに他の分割方法を示す図である。 図10Cは、第1の実施の形態における固体撮像装置の垂直信号線のさらに他の分割方法を示す図である。 図10Dは、第1の実施の形態における固体撮像装置の垂直信号線のさらに他の分割方法を示す図である。 図11Aは、第1の実施の形態における固体撮像装置の断面構造の一例を示す図である。 図11Bは、第1の実施の形態における固体撮像装置の断面構造の他の一例を示す図である。 図12は、第1の実施の形態における固体撮像装置の断面構造のさらに他の一例を示す図である。 図13は、第2の実施の形態における固体撮像装置の全体構成を示すブロック図である。 図14は、第3の実施の形態における固体撮像装置の全体構成を示すブロック図である。 図15は、第3の実施の形態における固体撮像装置の画素の詳細な構成を示す回路図である。 図16は、第3の実施の形態における固体撮像装置の画素読み出しに関する各制御信号のタイミングを示す図である。 図17は、第3の実施の形態における固体撮像装置の画素部の1列(Gr/B列)の画素、垂直信号線、列読出し回路の接続を示す図である。 図18は、第3の実施の形態における固体撮像装置のフルスキャンモードの各水平期間における画素のアクセスを示す図である。 図19は、第3の実施の形態における固体撮像装置の画素部の1列(Gr/B列)の画素、垂直信号線、列読出し回路の接続と混合モードでの混合行の組み合わせを示す図である。 図20は、第3の実施の形態における固体撮像装置の混合モードの各水平期間における画素のアクセスを示す図である。 図21は、比較例における固体撮像装置の全体構成を示すブロック図である。 図22は、比較例における固体撮像装置の画素部の1列(Gr/B列)の画素と垂直信号線との接続、及び、混合モードでの混合行の組み合わせを示す図である。
まず、従来技術における課題について述べる。
特許文献1に開示されているような画素部の中央で垂直信号線が分割されている構成と、特許文献2に開示されているような各列に2本の垂直信号線を並列に配置する構成とを組み合わせることにより、読み出し速度のさらなる向上が期待できる。
ここで、上述したように、固体撮像装置が混合モードで駆動する場合には、複数の画素から出力される画素信号が加算されることにより、モニター画像に用いられる混合信号が得られる。
しかしながら、特許文献1に開示されている構成と特許文献2に開示されている構成とを組み合わせた構成では、混合信号に基づくモニター画像の画質が劣化する虞がある。つまり、高画質なモニター画像撮像ができないという課題がある。
本開示は、上記課題に鑑みてなされたものであり、高速読み出しを可能としつつ、高画質なモニター画像撮像が可能な固体撮像装置を提供する。
(本開示の基礎となった知見)
本発明者らは、「背景技術」の欄において記載した従来の固体撮像装置に関し、次のような問題が生じることを見出した。以下、特許文献1に開示されている構成、及び、特許文献2に開示されている構成を同時に適用した構成を有する固体撮像装置を、本開示に対する比較例の固体撮像装置として説明する。図21は、比較例における固体撮像装置の全体構成を示すブロック図である。
同図に示すように、比較例に係る固体撮像装置900では、画素部901の各列に2本の垂直信号線918a、918bを並列に配置するとともに、各垂直信号線918a、918bを中央で上下に分割している。これにより、比較例に係る固体撮像装置900は、従来の固体撮像装置と比較して、4行の画素信号を同時に読み出すことができるので、さらなる高速化が実現できる。なお、列ADCの基本単位の数は列数の4倍以上である。
一眼レフデジタルカメラ用のイメージセンサの駆動モードとしては、フルスキャンモードに加え、混合モードが必須である。ここで、例えば、垂直3画素混合する場合を考える。図22は、比較例における固体撮像装置900の画素部901の1列(Gr/B列)の画素902と垂直信号線918a、918bとの接続、及び、混合モードでの混合行の組み合わせを示す図である。
比較例に係る固体撮像装置900では、図22に示すGr画素とB(1)画素との組み合わせの混合は列ADC905の出力を受け取るデジタル平均部906での簡単な信号処理で3行の混合信号が得られる。ただし、この組み合わせはGrの重心とBの重心が等ピッチにならないためモアレが課題となる。一方、モアレ改善に適したGr画素とB(2)画素との組み合わせの混合は、(n+3)行、(n+5)行、(n+7)行の混合が上下で分割された垂直信号線918a、918bをまたがる処理になるため実行できない。
すなわち、比較例に係る固体撮像装置900では、2本の垂直信号線918a、918bが分割されることにより形成された4つの垂直信号線918a、918bにより、従来の固体撮像装置と比較して、全画素読出しの高速化は実現できるが、モアレが抑制された高画質な混合モードが実現できないという課題がある。
このような問題を解決するために、本開示の一態様に係る固体撮像装置は、受光量に応じた画素信号を出力する画素が行列状に複数個配列されている画素部と、画素部周辺の上及び下に配置され、当該画素部から出力された画素信号を読み出す複数の列読出し回路とを備え、画素部の各列には、1本以上の垂直信号線が配置されており、かつ、各垂直信号線は画素部の上領域と下領域との間で2つに分割されおり、各列の複数の画素から出力された画素信号は、当該列に配置された1本以上の垂直信号線の2つの部分を含む2本以上の垂直信号線の部分を介して複数の列読出し回路に読み出され、画素部に配置された複数の垂直信号線のうち一の垂直信号線の分割位置と、他の一の垂直信号線の分割位置とは、行方向において互いに異なる。
これにより、本態様によれば、高速読み出しを可能としつつ、高画質なモニター画像撮像が可能となる。具体的には、全画素読出しの高速化を可能としつつ、モアレが抑制された高画質な混合モードを実現できる。つまり、高画質かつ高速な静止画像撮像とモニター画像撮像が可能となる。
以下、本開示の実施の形態に係る固体撮像装置について、図面を参照しながら詳細に説明する。なお、以下の実施の形態は、いずれも本開示の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定するものではない。
(第1の実施の形態)
まず、本開示の第1の実施の形態に係る固体撮像装置の構成について、図1を用いて説明する。図1は、本開示の第1の実施の形態における固体撮像装置の全体構成を示すブロック図である。
同図に示すように、本実施の形態に係る固体撮像装置100は、画素部1、行選択回路3、列読出し回路4、列ADC5、及び、デジタル平均部6を備える。列読出し回路4、列ADC5、及び、デジタル平均部6は、画素部1周辺の上と下に1組ずつ配置されている。なお、以下では、上下方向を垂直信号線18a、18bの延設方向(紙面の上下方向)として説明する。また、行方向を、上下方向と同様に垂直信号線18a、18bの延設方向(紙面の上下方向)として説明し、列方向を垂直信号線18a、18bの延設方向に直交する方向(紙面の左右方向)として説明する。つまり、行方向は画素行の並び方向、列方向は画素列の並び方向として説明する。
この固体撮像装置100は、全ての画素2の画素信号を独立に読み出す駆動モードであるフルスキャンモードと、複数の画素2から出力された複数の画素信号を混合して読み出す駆動モードである混合モードとを有する。つまり、当該固体撮像装置100は、カメラの静止画像撮影に用いられるフルスキャンモードと、カメラのモニター画像に用いられる、例えば垂直3画素及び水平3画素の混合モードとを備えている。
具体的には、フルスキャンモードにおいて、当該固体撮像装置100は、デジタル平均部6による処理を行うことなく画素信号を外部に出力する。これにより、当該固体撮像装置100を例えばチップとして備えるカメラ等は、静止画像に適した全画素画像を得ることができる。一方、混合モードにおいて、当該固体撮像装置100は、画素信号を読み出してデジタル変換を実施した後、デジタル値の画素信号をデジタル平均部6で保持する。その後、このような処理を繰り返した後、デジタル平均部6が保持している画素信号を平均化することにより、複数の画素信号が混合された信号である混合信号を得て、当該混合信号を固体撮像装置100の外部に出力する。これにより、当該固体撮像装置100を備えるカメラ等は、ライブビュー(電子ファインダ)などに用いられるモニター画像に適した混合画像を得ることができる。
以下、固体撮像装置100が有する各構成要素について、詳細に説明する。
画素部1は、光電変換を行う画素2が2次元状に配置された撮像領域である。具体的には、画素部1には、赤色の光に基づいて画素信号を出力するR画素(赤色画素)、青色の光に基づいて画素信号を出力するB画素(青色画素)、及び、緑色の光に基づいて画素信号を出力するGr画素及びGb画素(緑色画素)がベイヤー配置されている。以下では、R画素、B画素、Gr画素及びGb画素を特に区別する必要がない場合には、単に画素2と記載する場合がある。各画素2は、光電変換によって受光量に応じた画素信号を出力する。
図1では2×12の2次元状に配列された24個の画素2の例が示されているが、実際の総画素数は数百万個以上である。各列には2本の垂直信号線18a、18bが並列に配置され、各垂直信号線18a、18bは上下に分割され、合計4本の垂直信号線18a、18bになる。また、垂直信号線18aの分割の位置と垂直信号線18bの分割の位置とは2行ずれている。各行の画素2は交互に2つの垂直信号線18a、18bの一方に接続されている。なお、画素部1の詳細な説明については後述する。また、以下、垂直信号線18aと垂直信号線18bとを特に区別する必要がない場合には、単に垂直信号線18と記載する場合がある。
ここで、「分割されている」とは、電気的に接続されていない状態を意味し、物理的に離間されている構成だけでなく、電気的に非導通となっている構成も含まれる。つまり、例えば、垂直信号線18aが分割されている、とは、当該垂直信号線18aを形成する配線が物理的に離間されている構成や、当該垂直信号線18aを形成する配線が組成又は回路素子等により電気的に非導通となっている構成も含まれる。
行選択回路3は、横1行毎にSEL、RST、TRASの3本の制御線を備え、画素部1の各画素2に対して、行単位でリセット(初期化)、リード(読み出し)、およびラインセレクト(行選択)を制御する。
列読出し回路4は、列方向に基本単位がアレイ状にならび、画素部1からの行単位で画素信号を読み出すとともに、画素2で発生する固定パターンノイズ成分を除去し、除去後の画素信号を保持する。列読出し回路4の基本単位は各列2個ずつ設けられており、各垂直信号線18a、18bが各基本単位に接続されている。なお、列読出し回路4の詳細な説明については後述する。
列ADC5は列方向に基本単位がアレイ状にならび、列読出し回路4に保持された行単位のアナログ値の画素信号をデジタル値の画素信号に変換する。列ADC5の基本単位は各列2個ずつ設けられている。なお、列ADC5の詳細な説明については後述する。
デジタル平均部6は列方向に基本単位がアレイ状にならび、列ADC5の出力データである画素信号を保持するとともに複数の画素信号の平均処理を行う。ただし、上述したように、デジタル平均部6は、フルスキャンモードでは平均処理を行わない。つまり、デジタル平均部6は、フルスキャンモードでは平均処理を実行せず、混合モードでは平均処理を実行する。このデジタル平均部6の基本単位は各列2個ずつ設けられている。
次に、画素部1及び列読出し回路4について、図2を用いて詳細に説明する。図2は、第1の実施の形態における固体撮像装置100の画素部1及び列読出し回路4の詳細な構成を示す回路図である。なお、図2では、同一列に配置された2本の垂直信号線18のうちの一方に接続された画素2である画素2aの構成については省略し、他方に接続された画素2である画素2bの構成について詳細に示しているが、画素2aの構成と画素2bの構成とは、接続される垂直信号線18が異なる以外は同一である。
図1及び図2に示すように、画素部1には、受光量に応じた画素信号を出力する画素2が行列状に複数個配列されている。具体的には、当該画素2は、電源線16を介して供給される初期化時の電圧を増幅したリセット電圧と読み出し時の電圧を増幅したリード電圧とを対応する垂直信号線18に出力する。また、当該画素2は、入射した光を光電変換し電荷を出力するフォトダイオード(Photodiode;PD)10と、PD10により発生した電荷を蓄積し、蓄積した電荷を電圧信号として出力するフローティングディフュージョン(Floating Diffusion;FD)12と、FD12の示す電圧が初期電圧(ここではVDD)になるようにリセットするリセットトランジスタ13と、PD10により出力される電荷をFD12に供給する転送トランジスタ11と、FD12の示す電圧に追従して変化する電圧を出力する増幅トランジスタ14と、行選択回路3からラインセレクト信号(図2中のSEL[1]〜SEL[3])を受けたときに増幅トランジスタ14の出力を垂直信号線18に接続する選択トランジスタ15とを含む。
列読出し回路4の機能は、画素2から出力されるリセット電圧とリード電圧との差分を示す信号を一時保持した後に列ADC5に出力することである。当該列読出し回路4の基本単位は、各垂直信号線18に1個ずつ配置されており、各画素2の増幅トランジスタ14の出力を垂直信号線18に供給するための電流を生成する画素電流源トランジスタ22と、画素2からの出力を入力しリセット電圧とリード電圧との差分すなわち画素信号を求めるクランプ容量24(容量値Ccl)と、ゲートにクランプ信号が供給されクランプ容量24のS/H容量29側の端子電位をクランプ電位VCLに設定するためのクランプトランジスタ25と、ゲートにS/H容量入力信号が供給され画素信号を一時保持するS/H容量29(容量値Csh)と、S/H容量29に信号を入力するS/H容量入力トランジスタ28とを含む。つまり、画素電流源トランジスタ22は、画素2の増幅トランジスタ14と共に、ソースフォロアアンプ(画素ソースフォロア)として動作する。
ここで、各画素2には、画素リセット信号(RST)、電荷転送信号(TRAN)、および、行選択信号(SEL)が、列読出し回路4には、クランプ信号、S/H容量入力信号が決められたタイミングで供給され、これら各制御信号にそれぞれ対応するトランジスタが開閉(オンオフ)される。
次に、以上のように構成された固体撮像装置100の動作について、図3を用いて説明する。具体的には、本実施の形態に係る固体撮像装置100全体の撮像動作を構成する基本動作の1つである画素2からの信号読出し動作について説明する。図3は、第1の実施の形態における固体撮像装置100の画素2からの画素信号の読出し動作について説明するためのタイミングチャートである。具体的には、同図には、画素部1及び列読出し回路4に供給される各制御信号、及び、画素部1及び列読出し回路4の各点における電圧が示されている。
同図に示すように、時刻t1においては、電荷転送信号(TRAN)がL(ロー)かつ画素リセット信号(RST)がH(ハイ)となっているので、転送トランジスタ11がオフでリセットトランジスタ13はオンとなる。よって、FD12の電位(以下ではVfd)はFDリセット電位Vfdrst(=VDD)に初期化される。
次に、時刻t2では、電荷転送信号(TRAN)がLかつ画素リセット信号(RST)がLとなっているので、転送トランジスタ11及びリセットトランジスタ13がオフとなる。よって、FD12の電位のリセット状態(初期化された状態)は保持される。このとき、行選択信号(SEL)がHとなっているので選択トランジスタ15はオンとなっている。よって、増幅トランジスタ14と画素電流源トランジスタ22とがソースフォロア回路を構成し、Vfdrst−Vthがリセット電圧として垂直信号線18に出力される(正確にはVfdrst−Vth−αであるが、ここではαは省略)。さらに、このリセット電圧Vfdrst−Vthはクランプ容量24の一方の端子に入力する。一方、クランプ信号とS/H容量入力信号はHであり、クランプ容量24の他方の端子ならびにS/H容量29の電位はVCLに設定される。
時刻t3では、電荷転送信号(TRAN)がHとなっているので、転送トランジスタがオンとなる。よって、PD10に蓄積された電荷がFD12に転送され、Vfdはこの信号電荷量に応じた電圧Vfdsigだけ低下しVfdrst−Vfdsigとなる。
時刻t4では、電荷転送信号(TRAN)がLかつ行選択信号(SEL)がHとなっているので、転送トランジスタ11がオフで選択トランジスタ15がオンとなる。よって、Vfdrst−Vfdsig−Vthがリード電圧として垂直信号線18に出力される。これは垂直信号線18がVfdsigだけ変化することを意味する。この垂直信号線18の出力はクランプ容量24の一方の端子に入力される。さらに、クランプ信号がLとなっているのでクランプトランジスタ25はオフとなっている。よって、クランプ容量24の他方の端子の電位、すなわちS/H容量29の電位はVfdsig×Ccl/(Ccl+Csh)だけ上昇する。この電位変化は垂直信号線18におけるリセット電圧とリード電圧との差分に対応した電圧、すなわち画素信号である。
その後、時刻t5でS/H容量入力信号がLとなっていることにより、この画素信号がS/H容量29に書き込まれる。
以上のような画素信号の読出し動作により、1行分の画素信号がS/H容量29に保持されることになる。このようにS/H容量29に保持されたアナログ値の画素信号は、以下で詳細に説明する列ADC5によって、デジタル値に変換される。図4は、本開示の第1の実施の形態における固体撮像装置100の列ADC5の詳細な構成を示すブロック図である。
同図に示すように、列ADC5は、ランプ波形を生成するランプ波形生成回路33と、列読出し回路4からの画素信号が入力され当該ランプ波形と比較を行い、当該ランプ波形が画素信号よりも高いときにHとなるラッチ信号34を出力するコンパレータ32と、ランプ波形に同期してカウントアップを行うカウンタ36と、AD変換後のデジタル値のビット数に応じた基本単位を有し、各基本単位はカウンタ36の出力が入力されコンパレータ32からのラッチ信号がHからLに切り替わったときにそれを書き込むラッチ35とを有する。
ここで、このように構成された列ADC5による動作について図5を用いて説明する。具体的には、本実施の形態に係る固体撮像装置100全体の撮像動作を構成する基本動作の他の1つであるAD変換動作について説明する。図5は、本開示の第1の実施の形態における固体撮像装置100の列ADC5のAD変換動作を示すタイミングチャートである。
まず、時刻t10において、S/H容量29に保持されていた画素信号を入力し、ランプ波形は画素信号の最小値に、カウンタ36は0に設定する。このとき、ランプ波形は画素信号より高いレベルなのでラッチ信号はHである。
次に時刻t11において、ランプ波形のレベルは下降し始める。ここで、ランプ波形の下降の傾きは、時刻t13で画素信号の最大値に達するように設定されている。また、時刻t11において、カウンタ36もランプ波形の下降に同期させてカウントアップを開始する。
その後、時刻t12において、ランプ波形が画素信号より低くなるので、ラッチ信号34がLレベルに切り替わり、そのときのカウンタ値がラッチ35に書き込まれる。先に述べたように、ランプ波形の下降とカウントアップとは同期しているので、ラッチ35に書き込まれたデジタル値は画素信号に対応した値になっている。
このようなAD変換動作により、画素信号はアナログ値からデジタル値へと変換される。このAD変換動作は、各列で並列に行われており、1行分のアナログ画素信号が並列にAD変換され、各列のラッチ35に保持される。具体的には、本実施の形態では、各画素列に2本の垂直信号線18a、18bが配置され、各垂直信号線18a、18bは画素部1の上下で分割されている。よって、本実施の形態における固体撮像装置100では、4行分のアナログ画素信号が並列にAD変換されるので、高速読み出しが可能となる。
以上説明したような信号読出し動作及びAD変換動作を含む撮像動作によって、本実施の形態における固体撮像装置100は、画素部1の各画素2の受光量に応じたデジタル値の画素信号を出力することができる。以下、固体撮像装置100の全体動作について、説明する。
上述したように、固体撮像装置100は、駆動モードとして、カメラ静止画像撮影に用いられるフルスキャンモードと、カメラのモニター画像に用いられる垂直3画素及び水平3画素の混合モードとを備えている。
具体的には、固体撮像装置100は、フルスキャンモードでは、4つの垂直信号線18a、18b(分割前の2つの垂直信号線18a、18b)、列読出し回路4及び列ADC5により、4行単位で画素信号を読出してデジタル変換を実施し、デジタル平均部6では処理なしで外部に出力する。このような処理を画素部1全体に対して繰り返すことにより、画素部1の全ての画素2の画素信号を互いに独立して高速に出力することができる。つまり、固体撮像装置100を例えばチップとして備えるカメラ等では、固体撮像装置100をフルスキャンモードで駆動させた場合に、全画素画像を高速に得ることができる。
一方、固体撮像装置100は、混合モードでは、4つの垂直信号線18a、18b(分割前の2つの垂直信号線18a、18b)、列読出し回路4及び列ADC5により、4行単位で画素信号を読出してデジタル変換を実施し、デジタル平均部6で保持する。この処理を3回繰り返した後、デジタル平均部6で保持されている垂直3画素及び水平3画素を平均し、平均して得られた画素信号である混合信号を外部に出力する。このような処理を画素部1全体に対して繰り返すことにより、画素部1の全ての画素2の画素信号を、垂直3画素及び水平3画素の組で混合して高速に出力することができる。つまり、固体撮像装置100を例えばチップとして備えるカメラ等では、固体撮像装置100を混合モードで駆動させた場合に、混合画像を高速に得ることができる。
このように、固体撮像装置100は、各列に配置された垂直信号線18が分割されていることにより、フルスキャンモード及び混合モードのいずれにおいても、画素信号を高速に読み出すことができる。さらに、当該固体撮像装置100は、各列に2本の垂直信号線18a、18bが配置されていることにより、フルスキャンモード及び混合モードのいずれにおいても、画素信号を一層高速に読み出すことができる。つまり、当該固体撮像装置100は、画素部1に行列状に配置された複数の画素2の画素信号を4行単位で読み出すことができるので、フルスキャンモード及び混合モードのいずれにおいても画素信号を高速に読み出すことができる。
次に、フルスキャンモード及び混合モードそれぞれの場合における固体撮像装置100の画素アクセスの流れについて、図6〜図9を用いて説明する。
まず、図6に示す1列分の画素2を混合なしで読み出すフルスキャンモードを考える。図6は、本開示の第1の実施の形態における固体撮像装置100の画素部1の1列の画素2、垂直信号線18a、18b、及び、列読出し回路4の接続を示す図である。なお、図中では、列読出し回路4の基本単位及び列ADC5の基本単位を有する回路構成を列回路(第1列回路〜第4列回路)として記載している。
ここで、本実施の形態における固体撮像装置100では、画素部1の各列に2本の垂直信号線18a、18bが配置されており、かつ、当該垂直信号線18a、18bが画素部1の上領域と下領域との間で分割されている。各列の複数の画素2から出力された画素信号は、当該列に配置された垂直信号線18aと当該列に隣接する垂直信号線18bとを介して、複数の列読出し回路4及び列ADC5に読み出される。これにより、本実施の形態における固体撮像装置100は、当該上領域及び当該下領域の各々において、2つの画素行の画素信号を並列に読み出すことができる。
上記の信号読出し動作後にAD変換動作を行うことが1つの水平(H)期間動作に相当する。各H期間にどの画素2の画素信号をどの回路に読み出すかを図7に示す。図7は、本開示の第1の実施の形態における固体撮像装置100のフルスキャンモードの各水平期間における画素2のアクセスを示す図である。
図7に示すように、各列の画素2からは、各H期間において、4つの垂直信号線(分割前の2つの垂直信号線18a、18b)及び4つの列回路(第1列回路〜第4列回路)を用いて4つの画素信号が読み出される。これは高速な動作が実現できることを意味する。すなわち、各H期間において、列読出し回路4及び列ADC5は、画素部1から4行単位で画素信号を読み出してAD変換することができる。つまり、固体撮像装置100は、フルスキャンモードにおいて高速読み出しが可能となる。
なお、画素部1端では2画素のみ同時の読出しになるが(残り2本は使わない、つまり分割前の2つの垂直信号線18a、18bの一方は使わない)、例えば画素部1の行数を1000行とすると、必要なH期間は250回が251回に増加するだけである。この端処理での速度低下の影響は0.4%と非常に小さく実使用上は問題ない。
次に、1列分の画素2を垂直3画素を混合しながら読み出す混合モードを考える。図8は、本開示の第1の実施の形態における固体撮像装置100の画素部1の1列の画素2、垂直信号線18a、18b、及び、列読出し回路4の接続と、混合モードでの混合行の組み合わせとを示す図である。
ここで、本実施の形態における固体撮像装置100では、画素部1の各列に2本の垂直信号線18a、18bが配置されており、かつ、当該2本の垂直信号線18a、18bの各々が画素部1の上領域と下領域との間で分割されている。これにより、当該上領域及び当該下領域の各々において2つの画素行の画素信号を並列に読み出すことができるとともに、当該上領域における画素信号の混合と、当該下領域における画素信号の混合とを、並列に実施することができる。
具体的には、混合モードでは、各画素列において隣接する同色の3つの画素が混合される。例えば、図8に示すように、Gr/B画素が配列された列では、画素部1の上領域における垂直信号線18aに接続された偶数行の画素信号が3行ずつ混合される。つまり、例えば、n行、(n+2)行、及び、(n+4)行の画素2の画素信号が混合される。これにより、当該上領域に配置されたGr画素の画素信号が3つずつ混合される。このとき同時に、画素部1の下領域における垂直信号線18aに接続された偶数行の画素信号が3行ずつ混合される。つまり、例えば、(n+6)行、(n+8)行、及び、(n+10)行の画素2の画素信号が混合される。これにより、当該下領域に配置されたGr画素の画素信号が3つずつ混合される。
さらに、このとき同時に、画素部1の上領域における垂直信号線18bに接続された奇数行の画素信号が3行ずつ混合される。つまり、例えば(n+3)行、(n+5)行、及び、(n+7)行の画素2の画素信号が混合される。これにより、当該上領域に配置されたB画素の画素信号が3つずつ混合される。このとき同時に、画素部1の下領域における垂直信号線18bに接続された奇数行の画素信号が3行ずつ混合される。つまり、例えば、(n+9)行、(n+11)行、及び、(n+13)行の画素2の画素信号が混合される。これにより、当該下領域に配置されたB画素の画素信号が3つずつ混合される。
このように、固体撮像装置100は、混合モードにおいて、画素部1の上領域及び下領域の各々において2つの画素行の画素信号を並列に読み出すことができるとともに、当該上領域における画素信号の混合と、当該下領域における画素信号の混合とを、並列に実施することができる。これにより、当該固体撮像装置100は、フルスキャンモードと同様に、混合モードにおいても高速読み出しが可能となる。
混合モードにおいても、フルスキャンモード同様に上記の信号読出し動作後にAD変換動作を行うことが1つの水平(H)期間動作に相当する。各H期間にどの画素がどの回路に読み出すかを図9に示す。図9は、本開示の第1の実施の形態における固体撮像装置100の混合モードの各水平期間における画素2のアクセスを示す図である。
同図に示すように、各H期間において4つの垂直信号線(分割前の2つの垂直信号線18a、18b)及び4つの列回路(第1列回路〜第4列回路)を用いて4つの画素信号が読み出される。さらに3つのデジタル画素信号が得られたらデジタル平均部6で平均処理を行う。つまり、4行単位で画素信号を読出してデジタル変換を実施し、デジタル平均部6で保持するという処理を3回繰り返した後、デジタル平均部6で保持されている画素信号を平均する。これにより、垂直3画素の画素信号が混合される。なお、図9の混合欄の記載のA+B+CはA、B、Cの平均を意味する。例えば、(N+4)行+(N+2)行+N行は、(N+4)行目の出力、(N+2)行目の出力、N行目の出力の平均を意味する。もちろん、加算処理で平均処理を代替してもかまわない。デジタル平均部6はラッチを有しているので、平均処理は次の行の画素2からの読み出しと同時に実行できるので速度低下にはならない。
ここで、デジタル平均部6により平均された得られた画素信号である混合信号の重心は、垂直信号線18aの分割位置と垂直信号線18bの分割位置とが2行ずれていることにより、次のようになる。すなわち、Gr画素とB画素とが配列された画素列において、複数のGr画素の混合信号の重心と複数のB画素の混合信号との重心とは、等ピッチになる。同様に、R画素とGb画素とが配列された画素列においても、複数のGr画素の混合信号の重心と複数のB画素の混合信号との重心とは、等ピッチになる。
これにより、本実施の形態に係る固体撮像装置100から出力される混合信号を用いて生成される画像である混合画像は、モアレが抑制された高画質な画像となる。
つまり、本実施の形態に係る固体撮像装置100は、各垂直信号線18a、18bが、R画素を含む複数の画素行から出力された画素信号の混合後の重心と、B画素を含む行から出力された画素信号の混合後の重心とが等ピッチになるような位置で分割されていることにより、モアレが抑制された高画質な混合モードを実現することができる。すなわち、当該固体撮像装置100は、高画質なモニター画像撮像を可能とする。
言い換えると、本実施の形態に係る固体撮像装置100は、一の垂直信号線18aの分割位置と他の一の垂直信号線18bの分割位置とが行方向において互いに異なることにより、比較例に係る固体撮像装置900のように垂直信号線918a、918bが行方向において同一の位置で分割されている場合と比較して、固体撮像装置100を混合モードで駆動した場合におけるモアレの発生を抑制できる。つまり、本実施の形態に係る固体撮像装置100は、比較例に係る固体撮像装置900と比較して、高画質なモニター画像撮像が可能となる。
以上説明したように、本実施の形態に係る固体撮像装置100において、画素部1の各列には、1本以上の垂直信号線18が配置されており、かつ、各垂直信号線18は画素部1の上領域と下領域との間で分割されおり、各列の複数の画素2から出力された画素信号は、当該列に配置された1本以上の垂直信号線18を含む2本以上の垂直信号線18を介して複数の列ADC5に読み出され、画素部1に配置された複数の垂直信号線18のうち一の垂直信号線18aの分割位置と、他の一の垂直信号線18bの分割位置とは、行方向において互いに異なる。
このように、垂直信号線18a、18bが分割され、かつ、各列の画素2から出力された画素信号が2本以上の垂直信号線18a、18bを介して読み出されることにより、画素信号の読み出しに要する時間を低減できる。つまり、高速読み出しが可能となる。また、一の垂直信号線18aの分割位置と他の一の垂直信号線18aの分割位置とが行方向において互いに異なることにより、これら垂直信号線18a、18bが行方向において同一の位置で分割されている場合と比較して、複数の画素2から出力された複数の画素信号を混合して読み出した場合におけるモアレの発生を抑制できる。つまり、高画質なモニター画像撮像が可能となる。したがって、本実施の形態に係る固体撮像装置100は、高速読み出しを可能としつつ、高画質なモニター画像撮像を可能とする。
具体的には、画素部1の各列には、2本の垂直信号線18a、18bが配置されており、各列の複数の画素2から出力された画素信号は、当該列に配置された2本の垂直信号線18a、18bを介して複数の列ADC5に読み出され、各列に配置された2本の垂直信号線18a、18bのうち一の垂直信号線18aの分割位置と、他の一の垂直信号線18bの分割位置とは、行方向において互いに異なる。
これにより、互いに異なる色に対応する複数の画素2が同一列に配置されている場合であっても、複数の画素2から出力された複数の画素信号を混合して読み出した場合におけるモアレの発生を抑制できる。
また、固体撮像装置100は、全ての画素2の画素信号を独立に読み出す駆動モードであるフルスキャンモードと、複数の画素から出力された複数の画素信号を混合して読み出す駆動モードである混合モードとを有する。
これにより、固体撮像装置100は、解像度の高い画像を高速に得ることが可能となるフルスキャンモードと、モアレの少ない画像を高速に得ることが可能となる混合モードとを両立できる。
また、画素部1には、赤色の光に基づいて画素信号を出力するR画素(赤色画素)、青色の光に基づいて画素信号を出力するB画素(青色画素)、及び、緑色の光に基づいて画素信号を出力するGr画素、Gb画素(緑色画素)がベイヤー配置されており、垂直信号線18a、18bは、R画素を含む複数の行から出力された画素信号の混合後の重心とB画素を含む行から出力された画素信号の混合後の重心との位置関係に応じた位置で分割されている。
つまり、垂直信号線18a、18bは、R画素の画素信号の混合後の重心(R画素の混合信号の重心)及びGr画素の画素信号の混合後の重心(Gr画素の混合信号の重心)と、Gb画素の画素信号の混合後の重心(Gb画素の混合信号の重心)及びB画素の画素信号の混合後の重心(B画素の混合信号の重心)との位置関係に応じた位置で分割されている。
具体的には、垂直信号線18a、18bは、R画素を含む複数の行から出力された画素信号の混合後の重心と青色画素を含む行から出力された画素信号の混合後の重心とが等ピッチになるような位置で分割されている。
これにより、固体撮像装置100は、混合モードにおけるモアレの発生を一層抑制できる。
なお、列ADC5は各基本単位にカウンタを設けた構成にしてもよい。ラッチ信号でカウンタを止めればそれがデジタル変換値になる。この場合はカウンタを初期化せずに連続してデジタル変換すれば、列ADC5で加算も実行することができる(ビット幅は増えるが混合画像として使える)。
また、本実施の形態では垂直信号線18aの分割位置と垂直信号線18bの分割位置とを2行ずらしているが、GrとBの混合が等ピッチになれば図10A〜図10Dに示す他の分割でもかまわない。具体的には、第1の実施の形態では、垂直信号線18aの分割位置は(n+5)行目と(n+6)行目との間であり、垂直信号線18bの分割位置は(n+7)行目と(n+8)行目との間であったが、垂直信号線18a、18bの分割位置はこれに限らない。図10A〜図10Dは、本開示の第1の実施の形態における固体撮像装置の垂直信号線の他の分割方法を示す図である。
図10Aに示すように、垂直信号線18aの分割位置は(n+5)行目と(n+6)行目との間であり、垂直信号線18bの分割位置は(n+8)行目と(n+9)行目との間であってもよい。つまり、垂直信号線18aの分割位置と垂直信号線18bの分割位置とが3行ずれていてもよい。なお、同図に示す構成であっても、混合モードにおいて混合される画素信号を出力する画素の組み合わせは、第1の実施の形態と同様である。
また、図10Bに示すように、垂直信号線18aの分割位置は(n+5)行目と(n+6)行目との間であり、垂直信号線18bの分割位置は(n+1)行目と(n+2)行目との間であってもよい。つまり、垂直信号線18aの分割位置と垂直信号線18bの分割位置とが4行ずれていてもよい。なお、同図に示す構成であっても、混合モードにおいて混合される画素信号を出力する画素の組み合わせは、第1の実施の形態と同様である。
また、図10Cに示すように、垂直信号線18aの分割位置は(n+4)行目と(n+5)行目との間であり、垂直信号線18bの分割位置は(n+7)行目と(n+8)行目との間であってもよい。つまり、垂直信号線18aの分割位置と垂直信号線18bの分割位置とが3行ずれていてもよい。なお、同図に示す構成であっても、混合モードにおいて混合される画素信号を出力する画素の組み合わせは、第1の実施の形態と同様である。
また、図10Dに示すように、垂直信号線18aの分割位置は(n+4)行目と(n+5)行目との間であり、垂直信号線18bの分割位置は(n+1)行目と(n+2)行目との間であってもよい。つまり、垂直信号線18aの分割位置と垂直信号線18bの分割位置とが3行ずれていてもよい。なお、同図に示す構成であっても、混合モードにおいて混合される画素信号を出力する画素の組み合わせは、第1の実施の形態と同様である。
また、GrとBの混合の重心に等ピッチ以外の関係を持たせたい場合はそれに応じた量だけ垂直信号線18aの分割位置と垂直信号線18bの分割位置とをずらせばよい。つまり、垂直信号線18aの分割位置に対する垂直信号線18bの分割位置のずれ量は、Gr画素の混合信号の重心とB画素の混合信号との重心との位置関係に基づいていればよい。
また、本実施の形態では、固体撮像装置100は、クランプ機能を有する列読出し回路4を備えているが、本開示に係る固体撮像装置は、当該列読出し回路4を省略して垂直信号線18が列ADC5に直接接続されていてもよい。つまり、本実施の形態では、列ADC5は、画素部1から出力された画素信号を、列読出し回路4を介して読み出していたが、当該列読出し回路4を介さずに、画素部1から出力された画素信号を読み出してもよい。
また、本開示に係る固体撮像装置は、図11Aに示す表面照射型イメージセンサ(表面照射型固体撮像装置)だけでなく、図11Bに示す裏面照射型イメージセンサ(裏面照射型固体撮像装置)にも適用できる。つまり、本開示に係る固体撮像装置は、PD10がシリコン基板の表面、すなわち、回路素子が形成された面と同じ面側に形成される構造だけでなく、PD10がシリコン基板の裏面、すなわち、回路素子が形成された面に対して裏面側に形成される構造にも適用できる。図11Aは、本開示の第1の実施の形態における固体撮像装置100の断面構造の一例を示す図であり、図11Bは、本開示の第1の実施の形態における固体撮像装置の断面構造の他の一例を示す図である。
図11Aに示す表面照射型イメージセンサは、シリコン基板101と配線層102との積層構造を有し、シリコン基板101に形成されたPD10は、配線層102側から照射された光を受光する。具体的には、画素部1では、シリコン基板101にPD10が形成され、列読出し回路4及び列ADC5を含む回路部111では、シリコン基板101にトランジスタ及び容量等の回路素子112が形成されている。
これに対して、図11Bに示す裏面照射型イメージセンサは、支持基板103とシリコン基板101と配線層102との積層構造を有し、シリコン基板101に形成されたPD10は、配線層102側と反対側から照射された光を受光する。このように、裏面照射型イメージセンサは、シリコン基板101を3um程度まで薄くし、裏面から光が照射される構造である。この裏面照射型イメージセンサは、PD10と重ねて配線を配置することが可能であり、本開示における複数の垂直信号線18のレイアウト自由度が高いという利点がある。これにより、2つの垂直信号線18a、18b間のスペースを大きくとることができるので、当該垂直信号線18a、18b間のクロストークをさげることができる。
また、本開示は図12に示す積層型イメージセンサにも適用できる。図12は、本開示の第1の実施の形態における固体撮像装置100の断面構造のさらに他の一例を示す図である。
同図に示す積層型イメージセンサでは、垂直信号線18の上部にシリコンとは異なる光電変換膜10Aを配置する構造で、光電変換膜10Aで生成された電荷は電荷読出し部113を介してシリコン基板101に形成された回路部111に転送され画素信号として読み出される。このような積層型イメージセンサは、光電変換膜10Aと重ねて垂直信号線18を配置することが可能であり、本開示における複数の垂直信号線18のレイアウト自由度が高くなるという利点がある。これにより、積層型イメージセンサは、裏面照射型イメージセンサと同様に、2つの垂直信号線18a、18b間のスペースを大きくとることができるので、当該垂直信号線18a、18b間のクロストークを低減することができる。
(第2の実施の形態)
次に、本開示の第2の実施の形態について、説明する。図13は、本開示の第2の実施の形態における固体撮像装置の全体構成を示すブロック図である。
同図に示すように、本実施の形態に係る固体撮像装置100Aは、画素部1A、行選択回路3、列読出し回路4A、列ADC5A、及び、デジタル平均部6Aを備える。列読出し回路4A、列ADC5A、デジタル平均部6Aは画素部1Aの上下に1組ずつ配置されている。
画素部1Aは、光電変換を行う画素2が2次元状に配置された撮像領域である。この画素部1Aは、第1の実施の形態における画素部1とほぼ同様であるが、当該画素部1と比較して、各列には4本の垂直信号線18a〜18dが並列に配置され、各垂直信号線18a〜18dは上下に分割され、合計8本の垂直信号線18a〜18dになっている点が異なる。また、分割の位置は2行ずれた2種類がある。各行の画素2は順番に4つの垂直信号線18a〜18dのいずれかに接続されている。なお、以下では、垂直信号線18a〜18dを特に区別する必要がない場合には、単に垂直信号線18と記載する場合がある。
言い換えると、画素部1Aの各列には、行方向において分割位置が互いに異なる複数の垂直信号線18からなる組が2組配置されている。具体的には、垂直信号線18cの分割位置は垂直信号線18aの分割位置と同じであり、垂直信号線18dの分割位置は垂直信号線18bの分割位置と同じである。つまり、画素部1Aの各列に4本の垂直信号線18a〜18dが配置されていることは、画素部1Aの各列に垂直信号線18a、18bからなる組が2組配置されていることと同じである。
これにより、本実施の形態に係る固体撮像装置100Aは、同一列に配置された複数組の垂直信号線18a〜18dのうち一の組(垂直信号線18a、18bからなる組)に対応する画素2の画素信号と、他の組の垂直信号線(垂直信号線18c、18dからなる組)に対応する画素2の画素信号とを同時に読み出すことができる。よって、当該固体撮像装置100Aは、第1の実施の形態に係る固体撮像装置100と比較して、一層高速に読み出すことが可能となる。
行選択回路3、列読出し回路4A、列ADC5A、及び、デジタル平均部6Aは、第1の実施の形態とほぼ同等であるが、列読出し回路4A、列ADC5A、及び、デジタル平均部6Aは、第1の実施の形態における列読出し回路4、列ADC5、及び、デジタル平均部6と比較して、基本単位が各列4個である点が異なる。
なお、本実施の形態では、固体撮像装置100Aは、クランプ機能を有する列読出し回路4Aを備えているが、本開示に係る固体撮像装置は、当該列読出し回路4Aを省略して垂直信号線18a〜18dが列ADC5Aに直接接続されていてもよい。つまり、本実施の形態では、列ADC5Aは、画素部1Aから出力された画素信号を、列読出し回路4Aを介して読み出していたが、当該列読出し回路4Aを介さずに、画素部1Aから出力された画素信号を読み出してもよい。
本実施の形態に係る固体撮像装置100Aには、第1の実施の形態に係る固体撮像装置100と同様に、駆動モードとして、カメラ静止画像撮影に用いられるフルスキャンモードと、カメラのモニター画像に用いられる垂直3画素及び水平3画素の混合モードとを備えている。
具体的には、固体撮像装置100Aは、フルスキャンモードでは、8つの垂直信号線18a〜18d(分割前の4つの垂直信号線18a〜18d)、列読出し回路4A及び列ADC5Aにより、8行単位で画素信号を読出してデジタル変換を実施し、デジタル平均部6Aでは処理なしで外部に出力する。このような処理を画素部1A全体に対して繰り返すことにより、画素部1Aの全ての画素2の画素信号を互いに独立して出力することができる。つまり、固体撮像装置100Aを例えばチップとして備えるカメラ等では、固体撮像装置100Aをフルスキャンモードで駆動させた場合に、全画素画像を得ることができる。
一方、固体撮像装置100Aは、混合モードでは、8つの垂直信号線18a〜18d(分割前の4つの垂直信号線18a〜18d)、列読出し回路4A及び列ADC5Aにより、8行単位で画素信号を読出してデジタル変換を実施し、デジタル平均部6Aで保持する。この処理を3回繰り返した後、デジタル平均部6Aで保持されている垂直3画素及び水平3画素を平均し、平均して得られた画素信号である混合信号を外部に出力する。このような処理を画素部1全体に対して繰り返すことにより、画素部1Aの全ての画素2の画素信号を、垂直3画素及び水平3画素の組で混合して出力することができる。つまり、固体撮像装置100Aを例えばチップとして備えるカメラ等では、固体撮像装置100Aを混合モードで駆動させた場合に、混合画像を得ることができる。
このように、本実施の形態に係る固体撮像装置100Aは、フルスキャンモードでは8画素が並列に読み出されるので第1の実施の形態に係る固体撮像装置100に比べさらに高速撮像が可能である。また、混合モードでは分割位置が2行ずれていることにより、Gr画素とB画素の重心は等ピッチとなりモアレが小さい高画質なモニター画像が得られる。
以上説明したように、本実施の形態に係る固体撮像装置100Aによれば、上記第1の実施の形態と同様に、画素部1Aの各列には、1本以上の垂直信号線18a〜18dが配置されており、かつ、各垂直信号線18a〜18dは画素部1Aの上領域と下領域との間で分割されおり、各列の複数の画素2から出力された画素信号は、当該列に配置された1本以上の垂直信号線18a〜18dを含む2本以上の垂直信号線18a〜18dを介して複数の列ADC5Aに読み出され、画素部1Aに配置された複数の垂直信号線18a〜18dのうち一の垂直信号線18a、18cの分割位置と、他の一の垂直信号線18b、18dの分割位置とは、行方向において互いに異なる。
これにより、本実施の形態に係る固体撮像装置100Aは、上記第1の実施の形態と同様の効果を奏することができる。
具体的には、画素部1Aの各列には、行方向において分割位置が互いに異なる複数の垂直信号線18からなる組が複数組(本実施の形態では2組)配置されており、各列の複数の画素2から出力された画素信号は、当該列に配置された複数組の垂直信号線18を介して複数の列ADC5Aに読み出される。
これにより、本実施の形態に係る固体撮像装置100Aは、同一列に配置された複数組の垂直信号線18a〜18dのうち一の組(垂直信号線18a、18bからなる組)に対応する画素2の画素信号と、他の組の垂直信号線(垂直信号線18c、18dからなる組)に対応する画素2の画素信号とを同時に読み出すことができる。よって、当該固体撮像装置100Aは、第1の実施の形態に係る固体撮像装置100と比較して、一層高速に読み出すことが可能となる。
なお、本実施の形態では、画素部1Aの各列に、行方向において分割位置が互いに異なる複数の垂直信号線18からなる組が2組配置されていたが、当該各列に配置される垂直信号線18の組の数は複数であればよく、例えば、3組であってもよい。
(第3の実施の形態)
次に、本開示の第3の実施の形態について、説明する。図14は、本開示の第3の実施の形態における固体撮像装置の全体構成を示すブロック図である。
同図に示すように、本実施の形態に係る固体撮像装置100Bは、画素部1B、行選択回路3、列読出し回路4B、列ADC5B、及び、デジタル平均部6Bを備える。列読出し回路4B、列ADC5B、及び、デジタル平均部6Bは画素部1Bの上下に1組ずつ配置されている。
画素部1Bは、光電変換を行う画素2Bが2次元状に配置された撮像領域である。この画素2Bは横2画素を組として1つの出力を有し、各列に1本ずつ配置された垂直信号線18に接続されている。横2画素の組み合わせは奇数行と偶数行とで1列ずれた配置になっている。また、各垂直信号線18は上下に分割され各列あたり2本の垂直信号線になる。分割の位置は奇数列と偶数列とで2行ずれている。つまり、各列の複数の画素2Bから出力された画素信号は、当該列に配置された垂直信号線18、及び、当該列に隣り合う列に配置された垂直信号線18を介して読み出され、各列に配置された垂直信号線18の分割位置と、当該列に隣り合う列に配置された垂直信号線18の分割位置とは、行方向において互いに異なっている。なお、画素2Bの詳細な説明については後述する。
行選択回路3、列読出し回路4B、列ADC5B、デジタル平均部6Bは、第1の実施の形態とほぼ同等であるが、列読出し回路4B、列ADC5B、デジタル平均部6Bは、第1の実施の形態における列読出し回路4、列ADC5、及び、デジタル平均部6と比較して、基本単位が各列1個である点が異なる。つまり、列方向に隣り合う2つの画素2Bが1つの出力を有することにより、本実施の形態に係る固体撮像装置100Bは、第1の実施の形態に係る固体撮像装置100と比較して、画素部1Aの周辺回路の数を削減することができる。よって、小型化できる。
次に、画素2Bの構成について説明する。図15は、本開示の第3の実施の形態における固体撮像装置100Bの画素2Bの詳細な構成を示す回路図である。同図には、隣接する2つの画素2Bの画素回路が示されている。
同図に示す2つの画素2Bは、初期化時の電圧を増幅したリセット電圧と読み出し時の電圧を増幅したリード電圧とを対応する垂直信号線18に出力する。また、当該2つの画素2Bは、入射した光を光電変換し電荷を出力する2つのフォトダイオード(PD)10a、10bと、PD10aもしくは10bにより発生した電荷を蓄積し、蓄積した電荷を電圧信号として出力するフローティングディフュージョン(FD)12と、FD12の示す電圧が初期電圧(ここではVDD)になるようにリセットするリセットトランジスタ13と、PD10aもしくは10bにより出力される電荷をFD12に供給する2つの転送トランジスタ11a、11bと、FD12の示す電圧に追従して変化する電圧を出力する増幅トランジスタ14と、行選択回路3からラインセレクト信号(図15中のSEL)を受けたときに増幅トランジスタ14の出力を垂直信号線18に接続する選択トランジスタ15とを含む。
ここで、PDと転送トランジスタは各画素にあるが、他の3種類のトランジスタは2つの画素で共有された構成である。具体的には、図中左に配置された画素2Baは、PD10aと転送トランジスタ11aとを有し、図中右に配置された画素2Bbは、PD10b、転送トランジスタ11b、FD12、リセットトランジスタ13、増幅トランジスタ14及び選択トランジスタ15を有する。すなわち、つまり、列方向に隣り合う2つの画素2Ba、2Bbは、リセットトランジスタ13、増幅トランジスタ14及び選択トランジスタ15を共有している。つまり、列方向に隣り合う2つの画素2Bがトランジスタを共有することにより、本実施の形態に係る固体撮像装置100Bは、第1の実施の形態に係る固体撮像装置100と比較して、フォトダイオードの面積を大きくできる。よって、感度を向上できる。
なお、図15に示す共有トランジスタ(リセットトランジスタ13、増幅トランジスタ14及び選択トランジスタ15)がすべて右の画素2Bb内におかれた配置は一例であり、これら3個の共有トランジスタを1個と2個に分けて画素2Ba及び画素2Bbに配置するなど他の配置でもよい。
次に、以上のように構成された固体撮像装置100Bの動作について、図16を用いて説明する。具体的には、本実施の形態に係る固体撮像装置100B全体の撮像動作を構成する基本動作の1つである画素2Bからの信号読出し動作について説明する。図16は、第1の実施の形態における固体撮像装置100Bの画素2Bからの画素信号の読出し動作について説明するためのタイミングチャートである。具体的には、同図には、画素部1Bに供給される各制御信号が示されている。なお、列読出し回路4Bに供給される各制御信号のタイミングは第1の実施の形態と同様のため省略する。
固体撮像装置100Bは、時刻t21からt25の期間に左の画素2Baの画素信号を読み出し、時刻t26からt30の期間に右の画素2Bbの画素信号を読み出す。以下、各時刻における動作について詳細に説明する。
同図に示すように、時刻t21においては、電荷転送信号(TRANa、TRANb)がL(ロー)かつ画素リセット信号(RST)がH(ハイ)となっているので、2つの転送トランジスタ11a、11bがオフでリセットトランジスタ13はオンとなる。よって、FD12の電位(以下ではVfd)はFDリセット電位Vfdrst(=VDD)に初期化される。
次に、時刻t22では、電荷転送信号(TRANa、TRANb)がLかつ画素リセット信号(RST)がLとなっているので、転送トランジスタ11a、11b、リセットトランジスタ13がオフとなる。よって、FD12の電位のリセット状態(初期化された状態)は保持される。このとき、行選択信号(SEL)がHとなっているので選択トランジスタ15はオンとなっている。よって、増幅トランジスタ14と画素電流源トランジスタ22とがソースフォロア回路を構成し、Vfdrst−Vthがリセット電圧として垂直信号線18に出力される(正確にはVfdrst−Vth−αであるが、ここではαは省略)。
時刻t23では、電荷転送信号(TRANa)がHとなっているので、左の画素2Baの転送トランジスタ11aがオンとなる。よって、左の画素2BaのPD10aに蓄積された電荷がFD12に転送され、Vfdはこの信号電荷量に応じた電圧Vfdsigだけ低下しVfdrst−Vfdsigとなる。
時刻t24では、電荷転送信号(TRANa、TRANb)がLかつ行選択信号(SEL)がHとなっているので、両画素2Ba、2Bbの転送トランジスタ11a、11bがオフで選択トランジスタ15がオンとなる。よって、Vfdrst−Vfdsig−Vthがリード電圧として垂直信号線18に出力される。その結果、列読出し回路4Bではリセット電圧とリード電圧の差分に対応した電圧、すなわち左の画素2Baの画素信号が得られる。
その後、時刻t25でこの画素信号がS/H容量に書き込まれる。さらにこの画素信号は列ADC5BでAD変換されることにより、左の画素2Baの画素信号のデジタル値が得られる。つまり、列ADC5BによるAD変換動作により、左の画素2Baの画素信号はアナログ値からデジタル値へと変換される。
このように、時刻t21から時刻t25の期間に、左の画素2Baの画素信号の信号読出し動作及びAD変換動作が行われる。
同様にして、時刻t26から時刻t30の期間に右の画素2Bbの画素信号のデジタル値が得られる。つまり、時刻t26から時刻t30の期間に、右の画素2Bbの画素信号の信号読出し動作及びAD変換動作が行われる。
以上説明したような左の画素2Ba及び右の画素2Bbの信号読出し動作及びAD変換動作を含む撮像動作によって、本実施の形態における固体撮像装置100Bは、画素部1Bの各画素2Bの受光量に応じたデジタル値の画素信号を出力することができる。以下、本固体撮像装置100Bの全体動作について、説明する。
上記第1の実施の形態と同様に、本固体撮像装置100Bは、駆動モードとして、カメラ静止画像撮影に用いられるフルスキャンモードとカメラのモニター画像に用いられる垂直3画素及び水平3画素の混合モードを備えている。
具体的には、固体撮像装置100Bは、フルスキャンモードでは2つの垂直信号線18(分割前の1つの垂直信号線18)、列読出し回路4B及び列ADC5Bにより、4行のB/Gr画素の画素信号を読出してデジタル変換を実施し、デジタル平均部6Bでは処理なしで外部に出力する。次に、同じ4行のR/Gb画素の画素信号を、同様の処理で出力する。このような処理を画素部1B全体に対して繰り返すことにより、画素部1Bの全画素2Bの画素信号を互いに独立して出力することができる。つまり、固体撮像装置100Bを例えばチップとして備えるカメラ等では、固体撮像装置100Bをフルスキャンモードで駆動させた場合に、全画素画像が得られる。
一方、固体撮像装置100Bは、混合モードでは、2つの垂直信号線18(分割前の1つの垂直信号線18)、列読出し回路4B及び列ADC5Bにより、4行のB/Gr画素の画素信号を読出してデジタル変換を実施し、デジタル平均部6Bで保持する。この処理を3回繰り返した後、デジタル平均部6Bで保持されている垂直3画素及び水平3画素を平均し、平均して得られた画素信号である混合信号を外部に出力する。次に、同じ4行のR/Gb画素の画素信号の読出し、平均及び出力を行う。このような処理を画素部1B全体に対して繰り返すことにより、画素部1Bの全画素2Bの画素信号を、垂直3画素及び水平3画素の組で混合して出力することができる。つまり、固体撮像装置100Bを例えばチップとして備えるカメラ等では、固体撮像装置100Bを混合モードで駆動させた場合に、混合画像を得ることができる。
次に、フルスキャンモード及び混合モードそれぞれの場合における固体撮像装置100Bの画素アクセスの流れについて、図17〜図20を用いて説明する。
まず、図17に示す1つのGr/B画素が配列された列分の画素2Bを混合なしで読み出すフルスキャンモードを考える。図17は、本開示の第3の実施の形態における固体撮像装置100Bの画素部1Bの1列(Gr/B列)の画素2B、垂直信号線18、及び、列読出し回路4Bの接続を示す図である。なお、図中では、列読出し回路4B及び列ADC5Bの基本単位を有する回路構成を列回路(第1列回路〜第4列回路)として記載している。また、上述したように、回路構成としては列方向に隣り合う2つの画素2Ba、2Bbで1つの出力を有しているが、ここではGr/B画素が配列された列の読出しを説明するために各画素2Ba、2Bbに出力があるように記載している。
ここで、本実施の形態における固体撮像装置100Bでは、画素部1Bの各列に1本の垂直信号線18が配置されており、かつ、当該垂直信号線18が画素部1Bの上領域と下領域との間で分割されている。各列の複数の画素2Bから出力された画素信号は、当該列に配置された垂直信号線18と当該列に隣接する垂直信号線18とを介して、複数の列読出し回路4B及び列ADC5に読み出される。これにより、本実施の形態における固体撮像装置100Bは、第1の実施の形態と同様に、当該上領域及び当該下領域の各々において、2つの画素行の画素信号を並列に読み出すことができる。
上記の信号読出し動作後にAD変換動作を行うことが1つの水平(H)期間動作に相当する。各H期間にどの画素2Bの画素信号をどの回路に読み出すかを図18に示す。奇数HでGr/B画素の読出しを行う(偶数HではR/Gb画素を読み出す)。図18は、本開示の第3の実施の形態における固体撮像装置100Bのフルスキャンモードの各水平期間における画素2Bのアクセスを示す図である。
図18に示すように、各列の画素2Bからは、各H期間において4つの垂直信号線(分割前の2つの垂直信号線18)及び4つの列回路(第1列回路〜第4列回路)を用いて4つの画素信号が読み出される。これは高速な動作が実現できることを意味する。すなわち、各H期間において、列読出し回路4B及び列ADC5Bは、画素部1Bから4行単位で画素信号を読み出してAD変換することができる。つまり、固体撮像装置100Bは、第1の実施の形態と同様に、フルスキャンモードにおける高速読み出しが可能となる。
次に、1列分の画素2Bを垂直3画素を混合しながら読み出す混合モードを考える。図19は、本開示の第3の実施の形態における固体撮像装置100Bの画素部1Bの1列(Gr/B列)の画素2B、垂直信号線18、及び、列読出し回路4Bの接続と、混合モードでの混合行の組み合わせとを示す図である。
ここで、上述したように、本実施の形態における固体撮像装置100Bでは、各列の複数の画素2Bから出力された画素信号は、当該列に配置された垂直信号線18と当該列に隣接する列に配置された垂直信号線18とを介して、複数の列読出し回路4B及び列ADC5に読み出される。これにより、本実施の形態における固体撮像装置100Bは、第1の実施の形態と同様に、画素部1Bの上領域及び下領域の各々において2つの画素行の画素信号を並列に読み出すことができるとともに、当該上領域における画素信号の混合と、当該下領域における画素信号の混合とを、並列に実施することができる。これにより、固体撮像装置100Bは、第1の実施の形態と同様に、混合モードにおいても高速読み出しが可能となる。
混合モードにおいても、フルスキャンモード同様に上記の信号読出し動作後にAD変換動作を行うことが1つの水平(H)期間動作に相当する。各H期間にどの画素がどの回路に読み出すかを図20に示す。図20は、本開示の第3の実施の形態における固体撮像装置100Bの混合モードの各水平期間における画素2Bのアクセスを示す図である。
同図に示すように、各H期間において4つの垂直信号線(分割前の2つの垂直信号線18)及び4つの列回路(第1列回路〜第4列回路)を用いて4つの画素信号が読み出される。さらに3つのデジタル画素信号が得られたらデジタル平均部6Bで平均処理を行う。つまり、4行単位で画素信号を読出してデジタル変換を実施し、デジタル平均部6Bで保持するという処理を3回繰り返した後、デジタル平均部6Bで保持されている画素信号を平均する。これにより、垂直3画素の画素信号が混合される。なお、図20の混合欄の記載のA+B+CはA、B、Cの平均を意味する。例えば、(N+4)行+(N+2)行+N行は、(N+4)行目の出力、(N+2)行目の出力、N行目の出力の平均を意味する。もちろん、加算処理で平均処理を代替してもかまわない。
固体撮像装置100Bは、Gr/B画素に対して画素信号の読み出し及び混合を行った後の3H期間において、R/Gb画素に対して画素信号の読み出し及び混合を行う。
ここで、デジタル平均部6Bにより平均された得られた画素信号である混合信号の重心は、各列に配置された垂直信号線18の分割位置と、当該列に隣り合う列に配置された垂直信号線18の分割位置とが2行ずれていることにより、次のようになる。すなわち、Gr画素とB画素とが配列された画素列において、複数のGr画素の混合信号の重心と複数のB画素の混合信号との重心とは、等ピッチになる。同様に、R画素とGb画素とが配列された画素列においても、複数のGr画素の混合信号の重心と複数のB画素の混合信号との重心とは、等ピッチになる。
これにより、本実施の形態に係る固体撮像装置100Bから出力される混合信号を用いて生成される画像である混合画像は、第1の実施の形態と同様に、モアレが抑制された高画質な画像となる。つまり、本実施の形態に係る固体撮像装置100Bは、第1の実施の形態に係る固体撮像装置100と同様に、高画質なモニター画像撮像を可能とする。
なお、本実施の形態では、固体撮像装置100Bは、クランプ機能を有する列読出し回路4Bを備えているが、本開示に係る固体撮像装置は、当該列読出し回路4Bを省略して垂直信号線18が列ADC5Bに直接接続されていてもよい。つまり、本実施の形態では、列ADC5Bは、画素部1Bから出力された画素信号を、列読出し回路4Bを介して読み出していたが、当該列読出し回路4Bを介さずに、画素部1Bから出力された画素信号を読み出してもよい。
以上説明したように、本実施の形態に係る固体撮像装置100Bによれば、上記第1の実施の形態と同様に、画素部1Bの各列には、1本の垂直信号線18が配置されており、かつ、各垂直信号線18は画素部1Bの上領域と下領域との間で分割されおり、各列の複数の画素2Bから出力された画素信号は、当該列に配置された1本の垂直信号線18を含む2本の垂直信号線18を介して列ADC5Bに読み出され、一の垂直信号線18の分割位置と、他の一の垂直信号線18の分割位置とは、行方向において互いに異なる。
これにより、本実施の形態に係る固体撮像装置100Bは、上記第1の実施の形態と同様の効果を奏することができる。
具体的には、列方向に隣り合う2つの画素2Ba、2Bbは、画素信号を出力するための選択トランジスタ15を共有し、各列の複数の画素2Bから出力された画素信号は、さらに、当該列に隣り合う列に配置された1本の垂直信号線18を介して読み出され、各列に配置された1本の垂直信号線18の分割位置と、当該列に隣り合う列に配置された1本の垂直信号線18の分割位置とは、行方向において互いに異なる。
つまり、列方向に隣り合う2つの画素2Ba、2Bbは1つの出力を有する。これにより、画素部1Bの周辺回路の数を削減することができる。よって、固体撮像装置100Bを小型化できる。また、列方向に隣り合う2つの画素2Bがトランジスタを共有することにより、本実施の形態に係る固体撮像装置100Bは、第1の実施の形態に係る固体撮像装置100と比較して、フォトダイオードの面積を大きくできる。よって、感度を向上できる。
より具体的には、画素部1Bの各列には、当該列及び当該列に隣り合う列で共有される1本の垂直信号線18が配置されており、隣り合う列に配置された2本の垂直信号線18の分割位置は、行方向において互いに異なる。
このように、本実施の形態では列読出し回路4B、列ADC5B及びデジタル平均部6Bの基本単位の数は各列1個と第1の実施の形態に比べ半分である。このように、画素部1Bの周辺回路(列読出し回路4B、列ADC5B及びデジタル平均部6B)が半減できるのでチップサイズが小さくでき、低価格な固体撮像装置100Bが実現できる利点がある。
なお、本実施の形態では、画素部1Bの各列には、1本の垂直信号線18が配置されていたが、2本以上の垂直信号線が配置されていてもよい。また、本実施の形態では、列方向に隣り合う2つの画素2Ba、2Bbは、リセットトランジスタ13、増幅トランジスタ14及び選択トランジスタ15を共有していたが、リセットトランジスタ13及び増幅トランジスタ14は共有していなくてもよい。
つまり、列方向に隣り合う2つの画素2Ba、2Bbは、選択トランジスタ15を共有し、各列の複数の画素2Bから出力された画素信号は、当該列に配置された1本以上の垂直信号線、及び、当該列に隣り合う列に配置された1本以上の垂直信号線を介して読み出され、各列に配置された1本以上の垂直信号線の分割位置と、当該列に隣り合う列に配置された1本以上の垂直信号線の分割位置とは、行方向において互いに異なっていてもよい。
このように構成された固体撮像装置であっても、列方向に隣り合う2つの画素2Ba、2Bbが1つの出力を有することにより、本実施の形態と同様の効果を奏することができる。
以上、本開示の固体撮像装置について上記実施の形態に基づいて説明してきたが、本開示の固体撮像装置は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示の固体撮像装置を内蔵した各種機器も本開示に含まれる。
例えば、上記実施の形態では、垂直信号線の分割位置は、互いに隣接する一の画素行(例えば、(n+5)行)と他の画素行(例えば、(n+6)行)との間であったが、当該分割位置はこれに限らず、当該一の画素行内又は当該他の画素行内であってもよい。つまり、垂直信号線の分割位置は、当該一の画素行から出力される画素信号と当該他の画素行から出力される画素信号とが、分割後の同一の垂直信号線に出力されないような位置であればよい。
また、上記実施の形態では、各トランジスタがNMOSトランジスタである例について説明したが、各トランジスタはPMOSトランジスタであってもよい。
また、上記実施の形態では、列読出し回路が増幅回路を持たない例について説明したが、列読出し回路は増幅回路を備えてもよい。
本開示に係る固体撮像装置は、例えば、一眼レフデジタルカメラ、高級コンパクトデジタルカメラなど高画質、高速撮影が求められる撮像機器向けイメージセンサとして有用である。
1,1A,1B,901 画素部
2,2a,2b,2B,2Ba,2Bb,902 画素
3 行選択回路
4,4A,4B 列読出し回路
5,5A,5B,905 列ADC
6,6A,6B,906 デジタル平均部
10,10a,10b フォトダイオード(PD)
10A 光電変換膜
11,11a,11b 転送トランジスタ
12 フローティングディフュージョン(FD)
13 リセットトランジスタ
14 増幅トランジスタ
15 選択トランジスタ
16 電源線
18,18a,18b,18c,18d,918a,918b 垂直信号線
22 画素電流源トランジスタ
24 クランプ容量
25 クランプトランジスタ
28 S/H容量入力トランジスタ
29 S/H容量
32 コンパレータ
33 ランプ波形生成回路
34 ラッチ信号
35 ラッチ
36 カウンタ
100,100A,100B,900 固体撮像装置
101 シリコン基板
102 配線層
103 支持基板
111 回路部
112 回路素子
113 電荷読出し部

Claims (8)

  1. 受光量に応じた画素信号を出力する画素が行列状に複数個配列されている画素部と、
    前記画素部周辺の上及び下に配置され、当該画素部から出力された前記画素信号を読み出す複数の列読出し回路とを備え、
    前記画素部の各列には、1本以上の垂直信号線が配置されており、かつ、各垂直信号線は前記画素部の上領域と下領域との間で2つの部分に分割されおり、
    各列の複数の前記画素から出力された画素信号は、当該列に配置された前記1本以上の垂直信号線の前記2つの部分を含む2本以上の垂直信号線の部分を介して前記複数の列読出し回路に読み出され、
    前記画素部に配置された複数の前記垂直信号線のうち一の垂直信号線の分割位置と、他の一の垂直信号線の分割位置とは、行方向において互いに異なる、
    固体撮像装置。
  2. 前記画素部の各列には、2本以上の垂直信号線が配置されており、
    各列の複数の前記画素から出力された画素信号は、当該列に配置された2本以上の垂直信号線の部分を介して前記複数の列読出し回路に読み出され、
    各列に配置された2本以上の垂直信号線のうち一の垂直信号線の分割位置と、他の一の垂直信号線の分割位置とは、行方向において互いに異なる、
    請求項1に記載の固体撮像装置。
  3. 前記画素部の各列には、行方向において分割位置が互いに異なる複数の垂直信号線からなる垂直信号線組が複数配置されており、
    各列の複数の前記画素から出力された画素信号は、当該列に配置された複数の垂直信号線を介して前記複数の列読出し回路に読み出される、
    請求項2に記載の固体撮像装置。
  4. 列方向に隣り合う2つの画素は、前記画素信号を出力するための選択トランジスタを共有し、
    各列の複数の前記画素から出力された画素信号は、当該列に隣り合う列に配置された前記1本以上の垂直信号線を介して読み出され、
    各列に配置された前記1本以上の垂直信号線の分割位置と、当該列に隣り合う列に配置された前記1本以上の垂直信号線の分割位置とは、行方向において互いに異なる、
    請求項1に記載の固体撮像装置。
  5. 前記画素部の各列には、当該列及び当該列に隣り合う列で共有される1本の垂直信号線が配置されており、
    隣り合う列に配置された2本の垂直信号線の分割位置は、行方向において互いに異なる、
    請求項4に記載の固体撮像装置。
  6. 前記固体撮像装置は、全画素の画素信号を独立に読み出す駆動モードであるフルスキャンモードと、複数の画素から出力された複数の前記画素信号を混合して読み出す駆動モードである混合モードとを有する、
    請求項1〜5のいずれか1項に記載の固体撮像装置。
  7. 前記画素部には、赤色の光に基づいて前記画素信号を出力する赤色画素、青色の光に基づいて前記画素信号を出力する青色画素、及び、緑色の光に基づいて前記画素信号を出力する緑色画素がベイヤー配置されており、
    前記垂直信号線は、前記赤色画素を含む複数の行から出力された画素信号の混合後の重心と前記青色画素を含む行から出力された画素信号の混合後の重心との位置関係に応じた位置で分割されている、
    請求項6に記載の固体撮像装置。
  8. 前記垂直信号線は、前記赤色画素を含む複数の行から出力された画素信号の混合後の重心と前記青色画素を含む複数の行から出力された画素信号の混合後の重心とが等ピッチになるような位置で分割されている、
    請求項7に記載の固体撮像装置。
JP2015558777A 2014-01-22 2015-01-08 固体撮像装置 Active JP6421342B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014009795 2014-01-22
JP2014009795 2014-01-22
PCT/JP2015/000053 WO2015111374A1 (ja) 2014-01-22 2015-01-08 固体撮像装置

Publications (2)

Publication Number Publication Date
JPWO2015111374A1 JPWO2015111374A1 (ja) 2017-03-23
JP6421342B2 true JP6421342B2 (ja) 2018-11-14

Family

ID=53681189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015558777A Active JP6421342B2 (ja) 2014-01-22 2015-01-08 固体撮像装置

Country Status (3)

Country Link
US (1) US10021330B2 (ja)
JP (1) JP6421342B2 (ja)
WO (1) WO2015111374A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059875A (ja) * 2015-09-14 2017-03-23 株式会社東芝 固体撮像装置、カメラモジュールおよび電子機器
SG11201800816VA (en) * 2015-12-18 2018-02-27 Guangdong Oppo Mobile Telecommunications Corp Ltd Image sensor, control method, and electronic device
DE102016212797A1 (de) 2016-07-13 2018-01-18 Robert Bosch Gmbh Lichtsensormodul, Verfahren zum Betreiben eines Lichtsensormoduls und Verfahren zum Herstellen eines Lichtsensormoduls
US10819936B2 (en) * 2019-02-13 2020-10-27 Omnivision Technologies, Inc. Bias circuit for use with divided bit lines
JP2020170947A (ja) * 2019-04-03 2020-10-15 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
CN113841244A (zh) * 2019-06-26 2021-12-24 索尼半导体解决方案公司 摄像装置
KR20210076238A (ko) * 2019-12-13 2021-06-24 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4423112B2 (ja) 2004-06-01 2010-03-03 キヤノン株式会社 固体撮像装置および撮像システム
JP5266704B2 (ja) * 2007-10-01 2013-08-21 株式会社ニコン 固体撮像装置
JP2008252935A (ja) * 2008-06-06 2008-10-16 Fujifilm Corp 撮像装置
JP2010098516A (ja) 2008-10-16 2010-04-30 Sony Corp 撮像素子およびその制御方法並びにカメラ
JP2010147614A (ja) * 2008-12-16 2010-07-01 Panasonic Corp 固体撮像装置およびその駆動方法、撮像装置
JP2013120956A (ja) * 2011-12-06 2013-06-17 Canon Inc 撮像装置

Also Published As

Publication number Publication date
JPWO2015111374A1 (ja) 2017-03-23
WO2015111374A1 (ja) 2015-07-30
US20160316166A1 (en) 2016-10-27
US10021330B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
JP6421342B2 (ja) 固体撮像装置
KR102369398B1 (ko) 고체 촬상 장치 및 그 구동 방법, 및 전자 기기
US20180295304A1 (en) Solid-state imaging device, ad converter, and electronic apparatus
US9445024B2 (en) Solid-state image sensor and camera system
JP4547462B1 (ja) 撮像素子、撮像素子の駆動装置、撮像素子の駆動方法、画像処理装置、プログラム、及び、撮像装置
US20110304755A1 (en) Solid-state image pickup element and camera system
JP2006073733A (ja) 固体撮像装置及び固体撮像システム
TW200926790A (en) Solid-state image pickup device and camera system
JP5423125B2 (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
JP2014160930A (ja) 固体撮像素子およびその駆動方法、並びに電子機器
JP2018191041A (ja) 光電変換装置及びその駆動方法
WO2011083541A1 (ja) 固体撮像装置および撮像装置
JP6112960B2 (ja) 光電変換装置
JP6305169B2 (ja) 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体
JP2016225774A (ja) 撮像素子および撮像装置
JP2013017124A (ja) 固体撮像装置、撮像装置、および信号読み出し方法
US20140320719A1 (en) Solid-state image device, method for driving same, and camera system
JP2020061758A (ja) 撮像素子及び撮像装置
JP6257348B2 (ja) 固体撮像装置、撮像システム及び複写機
JP6053321B2 (ja) 固体撮像装置
JP2014222797A (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
WO2021070426A1 (ja) 撮像回路および撮像装置
JP6373430B2 (ja) 光電変換装置
JP5945463B2 (ja) 固体撮像装置
JP2007181107A (ja) Ccd固体撮像素子の駆動方法とそれを用いた撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R151 Written notification of patent or utility model registration

Ref document number: 6421342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250