JP6419649B2 - Gate drive circuit - Google Patents

Gate drive circuit Download PDF

Info

Publication number
JP6419649B2
JP6419649B2 JP2015108557A JP2015108557A JP6419649B2 JP 6419649 B2 JP6419649 B2 JP 6419649B2 JP 2015108557 A JP2015108557 A JP 2015108557A JP 2015108557 A JP2015108557 A JP 2015108557A JP 6419649 B2 JP6419649 B2 JP 6419649B2
Authority
JP
Japan
Prior art keywords
voltage
switching element
circuit
gate
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015108557A
Other languages
Japanese (ja)
Other versions
JP2016226108A (en
Inventor
大島　正樹
正樹 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Capacitor Ltd
Original Assignee
Nichicon Capacitor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Capacitor Ltd filed Critical Nichicon Capacitor Ltd
Priority to JP2015108557A priority Critical patent/JP6419649B2/en
Publication of JP2016226108A publication Critical patent/JP2016226108A/en
Application granted granted Critical
Publication of JP6419649B2 publication Critical patent/JP6419649B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Description

本発明は、オンゲート電圧の低電圧化に有利なノーマリオフ型のスイッチング素子を主スイッチとするゲート駆動回路に関する。   The present invention relates to a gate drive circuit having a normally-off type switching element, which is advantageous for lowering an on-gate voltage, as a main switch.

ノーマリオフ型のパワートランジスタはゲート電圧を印加しない状態では電流が流れないため、機器の安全性を確保する上で優れた特性をもっている。近時、ノーマリオフ型のトランジスタとしてＧａＮ（窒化ガリウム）が着目されている。ＧａＮはバンドギャップが広いことからワイドギャップ半導体とも呼ばれ、絶縁破壊強度が高く、スイッチング電源や電力変換装置などの小型・高周波用途に優れたパワーデバイスである。   A normally-off type power transistor has excellent characteristics in ensuring the safety of equipment because no current flows in a state where no gate voltage is applied. Recently, GaN (gallium nitride) has attracted attention as a normally-off transistor. GaN is also called a wide-gap semiconductor because of its wide band gap, and has high dielectric breakdown strength, and is a power device that is excellent for small and high-frequency applications such as switching power supplies and power converters.

＜第１の従来例＞
図５は特許文献１（特開２０１０−５１１６５号公報）に開示されたゲート駆動回路の回路構成図、図６はそのゲート駆動回路の動作において想定される波形図である。ハイサイドのＮＰＮトランジスタ１０２とローサイドのＰＮＰトランジスタ１０３は直列接続されて、スイッチング制御回路１０１の制御信号によってオン／オフが交互に行われる相補型に構成されている。これら両トランジスタ１０２，１０３の接続ノードとゲート駆動型のスイッチング素子１００のゲート端子Ｇとを結ぶ駆動信号線路に、抵抗素子１０４とコンデンサ１０５からなる抵抗コンデンサ並列回路が挿入されている。スイッチング素子１００はオンゲート電圧の低電圧化に有利なＧａＮ（窒化ガリウム）で構成されたノーマリオフ型のスイッチング素子である。スイッチング素子１００のスイッチング時にコンデンサ１０５を介して、スイッチング素子１００のゲート入力容量（Ｃiss）１０６に対して充放電が行われる。抵抗素子１０４はスイッチング素子１００のオン状態でゲートへ流入する電流に伝導度変調効果を与える。すなわち、スイッチング素子１００のオン抵抗を小さくして、導通時の損失を少なくする。 <First Conventional Example>
FIG. 5 is a circuit configuration diagram of the gate drive circuit disclosed in Patent Document 1 (Japanese Patent Laid-Open No. 2010-511165), and FIG. 6 is a waveform diagram assumed in the operation of the gate drive circuit. The high-side NPN transistor 102 and the low-side PNP transistor 103 are connected in series to form a complementary type that is alternately turned on / off by a control signal from the switching control circuit 101. A resistor-capacitor parallel circuit made up of a resistor element 104 and a capacitor 105 is inserted into a drive signal line connecting the connection node between these transistors 102 and 103 and the gate terminal G of the gate-driven switching element 100. The switching element 100 is a normally-off type switching element made of GaN (gallium nitride), which is advantageous for lowering the on-gate voltage. When the switching element 100 is switched, the gate input capacitance (Ciss) 106 of the switching element 100 is charged / discharged via the capacitor 105. The resistance element 104 gives a conductivity modulation effect to the current flowing into the gate when the switching element 100 is on. That is, the on-resistance of the switching element 100 is reduced to reduce loss during conduction.

ハイサイドのトランジスタ１０２がオンし、同時にローサイドのトランジスタ１０３がオフすると、スイッチング制御回路１０１による駆動電流がオン状態にあるハイサイドのトランジスタ１０２からコンデンサ１０５を介してスイッチング素子１００のゲート端子Ｇに流入し、スイッチング素子１００が高速にターンオンする。このターンオン動作において、スイッチング制御回路１０１からの駆動電圧は、スイッチング素子１００のゲート入力容量（Ｃiss）１０６とコンデンサ１０５とで分圧される。その結果、スイッチング素子１００のゲート端子Ｇに印加される駆動電圧は、コンデンサ１０５がない場合に比べて大きく低下する。このことは、スイッチング素子１００をＧａＮでノーマリオフ型に構成することに良好に対応し、消費電力の削減に有利となっている。また、コンデンサ１０５の存在によりターンオン動作が高速化され、抵抗素子１０４の存在によりターンオン後におけるスイッチング素子１００のオン動作が安定化する。すなわち、抵抗素子１０４とコンデンサ１０５からなる抵抗コンデンサ並列回路は、ノーマリオフ型のスイッチング素子１００の高速動作と動作安定化に有効なものとなっている。   When the high-side transistor 102 is turned on and at the same time the low-side transistor 103 is turned off, the driving current by the switching control circuit 101 flows from the high-side transistor 102 in the on state to the gate terminal G of the switching element 100 via the capacitor 105. Then, the switching element 100 is turned on at high speed. In this turn-on operation, the drive voltage from the switching control circuit 101 is divided by the gate input capacitance (Ciss) 106 and the capacitor 105 of the switching element 100. As a result, the driving voltage applied to the gate terminal G of the switching element 100 is greatly reduced as compared with the case where the capacitor 105 is not provided. This corresponds well to configuring the switching element 100 with GaN as a normally-off type, which is advantageous in reducing power consumption. Further, the turn-on operation is speeded up by the presence of the capacitor 105, and the on-operation of the switching element 100 after the turn-on is stabilized by the presence of the resistance element 104. That is, the resistor-capacitor parallel circuit including the resistor element 104 and the capacitor 105 is effective for high-speed operation and operation stabilization of the normally-off type switching element 100.

図６（ａ）は図５のゲート駆動回路におけるスイッチング素子１００のゲート・ソース間の電圧波形を示し、図６（ｂ）はローサイドのトランジスタ１０３のコレクタ・エミッタ間の電圧波形を示す。ハイサイドのトランジスタ１０２がオフし、同時にローサイドのトランジスタ１０３がオンすると、両トランジスタ１０２，１０３の接続ノードの電位が瞬間的に０［Ｖ］まで低下するため、連動して図６（ａ）に示すスイッチング素子１００のゲート・ソース間電圧がマイナス電圧まで急降下する（タイミングｔ１１）。その後、ゲート入力容量１０６から抵抗コンデンサ並列回路を介して放電が行われて、ゲート・ソース間電圧は、最初は比較的急勾配で増加し、次第に勾配を減じながら、最終的には０［Ｖ］へ収束する（タイミングｔ１２）。つまり、スイッチング素子１００のオフ状態でゲート端子に印加される電圧は０［Ｖ］であり、逆バイアス電圧の印加とはならない。   6A shows the voltage waveform between the gate and the source of the switching element 100 in the gate drive circuit of FIG. 5, and FIG. 6B shows the voltage waveform between the collector and the emitter of the low-side transistor 103. When the high-side transistor 102 is turned off and at the same time the low-side transistor 103 is turned on, the potential at the connection node between the transistors 102 and 103 instantaneously drops to 0 [V]. The gate-source voltage of the switching element 100 shown falls rapidly to a negative voltage (timing t11). Thereafter, a discharge is performed from the gate input capacitor 106 through the resistor-capacitor parallel circuit, and the voltage between the gate and the source first increases with a relatively steep slope, gradually decreases, and finally becomes 0 [V ] (Timing t12). That is, the voltage applied to the gate terminal in the OFF state of the switching element 100 is 0 [V], and the reverse bias voltage is not applied.

＜第２の従来例＞
図７は同じく特許文献１に開示された別のゲート駆動回路の回路構成図、図８はそのゲート駆動回路の動作において想定される波形図である。このゲート駆動回路は、図５において抵抗コンデンサ並列回路の抵抗素子１０４を定電流ダイオード（ＣＲＤ）１１７に置き換えたものに相当する。スイッチング素子（ＧＩＴトランジスタ）１１０のゲート・ソース間にはゲート電圧制限用のツェナーダイオード１２０が接続されている。ハイサイドのゲート駆動スイッチ１１５がオンし、同時にローサイドのゲート駆動スイッチ１１６がオフすると、駆動電圧がスイッチング素子１１０のゲートに印加される。その際に駆動電圧はコンデンサ１１９を介して印加されるので、スイッチング素子１１０のターンオン動作は高速に行われる。また、スイッチング素子１１０の定常オン状態ではスイッチング素子１１０に対するゲート駆動電流が定電流ダイオード１１７を介して流れるので、スイッチング素子１１０の定電流駆動が適切に行われる。 <Second Conventional Example>
FIG. 7 is a circuit configuration diagram of another gate drive circuit disclosed in Patent Document 1, and FIG. 8 is a waveform diagram assumed in the operation of the gate drive circuit. This gate drive circuit corresponds to a circuit in which the resistance element 104 of the resistor-capacitor parallel circuit is replaced with a constant current diode (CRD) 117 in FIG. A zener diode 120 for limiting the gate voltage is connected between the gate and source of the switching element (GIT transistor) 110. When the high-side gate drive switch 115 is turned on and at the same time the low-side gate drive switch 116 is turned off, a drive voltage is applied to the gate of the switching element 110. At that time, since the driving voltage is applied via the capacitor 119, the switching element 110 is turned on at high speed. In addition, since the gate drive current for the switching element 110 flows through the constant current diode 117 when the switching element 110 is in the steady on state, the constant current drive of the switching element 110 is appropriately performed.

図８（ａ）は図７のゲート駆動回路におけるスイッチング素子１１０のゲート・ソース間の電圧波形を示し、図８（ｂ）はローサイドのゲート駆動スイッチ１１６のコレクタ・エミッタ間の電圧波形を示す。ハイサイドのゲート駆動スイッチ１１５がオフし、同時にローサイドのゲート駆動スイッチ１１６がオンすると、両ゲート駆動スイッチ１１５，１１６の接続ノードの電位が瞬間的に０［Ｖ］まで低下するため、連動して図８（ａ）に示すスイッチング素子１１０のゲート・ソース間電圧がマイナス電圧まで急降下する（タイミングｔ２１）。その後、ゲート入力容量（不図示）からコンデンサ１１９、ツェナーダイオード１２０を介して放電が行われて、ゲート・ソース間電圧は一定の勾配で増加し、最終的には０［Ｖ］へ収束する（タイミングｔ２２）。この場合もスイッチング素子１１０のオフ状態でゲート端子に印加される電圧は０［Ｖ］であり、逆バイアス電圧の印加とはならない。   8A shows the voltage waveform between the gate and the source of the switching element 110 in the gate drive circuit of FIG. 7, and FIG. 8B shows the voltage waveform between the collector and the emitter of the low-side gate drive switch 116. When the high-side gate drive switch 115 is turned off and at the same time the low-side gate drive switch 116 is turned on, the potential of the connection node between the gate drive switches 115 and 116 instantaneously drops to 0 [V]. The gate-source voltage of the switching element 110 shown in FIG. 8A suddenly drops to a negative voltage (timing t21). Thereafter, the gate input capacitance (not shown) is discharged through the capacitor 119 and the Zener diode 120, and the gate-source voltage increases with a constant gradient, and finally converges to 0 [V] ( Timing t22). Also in this case, the voltage applied to the gate terminal in the OFF state of the switching element 110 is 0 [V], and the reverse bias voltage is not applied.

ＧａＮなどによるノーマリオフ型のトランジスタは、その良好な高周波特性と低オン抵抗特性から将来有力なパワーデバイスになると見なされている。しかし一方で、ノーマリオフ型デバイスは閾値電圧が小さく、ゲート電圧０［Ｖ］でもオフ時の漏れ電流が大きく、電力を無駄に消費するという課題がある。その対策として、オフ時に逆バイアスを印加して漏れ電流を小さくするという技術が提案されている。その一例を第３の従来例として以下に説明する。   A normally-off transistor made of GaN or the like is considered to be a promising power device in the future because of its good high-frequency characteristics and low on-resistance characteristics. On the other hand, normally-off type devices have a small threshold voltage, a large leakage current even when the gate voltage is 0 [V], and there is a problem that power is wasted. As a countermeasure, a technique has been proposed in which a reverse bias is applied at the time of OFF to reduce the leakage current. One example thereof will be described below as a third conventional example.

＜第３の従来例＞
図５、図７のゲート駆動回路にあっては、スイッチング素子のオフ時におけるゲート電圧は０［Ｖ］になるだけであって、ゲート端子を逆バイアスすることはできない。ターンオフ動作の高速化のために、スイッチング素子をターンオフ時に逆バイアスするようにしたゲート駆動回路が図９に示す第３の従来例である。図９は特許文献２（特開平８−１４９７９６号公報）に記載されたゲート駆動回路の構成を示す回路構成図である。 <Third conventional example>
In the gate drive circuits of FIGS. 5 and 7, the gate voltage when the switching element is OFF is only 0 [V], and the gate terminal cannot be reverse-biased. A gate driving circuit in which the switching element is reverse-biased at the time of turn-off in order to increase the speed of the turn-off operation is the third conventional example shown in FIG. FIG. 9 is a circuit configuration diagram showing the configuration of the gate drive circuit described in Patent Document 2 (Japanese Patent Laid-Open No. Hei 8-149976).

図９に示すように、ノードＡ′とスイッチング素子Ｑ１のゲートとの間に、スイッチング素子Ｑ１への逆バイアス印加用のコンデンサＣ１と、ゲートに流れる電流を制限する抵抗素子Ｒ３が接続されているとともに、コンデンサＣ１と抵抗素子Ｒ３の接続ノードＮ１とグランドラインＬＧとの間に抵抗素子Ｒ１とダイオードＤ１の直列回路３２が接続されている。ダイオードＤ１のアノードは抵抗素子Ｒ１に接続され、カソードはグランドラインＬＧに接続されている。この抵抗素子Ｒ１とダイオードＤ１の直列回路３２は、それに電流を流すことによって逆バイアス印加用のコンデンサＣ１の両端間に直流電圧を発生させる機能を有する。コンデンサＣ１の両端間にツェナーダイオードＺＤ１と抵抗素子Ｒ２の直列回路が接続され、並列回路３３を構成している。ツェナーダイオードＺＤ１のアノードと抵抗素子Ｒ２の一端が接続され、ツェナーダイオードＺＤ１のカソードがノードＡ′に接続され、抵抗素子Ｒ２の他端が抵抗素子Ｒ１と抵抗素子Ｒ３の接続ノードＮ１に接続されている。ツェナーダイオードＺＤ１と抵抗素子Ｒ２の直列回路は、逆バイアス印加用のコンデンサＣ１の両端間に発生する直流電圧値（逆バイアス電圧）を一定に制御する機能を有している。抵抗素子Ｒ２はツェナーダイオードＺＤ１に流れる電流のピークを抑えるので、ツェナーダイオードＺＤ１としては電力容量の小さいものの採用を可能とする。   As shown in FIG. 9, a capacitor C1 for applying a reverse bias to the switching element Q1 and a resistance element R3 for limiting the current flowing through the gate are connected between the node A ′ and the gate of the switching element Q1. In addition, a series circuit 32 of the resistor element R1 and the diode D1 is connected between the connection node N1 of the capacitor C1 and the resistor element R3 and the ground line LG. The anode of the diode D1 is connected to the resistance element R1, and the cathode is connected to the ground line LG. The series circuit 32 of the resistor element R1 and the diode D1 has a function of generating a DC voltage between both ends of the reverse bias applying capacitor C1 by causing a current to flow therethrough. A series circuit of a Zener diode ZD1 and a resistance element R2 is connected between both ends of the capacitor C1 to constitute a parallel circuit 33. The anode of the Zener diode ZD1 and one end of the resistor element R2 are connected, the cathode of the Zener diode ZD1 is connected to the node A ′, and the other end of the resistor element R2 is connected to the connection node N1 between the resistor element R1 and the resistor element R3. Yes. The series circuit of the Zener diode ZD1 and the resistance element R2 has a function of controlling a DC voltage value (reverse bias voltage) generated across the capacitor C1 for applying a reverse bias to be constant. Since the resistance element R2 suppresses the peak of the current flowing through the Zener diode ZD1, it is possible to employ a Zener diode ZD1 having a small power capacity.

図９に示すゲート駆動回路３１において、その入力段にオン信号が入力されると、コンデンサＣ１を介してスイッチング素子Ｑ１のゲートに電流が流れ、スイッチング素子Ｑ１がターンオンするとともに、抵抗素子Ｒ１とダイオードＤ１からなる直列回路３２に直流電流Ｉが流れ、接続ノードＮ１とノードＡ′との間に電位差が生じるため、コンデンサＣ１に直流電圧が発生する。この直流電圧は、並列回路３３におけるツェナーダイオードＺＤ１のツェナー電圧ＶZDとなる。スイッチング素子Ｑ１のゲート電圧は、電源電圧ＶDDからツェナー電圧ＶZDを差し引いた電圧（ＶDD−ＶZD）となる（特許文献３（特開２００９−２００８９１号公報）の段落［０００７］参照）。 In the gate drive circuit 31 shown in FIG. 9, when an ON signal is input to the input stage, a current flows to the gate of the switching element Q1 via the capacitor C1, the switching element Q1 is turned on, and the resistance element R1 and the diode Since the direct current I flows through the series circuit 32 composed of D1 and a potential difference is generated between the connection node N1 and the node A ′, a direct current voltage is generated in the capacitor C1. This DC voltage becomes the Zener voltage V ZD of the Zener diode ZD1 in the parallel circuit 33. The gate voltage of the switching element Q1 is a voltage (V DD −V ZD ) obtained by subtracting the zener voltage V ZD from the power supply voltage V DD (see paragraph [0007] of Patent Document 3 (Japanese Patent Laid-Open No. 2009-200891)). .

一方、入力段にオフ信号が入力されると、ノードＡ′−Ｂ′間が短絡されてコンデンサＣ１の正極側とスイッチング素子Ｑ１のソースが接続され、コンデンサＣ１に蓄積された電荷によりスイッチング素子Ｑ１のゲート容量が放電される。このターンオフのタイミングにスイッチング素子Ｑ１のゲート・ソース間に印加される電圧は、コンデンサＣ１の充電電圧（−ＶZD）となる（特許文献３の段落［０００８］参照）。 On the other hand, when an OFF signal is input to the input stage, the node A′-B ′ is short-circuited, the positive side of the capacitor C1 and the source of the switching element Q1 are connected, and the switching element Q1 is charged by the charge accumulated in the capacitor C1. The gate capacitance is discharged. The voltage applied between the gate and source of the switching element Q1 at the turn-off timing is the charging voltage (−V ZD ) of the capacitor C1 (see paragraph [0008] of Patent Document 3).

上記において、スイッチング素子Ｑ１のターンオン時にコンデンサＣ１に発生した直流電圧は、スイッチング素子Ｑ１のターンオフ時にスイッチング素子Ｑ１のゲートに対する逆バイアス電圧となる。したがって、ターンオフ時にスイッチング素子Ｑ１はその逆バイアス電圧によって高速にターンオフする。スイッチング素子Ｑ１のオフ時において、ゲート端子に逆バイアスを印加するので、０［Ｖ］印加の場合に比べて、漏れ電流を低減することが可能となる。   In the above, the DC voltage generated in the capacitor C1 when the switching element Q1 is turned on becomes a reverse bias voltage for the gate of the switching element Q1 when the switching element Q1 is turned off. Accordingly, at the time of turn-off, the switching element Q1 is turned off at high speed by the reverse bias voltage. Since the reverse bias is applied to the gate terminal when the switching element Q1 is off, the leakage current can be reduced as compared with the case of applying 0 [V].

特開２０１０−５１１６５号公報JP 2010-511165 A 特開平８−１４９７９６号公報Japanese Patent Application Laid-Open No. 8-149497 特開２００９−２００８９１号公報JP 2009-200891 A

上記で説明したように、図５や図７に示すゲート駆動回路は逆バイアス電圧安定化のための回路構成を有していないために、スイッチング素子のオフ時にそのゲート端子に逆バイアス電圧を印加することができず、ターンオフ動作の高速化や漏れ電流の低減化に限界があった。そこで、逆バイアス電圧を印加することができるようにするため、図９に示す構成のゲート駆動回路が提案された（特許文献２（特開平８−１４９７９６号公報）参照）。   As described above, since the gate drive circuit shown in FIGS. 5 and 7 does not have a circuit configuration for stabilizing the reverse bias voltage, a reverse bias voltage is applied to the gate terminal when the switching element is turned off. There was a limit to speeding up the turn-off operation and reducing leakage current. Therefore, in order to be able to apply a reverse bias voltage, a gate driving circuit having the configuration shown in FIG. 9 has been proposed (see Patent Document 2 (Japanese Patent Laid-Open No. Hei 8-149796)).

図９のゲート駆動回路では、スイッチング素子Ｑ１にオン電圧を印加している状態でツェナーダイオードＺＤ１および抵抗素子Ｒ２の直列回路を流れる電流は、駆動電圧ＶDDの変動や、図１０に示すようなスイッチング素子Ｑ１のＩG −ＶGS特性の温度変化による影響を受ける。それらの影響を避けてゲート電流ＩG を定電流化するには電圧余裕をみて設計する必要、つまり、入力に印加する駆動電圧ＶDDを大きくする必要がある。しかしそのようにすると、駆動損失が大きくなりやすいという問題が新たに生じる。 In the gate drive circuit of FIG. 9, the current flowing through the series circuit of the Zener diode ZD1 and the resistance element R2 in the state where the on-voltage is applied to the switching element Q1 is caused by fluctuations in the drive voltage V DD or as shown in FIG. The I G -V GS characteristic of the switching element Q1 is affected by a temperature change. Avoiding those effects the gate current I G to be designed to look at the voltage margin to constant current, that is, it is necessary to increase the driving voltage V DD applied to the input. However, if this is done, a new problem arises that drive loss tends to increase.

ノーマリオフ型のスイッチング素子Ｑ１のターンオフ動作を高速化するためにはツェナー電圧ＶZDの設定を上げ、ターンオフ時のゲート印加電圧を下げる必要がある。しかし、ツェナー電圧ＶZDを上げるとオン期間中のゲート電圧（ＶDD−ＶZD）が低下し、スイッチング素子Ｑ１に対する必要なオン電圧が上昇する。必要なオン電圧が上昇すると、スイッチング素子Ｑ１においてオン期間中に発生する導通損失が増加する。スイッチング素子Ｑ１のターンオフ動作を高速化しスイッチング損失を低減するために、スイッチング素子Ｑ１のゲートに負電圧を印加してゲートに蓄えられた電荷を高速に引き抜くことが行なわれる。しかし、オフ期間に印加される負電圧を大きくするように回路定数を選定すると、オン期間に印加する正電圧が低くなり、オン期間にスイッチング素子で発生する損失が増大するという問題がある（特許文献３の段落［０００９〜００１０］参照）。 In order to speed up the turn-off operation of the normally-off type switching element Q1, it is necessary to increase the setting of the Zener voltage V ZD and decrease the gate applied voltage at the time of turn-off. However, when the Zener voltage V ZD is increased, the gate voltage (V DD −V ZD ) during the ON period is lowered, and the necessary ON voltage for the switching element Q1 is increased. When the required on-voltage increases, the conduction loss that occurs during the on-period in switching element Q1 increases. In order to speed up the turn-off operation of the switching element Q1 and reduce the switching loss, a negative voltage is applied to the gate of the switching element Q1 to extract the charge stored in the gate at a high speed. However, if the circuit constant is selected so as to increase the negative voltage applied during the off period, the positive voltage applied during the on period is lowered, and the loss generated in the switching element during the on period increases (patent) (See paragraph [0009-0010] of document 3).

本発明はこのような事情に鑑みて創作したものであり、ノーマリオフ型のスイッチング素子を主スイッチとするゲート駆動回路に関して、ノーマリオフ型のスイッチング素子のターンオフ動作の高速化のために与える逆バイアス電圧の安定化およびオン動作時の駆動電流の安定化を図りつつ、オフ状態での漏れ電流を確実に抑制するとともに、駆動電圧の低減化を図ることを目的としている。   The present invention has been made in view of such circumstances, and relates to a gate drive circuit having a normally-off type switching element as a main switch, and provides a reverse bias voltage applied to speed up the turn-off operation of the normally-off type switching element. An object of the present invention is to reliably suppress the leakage current in the off state and to reduce the drive voltage while stabilizing and stabilizing the drive current during the on operation.

本発明は、次の手段を講じることにより上記の課題を解決する。   The present invention solves the above problems by taking the following measures.

本発明によるゲート駆動回路は、
ノーマリオフ型のスイッチング素子を主スイッチとしてオン／オフ制御するゲート駆動回路であって、
直列接続されて交互にオン／オフする相補型のハイサイドおよびローサイドの一対のスイッチング回路の接続ノードと前記ノーマリオフ型のスイッチング素子の駆動制御端子との間に駆動信号伝達回路が介装され、
前記駆動信号伝達回路は、
前記スイッチング素子のターンオン時にその駆動制御端子電圧を低減するとともにターンオフ時に前記駆動制御端子に逆バイアス電圧を印加するためのコンデンサを含む電圧調整回路部と、
前記電圧調整回路部に並列に接続され、前記ターンオフ時における前記電圧調整回路部の逆バイアス電圧の大きさを制御するとともに、前記スイッチング素子のオン動作時に前記スイッチング素子の駆動制御端子に対して所定の駆動電流を供給する逆バイアス制御・定電流回路部とを有し、
前記逆バイアス制御・定電流回路部は定電圧素子と定電流制御回路から構成され、前記定電流制御回路は電流制御素子と定電流素子と限流用の抵抗素子を含み、前記定電圧素子はその陽極端子が前記スイッチング素子の駆動制御端子に接続され、その陰極端子が前記定電流素子を介して前記一対のスイッチング回路の接続ノードに接続され、前記電流制御素子はその制御端子が前記定電圧素子と前記定電流素子との接続点に接続され、そのハイサイド端子が前記接続ノードに接続され、そのローサイド端子が前記限流用の抵抗素子を介して前記スイッチング素子の駆動制御端子に接続されている。 The gate drive circuit according to the present invention comprises:
A gate drive circuit that performs on / off control using a normally-off type switching element as a main switch,
A drive signal transmission circuit is interposed between a connection node of a pair of complementary high-side and low-side switching circuits that are connected in series and alternately turned on and off, and a drive control terminal of the normally-off type switching element;
The drive signal transmission circuit is
A voltage adjusting circuit unit including a capacitor for reducing a drive control terminal voltage when the switching element is turned on and applying a reverse bias voltage to the drive control terminal when the switching element is turned off;
The voltage regulator circuit unit is connected in parallel to control the magnitude of the reverse bias voltage of the voltage regulator circuit unit at the time of turn-off, and to the drive control terminal of the switching device during the ON operation of the switching device. the have a reverse bias control and constant current circuit unit for supplying a drive current,
The reverse bias control / constant current circuit unit includes a constant voltage element and a constant current control circuit, and the constant current control circuit includes a current control element, a constant current element, and a current limiting resistor, and the constant voltage element includes The anode terminal is connected to the drive control terminal of the switching element, the cathode terminal is connected to the connection node of the pair of switching circuits via the constant current element, and the control terminal of the current control element is the constant voltage element And the constant current element are connected to the connection point, the high side terminal is connected to the connection node, and the low side terminal is connected to the drive control terminal of the switching element via the current limiting resistor. .

上記の構成において、電圧調整回路部における電圧低減・逆バイアス電圧印加用のコンデンサは、このコンデンサの静電容量とノーマリオフ型のスイッチング素子の入力容量（寄生容量）とで電圧分割を行ってスイッチング素子の見かけ上の入力容量を小さくする機能を有し、スイッチング素子のターンオン時の必要な制御端子電圧を低電圧化する。この制御端子電圧の低電圧化によって、スイッチング素子のターンオン動作を高速かつ効率化することが可能となる。しかも、スイッチング素子のオン動作安定状態において、ターンオフ時の逆バイアス電圧の準備として、上記コンデンサは駆動制御端子側の負極端子に負極性の電荷を蓄積しておく機能を有している。   In the above configuration, the capacitor for voltage reduction / reverse bias voltage application in the voltage adjustment circuit section performs voltage division by the capacitance of this capacitor and the input capacitance (parasitic capacitance) of the normally-off type switching element, thereby switching the switching element. The control terminal voltage required when the switching element is turned on is lowered. By reducing the control terminal voltage, the turn-on operation of the switching element can be performed at high speed and efficiency. In addition, the capacitor has a function of accumulating negative charges in the negative terminal on the drive control terminal side as a preparation for the reverse bias voltage at the time of turn-off in the on-operation stable state of the switching element.

加えて、相補型一対のスイッチング回路の接続ノードとノーマリオフ型のスイッチング素子の駆動制御端子との間で前述の電圧調整回路部に対して並列に接続された逆バイアス制御・定電流回路部は、次の２つの機能を有している。電圧低減・逆バイアス電圧印加用のコンデンサは、ノーマリオフ型のスイッチング素子のターンオン時において、ターンオフ時のための逆バイアス電圧に対応する電荷を蓄積するが、逆バイアス制御・定電流回路部の機能の１つは、スイッチング素子のターンオフ時において駆動制御端子に印加させる逆バイアス電圧の大きさを制御する機能である。もう１つはスイッチング素子のオン動作安定期にその駆動制御端子に対して所定の駆動電流を供給する機能である。   In addition, the reverse bias control / constant current circuit unit connected in parallel to the voltage adjustment circuit unit between the connection node of the complementary pair of switching circuits and the drive control terminal of the normally-off type switching element is: It has the following two functions. The capacitor for voltage reduction / reverse bias voltage application accumulates charge corresponding to the reverse bias voltage for turn-off when the normally-off type switching element is turned on. One is a function of controlling the magnitude of the reverse bias voltage applied to the drive control terminal when the switching element is turned off. The other is a function of supplying a predetermined drive current to the drive control terminal during the on-operation stabilization period of the switching element.

逆バイアス電圧を制御する機能要素は、電圧調整回路部における電圧低減・逆バイアス電圧印加用のコンデンサの両端電圧を制御する。このコンデンサ両端電圧はスイッチング素子のオフ時における逆バイアス電圧に対応するものであり、したがって、オフ時における逆バイアス電圧を一定電圧に安定化させることが可能となる。その結果として、ノーマリオフ型のスイッチング素子のターンオフ動作の高速化に加えて、駆動電圧（駆動制御回路の電源電圧）の変動やスイッチング素子のＩG −ＶGS特性の温度変化などにかかわらず、漏れ電流が生じることを確実に抑制することが可能となる。 The functional element that controls the reverse bias voltage controls the voltage across the capacitor for voltage reduction / reverse bias voltage application in the voltage adjustment circuit section. The voltage across the capacitor corresponds to the reverse bias voltage when the switching element is off, and therefore, the reverse bias voltage when off can be stabilized at a constant voltage. As a result, in addition to speeding up the turn-off operation of the normally-off type switching element, leakage occurs regardless of fluctuations in the drive voltage (power supply voltage of the drive control circuit) and temperature changes in the I G -V GS characteristics of the switching element. It is possible to reliably suppress the generation of current.

さらに、逆バイアス制御・定電流回路部はスイッチング素子の駆動制御端子に対し一定の駆動電流を供給する機能を有するものであり、駆動電圧を低くしても、スイッチング素子の駆動制御端子に対する駆動電流を安定化させることが可能となる。すなわち、駆動電圧をことさら高電圧化する必要がなくなり、回路構成の簡素化と省電力化とを実現することが可能となる。   Further, the reverse bias control / constant current circuit section has a function of supplying a constant drive current to the drive control terminal of the switching element, and even if the drive voltage is lowered, the drive current to the drive control terminal of the switching element. Can be stabilized. That is, it is not necessary to further increase the drive voltage, and it is possible to realize simplification of the circuit configuration and power saving.

また、定電圧素子は、ノーマリオフ型のスイッチング素子のターンオフ時に駆動制御端子に対して印加することとなる逆バイアス電圧の大きさを一定の電圧値に制御する。ここで、電流制御素子から限流用の抵抗素子を介してスイッチング素子の駆動制御端子に供給する定電流を所期の大きさで確保する場合、定電流素子を介して電流制御素子を駆動するのに必要な電圧は、定電流素子の代りにバイアス用の抵抗素子を介して電流制御素子を駆動するのに必要な電圧に比べて充分に小さなものでよい。したがって、駆動制御回路における電源電圧はより低いもので済み、損失を低減化することが可能となる。 The constant voltage element controls the magnitude of the reverse bias voltage applied to the drive control terminal when the normally-off type switching element is turned off to a constant voltage value . Here, when a constant current to be supplied from the current control element to the drive control terminal of the switching element through the current limiting resistance element is ensured in an expected magnitude, the current control element is driven through the constant current element. The voltage required for the current control may be sufficiently smaller than the voltage required to drive the current control element via a biasing resistance element instead of the constant current element . Therefore, the power supply voltage in the drive control circuit may be lower, and the loss can be reduced.

また、上記の構成における前記電圧調整回路部の好ましい態様として、前記コンデンサ（電圧低減・逆バイアス電圧印加用のコンデンサ）の負極端子と前記スイッチング素子の駆動制御端子との間に過電流防止用の抵抗素子が接続されているという態様がある。ノーマリオフ型のスイッチング素子のターンオン時、ターンオフ時には、瞬間的（過渡的）に電圧低減・逆バイアス電圧印加用のコンデンサに過大電流が流れる傾向があるが、過電流防止用の抵抗素子はその過大電流の影響を緩和する。 In addition, as a preferable aspect of the voltage adjustment circuit unit in the above configuration, an overcurrent prevention is provided between the negative terminal of the capacitor ( voltage reduction / reverse bias voltage application capacitor ) and the drive control terminal of the switching element. There is an aspect in which a resistance element is connected. When normally-off type switching elements are turned on and off, excessive current tends to flow instantaneously (transiently) to the capacitor for applying a voltage reduction / reverse bias voltage. To mitigate the effects of

また、好ましい別の態様として、前記スイッチング素子の駆動制御端子とローサイド端子との間に、このスイッチング素子の誤動作防止用の抵抗素子が接続されているという態様がある。ノーマリオフ型のスイッチング素子がオフ状態にあるときに、そのスイッチング素子のハイサイド端子に大きな電圧が印加されると、ハイサイド端子から駆動制御端子にオン電圧が印加されてしまいスイッチング素子が不測にオン動作するおそれがあるが、誤動作防止用の抵抗素子はそのときの駆動電流をスイッチング素子のローサイド端子に逃がし、不測の誤動作を防止する。   As another preferable aspect, there is an aspect in which a resistance element for preventing malfunction of the switching element is connected between the drive control terminal and the low side terminal of the switching element. When a normally-off type switching element is in an off state, if a large voltage is applied to the high-side terminal of the switching element, an on-voltage is applied from the high-side terminal to the drive control terminal, causing the switching element to turn on unexpectedly. Although there is a risk of operation, the resistance element for preventing malfunction causes the drive current at that time to escape to the low side terminal of the switching element, thereby preventing unexpected malfunction.

本発明によれば、ノーマリオフ型のスイッチング素子を主スイッチとするゲート駆動回路に関して、ノーマリオフ型のスイッチング素子のターンオフ動作の高速化のために与える逆バイアス電圧の安定化およびオン動作時の駆動電流の安定化を図りつつ、オフ状態での漏れ電流を確実に抑制するとともに、駆動電圧の低減化を図ることができる。   According to the present invention, with respect to a gate drive circuit having a normally-off type switching element as a main switch, the reverse bias voltage is stabilized to increase the speed of the turn-off operation of the normally-off type switching element, and the drive current during the on-operation is increased. While stabilizing, it is possible to surely suppress the leakage current in the off state and to reduce the drive voltage.

本発明の第１の実施例におけるゲート駆動回路の構成を示す回路構成図1 is a circuit configuration diagram showing the configuration of a gate drive circuit in a first embodiment of the present invention. 本発明の第１の実施例におけるゲート駆動回路でのスイッチング素子のゲート・ソース間の電圧波形図（ａ）と、ローサイドのトランジスタのドレイン・ソース間の電圧波形図（ｂ）FIG. 5A is a voltage waveform diagram between the gate and the source of the switching element in the gate driving circuit according to the first embodiment of the present invention, and FIG. 本発明の第２の実施例におけるゲート駆動回路の構成を示す回路構成図The circuit block diagram which shows the structure of the gate drive circuit in 2nd Example of this invention 本発明の第３の実施例におけるゲート駆動回路の構成を示す回路構成図The circuit block diagram which shows the structure of the gate drive circuit in 3rd Example of this invention 第１の従来例のゲート駆動回路の構成を示す回路構成図1 is a circuit configuration diagram showing a configuration of a gate driving circuit of a first conventional example. 第１の従来例のゲート駆動回路でのスイッチング素子のゲート・ソース間の電圧波形図（ａ）と、ローサイドのトランジスタのコレクタ・エミッタ間の電圧波形図（ｂ）Voltage waveform diagram (a) between the gate and source of the switching element in the gate driving circuit of the first conventional example, and voltage waveform diagram (b) between the collector and emitter of the low-side transistor 第２の従来例のゲート駆動回路の構成を示す回路構成図Circuit configuration diagram showing a configuration of a gate driving circuit of a second conventional example 第２の従来例のゲート駆動回路でのスイッチング素子のゲート・ソース間の電圧波形図（ａ）と、ローサイドのトランジスタのコレクタ・エミッタ間の電圧波形図（ｂ）Voltage waveform diagram (a) between the gate and source of the switching element in the gate driving circuit of the second conventional example, and voltage waveform diagram (b) between the collector and emitter of the low-side transistor 第３の従来例のゲート駆動回路の構成を示す回路構成図Circuit configuration diagram showing the configuration of the gate driving circuit of the third conventional example 第３の従来例におけるスイッチング素子のＩG −ＶGS特性図I G -V GS characteristic diagram of the switching element in the third conventional example

以下、上記構成の本発明のゲート駆動回路につき、その実施の形態を具体的な実施例のレベルで詳しく説明する。   Hereinafter, the embodiment of the gate drive circuit of the present invention having the above configuration will be described in detail at the level of specific examples.

〔第１の実施例〕
図１は本発明の第１の実施例におけるゲート駆動回路Ａ１の構成を示す回路構成図である。図１において、Ａ１はゲート駆動回路、Ｔ１ｐ，Ｔ１ｎは直流入力端子、Ｔ２ｐ，Ｔ２ｎは直流出力端子、１０は駆動信号伝達回路、１１は電圧調整回路部、１２は逆バイアス制御・定電流回路部、Ｑ１１は主スイッチとしてのノーマリオフ型のスイッチング素子、Ｃ１１は電圧低減・逆バイアス電圧印加用のコンデンサ、Ｒ１１は過電流防止用の抵抗素子、ＺＤ１１は定電圧素子（ツェナーダイオード）、ＣＲＤ１１は定電流素子（定電流ダイオード）、Ｒ２１は誤動作防止用の抵抗素子、２０は駆動信号発生回路、２１は駆動制御回路、Ｃ２１は平滑用コンデンサ、２２はハイサイドのスイッチング回路、２３はローサイドのスイッチング回路、Ｑ２２はＰチャネルＭＯＳ型の電界効果トランジスタ、Ｑ２３はＮチャンネルＭＯＳ型の電界効果トランジスタである。 [First embodiment]
FIG. 1 is a circuit configuration diagram showing the configuration of the gate drive circuit A1 in the first embodiment of the present invention. In FIG. 1, A1 is a gate drive circuit, T1p and T1n are DC input terminals, T2p and T2n are DC output terminals, 10 is a drive signal transmission circuit, 11 is a voltage adjustment circuit unit, and 12 is a reverse bias control / constant current circuit unit. , Q11 is a normally-off type switching element as a main switch, C11 is a capacitor for applying a voltage reduction / reverse bias voltage, R11 is a resistance element for preventing overcurrent, ZD11 is a constant voltage element (zener diode), and CRD11 is a constant current. Element (constant current diode), R21 is a resistance element for preventing malfunction, 20 is a drive signal generation circuit, 21 is a drive control circuit, C21 is a smoothing capacitor, 22 is a high-side switching circuit, 23 is a low-side switching circuit, Q22 is a P-channel MOS type field effect transistor, and Q23 is an N-channel MOS type electric field effect transistor. Is an effect transistor.

駆動信号発生回路２０は、駆動制御回路２１と平滑用コンデンサＣ２１とハイサイドおよびローサイドの一対のスイッチング回路２２，２３から構成されている。駆動制御回路２１はその電源端子が直流入力端子Ｔ１ｐ，Ｔ１ｎに接続され、その制御出力端子からオン駆動信号とオフ駆動信号を所定のタイミングで交互に切り替えながら出力するように構成されている。平滑用コンデンサＣ２１はその正極端子と負極端子とが直流入力端子Ｔ１ｐ，Ｔ１ｎに接続され、直流駆動信号の安定化された電圧の供給源となっている。ハイサイドのスイッチング回路２２はＰチャネルＭＯＳ型の電界効果トランジスタＱ２２で構成され、ローサイドのスイッチング回路２３はＮチャンネルＭＯＳ型の電界効果トランジスタＱ２３で構成されている。ハイサイドのＰＭＯＳトランジスタＱ２２は、そのソースが高電位側の直流入力端子Ｔ１ｐに接続されている。ローサイドのＮＭＯＳトランジスタＱ２３は、そのソースが低電位側の直流入力端子Ｔ１ｎに接続されている。ハイサイドのＰＭＯＳトランジスタＱ２２のゲートとローサイドのＮＭＯＳトランジスタＱ２３のゲートとが互いに接続され、さらに駆動制御回路２１の制御出力端子に接続されている。ハイサイドのＰＭＯＳトランジスタＱ２２のドレインとローサイドのＮＭＯＳトランジスタＱ２３のドレインとが共通に接続されている（接続ノードＮ２１）。ハイサイドのＰＭＯＳトランジスタＱ２２とローサイドのＮＭＯＳトランジスタＱ２３とは、直列接続されて交互にオン／オフする相補型（コンプリメンタリ）に接続されている。直流出力端子Ｔ２ｐ，Ｔ２ｎ間には主スイッチとしてのノーマリオフ型のスイッチング素子Ｑ１１が接続されている。このノーマリオフ型のスイッチング素子Ｑ１１にはオンゲート電圧が低いＧａＮ（窒化ガリウム）トランジスタが用いられている。スイッチング素子Ｑ１１のソースはグランドラインＬＧおよび低電位側の直流出力端子Ｔ２ｎに接続され、そのドレインは高電位側の直流出力端子Ｔ２ｐに接続されている。   The drive signal generation circuit 20 includes a drive control circuit 21, a smoothing capacitor C21, and a pair of switching circuits 22 and 23 on the high side and the low side. The drive control circuit 21 has a power supply terminal connected to the DC input terminals T1p and T1n, and is configured to output the control output terminal while alternately switching the on drive signal and the off drive signal at a predetermined timing. The smoothing capacitor C21 has a positive terminal and a negative terminal connected to the DC input terminals T1p and T1n, and serves as a stabilized voltage supply source of the DC drive signal. The high-side switching circuit 22 is composed of a P-channel MOS type field effect transistor Q22, and the low-side switching circuit 23 is composed of an N-channel MOS type field effect transistor Q23. The source of the high side PMOS transistor Q22 is connected to the high potential side DC input terminal T1p. The source of the low-side NMOS transistor Q23 is connected to the DC input terminal T1n on the low potential side. The gate of the high-side PMOS transistor Q22 and the gate of the low-side NMOS transistor Q23 are connected to each other and further connected to the control output terminal of the drive control circuit 21. The drain of the high-side PMOS transistor Q22 and the drain of the low-side NMOS transistor Q23 are connected in common (connection node N21). The high-side PMOS transistor Q22 and the low-side NMOS transistor Q23 are connected in series and are connected in a complementary type (complementary) that is alternately turned on / off. A normally-off switching element Q11 as a main switch is connected between the DC output terminals T2p and T2n. For this normally-off type switching element Q11, a GaN (gallium nitride) transistor having a low on-gate voltage is used. The source of the switching element Q11 is connected to the ground line LG and the low potential side DC output terminal T2n, and the drain thereof is connected to the high potential side DC output terminal T2p.

ハイサイドのＰＭＯＳトランジスタＱ２２とローサイドのＮＭＯＳトランジスタＱ２３のドレインどうしの接続ノードＮ２１は駆動信号発生回路２０の駆動信号出力端子に相当するが、この接続ノードＮ２１とノーマリオフ型のスイッチング素子Ｑ１１の駆動制御端子（ゲート）とを結ぶ線路に駆動信号伝達回路１０が介装され、駆動信号伝達回路１０は、電圧調整回路部１１と逆バイアス制御・定電流回路部１２とを並列接続した回路により構成されている。   The connection node N21 between the drains of the high-side PMOS transistor Q22 and the low-side NMOS transistor Q23 corresponds to the drive signal output terminal of the drive signal generation circuit 20, and this connection node N21 and the drive control terminal of the normally-off type switching element Q11. A drive signal transmission circuit 10 is interposed in a line connecting (gate), and the drive signal transmission circuit 10 is configured by a circuit in which a voltage adjustment circuit unit 11 and a reverse bias control / constant current circuit unit 12 are connected in parallel. Yes.

そして、本実施例においては、電圧調整回路部１１は、電圧低減・逆バイアス電圧印加用のコンデンサＣ１１と過電流防止用の抵抗素子Ｒ１１とで構成されている。コンデンサＣ１１はその正極端子がハイサイドのトランジスタＱ２２とローサイドのトランジスタＱ２３との接続ノードＮ２１に接続され、その負極端子が過電流防止用の抵抗素子Ｒ１１の一端に接続され、抵抗素子Ｒ１１の他端がノーマリオフ型のスイッチング素子Ｑ１１の駆動制御端子（ゲート）に接続されている。   In this embodiment, the voltage adjustment circuit unit 11 includes a capacitor C11 for applying a voltage reduction / reverse bias voltage and a resistor element R11 for preventing overcurrent. Capacitor C11 has a positive terminal connected to connection node N21 between high-side transistor Q22 and low-side transistor Q23, a negative terminal connected to one end of resistance element R11 for preventing overcurrent, and the other end of resistance element R11. Is connected to the drive control terminal (gate) of the normally-off type switching element Q11.

また、逆バイアス制御・定電流回路部１２は、定電圧素子ＺＤ１１と定電流素子ＣＲＤ１１とで構成されている。本実施例では、定電圧素子ＺＤ１１としてツェナーダイオードが用いられ、定電流素子ＣＲＤ１１として定電流ダイオードが用いられている。定電圧素子（ツェナーダイオード）ＺＤ１１は陰極端子（カソード）が両ランジスタＱ２２，Ｑ２３の接続ノードＮ２１に接続され、陽極端子（アノード）が定電流素子（定電流ダイオード）ＣＲＤ１１の陽極端子（アノード）に接続され、定電流素子（定電流ダイオード）ＣＲＤ１１の陰極端子（カソード）がノーマリオフ型のスイッチング素子Ｑ１１の駆動制御端子（ゲート）に接続されている。   Further, the reverse bias control / constant current circuit unit 12 includes a constant voltage element ZD11 and a constant current element CRD11. In this embodiment, a Zener diode is used as the constant voltage element ZD11, and a constant current diode is used as the constant current element CRD11. The constant voltage element (Zener diode) ZD11 has a cathode terminal (cathode) connected to the connection node N21 of both transistors Q22 and Q23, and an anode terminal (anode) connected to the anode terminal (anode) of the constant current element (constant current diode) CRD11. The cathode terminal (cathode) of the constant current element (constant current diode) CRD11 is connected to the drive control terminal (gate) of the normally-off type switching element Q11.

電圧調整回路部１１の過電流防止用の抵抗素子Ｒ１１と逆バイアス制御・定電流回路部１２の定電流素子（定電流ダイオード）ＣＲＤ１１との接続点はスイッチング素子Ｑ１１の駆動制御端子（ゲート）に接続されているが、誤動作防止用の抵抗素子Ｒ２１はこの接続点であるスイッチング素子Ｑ１１の駆動制御端子（ゲート）とローサイド端子（ソース）との間に接続されている。なお、後述するように、逆バイアス制御・定電流回路部１２については、他の構成例もある（第２、第３の実施例参照）。   The connection point between the resistance element R11 for preventing overcurrent of the voltage adjustment circuit unit 11 and the constant current element (constant current diode) CRD11 of the reverse bias control / constant current circuit unit 12 is connected to the drive control terminal (gate) of the switching element Q11. Although connected, the malfunction preventing resistance element R21 is connected between the drive control terminal (gate) and the low side terminal (source) of the switching element Q11 which is the connection point. As will be described later, there are other configuration examples of the reverse bias control / constant current circuit section 12 (see the second and third embodiments).

本発明の第１の実施例におけるゲート駆動回路Ａ１は、主スイッチ素子としてノーマリオフ型のスイッチング素子Ｑ１１を採用しているため、消費電力が少なくて済む。   Since the gate drive circuit A1 in the first embodiment of the present invention employs the normally-off type switching element Q11 as the main switching element, it consumes less power.

次に、上記のように構成された第１の実施例のゲート駆動回路Ａ１の動作を図２を参照しながら説明する。図２（ａ）はゲート駆動回路Ａ１でのノーマリオフ型のスイッチング素子Ｑ１１のゲート・ソース間の電圧波形図、図２（ｂ）はローサイドのトランジスタＱ２３のドレイン・ソース間の電圧波形図である。   Next, the operation of the gate drive circuit A1 of the first embodiment configured as described above will be described with reference to FIG. 2A is a voltage waveform diagram between the gate and the source of the normally-off switching element Q11 in the gate drive circuit A1, and FIG. 2B is a voltage waveform diagram between the drain and the source of the low-side transistor Q23.

（１）スイッチング素子Ｑ１１のターンオン動作
駆動制御回路２１による制御信号を"Ｈ"レベルから"Ｌ"レベルに切り替えると、ハイサイドのＰチャネル型ＭＯＳ‐ＦＥＴからなるスイッチング素子Ｑ２２が導通し、同時に、ローサイドのＮチャネル型ＭＯＳ‐ＦＥＴからなるスイッチング素子Ｑ２３が非導通となる。そして、オン状態となったスイッチング素子Ｑ２２を介して駆動信号発生回路２０からの駆動信号が駆動信号伝達回路１０に印加されると、初期には電圧低減・逆バイアス電圧印加用のコンデンサＣ１１と過電流防止用の抵抗素子Ｒ１１の直列回路を介してノーマリオフ型のスイッチング素子Ｑ１１の駆動制御端子（ゲート）に対して急速にゲート駆動電圧が印加され、ノーマリオフ型のスイッチング素子Ｑ１１がターンオンする。 (1) Turn-on operation of the switching element Q11 When the control signal from the drive control circuit 21 is switched from the “H” level to the “L” level, the switching element Q22 made of a high-side P-channel MOS-FET becomes conductive, The switching element Q23 made of a low-side N-channel MOS-FET is turned off. When a drive signal from the drive signal generation circuit 20 is applied to the drive signal transmission circuit 10 via the switching element Q22 that has been turned on, the voltage reduction / reverse bias voltage application capacitor C11 and the overdrive capacitor C11 are excessive. A gate drive voltage is rapidly applied to the drive control terminal (gate) of the normally-off type switching element Q11 through the series circuit of the resistance element R11 for preventing current, and the normally-off type switching element Q11 is turned on.

ノーマリオフ型のスイッチング素子Ｑ１１のターンオン動作の初期において、駆動信号発生回路２０の出力端子（接続ノードＮ２１）とスイッチング素子Ｑ１１のローサイド端子（ソース）との間に印加される電圧は、スイッチング素子Ｑ１１のゲート入力容量Ｃissと電圧低減・逆バイアス電圧印加用のコンデンサＣ１１とで分圧される。このとき、ゲート電圧ＶG は、駆動電圧（駆動制御回路２１の電源電圧）をＶDDとして、
ＶG ＝Ｃ11・ＶDD／（Ｃ11＋Ｃiss）＝ＶDD／（１＋Ｃiss／Ｃ11）＜ＶDD
となる。ここで、電圧低減・逆バイアス電圧印加用のコンデンサＣ１１がない場合のゲート電圧ＶG は駆動電圧ＶDDであるから、コンデンサＣ１１を有する本実施例の場合のゲート電圧ＶG は駆動電圧ＶDDよりも小さくなる。一例であるが、駆動電圧ＶDD＝１２〜１５［Ｖ］に対して、従来例ではゲート電圧ＶG （ゲート・ソース間電圧ＶGS）は６［Ｖ］であるのに対して、本実施例では３．５［Ｖ］となっている。すなわち、電圧低減・逆バイアス電圧印加用のコンデンサＣ１１はノーマリオフ型のスイッチング素子Ｑ１１のゲート・ソース間に過大な電圧が印加されるのを回避する機能を有している。最終的にスイッチング素子Ｑ１１のオン状態でのゲート・ソース間電圧ＶGSは３．５［Ｖ］（一例）となる。また、コンデンサＣ１１の両端電圧は（ＶDD−ＶGS）となる。 At the initial stage of the turn-on operation of the normally-off type switching element Q11, the voltage applied between the output terminal (connection node N21) of the drive signal generation circuit 20 and the low side terminal (source) of the switching element Q11 is The voltage is divided by the gate input capacitance Ciss and the voltage reduction / reverse bias voltage application capacitor C11. At this time, the gate voltage V G is set to V DD as the drive voltage (power supply voltage of the drive control circuit 21).
V G = C11 · V DD / (C11 + Ciss) = V DD / (1 + Ciss / C11) <V DD
It becomes. Here, since the gate voltage V G without the capacitor C11 for applying the voltage reduction / reverse bias voltage is the drive voltage V DD , the gate voltage V G in this embodiment having the capacitor C11 is the drive voltage V DD. Smaller than. As an example, in contrast to the drive voltage V DD = 12 to 15 [V], the gate voltage V G (gate-source voltage V GS ) is 6 [V] in the conventional example. In the example, it is 3.5 [V]. That is, the voltage reduction / reverse bias voltage application capacitor C11 has a function of avoiding an excessive voltage being applied between the gate and the source of the normally-off type switching element Q11. Finally, the gate-source voltage V GS in the ON state of the switching element Q11 becomes 3.5 [V] (an example). The voltage across the capacitor C11 is (V DD -V GS ).

ノーマリオフ型のスイッチング素子Ｑ１１がターンオンした直後からは逆バイアス制御・定電流回路部１２の定電圧素子（ツェナーダイオード）ＺＤ１１と定電流素子（定電流ダイオード）ＣＲＤ１１の直列回路を介して流れ込む電流によりスイッチング素子Ｑ１１の電流駆動が維持され、スイッチング素子Ｑ１１のオン状態が保持される。このときスイッチング素子Ｑ１１のゲートに流れ込む電流は定電流素子（定電流ダイオード）ＣＲＤ１１によって一定電流に維持される。その結果、スイッチング素子Ｑ１１のゲートに流れ込む電流値が一定化し、スイッチング素子Ｑ１１のドレイン・ソース間電流が安定化する。   Immediately after the normally-off type switching element Q11 is turned on, switching is performed by the current flowing through the series circuit of the constant voltage element (zener diode) ZD11 and the constant current element (constant current diode) CRD11 of the reverse bias control / constant current circuit unit 12. Current drive of element Q11 is maintained, and the on state of switching element Q11 is maintained. At this time, the current flowing into the gate of the switching element Q11 is maintained at a constant current by the constant current element (constant current diode) CRD11. As a result, the current value flowing into the gate of the switching element Q11 is made constant, and the drain-source current of the switching element Q11 is stabilized.

ノーマリオフ型のスイッチング素子Ｑ１１の定常オン状態では、定電流素子（定電流ダイオード）ＣＲＤ１１で決まる電流（ピンチオフ電流）がゲート電流としてスイッチング素子Ｑ１１のゲート・ソース間を流れる。特許文献１（特開２０１０−５１１６５号公報）の図５のＩG −ＶGS特性によれば、ＶGS＝３．５［Ｖ］のときに、ゲート電流ＩG ＝０．３ｍＡ程度が必要となる。 In the normally-on state of normally-off type switching element Q11, a current (pinch-off current) determined by constant current element (constant current diode) CRD11 flows between the gate and source of switching element Q11 as a gate current. According to the I G -V GS characteristic of FIG. 5 of Patent Document 1 (Japanese Patent Laid-Open No. 2010-511165), when V GS = 3.5 [V], a gate current I G = about 0.3 mA is necessary. It becomes.

また、ノーマリオフ型のスイッチング素子Ｑ１１の定常オン状態で、定電圧素子（ツェナーダイオード）ＺＤ１１の降伏電圧（ツェナー電圧）によって電圧低減・逆バイアス電圧印加用のコンデンサＣ１１に発生する直流電圧が制限される。また、電流の一部は誤動作防止用の抵抗素子Ｒ２１を流れる。   Further, in the normally-on state of the normally-off type switching element Q11, the DC voltage generated in the capacitor C11 for voltage reduction / reverse bias voltage application is limited by the breakdown voltage (zener voltage) of the constant voltage element (zener diode) ZD11. . Part of the current flows through the resistance element R21 for preventing malfunction.

（２）スイッチング素子Ｑ１１のターンオフ動作
駆動制御回路２１による制御信号を"Ｌ"レベルから"Ｈ"レベルに切り替えると（タイミングｔ１）、ローサイドのスイッチング素子Ｑ２３が導通し、同時に、ハイサイドのスイッチング素子Ｑ２２が非導通となる。そして、電圧低減・逆バイアス電圧印加用のコンデンサＣ１１に蓄積されていた電荷がオン状態となったローサイドのスイッチング素子Ｑ２３を介して放電され、ノーマリオフ型のスイッチング素子Ｑ１１のゲート・ソース間に逆バイアス電圧が印加されることになり、スイッチング素子Ｑ１１は急速にターンオフする。このスイッチング素子Ｑ１１のターンオフの初期において、スイッチング素子Ｑ１１のゲート・ソース間にかかる逆バイアス電圧ＶrsはＶDD−ＶGSとなる。 (2) Turn-off operation of the switching element Q11 When the control signal from the drive control circuit 21 is switched from the “L” level to the “H” level (timing t1), the low-side switching element Q23 becomes conductive, and at the same time, the high-side switching element Q22 becomes non-conductive. Then, the electric charge accumulated in the capacitor C11 for applying the voltage reduction / reverse bias voltage is discharged through the low-side switching element Q23 that is turned on, and the reverse bias is applied between the gate and the source of the normally-off type switching element Q11. A voltage is applied, and the switching element Q11 turns off rapidly. In the early turn-off of the switching element Q11, a reverse bias voltage Vr s applied between the gate and source of the switching element Q11 becomes V DD -V GS.

Ｖrs＝ＶDD−ＶGS
なお、最終的な逆バイアス電圧Ｖrの大きさはターンオフ初期の逆バイアス電圧Ｖrsの大きさより小さい（Ｖr＜Ｖrs）。 Vr s = V DD −V GS
Note that the final reverse bias voltage Vr is smaller than the reverse bias voltage Vr s at the initial turn-off time (Vr <Vr s ).

ここで、ＶDDは駆動信号発生回路２０における電源電圧（平滑用コンデンサＣ２１の両端間電圧）、ＶGSはノーマリオフ型のスイッチング素子Ｑ１１のゲート・ソース間電圧である。 Here, V DD is a power supply voltage (voltage across the smoothing capacitor C21) in the drive signal generation circuit 20, and V GS is a gate-source voltage of the normally-off type switching element Q11.

ノーマリオフ型のスイッチング素子Ｑ１１の定常オフ状態では、定電圧素子（ツェナーダイオード）ＺＤ１１の降伏電圧（ツェナー電圧）ＶZDと同レベルの電圧が逆バイアス電圧Ｖｒとしてスイッチング素子Ｑ１１のゲート・ソース間に印加される。 In the normally-off state of the normally-off type switching element Q11, a voltage having the same level as the breakdown voltage (Zener voltage) V ZD of the constant voltage element (Zener diode) ZD11 is applied between the gate and source of the switching element Q11 as the reverse bias voltage Vr. Is done.

以上の一例の動作を図２（ａ），（ｂ）の波形図を参照しながら説明すると、ハイサイドのトランジスタＱ２２がオフし、同時にローサイドのトランジスタＱ２３がオンすると、両トランジスタＱ２２，Ｑ２３の接続ノードＮ２１の電位が瞬間的に０［Ｖ］まで低下するため、連動して図２（ａ）に示すスイッチング素子Ｑ１１のゲート・ソース間電圧がマイナス電圧まで急降下する（タイミングｔ１）。その後、ゲート入力容量から電圧低減・逆バイアス電圧印加用のコンデンサＣ１１と過電流防止用の抵抗素子Ｒ１１の直列回路を介して放電が行われて、ゲート・ソース間電圧は増加し始めるが、定電圧素子（ツェナーダイオード）ＺＤ１１で制御された負レベルの一定電圧に安定する（タイミングｔ２）。つまり、スイッチング素子Ｑ１１のオフ状態でゲート端子に印加される電圧は逆バイアス電圧Ｖｒとなる。   The operation of the above example will be described with reference to the waveform diagrams of FIGS. 2A and 2B. When the high-side transistor Q22 is turned off and at the same time the low-side transistor Q23 is turned on, the connection between the transistors Q22 and Q23 is performed. Since the potential of the node N21 instantaneously drops to 0 [V], the gate-source voltage of the switching element Q11 shown in FIG. 2A suddenly drops to a negative voltage in conjunction with this (timing t1). Thereafter, discharge is performed from the gate input capacitance through the series circuit of the capacitor C11 for applying a voltage reduction / reverse bias voltage and the resistance element R11 for preventing overcurrent, and the gate-source voltage starts to increase. It is stabilized at a constant voltage of negative level controlled by the voltage element (zener diode) ZD11 (timing t2). That is, the voltage applied to the gate terminal when the switching element Q11 is off is the reverse bias voltage Vr.

ノーマリオフ型のスイッチング素子であるＧａＮトランジスタの場合には、ターンオフ時のドレイン・ソース電流ＩDSが過剰に大きくなることがある（例えばＩDS＝５０〔μＡ〕）。これは、Ｓｉ-ＭＯＳトランジスタの場合の１０〔μＡ〕に比べて相当に大きい。駆動電圧の低減を図りつつターンオフ時において逆バイアス電圧Ｖｒを印加する本実施例のゲート駆動回路Ａ１は、ターンオフ時のドレイン・ソース電流ＩDSが過剰になることを抑制できる高効率な電源にとってきわめて有効である。 In the case of a GaN transistor that is a normally-off type switching element, the drain-source current I DS at turn-off may become excessively large (for example, I DS = 50 [μA]). This is considerably larger than 10 [μA] in the case of the Si-MOS transistor. The gate drive circuit A1 of the present embodiment, which applies the reverse bias voltage Vr at the time of turn-off while reducing the drive voltage, is extremely useful for a highly efficient power supply capable of suppressing an excessive drain / source current I DS at the time of turn-off. It is valid.

誤動作防止用の抵抗素子Ｒ２１を設ける理由は次のとおりである。ノーマリオフ型のスイッチング素子Ｑ１１のオフ時（特にスイッチング素子Ｑ１１がスイッチングしていない停止時）において、もしそのドレインへ過大な電圧が印加されると、ゲート・ドレイン間の寄生容量ＣGDを通して流れる電流により誤ってスイッチング素子Ｑ１１がオンすることがある。誤動作防止用の抵抗素子Ｒ２１はそのゲートに回り込んでくる電流をスイッチング素子Ｑ１１のローサイド端子（ソース）に逃がすことによって誤動作を防止する。このため、スイッチング素子Ｑ１１のオン状態でのゲート・ソース間電圧をＶGS、誤動作防止用の抵抗素子Ｒ２１の抵抗値をＲ21として、定電流素子（定電流ダイオード）ＣＲＤ１１に流す電流をＶGS／Ｒ21の分だけ余分に大きく設定する。 The reason why the resistance element R21 for preventing malfunction is provided is as follows. When the normally-off type switching element Q11 is turned off (especially when the switching element Q11 is not switched), if an excessive voltage is applied to the drain, the current flowing through the parasitic capacitance C GD between the gate and the drain The switching element Q11 may be turned on by mistake. The malfunction preventing resistance element R21 prevents malfunction by letting the current flowing around the gate to the low side terminal (source) of the switching element Q11. Therefore, assuming that the gate-source voltage in the ON state of the switching element Q11 is V GS and the resistance value of the resistance element R21 for preventing malfunction is R 21 , the current flowing through the constant current element (constant current diode) CRD11 is V GS / min only R 21 sets extra large.

〔第２の実施例〕
図３は本発明の第２の実施例におけるゲート駆動回路Ａ２の構成を示す回路構成図である。第２の実施例が第１の実施例と相違するのは、逆バイアス制御・定電流回路部１２の構成である。本実施例の逆バイアス制御・定電流回路部１２は、定電圧素子（ツェナーダイオード）ＺＤ１１と定電流制御回路１３とから構成とされている。定電流制御回路１３は電流制御素子（ＮＰＮ型のバイポーラトランジスタ）Ｑ１２とバイアス用の抵抗素子Ｒ１２と限流用の抵抗素子Ｒ１３を含んでいる。定電圧素子（ツェナーダイオード）ＺＤ１１はその陽極端子（アノード）がノーマリオフ型のスイッチング素子Ｑ１１の駆動制御端子（ゲート）に接続され、その陰極端子（カソード）が定電流制御回路１３におけるバイアス用の抵抗素子Ｒ１２を介して一対のスイッチング回路２２，２３の接続ノードＮ２１に接続されている。定電流制御回路１３における電流制御素子（バイポーラトランジスタ）Ｑ１２はその制御端子（ベース）が定電圧素子（ツェナーダイオード）ＺＤ１１とバイアス用の抵抗素子Ｒ１２との接続点に接続され、そのハイサイド端子（コレクタ）が両スイッチング回路２２，２３の接続ノードＮ２１に接続され、そのローサイド端子（エミッタ）が限流用の抵抗素子Ｒ１３を介してノーマリオフ型のスイッチング素子Ｑ１１の駆動制御端子（ゲート）に接続されている。その他の構成については第１の実施例（図１）の場合と同様である。図３において、第１の実施例の図１で用いたのと同一符号は同一の構成要素を指すものとし、詳しい説明は省略する。 [Second Embodiment]
FIG. 3 is a circuit configuration diagram showing the configuration of the gate drive circuit A2 in the second embodiment of the present invention. The second embodiment is different from the first embodiment in the configuration of the reverse bias control / constant current circuit section 12. The reverse bias control / constant current circuit unit 12 of this embodiment is composed of a constant voltage element (Zener diode) ZD 11 and a constant current control circuit 13. The constant current control circuit 13 includes a current control element (NPN type bipolar transistor) Q12, a biasing resistance element R12, and a current limiting resistance element R13. The constant voltage element (Zener diode) ZD11 has an anode terminal (anode) connected to the drive control terminal (gate) of the normally-off switching element Q11, and a cathode terminal (cathode) connected to a bias resistor in the constant current control circuit 13. It is connected to the connection node N21 of the pair of switching circuits 22 and 23 via the element R12. The current control element (bipolar transistor) Q12 in the constant current control circuit 13 has its control terminal (base) connected to the connection point between the constant voltage element (zener diode) ZD11 and the biasing resistance element R12, and its high side terminal ( The collector) is connected to the connection node N21 of the switching circuits 22 and 23, and the low side terminal (emitter) is connected to the drive control terminal (gate) of the normally-off switching element Q11 via the current limiting resistor R13. Yes. Other configurations are the same as those in the first embodiment (FIG. 1). In FIG. 3, the same reference numerals as those used in FIG. 1 of the first embodiment denote the same components, and detailed description thereof will be omitted.

第１の実施例（図１）のゲート駆動回路Ａ１においては、ノーマリオフ型のスイッチング素子Ｑ１１が大電力用の素子となって必要なゲート駆動電流が大きくなると、定電流素子（定電流ダイオード）ＣＲＤ１１や定電圧素子（ツェナーダイオード）ＺＤ１１として適切なものの入手が困難になる（高コスト）という新たな課題が生じる。第２の実施例はこのような課題の解決も見込んでいる。   In the gate drive circuit A1 of the first embodiment (FIG. 1), when the normally-off switching element Q11 becomes a high power element and a necessary gate drive current increases, a constant current element (constant current diode) CRD11. In addition, there arises a new problem that it becomes difficult to obtain a suitable constant voltage element (Zener diode) ZD11 (high cost). The second embodiment also anticipates the solution of such a problem.

電流制御素子（バイポーラトランジスタ）Ｑ１２に流れる定電流ＩQ12は定電圧素子（ツェナーダイオード）ＺＤ１１の降伏電圧（ツェナー電圧）をＶZD11、電流制御素子（バイポーラトランジスタ）Ｑ１２のベース・エミッタ間電圧をＶbe、限流用の抵抗素子Ｒ１３の抵抗値をＲ13として、
ＩQ12＝（ＶZD11−Ｖbe）／Ｒ13
で与えられる。すなわち、高価な定電流素子（定電流ダイオード）ＣＲＤ１１を用いなくてもノーマリオフ型のスイッチング素子Ｑ１１の駆動制御端子（ゲート）に対して定電流を供給することが可能である。第１の実施例（図１）のゲート駆動回路Ａ１の場合、定電圧素子（ツェナーダイオード）ＺＤ１１は定電流素子（定電流ダイオード）ＣＲＤ１１と直列であるため、定電圧素子（ツェナーダイオード）ＺＤ１１には定電流素子（定電流ダイオード）ＣＲＤ１１に流れる電流値からの制約を受け、電流容量が大きくなる傾向がある。これに対して、本実施例（図３）のゲート駆動回路Ａ２の場合は、スイッチング素子Ｑ１１の駆動制御端子（ゲート）に対して定電流を供給する経路は定電流素子（定電流ダイオード）ＣＲＤ１１を使用していないため、上記のような制約は受けない。よって、定電圧素子（ツェナーダイオード）ＺＤ１１についても電流容量の比較的小さい安価なものの採用が可能となる。また、バイポーラトランジスタや抵抗素子も安価に済ますことが可能である。結果として、全体として低コスト化が期待できる。 The constant current I Q12 flowing in the current control element (bipolar transistor) Q12 includes the breakdown voltage (zener voltage) V ZD11 of the constant voltage element (zener diode) ZD11 and the base-emitter voltage Vbe of the current control element (bipolar transistor) Q12. , the resistance value of the resistive element R13 of the current limiting as R 13,
I Q12 = (V ZD11 -Vbe) / R 13
Given in. That is, a constant current can be supplied to the drive control terminal (gate) of the normally-off switching element Q11 without using an expensive constant current element (constant current diode) CRD11. In the case of the gate drive circuit A1 of the first embodiment (FIG. 1), since the constant voltage element (zener diode) ZD11 is in series with the constant current element (constant current diode) CRD11, the constant voltage element (zener diode) ZD11 Is restricted by the value of the current flowing through the constant current element (constant current diode) CRD11 and tends to increase the current capacity. On the other hand, in the case of the gate drive circuit A2 of the present embodiment (FIG. 3), the path for supplying a constant current to the drive control terminal (gate) of the switching element Q11 is a constant current element (constant current diode) CRD11. Is not used, and is not subject to the above restrictions. Therefore, it is possible to adopt an inexpensive constant voltage element (Zener diode) ZD11 having a relatively small current capacity. Bipolar transistors and resistance elements can also be made inexpensively. As a result, cost reduction can be expected as a whole.

電流制御素子（バイポーラトランジスタ）Ｑ１２の電流増幅率をｈfeとすると、この電流制御素子（バイポーラトランジスタ）Ｑ１２をオンさせるのに必要なバイアス用の抵抗素子Ｒ１２の両端電圧ＶR12#minは、
ＶR12#min＝Ｒ12×ＩQ12／ｈfe ≪ ＶR12
となる。ただし、定常動作時のバイアス用の抵抗素子Ｒ１２の両端電圧をＶR12とする。電圧低減・逆バイアス電圧印加用のコンデンサＣ１１の両端電圧ＶC11は、
ＶC11＝ＶR12＋ＶZD11＞Ｒ12×ＩQ12／ｈfe＋ＶZD11
となる。限流用の抵抗素子Ｒ１３の両端電圧ＶR13＝（ＶZD11−Ｖbe）は常に一定なので、電流制御素子（バイポーラトランジスタ）Ｑ１２に流れる電流ＩQ12も一定となる。すなわち、ツェナー電圧ＶZD11と限流用の抵抗素子Ｒ１３の抵抗値（Ｒ13）を調整することで、定電流ＩQ12を大きな値（一定値）として、スイッチング素子Ｑ１１の駆動制御端子（ゲート）に対して大電流のゲート保持電流を供給することができ、しかもその回路構成のゲート駆動回路Ａ２は比較的安価に実現できる。 When the current amplification factor of the current control element (bipolar transistor) Q12 is h fe , the voltage V R12 # min across the bias resistance element R12 required to turn on the current control element (bipolar transistor) Q12 is:
V R12 # min = R 12 × I Q12 / h fe ≪ V R12
It becomes. However, the voltage across the biasing resistance element R12 during steady operation is V R12 . The voltage V C11 across the capacitor C11 for voltage reduction and reverse bias voltage application is:
V C11 = V R12 + V ZD11 > R 12 × I Q12 / h fe + V ZD11
It becomes. Since the voltage across V R13 = the resistance element R13 of the current limiting (V ZD11 -Vbe) is always constant, also constant current I Q12 flowing through the current control device (bipolar transistor) Q12. That is, by adjusting the Zener voltage V ZD11 and resistance of the resistor R13 of the current limiting a (R 13), as a larger value constant current I Q12 (a constant value), the drive control terminal of the switching element Q11 (gate) On the other hand, a large gate holding current can be supplied, and the gate driving circuit A2 having the circuit configuration can be realized at a relatively low cost.

〔第３の実施例〕
図４は本発明の第３の実施例におけるゲート駆動回路Ａ３の構成を示す回路構成図である。第３の実施例が第２の実施例と相違するのは、逆バイアス制御・定電流回路部１２の構成である。本実施例の逆バイアス制御・定電流回路部１２は、定電圧素子（ツェナーダイオード）ＺＤ１１と定電流制御回路１４とから構成されている。定電流制御回路１４は電流制御素子（ＮＰＮ型のバイポーラトランジスタ）Ｑ１２と定電流素子（定電流ダイオード）ＣＲＤ１１と限流用の抵抗素子Ｒ１３を含んでいる。定電圧素子（ツェナーダイオード）ＺＤ１１はその陽極端子（アノード）がノーマリオフ型のスイッチング素子Ｑ１１の駆動制御端子（ゲート）に接続され、その陰極端子（カソード）が定電流制御回路１４における定電流素子（定電流ダイオード）ＣＲＤ１１を介して一対のスイッチング回路２２，２３の接続ノードＮ２１に接続されている。定電流素子（定電流ダイオード）ＣＲＤ１１の陰極端子（カソード）は定電圧素子（ツェナーダイオード）ＺＤ１１の陰極端子（カソード）に接続され、定電流素子（定電流ダイオード）ＣＲＤ１１の陽極端子（アノード）は両スイッチング回路２２，２３の接続ノードＮ２１に接続されている。定電流制御回路１４における電流制御素子（バイポーラトランジスタ）Ｑ１２はその制御端子（ベース）が定電圧素子（ツェナーダイオード）ＺＤ１１と定電流素子（定電流ダイオード）ＣＲＤ１１との接続点に接続され、そのハイサイド端子（コレクタ）が両スイッチング回路２２，２３の接続ノードＮ２１に接続され、そのローサイド端子（エミッタ）が限流用の抵抗素子Ｒ１３を介してノーマリオフ型のスイッチング素子Ｑ１１の駆動制御端子（ゲート）に接続されている。 [Third embodiment]
FIG. 4 is a circuit configuration diagram showing the configuration of the gate drive circuit A3 in the third embodiment of the present invention. The third embodiment differs from the second embodiment in the configuration of the reverse bias control / constant current circuit section 12. The reverse bias control / constant current circuit unit 12 of the present embodiment is composed of a constant voltage element (Zener diode) ZD11 and a constant current control circuit. The constant current control circuit 14 includes a current control element (NPN type bipolar transistor) Q12, a constant current element (constant current diode) CRD11, and a current limiting resistor element R13. The constant voltage element (zener diode) ZD11 has its anode terminal (anode) connected to the drive control terminal (gate) of the normally-off type switching element Q11, and its cathode terminal (cathode) connected to the constant current element (constant current control circuit 14). A constant current diode (CRD) is connected to a connection node N21 of the pair of switching circuits 22 and 23. The cathode terminal (cathode) of the constant current element (constant current diode) CRD11 is connected to the cathode terminal (cathode) of the constant voltage element (zener diode) ZD11, and the anode terminal (anode) of the constant current element (constant current diode) CRD11 is The switching nodes 22 and 23 are connected to a connection node N21. The current control element (bipolar transistor) Q12 in the constant current control circuit 14 has its control terminal (base) connected to the connection point between the constant voltage element (zener diode) ZD11 and the constant current element (constant current diode) CRD11, The side terminal (collector) is connected to the connection node N21 of both switching circuits 22 and 23, and the low side terminal (emitter) is connected to the drive control terminal (gate) of the normally-off type switching element Q11 via the current limiting resistor R13. It is connected.

本実施例は、第２の実施例（図３）におけるバイアス用の抵抗素子Ｒ１２を定電流素子（定電流ダイオード）ＣＲＤ１１で置き換えたものに相当している。その他の構成については第２の実施例（図３）の場合と同様である。図４において、第１の実施例の図１、第２の実施例の図３で用いたのと同一符号は同一の構成要素を指すものとし、詳しい説明は省略する。   This embodiment corresponds to a case where the biasing resistance element R12 in the second embodiment (FIG. 3) is replaced with a constant current element (constant current diode) CRD11. Other configurations are the same as those in the second embodiment (FIG. 3). In FIG. 4, the same reference numerals as those used in FIG. 1 of the first embodiment and FIG. 3 of the second embodiment denote the same components, and detailed description thereof will be omitted.

第２の実施例（図３）のゲート駆動回路Ａ２においては、バイアス用の抵抗素子Ｒ１２の両端電圧が３［Ｖ］以上であれば安定な定電流を供給する。しかし、その場合には、駆動電圧（駆動制御回路２１の電源電圧）ＶDDもそれ相応に大きくする必要があり、電力損失が増える。第３の実施例はこのような課題の解決も見込んでいる。 In the gate drive circuit A2 of the second embodiment (FIG. 3), a stable constant current is supplied if the voltage across the bias resistor element R12 is 3 [V] or higher. However, in that case, the drive voltage (power supply voltage of the drive control circuit 21) V DD needs to be increased accordingly, and the power loss increases. The third embodiment also anticipates the solution of such a problem.

定電流素子（定電流ダイオード）ＣＲＤ１１が電流制御素子（バイポーラトランジスタ）Ｑ１２にベース電流を供給できる最小電圧（０．５［Ｖ］程度）をＶCRD11#minとすると、電圧低減・逆バイアス電圧印加用のコンデンサＣ１１の安定電圧は（ＶCRD11#min＋ＶZD11）となり、定電流ＩQ12のゲート保持電流を供給する大電力のゲート駆動回路を実現できる。本実施例によれば、第２の実施例（図３）の場合よりも小さな駆動電圧でノーマリオフ型のスイッチング素子Ｑ１１を駆動でき、より低損失な駆動回路をもつ大容量電源を安価に実現できるようになる。 When the minimum voltage (about 0.5 [V]) that the constant current element (constant current diode) CRD11 can supply the base current to the current control element (bipolar transistor) Q12 is V CRD11 # min , the voltage is reduced and the reverse bias voltage is applied. stable voltage of the capacitor C11 of use can be realized high power gate drive circuit supplies a gate holding current (V CRD11 # min + V ZD11 ) , and the constant current I Q12. According to the present embodiment, the normally-off type switching element Q11 can be driven with a smaller drive voltage than in the second embodiment (FIG. 3), and a large-capacity power supply having a lower-loss drive circuit can be realized at low cost. It becomes like this.

本発明は、ノーマリオフ型のスイッチング素子を主スイッチとし、逆バイアス電圧を用いてターンオフ動作を高速化するゲート駆動回路について、オフ状態での漏れ電流の抑制と駆動電圧の低減化を図る技術として有用である。   INDUSTRIAL APPLICABILITY The present invention is useful as a technique for suppressing a leakage current in an off state and reducing a drive voltage for a gate drive circuit that uses a normally-off type switching element as a main switch and accelerates a turn-off operation using a reverse bias voltage. It is.

１０ 駆動信号伝達回路
１１ 電圧調整回路部
１２ 逆バイアス制御・定電流回路部
１３，１４ 定電流制御回路
２１ 駆動制御回路
２２ ハイサイドのスイッチング回路
２３ ローサイドのスイッチング回路
Ａ１，Ａ２，Ａ３ ゲート駆動回路
Ｃ１１ 電圧低減・逆バイアス電圧印加用のコンデンサ
ＣＲＤ１１ 定電流素子（定電流ダイオード）
Ｎ２１ 一対のスイッチング回路の接続ノード
Ｑ１１ ノーマリオフ型のスイッチング素子
Ｑ１２ 電流制御素子（バイポーラトランジスタ）
Ｒ１１ 過電流防止用の抵抗素子
Ｒ１２ バイアス用の抵抗素子
Ｒ１３ 限流用の抵抗素子
Ｒ２１ 誤動作防止用の抵抗素子
ＺＤ１１ 定電圧素子（ツェナーダイオード） DESCRIPTION OF SYMBOLS 10 Drive signal transmission circuit 11 Voltage adjustment circuit part 12 Reverse bias control and constant current circuit part 13, 14 Constant current control circuit 21 Drive control circuit 22 High side switching circuit 23 Low side switching circuit A1, A2, A3 Gate drive circuit C11 Capacitor for voltage reduction and reverse bias voltage application CRD11 Constant current element (constant current diode)
N21 Connection node of a pair of switching circuits Q11 Normally-off type switching element Q12 Current control element (bipolar transistor)
R11 Overcurrent prevention resistance element R12 Bias resistance element R13 Current limiting resistance element R21 Malfunction prevention resistance element ZD11 Constant voltage element (Zener diode)

Claims (3)

ノーマリオフ型のスイッチング素子を主スイッチとしてオン／オフ制御するゲート駆動回路であって、
直列接続されて交互にオン／オフする相補型のハイサイドおよびローサイドの一対のスイッチング回路の接続ノードと前記ノーマリオフ型のスイッチング素子の駆動制御端子との間に駆動信号伝達回路が介装され、
前記駆動信号伝達回路は、
前記スイッチング素子のターンオン時にその駆動制御端子電圧を低減するとともにターンオフ時に前記駆動制御端子に逆バイアス電圧を印加するためのコンデンサを含む電圧調整回路部と、
前記電圧調整回路部に並列に接続され、前記ターンオフ時における前記電圧調整回路部の逆バイアス電圧の大きさを制御するとともに、前記スイッチング素子のオン動作時に前記スイッチング素子の駆動制御端子に対して所定の駆動電流を供給する逆バイアス制御・定電流回路部とを有し、
前記逆バイアス制御・定電流回路部は定電圧素子と定電流制御回路から構成され、前記定電流制御回路は電流制御素子と定電流素子と限流用の抵抗素子を含み、前記定電圧素子はその陽極端子が前記スイッチング素子の駆動制御端子に接続され、その陰極端子が前記定電流素子を介して前記一対のスイッチング回路の接続ノードに接続され、前記電流制御素子はその制御端子が前記定電圧素子と前記定電流素子との接続点に接続され、そのハイサイド端子が前記接続ノードに接続され、そのローサイド端子が前記限流用の抵抗素子を介して前記スイッチング素子の駆動制御端子に接続されていることを特徴とするゲート駆動回路。 A gate drive circuit that performs on / off control using a normally-off type switching element as a main switch,
A drive signal transmission circuit is interposed between a connection node of a pair of complementary high-side and low-side switching circuits that are connected in series and alternately turned on and off, and a drive control terminal of the normally-off type switching element;
The drive signal transmission circuit is
A voltage adjusting circuit unit including a capacitor for reducing a drive control terminal voltage when the switching element is turned on and applying a reverse bias voltage to the drive control terminal when the switching element is turned off;
The voltage regulator circuit unit is connected in parallel to control the magnitude of the reverse bias voltage of the voltage regulator circuit unit at the time of turn-off, and to the drive control terminal of the switching device during the ON operation of the switching device. the have a reverse bias control and constant current circuit unit for supplying a drive current,
The reverse bias control / constant current circuit unit includes a constant voltage element and a constant current control circuit, and the constant current control circuit includes a current control element, a constant current element, and a current limiting resistor, and the constant voltage element includes The anode terminal is connected to the drive control terminal of the switching element, the cathode terminal is connected to the connection node of the pair of switching circuits via the constant current element, and the control terminal of the current control element is the constant voltage element And the constant current element are connected to the connection point, the high side terminal is connected to the connection node, and the low side terminal is connected to the drive control terminal of the switching element via the current limiting resistor. A gate drive circuit characterized by that. 前記電圧調整回路部は、前記コンデンサの負極端子と前記スイッチング素子の駆動制御端子との間に過電流防止用の抵抗素子が接続されている請求項１に記載のゲート駆動回路。 2. The gate drive circuit according to claim 1, wherein the voltage adjustment circuit unit includes a resistance element for preventing overcurrent connected between a negative terminal of the capacitor and a drive control terminal of the switching element . 前記スイッチング素子の駆動制御端子とローサイド端子との間に、このスイッチング素子の誤動作防止用の抵抗素子が接続されている請求項１に記載のゲート駆動回路。 The gate drive circuit according to claim 1, wherein a resistance element for preventing malfunction of the switching element is connected between a drive control terminal and a low side terminal of the switching element .
JP2015108557A 2015-05-28 2015-05-28 Gate drive circuit Active JP6419649B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015108557A JP6419649B2 (en) 2015-05-28 2015-05-28 Gate drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015108557A JP6419649B2 (en) 2015-05-28 2015-05-28 Gate drive circuit

Publications (2)

Publication Number Publication Date
JP2016226108A JP2016226108A (en) 2016-12-28
JP6419649B2 true JP6419649B2 (en) 2018-11-07

Family

ID=57748716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015108557A Active JP6419649B2 (en) 2015-05-28 2015-05-28 Gate drive circuit

Country Status (1)

Country Link
JP (1) JP6419649B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10826484B2 (en) 2016-07-06 2020-11-03 Delta Electronics, Inc. Waveform conversion circuit for gate driver
KR102613129B1 (en) * 2017-02-15 2023-12-13 에이치엘만도 주식회사 Power Transistor Protection Circuit And Electric Power Steering System Comprising The Protection Circuit
JP2019097225A (en) * 2017-11-17 2019-06-20 シャープ株式会社 Power supply circuit
WO2019167446A1 (en) * 2018-02-28 2019-09-06 パナソニックＩｐマネジメント株式会社 Switching circuit
JP6981393B2 (en) * 2018-10-26 2021-12-15 オムロン株式会社 Switching element drive circuit and switching circuit
CN113661656A (en) * 2019-04-09 2021-11-16 三菱电机株式会社 Drive circuit of power semiconductor element
CN111969989A (en) * 2019-05-20 2020-11-20 台达电子工业股份有限公司 Waveform conversion circuit and gate drive circuit
JP6726337B1 (en) * 2019-06-12 2020-07-22 ナブテスコ株式会社 Switching device, actuator drive circuit device, actuator system
JPWO2021010353A1 (en) * 2019-07-17 2021-01-21
TWI752793B (en) * 2021-01-12 2022-01-11 宏汭精測科技股份有限公司 Partial pulse level adjustable gate driving circuit and device
CN116260321A (en) * 2023-05-16 2023-06-13 杭州锐健医疗科技有限公司 MOS tube driving circuit, switching power supply and ablation equipment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5260256U (en) * 1975-10-28 1977-05-02
JPH065963B2 (en) * 1987-05-26 1994-01-19 東京特殊電線株式会社 Undervoltage detection circuit
JPH08111972A (en) * 1994-10-13 1996-04-30 Fuji Electric Co Ltd Circuit for inputting ac signal of inverter
JP2007336694A (en) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp Drive circuit for insulated-gate semiconductor device
JP2010051165A (en) * 2008-07-24 2010-03-04 Panasonic Corp Gate drive circuit of semiconductor apparatus and power conversion apparatus using the same
JP2012004254A (en) * 2010-06-15 2012-01-05 Panasonic Corp Diode circuit

Also Published As

Publication number Publication date
JP2016226108A (en) 2016-12-28

Similar Documents

Publication Publication Date Title
JP6419649B2 (en) Gate drive circuit
JP6392347B2 (en) Switching circuit and power supply circuit having the same
JP2010051165A (en) Gate drive circuit of semiconductor apparatus and power conversion apparatus using the same
US9397636B2 (en) System and method for driving transistors
JP6603287B2 (en) Configurable clamp circuit
JP5733627B2 (en) Gate drive circuit
CN105281729B (en) Method and circuit for controlling a power semiconductor switch
US20100066331A1 (en) Overshoot/undershoot elimination for a PWM converter which requires voltage slewing
CN105471418A (en) Cascode transistor circuit
US9831856B2 (en) Electronic drive circuit and method
JP6090007B2 (en) Driving circuit
JP2016040967A (en) Gate drive circuit
JP5407618B2 (en) Gate drive circuit and power conversion circuit
JP2024014878A (en) Semiconductor device
CN110221547B (en) Multi-level gate control for transistor devices
JP2015208111A (en) gate drive circuit
KR20140063466A (en) Efficiency optimized driver circuit
CN108476018B (en) Buffer circuit and semiconductor device
US20150035581A1 (en) Switch circuit arrangements and method for powering a driver circuit
JP3964912B2 (en) Inrush current reduction circuit
JP4830829B2 (en) Insulated gate transistor drive circuit
JP2017118630A (en) Gate drive circuit
JP4658770B2 (en) Semiconductor device
TWI816218B (en) Gate drive apparatus and control method
JP2006050776A (en) Semiconductor switch circuit, power conversion device, inverter device, and air-conditioner

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181010

R150 Certificate of patent or registration of utility model

Ref document number: 6419649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250