JP6418965B2 - ホール素子駆動回路およびセンサ回路 - Google Patents

Description

本発明は、ホール素子を駆動するためのホール素子駆動回路、およびこのホール素子駆動回路を有するセンサ回路に関するものである。

この種のセンサ回路として、下記の特許文献１に開示されたセンサ回路が知られている。このセンサ回路は、ホール素子に供給する励磁電流（駆動電流）の流通方向（ホール素子に流れる励磁電流の向き）とホール電圧の検出方向を切り換えることで、ホール素子やその周辺回路に生じるオフセットをキャンセルする構成を備えている。また、このセンサ回路は、励磁電流の流通方向とホール電圧の検出方向を切り換えるためのスイッチを有している。このため、このセンサ回路では、このスイッチの切り換え時に望ましくないサージ状のノイズが発生する。このスイッチングノイズの影響を排除するために、このセンサ回路では、第１に、サンプルアンドホールド回路のサンプリング動作を、切り換え周期の中間部に発生するクロックで行っている（つまり、時間的にスイッチの切り換え動作から外れた所でサンプリングを行っている）。

しかしながら、上記のスイッチングノイズによって比較的長期間に渡ってホール電圧検出用の増幅器（ホール増幅器）の出力信号に過渡的な変動が誘発されることがある。そして、その過渡的な変動がスイッチの切り換え動作時からサンプリング動作の開始時点までの時間間隔以上に持続した場合には、サンプルアンドホールド回路のサンプリング動作時にスイッチングノイズの影響が残ることがある。そこで、このセンサ回路では、スイッチの切り換え動作時に上記した増幅器の増幅器利得を実質的に減少させることで、サンプルアンドホールド回路へのスイッチングノイズの影響を低減する構成を採用している。

特許第３０２２９５７号公報（第３−５頁、第３−４図）

ところが、上記したセンサ回路には、以下のような解決すべき課題が存在している。すなわち、このセンサ回路では、励磁電流の流通方向とホール電圧の検出方向を切り換えるためのスイッチとして４つの単極双投スイッチを備え、このうちの励磁電流の流通方向を切り換えるための２つの単極双投スイッチのうちの一方の単極双投スイッチが、電源電圧とホール素子の２つのコンタクトとの間に配設され、他方の単極双投スイッチが、アースとホール素子の他の２つのコンタクトとの間に配設されている。

具体的には、上記の一方の単極双投スイッチは、その共通接点（ｃ接点）に電源電圧が常時印加された状態で、ホール素子のそれぞれ斜めに対向した２つのコンタクト対の各々の一方のコンタクトにそのａ，ｂ接点が接続されている。また、上記の他方の単極双投スイッチは、その共通接点（ｃ接点）がアースに常時印加された状態で、上記の２つのコンタクト対の各々の他方のコンタクトにそのａ，ｂ接点が接続されている。

したがって、上記したセンサ回路では、ホール素子の一方のコンタクト対に励磁電流（駆動電流）が流れている状態において、この励磁電流をこの一方のコンタクト対から他方のコンタクト対に切り換える構成になるため、このセンサ回路には、この励磁電流の流通方向の切り換え時に発生するスイッチングノイズが大きくなり、上記した従来のセンサ回路で採用している各種の構成を備えたとしても、スイッチングノイズの影響を低減し切れないという解決すべき課題が存在している。

本発明は、かかる課題を解決するためになされたものであり、ホール素子への駆動電流（励磁電流）の流通方向の切り換え時に発生するスイッチングノイズを低減し得るホール素子駆動回路およびセンサ回路を提供することを主目的とする。

上記目的を達成すべく請求項１記載のホール素子駆動回路は、第１の端子対および第２の端子対を有するホール素子に供給する駆動電流を出力する電源部と前記ホール素子との間に配設されて、前記駆動電流を前記第１の端子対に供給する第１切替状態、および前記駆動電流を前記第２の端子対に供給する第２切替状態のいずれか一方の切替状態に切替制御される信号切替部と、前記信号切替部の前記第１切替状態から前記第２切替状態への移行、および当該第２切替状態から当該第１切替状態への移行を制御する切替制御部とを備えているホール素子駆動回路であって、前記電源部と前記信号切替部との間に配設されると共に当該電源部からの前記駆動電流の当該信号切替部への出力を許容するオン状態、および当該駆動電流の当該信号切替部への出力を阻止するオフ状態のいずれか一方の状態に切替制御されるスイッチ部を有し、前記切替制御部は、前記スイッチ部の前記オン状態から前記オフ状態への移行、および当該オフ状態から当該オン状態への移行を制御すると共に、当該スイッチ部を当該オフ状態に移行させている期間にのみ前記信号切替部に対する切替制御を実行する。

請求項２記載のセンサ回路は、請求項１記載のホール素子駆動回路と、前記第１切替状態のときに前記第２の端子対間に生じる第１検出電圧、および前記第２切替状態のときに前記第１の端子対間に生じる第２検出電圧を信号処理することにより、前記ホール素子についてのオフセット電圧がキャンセルされた当該ホール素子のホール電圧を検出する信号処理部とを備えている。

請求項１記載のホール素子駆動回路および請求項２記載のセンサ回路によれば、スイッチ部を有しているため、駆動電流が供給されていない状態で、信号切替部をその２つの切替状態のうちの一方から他方に移行させること（ホール素子に流す駆動電流の流通方向を切り替えること）ができるため、駆動電流が供給されている状態で切り替える構成と比較して、切り替えの際に生じるスイッチングノイズを大幅に低減することができる。

ホール素子駆動回路１およびセンサ回路８の構成図である。 ホール素子駆動回路１およびセンサ回路８の動作を説明するための波形図である。 ホール素子駆動回路１およびセンサ回路８Ａの構成図である。 ホール素子駆動回路１Ａおよびセンサ回路８Ｂの構成図である。 ホール素子駆動回路１およびセンサ回路８Ｃの構成図である。 ホール素子駆動回路１およびセンサ回路８Ｃの動作を説明するための波形図である。

以下、ホール素子駆動回路およびセンサ回路の実施の形態について、添付図面を参照して説明する。

最初に、ホール素子駆動回路およびセンサ回路の各構成について、図面を参照して説明する。

まず、図１に示すホール素子駆動回路としてのホール素子駆動回路１の構成について説明する。このホール素子駆動回路１は、信号切替部２、スイッチ部３および切替制御部４を備え、ホール素子５の第１の端子対５ａ，５ｃおよび第２の端子対５ｂ，５ｄの任意の一方に対して電源部６からの駆動電流Ｉ１を切り替えて（ホール素子５への駆動電流Ｉ１の流通方向を切り替えて）供給可能に構成されている。

このホール素子駆動回路１で駆動されるホール素子５は、平面視形状が例えば正方形や十文字形状のような上下と左右が対称な形状に形成されて、その四隅に上記の各端子対５ａ，５ｂ，５ｃ，５ｄが反時計回りまたは時計回り（本例では一例として反時計回り）に配設されている。このホール素子５は、第１の端子対５ａ，５ｃおよび第２の端子対５ｂ，５ｄのうちの任意の一方の端子対に駆動電流Ｉ１が供給されている状態において、駆動電流Ｉ１が供給されていない他方の端子対間に、ホール素子５を通過する磁束の磁束密度に比例した電圧（以下、ホール電圧Ｖｈともいう）を発生させる。

ただし、ホール素子５は、製造上のばらつきに起因して、磁束密度がゼロのときでも、他方の端子間に電圧値がほぼ一定のオフセット電圧Ｖｏｓを発生させるという特性を有している。この特性を有するため、ホール素子５は、駆動電流Ｉ１が供給されていない端子対間から、ホール電圧Ｖｈと共にオフセット電圧Ｖｏｓを含む検出電圧Ｖｄを出力する。以下では、この検出電圧Ｖｄのうち、第１の端子対５ａ，５ｃ間から出力されるものを第２検出電圧Ｖｄ２（＝−Ｖｈ＋Ｖｏｓ）と表記し、第２の端子対５ｂ，５ｄ間から出力されるものを第１検出電圧Ｖｄ１（＝Ｖｈ＋Ｖｏｓ）と表記する。

この場合、電源部６は、定電圧直流電源または定電流直流電源で構成されて、ホール素子５に対して定電圧または定電流を出力する。本例では一例として、電源部６は、定電圧直流電源で構成されて、ホール素子５に対して定電圧Ｖ１を出力することで、ホール素子５に駆動電流Ｉ１を供給するが、電源部６を定電流直流電源で構成して、ホール素子５に対して定電流としての駆動電流Ｉ１を供給してもよい。

このホール素子駆動回路１は、駆動電流Ｉ１が第１の端子対５ａ，５ｃに供給されている状態のときに第２の端子対５ｂ，５ｄ間に生じる第１検出電圧Ｖｄ１、および駆動電流Ｉ１が第２の端子対５ｂ，５ｄに供給されている状態のときに第１の端子対５ａ，５ｃ間に生じる第２検出電圧Ｖｄ２を切り替えて出力可能に構成されている。また、ホール素子駆動回路１は、ホール素子５および後述する信号処理部７と共にセンサ回路８を構成する。

具体的には、信号切替部２は、一例として４つのスイッチ（一例として単極双投スイッチ）１１，１２，１３，１４を備え、スイッチ１１は、そのｃ接点がスイッチ部３を介して電源部６に接続され、そのａ接点が第１の端子対５ａ，５ｃの一方の端子５ａに接続され、かつそのｂ接点が第２の端子対５ｂ，５ｄの一方の端子５ｄに接続されることで、電源部６とホール素子５との間に配設されている。また、スイッチ１２は、そのｃ接点がホール素子駆動回路１の基準電位（グランドＧ）に接続され、そのａ接点が第１の端子対５ａ，５ｃの他方の端子５ｃに接続され、かつそのｂ接点が第２の端子対５ｂ，５ｄの他方の端子５ｂに接続されることで、基準電位（グランドＧ）とホール素子５との間に配設されている。

また、スイッチ１３は、そのｃ接点が後述する信号処理部７（具体的には、信号処理部７の一部を構成する差動増幅器２１の非反転入力端子）に接続され、そのａ接点が第２の端子対５ｂ，５ｄの一方の端子５ｄに接続され、かつそのｂ接点が第１の端子対５ａ，５ｃの一方の端子５ａに接続されることで、信号処理部７とホール素子５との間に配設されている。また、スイッチ１４は、そのｃ接点が信号処理部７（具体的には、信号処理部７の一部を構成する差動増幅器２１の反転入力端子）に接続され、そのａ接点が第２の端子対５ｂ，５ｄの他方の端子５ｂに接続され、かつそのｂ接点が第１の端子対５ａ，５ｃの他方の端子５ｃに接続されることで、信号処理部７とホール素子５との間に配設されている。これらの各スイッチ１１〜１４は、切替制御部４から出力される制御信号ＣＬＫ１のＨｉレベル期間にａ接点がｃ接点に接続され、制御信号ＣＬＫ１のＬｏｗレベル期間にｂ接点がｃ接点に接続されるように制御される。

スイッチ部３は、一例として１つのスイッチ（一例として単極双投スイッチ）で構成されて、そのｃ接点がスイッチ１１のｃ接点に接続され、そのａ接点が電源部６の出力端子に接続され、かつそのｂ接点が基準電位（グランドＧ）に接続されることで、電源部６と信号切替部２との間に配設されている。スイッチ部３は、切替制御部４から出力される制御信号ＣＬＫ２のＨｉレベル期間にａ接点がｃ接点に接続され（電源部６からの駆動電流Ｉ１の信号切替部２への出力を許容するオン状態に移行され）、一方、制御信号ＣＬＫ２のＬｏｗレベル期間にｂ接点がｃ接点に接続される（電源部６からの駆動電流Ｉ１の信号切替部２への出力を阻止（停止）するオフ状態に移行される）ように切替制御される。なお、スイッチ部３については、単極双投スイッチに代えて、単極単投スイッチを使用することもできる。この場合、スイッチ部３は、オン状態のときにスイッチ１１のｃ接点を電源部６の出力端子に接続し、オフ状態のときにスイッチ１１のｃ接点をオープン状態に移行させる。

切替制御部４は、４つの制御（切替）信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３，ＣＬＫ４を図２に示すタイミングで生成すると共に、制御信号ＣＬＫ１については各スイッチ１１，１２，１３，１４に出力し、制御信号ＣＬＫ２についてはスイッチ部３に出力し、制御信号ＣＬＫ３については信号処理部７（具体的には、信号処理部７の一部を構成する後述のサンプルアンドホールド回路２２）に出力し、かつ制御信号ＣＬＫ４については信号処理部７（具体的には、信号処理部７の一部を構成する後述のサンプルアンドホールド回路２３）に出力する。

本例では一例として、切替制御部４は、制御信号ＣＬＫ１については、周波数が一定（例えば数十ｋＨｚ（一例として４０ｋＨｚ））で、デューティ比が０．５のパルス信号として出力する。また、切替制御部４は、制御信号ＣＬＫ２については、制御信号ＣＬＫ１の周波数の２倍の周波数であって、制御信号ＣＬＫ１のＬｏｗレベルの期間からＨｉレベルの期間への切り替わりタイミングを基準としてその直前の所定期間Ｔ１およびその直後の所定期間Ｔ２、並びにＨｉレベルの期間からＬｏｗレベルの期間への切り替わりタイミングを基準としてその直前の所定期間Ｔ３およびその直後の所定期間Ｔ４のみがＬｏｗレベルとなり、残りの期間がＨｉレベルとなるパルス信号として出力する。

また、切替制御部４は、制御信号ＣＬＫ３については、制御信号ＣＬＫ１の周波数と同じ周波数であって、一例として、制御信号ＣＬＫ１のＨｉレベル期間のほぼ中間のタイミングのみで所定時間（制御信号ＣＬＫ１のＨｉレベルの期間よりも短い時間）だけＨｉレベルとなり、残りの期間がＬｏｗレベルとなるパルス信号として出力する。また、切替制御部４は、制御信号ＣＬＫ４については、制御信号ＣＬＫ１の周波数と同じ周波数であって、一例として、制御信号ＣＬＫ１のＬｏｗレベル期間のほぼ中間のタイミングのみで所定時間（制御信号ＣＬＫ１のＨｉレベルの期間よりも短い時間）だけＨｉレベルとなり、残りの期間がＬｏｗレベルとなるパルス信号として出力する。

次に、図１に示すセンサ回路としてのセンサ回路８の構成について説明する。このセンサ回路８は、上記のホール素子駆動回路１、上記のホール素子５、電源部６および信号処理部７を備え、ホール素子５を通過する磁束の磁束密度に比例した出力電圧（上記のオフセット電圧Ｖｏｓを含まずに、上記のホール電圧Ｖｈのみで構成される電圧）Ｖｏｕｔを出力する。なお、電源部６については、センサ回路８の外部に設けることもできる。

信号処理部７は、一例として、差動増幅器２１、サンプルアンドホールド回路２２，２３および減算回路２４を備え、第１検出電圧Ｖｄ１および第２検出電圧Ｖｄ２に基づいて、ホール素子５についてのオフセット電圧Ｖｏｓをキャンセルするという信号処理を実行することにより、ホール電圧Ｖｈを検出する。この場合、差動増幅器２１は、その非反転入力端子がスイッチ１３のｃ接点に接続され、その反転入力端子がスイッチ１４のｃ接点に接続されている。一例として、差動増幅器２１は、その増幅率が１倍に規定されることで、後述するようにしてスイッチ１３，１４を介して出力される第１検出電圧Ｖｄ１および第２検出電圧Ｖｄ２の一方の電圧（スイッチ１３，１４によって選択されている電圧）を第３検出電圧Ｖｄ３として出力する。

サンプルアンドホールド回路２２は、第３検出電圧Ｖｄ３のうちの制御信号ＣＬＫ３のＨｉレベル期間での電圧を検出・保持して、サンプリング電圧Ｖｓｈ１として出力する。一方、サンプルアンドホールド回路２３は、第３検出電圧Ｖｄ３のうちの制御信号ＣＬＫ４のＨｉレベル期間での電圧を検出・保持して、サンプリング電圧Ｖｓｈ２として出力する。

減算回路２４は、２つのサンプリング電圧Ｖｓｈ１，Ｖｓｈ２の差分を検出することにより、出力電圧Ｖｏｕｔを出力する。本例では一例として、減算回路２４は、差動増幅器２４ａ、その反転入力端子および非反転入力端子に接続された入力抵抗２４ｂ，２４ｃ、非反転入力端子とグランドＧとの間に接続された接地抵抗２４ｄ、および反転入力端子と出力端子との間に接続された帰還抵抗２４ｅを備えて構成されている。また、各入力抵抗２４ｂ，２４ｃはそれぞれ同じ抵抗値に規定されている。また、接地抵抗２４ｄおよび帰還抵抗２４ｅも、それぞれ同じ抵抗値に規定されると共に、本例では一例として、入力抵抗２４ｂ，２４ｃの抵抗値の１／２の抵抗値に規定されている。この構成により、減算回路２４は、各サンプリング電圧Ｖｓｈ１，Ｖｓｈ２の差分を検出すると共に、この差分を帰還抵抗２４ｅの抵抗値を入力抵抗２４ｂの抵抗値で除算した値の増幅率（本例では一例として０．５）で増幅して出力電圧Ｖｏｕｔとして出力する。

続いて、ホール素子駆動回路１およびセンサ回路８の動作について図面を参照して説明する。

切替制御回路が、上記したタイミングで図２に示すように制御信号ＣＬＫ１〜ＣＬＫ４を出力している状態において、制御信号ＣＬＫ１がＬｏｗレベルからＨｉレベルに切り替わり、期間Ａ２（駆動電流Ｉ１を第２の端子対５ｂ，５ｄに供給する第２切替状態に移行する期間）が終了して期間Ａ１（駆動電流Ｉ１を第１の端子対５ａ，５ｃに供給する第１切替状態に移行する期間）が開始する際において、制御信号ＣＬＫ１がＬｏｗレベルからＨｉレベルに切り替わるタイミングの前後の所定期間Ｔ１，Ｔ２では、制御信号ＣＬＫ２は、Ｌｏｗレベルに維持されている。このため、スイッチ部３は、制御信号ＣＬＫ２により、ｃ接点がｂ接点に接続されている状態に制御されていることから、電源部６から出力されている定電圧Ｖ１のスイッチ１１への供給は停止されている（本例では、スイッチ１１のｃ接点が、スイッチ部３を介してグランドＧに接続されている）。

これにより、スイッチ１１，１２は、駆動電流Ｉ１が供給されていない状態で、制御信号ＣＬＫ１によってｃ接点がｂ接点に接続されている状態からｃ接点がａ接点に接続される状態に切り替えられる。したがって、駆動電流Ｉ１が供給されている状態でスイッチ１１，１２の接点の接続状態を切り替える構成と比較して、接点の接続状態の切り替えの際に生じるスイッチングノイズが大幅に低減されている。また、スイッチ１３，１４もまた、制御信号ＣＬＫ１によってｃ接点がｂ接点に接続されている状態からｃ接点がａ接点に接続される状態に切り替えられる。

図２に示すように、期間Ａ１の開始直後から開始する所定期間Ｔ２が終了したときに、制御信号ＣＬＫ２は、ＬｏｗレベルからＨｉレベルに切り替わる。このため、スイッチ部３は、この制御信号ＣＬＫ２により、ｃ接点がａ接点に接続される状態（電源部６からの定電圧Ｖ１がスイッチ部３を介してスイッチ１１のｃ接点に供給される状態）に切り替えられる。これにより、制御信号ＣＬＫ２のＨｉレベルの期間において、電源部６から、スイッチ部３、スイッチ１１、ホール素子５の第１の端子対５ａ，５ｃおよびスイッチ１２を経由してグランドＧに至る電流経路が形成されて、この電流経路に駆動電流Ｉ１が流れる（つまり、ホール素子５の第１の端子対５ａ，５ｃに駆動電流Ｉ１が流れる）。このため、図２に示すように、この制御信号ＣＬＫ２のＨｉレベルの期間において、ホール素子５の第２の端子対５ｂ，５ｄ間に第１検出電圧Ｖｄ１（＝Ｖｈ＋Ｖｏｓ）が発生し、この第１検出電圧Ｖｄ１は、スイッチ１３，１４を介して信号処理部７に出力される。

信号処理部７では、図２に示すように、まず、差動増幅器２１が、この第１検出電圧Ｖｄ１を入力すると共に増幅して、第３検出電圧Ｖｄ３として各サンプルアンドホールド回路２２，２３に出力する。この期間Ａ１では、制御信号ＣＬＫ２のＨｉレベルの期間のほぼ中間のタイミングにおいて制御信号ＣＬＫ３がＨｉレベルとなる。このため、サンプルアンドホールド回路２２は、図２に示すように、入力されている第３検出電圧Ｖｄ３の電圧（Ｖｈ＋Ｖｏｓ）をこの制御信号ＣＬＫ３がＨｉレベルとなるタイミングで検出・保持して、サンプリング電圧Ｖｓｈ１として出力する。

図２に示すように、制御信号ＣＬＫ２は、その後、所定期間Ｔ３（期間Ａ１の終了前に開始して期間Ａ１が終了したときに終了する期間）が開始したときに、ＨｉレベルからＬｏｗレベルに切り替わる。このため、スイッチ部３は、この制御信号ＣＬＫ２により、ｃ接点がｂ接点に接続される状態（スイッチ部３を介してスイッチ１１のｃ接点がグランドＧに接続される状態）に切り替えられる。これにより、ホール素子５の第１の端子対５ａ，５ｃへの駆動電流Ｉ１の供給が停止される。

その後、図２に示すように、制御信号ＣＬＫ１がＨｉレベルからＬｏｗレベルに切り替わり、期間Ａ１が終了して期間Ａ２が開始する。この制御信号ＣＬＫ１がＨｉレベルからＬｏｗレベルに切り替わるタイミングの後の所定期間Ｔ４においても、所定期間Ｔ３から引き続いて、制御信号ＣＬＫ２はＬｏｗレベルに維持されている。これにより、スイッチ１１，１２は、駆動電流Ｉ１が供給されていない状態で、制御信号ＣＬＫ１によってｃ接点がａ接点に接続されている状態からｃ接点がｂ接点に接続される状態に切り替えられる。したがって、駆動電流Ｉ１が供給されている状態でスイッチ１１，１２の接点の接続状態を切り替える構成と比較して、接点の接続状態の切り替えの際に生じるスイッチングノイズが大幅に低減されている。また、スイッチ１３，１４もまた、制御信号ＣＬＫ１によってｃ接点がａ接点に接続されている状態からｃ接点がｂ接点に接続される状態に切り替えられる。

図２に示すように、期間Ａ２の開始直後から開始する所定期間Ｔ４が終了したときに、制御信号ＣＬＫ２は、ＬｏｗレベルからＨｉレベルに切り替わる。このため、スイッチ部３は、この制御信号ＣＬＫ２により、ｃ接点がａ接点に接続される状態（電源部６からの定電圧Ｖ１がスイッチ部３を介してスイッチ１１のｃ接点に供給される状態）に切り替えられる。これにより、制御信号ＣＬＫ２のＨｉレベルの期間において、電源部６から、スイッチ部３、スイッチ１１、ホール素子５の第２の端子対５ｂ，５ｄおよびスイッチ１２を経由してグランドＧに至る電流経路が形成されて、この電流経路に駆動電流Ｉ１が流れる（つまり、ホール素子５の第２の端子対５ｂ，５ｄに駆動電流Ｉ１が流れる）。このため、図２に示すように、この制御信号ＣＬＫ２のＨｉレベルの期間において、ホール素子５の第１の端子対５ａ，５ｃ間に第２検出電圧Ｖｄ２（＝−Ｖｈ＋Ｖｏｓ）が発生し、この第２検出電圧Ｖｄ２は、スイッチ１３，１４を介して信号処理部７に出力される。

信号処理部７では、図２に示すように、差動増幅器２１が、この第２検出電圧Ｖｄ２を入力すると共に増幅して、第３検出電圧Ｖｄ３として各サンプルアンドホールド回路２２，２３に出力する。この期間Ａ２では、制御信号ＣＬＫ２のＨｉレベルの期間のほぼ中間のタイミングにおいて制御信号ＣＬＫ４がＨｉレベルとなる。このため、サンプルアンドホールド回路２３は、図２に示すように、入力されている第３検出電圧Ｖｄ３の電圧（−Ｖｈ＋Ｖｏｓ）をこの制御信号ＣＬＫ４がＨｉレベルとなるタイミングで検出・保持して、サンプリング電圧Ｖｓｈ２として出力する。

図２に示すように、制御信号ＣＬＫ２は、その後、所定期間Ｔ１（期間Ａ２の終了前に開始して期間Ａ２が終了したときに終了する期間）が開始したときに、ＨｉレベルからＬｏｗレベルに切り替わる。このため、スイッチ部３は、この制御信号ＣＬＫ２により、ｃ接点がｂ接点に接続される状態（スイッチ部３を介してスイッチ１１のｃ接点がグランドＧに接続される状態）に切り替えられる。これにより、ホール素子５の第１の端子対５ａ，５ｃへの駆動電流Ｉ１の供給が停止される。

信号処理部７では、図２に示すように、減算回路２４が、上記のようにして各サンプルアンドホールド回路２２，２３から出力されているサンプリング電圧Ｖｓｈ１，Ｖｓｈ２の差分（２×Ｖｈ）を検出すると共に増幅（０．５倍）して、出力電圧Ｖｏｕｔ（＝Ｖｈ）として出力する。

その後、ホール素子駆動回路１および信号処理部７が上記の動作を繰り返すことにより、センサ回路８は、出力電圧Ｖｏｕｔを制御信号ＣＬＫ２の周期で更新しつつ出力する。

このように、このホール素子駆動回路１およびセンサ回路８では、電源部６と信号切替部２との間に配設されると共に電源部６からの駆動電流Ｉ１の信号切替部２への出力を許容するオン状態、および駆動電流Ｉ１の信号切替部２への出力を阻止するオフ状態のいずれか一方の状態に切替制御されるスイッチ部３を有し、切替制御部４は、スイッチ部３をオフ状態に移行させている期間（所定期間Ｔ１，Ｔ２を併せた期間、および所定期間Ｔ３，Ｔ４を併せた期間）にのみ信号切替部２に対する切替制御（第１切替状態から第２切替状態への切替制御、および第２切替状態から第１切替状態への切替制御）を実行する。

したがって、このホール素子駆動回路１およびセンサ回路８によれば、駆動電流Ｉ１が供給されていない状態で、ホール素子駆動回路１の一部を構成する信号切替部２のスイッチ１１，１２を切り替える（駆動電流Ｉ１を供給する端子対を第１の端子対５ａ，５ｃおよび第２の端子対５ｂ，５ｄの一方から他方に切り替える。つまり、ホール素子５に流す駆動電流Ｉ１の流通方向を切り替える）ことができるため、駆動電流Ｉ１が供給されている状態で切り替える構成と比較して、切り替えの際に生じるスイッチングノイズ（切替ノイズ）を大幅に低減することができる。また、所定期間Ｔ１，Ｔ２を併せた期間、および所定期間Ｔ３，Ｔ４を併せた期間において、ホール素子５への駆動電流Ｉ１の供給が停止されるため、その分だけホール素子５での消費電力、ひいてはセンサ回路８全体の消費電力を低減することができる。

なお、上記の例では、非差動出力形の差動増幅器２１を使用する信号処理部７を採用しているが、図３に示すセンサ回路８Ａのように、差動出力形の差動増幅器２１Ａを使用する信号処理部７Ａをホール素子駆動回路１と組み合わせる構成を採用することもできる。この構成の信号処理部７Ａでは、同図に示すように、制御信号ＣＬＫ３でサンプリング動作を実行する２つサンプルアンドホールド回路２２ａ，２２ｂと、制御信号ＣＬＫ４でサンプリング動作を実行する２つサンプルアンドホールド回路２３ａ，２３ｂとが差動増幅器２１Ａの出力端子に接続される。なお、センサ回路８と同じ構成については同じ符号を付して重複する説明を省略する。

また、上記のホール素子駆動回路１では、図１，３に示すように、ホール素子５の端子対間から出力される第１検出電圧Ｖｄ１および第２検出電圧Ｖｄ２をスイッチ１３，１４で切り替えて、信号処理部７（７Ａ）の１つの差動増幅器２１（２１Ａ）に出力する構成を採用しているが、図４に示すセンサ回路８Ｂの信号処理部７Ｂのように、２つサンプルアンドホールド回路２２，２３のそれぞれの前段に専用の差動増幅器２１，２１が配設された信号処理部と組み合わせる場合には、同図に示すホール素子駆動回路１Ａのように、スイッチ１３，１４を省く構成の信号切替部２Ａを採用することもできる。なお、センサ回路８と同一の構成については同一の符号を付して重複する説明を省略する。

また、図示はしないが、図３に示すセンサ回路８Ａの信号処理部７Ａのように、差動出力形の差動増幅器２１Ａを使用する構成においても、差動増幅器２１Ａを２つ使用することで、上記したホール素子駆動回路１Ａと組み合わせて、センサ回路を構成することができる。

また、上記のセンサ回路８，８Ａ，８Ｂの信号処理部７，７Ａ，７Ｂでは、ホール素子５から出力される２つの第１検出電圧Ｖｄ１（＝Ｖｈ＋Ｖｏｓ），第２検出電圧Ｖｄ２（＝−Ｖｈ＋Ｖｏｓ）をサンプリングして得られた２つのサンプリング電圧Ｖｓｈ１，Ｖｓｈ２を減算回路２４において減算することで、ホール素子５についてのオフセット電圧Ｖｏｓをキャンセルするという信号処理を実行しているが、図５に示すセンサ回路８Ｃの信号処理部７Ｃのように、２つの第１検出電圧Ｖｄ１（＝Ｖｈ＋Ｖｏｓ），第２検出電圧Ｖｄ２（＝−Ｖｈ＋Ｖｏｓ）に対して、同期検波とフィルタリングという信号処理を実行することにより、出力電圧（上記のオフセット電圧Ｖｏｓを含まずに、上記のホール電圧Ｖｈのみで構成される電圧）Ｖｏｕｔを出力する構成を採用することもできる。

以下、センサ回路８Ｃについて図５，６を参照して説明する。なお、センサ回路８と同一の構成については同一の符号を付して重複する説明を省略する。

このセンサ回路８Ｃでは、切替制御部４は、４つの制御（切替）信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ５，ＣＬＫ６を図６に示すタイミングで生成すると共に、制御信号ＣＬＫ１については各スイッチ１１，１２，１３，１４に出力し、制御信号ＣＬＫ２についてはスイッチ部３に出力し、制御信号ＣＬＫ５については信号処理部７Ｃのサンプルアンドホールド回路２２に出力し、制御信号ＣＬＫ６については信号処理部７Ｃの後述する同期検波回路２５に出力する。

信号処理部７Ｃは、一例として、差動増幅器２１、サンプルアンドホールド回路２２、同期検波回路２５およびフィルタ（ローパスフィルタ）２６を備えている。この場合、サンプルアンドホールド回路２２は、図５に示すように、上記した制御信号ＣＬＫ３のＨｉレベルのタイミングおよび上記した制御信号ＣＬＫ４のＨｉレベルのタイミングのそれぞれのタイミングにおいてＨｉレベルとなる制御信号ＣＬＫ５に基づいて、差動増幅器２１から出力される第３検出電圧Ｖｄ３の電圧を検出・保持して、図５に示すサンプリング電圧Ｖｓｈとして出力する。

同期検波回路２５は、一例として、サンプリング電圧Ｖｓｈを入力すると共に−１倍のゲインで増幅してサンプリング電圧−Ｖｓｈ（図５参照）として出力する増幅器２５ａと、２つのサンプリング電圧Ｖｓｈ，−Ｖｓｈを入力すると共に図６に示すタイミングの制御信号ＣＬＫ６（サンプリング電圧Ｖｓｈ，−Ｖｓｈと同じ周波数で、かつサンプリング電圧Ｖｓｈと同位相のクロック信号）に同期してこれらの電圧Ｖｓｈ，−Ｖｓｈを交互に切り替えて、検波信号Ｖｄｅｔ（図６参照）として出力するスイッチ２５ｂとを備えている。この場合、スイッチ２５ｂは、同図に示すように、一例として、Ｈｉレベルの期間ではサンプリング電圧Ｖｓｈに切り替え、Ｌｏｗレベルの期間ではサンプリング電圧−Ｖｓｈに切り替えることで、検波信号Ｖｄｅｔを出力する。

フィルタ２６は、この検波信号Ｖｄｅｔを入力して平均化することで、出力電圧Ｖｏｕｔを出力する。

ここで、図６に示すように、サンプルアンドホールド回路２２から出力されるサンプリング電圧Ｖｓｈは、サンプリングクロックとしての制御信号ＣＬＫ５の周期で、その電圧値が、電圧値（Ｖｈ＋Ｖｏｓ）からこの電圧値（Ｖｈ＋Ｖｏｓ）と逆の極性の電圧値（−Ｖｈ＋Ｖｏｓ）に、また電圧値（−Ｖｈ＋Ｖｏｓ）から電圧値（Ｖｈ＋Ｖｏｓ）に移行する信号である。また、サンプリング電圧−Ｖｓｈは、サンプリング電圧Ｖｓｈの逆の極性の信号である。また、スイッチ２５ｂは、図６に示すように、一例として、サンプリング電圧Ｖｓｈにおける電圧値（Ｖｈ＋Ｖｏｓ）となる期間の波形、およびサンプリング電圧−Ｖｓｈにおける電圧値（Ｖｈ−Ｖｏｓ）となる期間の波形を切り替えて、検波信号Ｖｄｅｔとして出力する。

これにより、検波信号Ｖｄｅｔは、制御信号ＣＬＫ５の周期で、その電圧値が電圧値（Ｖｈ＋Ｖｏｓ）から電圧値（Ｖｈ−Ｖｏｓ）に、また電圧値（Ｖｈ−Ｖｏｓ）から電圧値（Ｖｈ＋Ｖｏｓ）に移行する信号となっている。したがって、この検波信号Ｖｄｅｔがフィルタ２６によって平均化されることで、平均の電圧値が図６中において太線の破線で示されるように電圧Ｖｈとなる出力電圧Ｖｏｕｔに変換される。

なお、図示はしないが、このセンサ回路８Ｃにおいても、上記したセンサ回路８Ａのように、差動出力形の差動増幅器２１Ａを使用する構成を採用したり、上記したセンサ回路８Ｂのように、スイッチ１３，１４を省く構成を採用することもできる。

また、上記の例では、センサ回路８，８Ａ，８Ｂ，８Ｃにホール素子５を一体的に配設する構成を採用しているが、ホール素子５を別体とするセンサ回路についても上記のホール素子駆動回路１を適用することができる。また、各スイッチ１１〜１４，２５ｂおよびスイッチ部３については、メカニカルスイッチ、リレー、および半導体スイッチ（トランジスタやＦＥＴなど）を使用することができる。

１，１Ａ ホール素子駆動回路
２，２Ａ 信号切替部
３ スイッチ部
４ 切替制御部
５ ホール素子
５ａ，５ｃ 端子対
５ｂ，５ｄ 端子対
６ 電源部
７，７Ａ，７Ｂ，７Ｃ 信号処理部
８，８Ａ，８Ｂ，８Ｃ センサ回路
Ｉ１ 駆動電流
Ｖｈ ホール電圧
Ｖｏｓ オフセット電圧

Claims (2)

1. 第１の端子対および第２の端子対を有するホール素子に供給する駆動電流を出力する電源部と前記ホール素子との間に配設されて、前記駆動電流を前記第１の端子対に供給する第１切替状態、および前記駆動電流を前記第２の端子対に供給する第２切替状態のいずれか一方の切替状態に切替制御される信号切替部と、
   前記信号切替部の前記第１切替状態から前記第２切替状態への移行、および当該第２切替状態から当該第１切替状態への移行を制御する切替制御部とを備えているホール素子駆動回路であって、
   前記電源部と前記信号切替部との間に配設されると共に当該電源部からの前記駆動電流の当該信号切替部への出力を許容するオン状態、および当該駆動電流の当該信号切替部への出力を阻止するオフ状態のいずれか一方の状態に切替制御されるスイッチ部を有し、
   前記切替制御部は、前記スイッチ部の前記オン状態から前記オフ状態への移行、および当該オフ状態から当該オン状態への移行を制御すると共に、当該スイッチ部を当該オフ状態に移行させている期間にのみ前記信号切替部に対する切替制御を実行するホール素子駆動回路。
2. 請求項１記載のホール素子駆動回路と、前記第１切替状態のときに前記第２の端子対間に生じる第１検出電圧、および前記第２切替状態のときに前記第１の端子対間に生じる第２検出電圧を信号処理することにより、前記ホール素子についてのオフセット電圧がキャンセルされた当該ホール素子のホール電圧を検出する信号処理部とを備えているセンサ回路。

Images