JP6402935B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6402935B2 JP6402935B2 JP2015110817A JP2015110817A JP6402935B2 JP 6402935 B2 JP6402935 B2 JP 6402935B2 JP 2015110817 A JP2015110817 A JP 2015110817A JP 2015110817 A JP2015110817 A JP 2015110817A JP 6402935 B2 JP6402935 B2 JP 6402935B2
- Authority
- JP
- Japan
- Prior art keywords
- bent portion
- wire
- recess
- side wall
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
Landscapes
- Led Device Packages (AREA)
Description
半導体素子と、半導体素子が載置される底面と、側壁と、を有する凹部と、凹部の内側面よりも外側に位置するワイヤ接続部を備えたパッケージと、ワイヤ接続部と半導体素子とを接続し、複数の屈曲部を有するワイヤと、凹部内に設けられる封止部材と、封止部材とパッケージの上面とワイヤとを覆う透光性部材と、を備え、ワイヤの屈曲部は、ワイヤ接続部から上方に延伸された位置の第1屈曲部と、第1屈曲部から延伸し第1屈曲部よりも高い位置で、側壁の内側面の上端よりも外側に位置する第2屈曲部と、第2屈曲部から凹部の底面の上方に延伸し、第2屈曲部と同じ高さ以上に位置する第3屈曲部と、を備える。
図1A、図1B、図1C、図1Dは、実施形態1に係る半導体装置を例示する模式図である。図1Aは斜視図、図1Bは図1Aの半導体装置の透光性部材を省略した斜視図、図1Cは図1Aの半導体装置の断面図を示す(凹部の中心を通るラインにおける断面図)。図1Dは図1Cの部分拡大図である。
図4A、図4Bは、実施形態2に係る半導体装置を例示する模式図である。図4は断面図、図4Bは図4Aの部分拡大図である。
パッケージは、電極として機能する導電部材と、それを保持する基板とを備える。パッケージは、発光素子等の半導体素子を載置する基台となるものであり、半導体素子が載置可能な凹部を備える。また、導電部材は、ワイヤが載置されるワイヤ接続部を備える。
半導体素子として、発光素子、保護素子が挙げられる。
半導体層は、素子基板と、その上に積層された発光層を含む積層体と、から構成される。あるいは、素子基板上に発光層を含む積層体を積層した後に基板を除去することにより得られる、素子基板を有しない半導体の積層体から構成されていてもよい。
ワイヤは、パッケージの凹部の底面に載置された半導体素子と、ワイヤ接続部と、を電気的に接続させるものである。ワイヤは、キャピラリの挿入孔に通されたワイヤの先端を電気放電等によって溶融させることで形成されたボール(イニシャルボール)をワイヤ接続部に接続される。その後、所定の位置で屈曲させて第1〜第3屈曲部を形成し、その後、半導体素子に接合される。屈曲させる方法は、例えば、第1屈曲部を形成する場合は、ワイヤ接続部から上方に移動したキャピラリを、第2屈曲部とは反対方向に移動させ、その位置から一旦上昇させた後、再度、ワイヤ接続部の上方に移動させた後に下降させるなど動きをさせることで形成することができる。このようなワイヤを屈曲させるための動作(キャピラリの動き)は、第1屈曲部以外の屈曲部にも適応でき、それぞれの位置に応じて、適した動作をさせることができる。
い。
封止部材は、半導体素子(発光素子、保護素子等)、ワイヤなどの電子部品を、塵芥、水分、外力などから保護する部材である。封止部材は、樹脂を主な構成部材として備えており、パッケージの凹部内に充填される。封止部材は、凹部内に載置されている半導体素子の全体を覆うと共に、ワイヤの一部を覆うように形成される。ワイヤは、半導体素子に最も近い屈曲部である第3屈曲部が、最も高い位置であり、かつ、凹部の底面の上方に形成されているため、封止部材は、第3屈曲部と半導体層との間のワイヤを覆うように形成される。
透光性部材は、封止部材とパッケージ上面とを覆うように設けられる。このとき、ワイヤ接続部も覆うように設けられる。これにより、ワイヤを外部から保護することができる。透光性部材は、例えば、凸レンズ状などのレンズ機能を備えた形状とすることが好ましく、さらに凹レンズ状、フレネルレンズ状、とすることができる。また、レンズ機能を有さなくてもよい。この場合は、保護部材として機能する。
半導体素子は、導電部材(リード、配線)または基板の上に、接合部材を介して固定されている。接合部材としては、絶縁性の材料、あるいは導電性の材料を用いることができる。例えば、絶縁性の材料としては、樹脂が挙げられ、導電性の材料としては、共晶材料又ははんだが挙げられる。好ましい共晶材料としては、AuとSnを主成分とする合金、AuとSiとを主成分とする合金、AuとGeとを主成分とする合金などが挙げられる。はんだとしては、AgとCuとSnとを主成分とする合金、CuとSnとを主成分とする合金、BiとSnとを主成分とする合金などが挙げられる。
110…パッケージ
112…成形樹脂
114…導電部材(リード)
114a…ワイヤ接続部
116…凹部
116a…凹部の側壁
116b…凹部の側壁の上面
116c…凹部の側壁の内側面
116d…凹部の底面
120…半導体素子
130…ワイヤ
A1、B1、C1…第1屈曲部
A2、B2、C2…第2屈曲部
A3、B3、C3…第3屈曲部
140…封止部材
150…レンズ
20…半導体装置
210…パッケージ
212…基板
214…導電部材(配線)
214a…ワイヤ接続部
215…枠体(凹部の側壁)
216…凹部
216a…凹部の側壁(枠体)
216b…凹部(枠体)の側壁の上面
216c…凹部(枠体)の側壁の内側面
216d…凹部(枠体)の底面
216e…凹部(枠体)の側壁の外面
220…半導体素子
230…ワイヤ
D1、E1、F1…第1屈曲部
D2、E2、F2…第2屈曲部
D3、E3、F3…第3屈曲部
240…封止部材
250…レンズ
Claims (6)
- 半導体素子と、
前記半導体素子が載置される底面と、側壁と、を有する凹部と、前記凹部の内側面よりも外側に位置するワイヤ接続部と、を備えたパッケージと、
前記ワイヤ接続部と前記半導体素子とを接続し、複数の屈曲部を有するワイヤと、
前記凹部内に設けられる封止部材と、
前記封止部材と前記パッケージの上面と前記ワイヤとを覆う透光性部材と、
を備え、
前記ワイヤの屈曲部は、
前記ワイヤ接続部から上方に延伸された位置の第1屈曲部と、
前記第1屈曲部から延伸し前記第1屈曲部よりも高い位置で、前記側壁の内側面の上端よりも外側に位置する第2屈曲部と、
前記第2屈曲部から前記凹部の底面の上方に延伸し、前記第2屈曲部と同じ高さ以上に位置する第3屈曲部と、を備えることを特徴とする半導体装置。 - 前記ワイヤ接続部は、前記凹部の側壁の上面に位置する請求項1記載の半導体装置。
- 前記ワイヤ接続部は、前記凹部の側壁の外側面よりも外側に位置する請求項1記載の半導体装置。
- 前記第3屈曲部は、前記第2屈曲部よりも高い位置にある請求項1〜請求項3のいずれか一項に記載の半導体装置。
- 前記ワイヤ接続部は、透光性部材で覆われている請求項1乃至請求項4のいずれか一項に記載の半導体装置。
- 前記封止部材は、蛍光体を含む請求項1〜請求項5のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015110817A JP6402935B2 (ja) | 2015-05-29 | 2015-05-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015110817A JP6402935B2 (ja) | 2015-05-29 | 2015-05-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016225475A JP2016225475A (ja) | 2016-12-28 |
JP6402935B2 true JP6402935B2 (ja) | 2018-10-10 |
Family
ID=57748467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015110817A Active JP6402935B2 (ja) | 2015-05-29 | 2015-05-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6402935B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5388673B2 (ja) * | 2008-05-07 | 2014-01-15 | パナソニック株式会社 | 電子部品 |
JPWO2011086652A1 (ja) * | 2010-01-13 | 2013-05-16 | パナソニック株式会社 | 発光装置およびこれを用いた面光源装置 |
US20140070235A1 (en) * | 2012-09-07 | 2014-03-13 | Peter Scott Andrews | Wire bonds and light emitter devices and related methods |
-
2015
- 2015-05-29 JP JP2015110817A patent/JP6402935B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016225475A (ja) | 2016-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6274271B2 (ja) | 発光装置及びその製造方法 | |
US9640744B2 (en) | LED module | |
JP6387973B2 (ja) | 発光装置 | |
JP6947995B2 (ja) | 発光装置 | |
JP6579138B2 (ja) | 発光装置 | |
JP6819244B2 (ja) | 発光装置 | |
JP2016181653A (ja) | 発光装置及びパッケージならびに発光装置の製造方法 | |
JP5978631B2 (ja) | 発光装置 | |
JP6558389B2 (ja) | リードフレーム | |
JP6825436B2 (ja) | リードフレーム | |
JP6669208B2 (ja) | 発光装置 | |
JP6551210B2 (ja) | 発光装置 | |
JP6402935B2 (ja) | 半導体装置 | |
JP6520482B2 (ja) | 発光装置 | |
JP2015162623A (ja) | 発光装置の製造方法及び発光装置 | |
JP6680274B2 (ja) | 発光装置及び樹脂付リードフレーム | |
JP6701711B2 (ja) | 発光装置 | |
JP2020092251A (ja) | 発光装置及びその製造方法 | |
JP2008198962A (ja) | 発光装置およびその製造方法 | |
JP6398541B2 (ja) | リードフレーム及び発光装置 | |
JP6409457B2 (ja) | 半導体発光素子及び発光装置 | |
JP6888292B2 (ja) | パッケージ、発光装置、発光装置の製造方法 | |
JP2019186381A (ja) | 基板及びそれを用いた発光装置の製造方法 | |
JP7054008B2 (ja) | 発光装置の製造方法 | |
US20220416141A1 (en) | Semiconductor light-emitting device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6402935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |