JP6402935B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6402935B2
JP6402935B2 JP2015110817A JP2015110817A JP6402935B2 JP 6402935 B2 JP6402935 B2 JP 6402935B2 JP 2015110817 A JP2015110817 A JP 2015110817A JP 2015110817 A JP2015110817 A JP 2015110817A JP 6402935 B2 JP6402935 B2 JP 6402935B2
Authority
JP
Japan
Prior art keywords
bent portion
wire
recess
side wall
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015110817A
Other languages
English (en)
Other versions
JP2016225475A (ja
Inventor
敦 鈴江
敦 鈴江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2015110817A priority Critical patent/JP6402935B2/ja
Publication of JP2016225475A publication Critical patent/JP2016225475A/ja
Application granted granted Critical
Publication of JP6402935B2 publication Critical patent/JP6402935B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、半導体装置に関する。
リードを備えたパッケージに、発光素子や保護素子などの半導体素子が搭載されたLED(Light Emitting Diode)などの半導体装置が知られている。半導体素子は、例えばワイヤを介してパッケージのリードと電気的に接合されている。
パッケージは目的や用途の応じて種々の形状が知られており、例えば、リードに凹部を設けたパッケージが知られている。特許文献1には、リードの凹部の底面に半導体素子を載置させ、凹部の上部周辺のリードと発光素子とをワイヤで接続させた半導体装置が開示されている。リードの凹部の上部に接続されるワイヤは封止部材で覆われていないため、さらに別の樹脂で覆われている。
WO2012/090576号
凹部内の封止部材は、その凹部内に安定して形成されることが望まれており、本発明の実施形態は、凹部内に安定して封止部材が形成され易い半導体装置を提供することを目的とする。
本発明の実施形態は、以下の構成を含む。
半導体素子と、半導体素子が載置される底面と、側壁と、を有する凹部と、凹部の内側面よりも外側に位置するワイヤ接続部を備えたパッケージと、ワイヤ接続部と半導体素子とを接続し、複数の屈曲部を有するワイヤと、凹部内に設けられる封止部材と、封止部材とパッケージの上面とワイヤとを覆う透光性部材と、を備え、ワイヤの屈曲部は、ワイヤ接続部から上方に延伸された位置の第1屈曲部と、第1屈曲部から延伸し第1屈曲部よりも高い位置で、側壁の内側面の上端よりも外側に位置する第2屈曲部と、第2屈曲部から凹部の底面の上方に延伸し、第2屈曲部と同じ高さ以上に位置する第3屈曲部と、を備える。
上記により、凹部内に安定して封止部材が形成され易い半導体装置とすることができる。
図1Aは、実施形態1に係る半導体装置を示す模式的斜視図である。 図1Bは、実施形態1に係る半導体装置を示す模式的斜視図である。 図1Cは、実施形態1に係る半導体装置を示す模式的断面図である。 図1Dは、図1Cの部分拡大図である。 図2は、実施形態1に係る半導体装置の別の例を示す部分拡大図である。 図3は、実施形態1に係る半導体装置の別の例を示す部分拡大図である。 図4Aは、実施形態2に係る半導体装置を示す模式的斜視図である。 図4Bは、図4Aの部分拡大図である。 図5は、実施形態2に係る半導体装置の別の例を示す部分拡大図である。 図6は、実施形態2に係る半導体装置の別の例を示す部分拡大図である。
本発明を実施するための形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための半導体装置を例示するものであって、本発明は、半導体装置を以下に限定するものではない。
また、本明細書は、特許請求の範囲に示される部材を、実施の形態の部材に特定するものでは決してない。特に、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限りは、本開示の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。尚、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
実施形態は、半導体素子と、パッケージと、ワイヤと、封止部材と、透光性部材と、を備える。詳細には、半導体素子と、半導体素子が載置される底面と側壁とを有する凹部と、凹部の側壁の内側面の上端よりも外側に位置するワイヤ接続部を含む導電部材を備えたパッケージと、パッケージの導電部材と半導体素子とを接続し、複数の屈曲部を有するワイヤと、凹部内に設けられる封止部材と、を備える。そして、ワイヤの屈曲部は、ワイヤ接続部から上方に延伸された位置の第1屈曲部と、第1屈曲部から延伸し第1屈曲部よりも高い位置で、側壁の内側面の上端よりも外側に位置する第2屈曲部と、第2屈曲部から凹部の底面の上方に延伸し、第2屈曲部と同じ高さ以上に位置する第3屈曲部と、を備える。
ワイヤは、凹部内に載置された半導体素子と、凹部の側壁の内側面より外側にあるワイヤ接続部と、を接続している。つまり、ワイヤは凹部内から凹部外に渡るように設けられている。実施形態では、ワイヤは3つの屈曲部を備えており、それぞれを特定の位置とすることで、凹部内に設けられる封止部材が、ワイヤを這い上がって凹部外にまで達しにくくすることができる。つまり、封止部材を適切な位置に設けることができる。
ワイヤ接続部は、凹部の側壁の上面に位置していてもよく、また、凹部の側壁の外側面よりも外側に位置していてもよい。
第1屈曲部は、パッケージの凹部の内側面よりも外側に位置するワイヤ接続部に接続されたワイヤが、そこから上方に延伸された位置で屈曲された部分を指す。つまり、ワイヤ接続部は凹部の外に位置しており、その上方に位置する第1屈曲部も凹部の外側に位置している。詳細には、パッケージの凹部の側壁の上面の上方、もしくは、パッケージの凹部の側壁の外側面より外側の上方、に第1屈曲部が形成される。
第2屈曲部は、第1屈曲部から延伸されたワイヤが、さらに屈曲された部分を指し、詳細には、第1屈曲部よりも凹部に近い位置で、かつ、第1屈曲部と同じかそれよりも高い位置で屈曲された部分である。つまり、上下方向については、第2屈曲部は第1屈曲部よりも同じか高い位置にあり、水平方向については、第1屈曲部よりも内側、すなわち凹部の中央に近い側に第2屈曲部が形成される。第2屈曲部は、パッケージの凹部の側壁の上面の上方、又は、凹部の側壁の外側面より外側に配置することができる。
第3屈曲部は、第2屈曲部からさらに延伸され、パッケージの凹部の底面の上方で屈曲された部分である。さらに、第2屈曲部と同じ高さ、もしくは第2屈曲部よりも高い位置で屈曲された部分である。
ワイヤの第2屈曲部をパッケージの凹部の側壁の上面の上方に配置し、第3屈曲部をパッケージの凹部の底面の上方で且つ第2屈曲部よりも高い位置とすることで、第2屈曲部と第3屈曲部との間のワイヤと、パッケージの上面との間の距離(クリアランス)を、広くすることができる。
以上のようにワイヤの3つの屈曲部の位置を規定することで、凹部内に設けられる封止部材がワイヤを伝って凹部外に達することを抑制することができ、封止部材を安定して形成することができる。
(実施形態1)
図1A、図1B、図1C、図1Dは、実施形態1に係る半導体装置を例示する模式図である。図1Aは斜視図、図1Bは図1Aの半導体装置の透光性部材を省略した斜視図、図1Cは図1Aの半導体装置の断面図を示す(凹部の中心を通るラインにおける断面図)。図1Dは図1Cの部分拡大図である。
半導体装置10は、半導体素子120と、パッケージ110と、ワイヤ130と、封止部材140と、透光性部材150と、を備える。
パッケージ110は、基板(成形樹脂)112と導電部材(リード)114とを備えており、半導体素子120を載置可能な凹部116を備える。パッケージ110は、凹部の側壁116aの内側面116cの上端を内周端とする上面116bを備えている。側壁の上面116bには、リード114の上面の一部が配置されており、このリードの一部はワイヤが接続可能なワイヤ接続部114aとなる。凹部の側壁の上面116bは、その内周側の全域にわたってリード114が配置されている。そのいずれかの領域にワイヤを接続するワイヤ接続部114aを配置させることができる。
半導体素子120とワイヤ接続部114aとは、ワイヤ130によって通電可能なように接続されている。このワイヤ130は複数の屈曲部を有している。詳細には、ワイヤ接続部114aから上方に延伸された位置にある第1屈曲部A1と、第1屈曲部A1から延伸して第1屈曲部A1より高い位置にある第2屈曲部A2とを備える。第2屈曲部A2は凹部の側壁の上面116bの上方に位置している。さらに、第2屈曲部A2から、パッケージの凹部の底面116dの上方に延伸し、かつ、第2屈曲部A2よりも高い位置(上方)にある第3屈曲部A3と、を備える。
このように、ワイヤ130の第2屈曲部A2がパッケージ110の凹部116の側壁の上面116bの上方に位置し、それよりも高い位置にある第3屈曲部がパッケージ110の凹部116の底面116dの上方に位置することで、凹部116内に充填される封止部材140が、ワイヤ130を伝ってワイヤ接続部114aに達しにくくすることができる。
第2屈曲部は、例えば、第1屈曲部よりも0.02mm〜0.1mm高い位置とするのが好ましい。また、別の観点から、第1屈曲部と第2屈曲部の間のワイヤの角度が、水平方向に対して30度〜80度程度傾斜する範囲とするのが好ましい。また、第3屈曲部は、第2屈曲部より高くする場合は、例えば、第2屈曲部より0.02mm〜0.2mm程度高い位置とするのが好ましい。また、第3屈曲部と半導体素子の接続部との間のワイヤの角度が、水平方向に対して60度以上であることが好ましい。尚、上記の角度は、屈曲部と屈曲部との間のワイヤが直線であると仮定した場合の角度であり、実質的に直線である場合を含むものとする。また、屈曲部は、4度以上に曲げられた部分を指しており、例えば0.1度程度角度が異なった部分などは本願における屈曲部には含まれない。
導電部材(リード)は、外部電極と接続するための外部端子として、パッケージの外表面に露出された部分を備えている。ワイヤの形状を工夫することで、凹部内の封止部材が凹部の外にまで流出することを抑制しているため、この外部端子となるリードに封止部材が達することをも抑制することができる。これにより、例えば、工程内で半導体素子を搬送方法として、外部端子を吸着ノズルで吸着する方法を用いる場合、封止部材の漏れにより外部端子が覆われると吸着不良が発生し易いが、そのような不良を起こしにくくすることができる。
図2は、実施形態1の別の例を示しており、ワイヤ130の第3屈曲部B3が、第2屈曲部B2と同じ高さにある。このように、第2屈曲部B2と第3屈曲部B3とを同じ高さとする場合であって、かつ、第2屈曲部B2を凹部の側壁の上面116bの内周端から離れた位置に設ける場合は、内周端において、ワイヤ130との距離hが0.15mm以上となるようにすることが好ましい。
図3は、実施形態1の別の例を示しており、ワイヤ130の第2屈曲部C2が、凹部の側壁の上面116bの内周端の直上に位置している。これにより凹部外に樹脂が流出することを防止することができ好ましい。
(実施形態2)
図4A、図4Bは、実施形態2に係る半導体装置を例示する模式図である。図4は断面図、図4Bは図4Aの部分拡大図である。
半導体装置20は、半導体素子220と、パッケージ210と、ワイヤ230と、封止部材240と、を備える。さらに、封止部材240を覆うように透光性部材250を備える。
パッケージ210は、基板212と導電部材(配線)214とを備えており、更に、基板212上に枠体215が配置されている。枠体215と基板212の上面とで凹部216が形成されており、枠体215は凹部の側壁となる。半導体素子220は、この凹部216内に載置され、封止部材240も凹部216内に設けられる。
パッケージ210の配線214は、凹部の側壁216a(枠体215)の外側(外側面よりも外側)の基板212の上面に設けられており、この領域にワイヤが接続されるワイヤ接続部214aが配置されている。
実施形態2では、ワイヤ230が、凹部216の側壁216a(枠体215)を跨ぐように、凹部の内部と凹部の外部とに接続されている点が実施形態1と異なる。その他の構成については、特に説明しない限り実施形態1と同様であり、用いられる材料等についても実施形態1で挙げられた材料を適用することができる。
平板状の基板を用いる場合、ワイヤ接続部214aと半導体素子220とを、略同一平面上に位置することができる。つまり、ワイヤ接続部214aから上方に延伸された位置に設けられる第1屈曲部D1を、凹部の側壁の高さよりも低い位置に設けることができる。第2屈曲部D2、第3屈曲部D3は、第1屈曲部D1よりも高い位置にあるが、第1屈曲部D1を低くすることができれば、それに伴い、第2屈曲部D2、第3屈曲部D3も低い位置とすることができる。このような場合でも、ワイヤの3つの屈曲点を特定の関係とすることで、凹部内の封止部材が這い上がりにくくすることができる。
第1屈曲部D2は、凹部の側壁216aの高さよりも低くするだけでなく、同じ高さ、又は、それよりも高い位置としてもよい。凹部内の封止部材を這い上がりにくくするためには、側壁の高さよりも高くすることが好ましい。
第2屈曲部D2は、第1屈曲部D1から延伸し第1屈曲部D1よりも高い位置で、かつ、側壁216a(枠体215)の内側面216cの上端よりも外側に配置される。例えば、側壁の外側面216eより外側に配置してもよく、側壁の上面216bの上方に配置してもよい。また、高さについては、第1屈曲部D1よりも高い位置であればよく、例えば、側壁の上面216bよりも低い位置、同じ高さ、それよいも高い位置、とすることができる。
第3屈曲部D3は、第2屈曲部D2から凹部の底面216d上に延伸し、第2屈曲部D2と同じ高さか、それよりも高い位置に配置される。
図5は、別の例を示しており、ワイヤ230の第2屈曲部E2が、凹部の側壁216a(枠体215)の上面216bの外周端の直上に配置されている。そして、第3屈曲部E3は、第2屈曲部E2よりも高い位置に配置されている。
図6は、更に別の例を示しており、ワイヤ230の第2屈曲部F2が、凹部の側壁216a(枠体215)の上面216bの外周端の直上に配置されており、第3屈曲部F3が第2屈曲部F2と同じ高さに配置されている。
以下、各実施形態に係る各部材について詳説する。
(パッケージ)
パッケージは、電極として機能する導電部材と、それを保持する基板とを備える。パッケージは、発光素子等の半導体素子を載置する基台となるものであり、半導体素子が載置可能な凹部を備える。また、導電部材は、ワイヤが載置されるワイヤ接続部を備える。
凹部は、底面と側壁とを有している。凹部の底面は、その全体又は一部が導電部材で構成されてもよく、あるいは、その全体又は一部が基板から構成されてもよい。また、底面を構成する基板とは別の枠体を貼り付けるなどの構成とすることができる。
凹部の底面は、半導体素子が載置可能な面積を備えている。凹部の底面は、成形樹脂又はリードのいずれか、もしくは両方で構成されていてもよい。凹部の内側面は、リード又は成形樹脂のいずれか、もしくは両方で構成されていてもよい。
凹部の底面の形状は、特に限定されるものではなく、円形、四角形、多角形、それらを組み合わせた形状等、種々の形状とすることができる。凹部の内側面は、凹部の底面となす角度は90度以上とすることができ、封止部材の這い上がりを抑制するためには90度が好ましいが、配光特性等を考慮すると、例えば45度以上70度以下程度とすることが好ましい。
ワイヤ接続部は、導電部材の一部であり、少なくともワイヤが接続可能な面積であればよく、1又は2以上に分離した複数個を有していていてもよい。ワイヤ接続部は、平らな面又は段差、凹凸のある面などとすることができる。
導電部材としては、リードや、配線を用いることができる。リードは、主として金属板と、その表面のメッキと、から構成される。金属板は、エッチング、プレス、パンチ、ブラスト等の加工方法で所望の形状にパターニングされる。
金属板の材料としては、例えば、例えば、Fe、Ni、Co、Ti、Sc、Nb、Zn、Zr、W、Mo、Ta、Cu、Al、Au、Pt、Ag、Rh、Ru、Pd、Os、Ir、Hf、V、Mn、Cr、La、Y、Sn等の金属又はこれらの合金が挙げられる。これらは単層であってもよいし、積層構造(例えば、クラッド材)であってもよい。主成分としては、Fe、Ni、Cuを用いるのが好ましい。また、微量含有元素としてSiやPなどの非金属が含まれていてもよい。
金属板の膜厚は、例えば、60〜1000μm程度が好ましく、更に、100〜500μmが好ましい。
金属板の表面には、メッキを形成することが好ましい。メッキの厚みは、2〜10μmが好ましい。メッキとして用いられる材料としては、Au(金)、Cu(銅)、Pt、Pd、Al、W、Mo、Ru、Rh、Ni、Ag等が挙げられる。これらは、単独(単層)で、あるいは、複数を積層させた構造で用いることができる。積層構造としては、例えば、金属板の表面側から、Cu/Ni/Pd/Au/Ag等が挙げられ、なかでもCu/Agが好ましい。
尚、メッキは必ずしも金属板の全表面に形成されてなくてもよく、部分的に金属板が露出していても構わない。上記のように、銀を最表面とするメッキは、発光素子からの光が照射される領域、例えば、発光素子が載置される側の面に形成されていることが好ましい。また、発光素子からの光が照射されない領域、例えば、半導体装置を実装する際に半田等が接合される面などは、上記のようなメッキは必ずしも必須ではない。
導電部材として、例えば、基板上にメッキされた配線などを用いることもできる。この場合、上述のメッキ材料と同様の材料を用いることができる。
基板は、正負一対の電極となるリードを一体的に保持する絶縁性の部材である。例えば、樹脂、セラミック等を用いることができる。樹脂としては、熱硬化性樹脂、熱可塑性樹脂などの樹脂によって形成することができる。具体的には、エポキシ樹脂組成物、変性エポキシ樹脂組成物、シリコーン樹脂組成物、変性シリコーン樹脂組成物、シリコーン変性エポキシ樹脂、エポキシ変性シリコーン樹脂組成物、ポリイミド樹脂組成物、変性ポリイミド樹脂組成物、ポリフタルアミド(PPA)、ポリカーボネート樹脂、ポリフェニレンサルファイド(PPS)、液晶ポリマー(LCP)、ABS樹脂、フェノール樹脂、アクリル樹脂、PBT樹脂等の樹脂が挙げられる。
また、樹脂には、酸化チタン、二酸化ケイ素、二酸化ジルコニウム、チタン酸カリウム、アルミナ、窒化アルミニウム、酸化亜鉛、窒化ホウ素、ムライトなどの光反射材が含有されていてもよい。これにより、発光素子からの光を効率よく反射させることができる。特に、発光素子からの光に対する樹脂部材の反射率が60%以上であるものが好ましく、より好ましくは70%、80%又は90%以上であるものが好ましい。例えば、酸化チタンを用いる場合は、樹脂の全重量に対して、20〜40重量%、さらに25〜35重量%含有させることが好ましい。また、カーボンブラック等の黒色材料が含有されてもよい。光反射材又は黒色材料は、樹脂成形法や樹脂流動性などの成形条件によって、また反射率や機械強度などの特性等によって適宜調整することができる。
基板としてセラミックを用いる場合は、アルミナ、窒化アルミ等を用いることができる。
また、基板は、一体的に成形されるもののほか、例えば別体として形成した枠体を用いることができる。例えば、配線を備えた平板状のセラミック基板の上面に樹脂で成形された枠体を貼り付けるなどとすることができる。このような枠体は、上記にてパッケージの基体の材料として挙げた材料と同様の材料を用いることができる。また、あらかじめ成形した枠体を貼り付けるほか、流動性のある樹脂を基板上に描画するなどして、基板上で成形するなどの方法によって形成することもできる。
(半導体素子)
半導体素子として、発光素子、保護素子が挙げられる。
発光素子は、パッケージの凹部の底面に載置され、通電により発光する発光層を備えた半導体層と、半導体層に通電するための電極と、を備える。
半導体層は、素子基板と、その上に積層された発光層を含む積層体と、から構成される。あるいは、素子基板上に発光層を含む積層体を積層した後に基板を除去することにより得られる、素子基板を有しない半導体の積層体から構成されていてもよい。
素子基板上に積層される積層体は、例えば、素子基板上に、任意にバッファ層等の1層又は複数層を介して、第1半導体層(n型又はp型半導体層)、発光層及び第2半導体層(p型又はn型半導体層)がこの順に積層されて構成されるものが挙げられる。
半導体層は、第2半導体層側から厚み方向に一領域が除去され、つまり、部分的に除去され、そこから第1半導体層が露出しており、この露出した領域以外の第1半導体層の他の領域上に、発光層および第2半導体層が順に積層されて構成されている。
半導体層を構成する第1半導体層、発光層及び第2半導体層としては、特に限定されるものではなく、例えば、InAlGa1−X−YN(0≦X、0≦Y、X+Y≦1)等の窒化物系化合物半導体が好適に用いられる。これらの窒化物半導体層は、それぞれ単層構造でもよいが、組成及び膜厚等の異なる層の積層構造、超格子構造等であってもよい。特に、発光層は、量子効果が生ずる薄膜を積層した単一量子井戸又は多重量子井戸で構造であることが好ましい。素子基板としては、特に限定されるものではなく、例えば、窒化物半導体層を成長させるために通常用いられるものが挙げられる。例えば、サファイア、スピネル、NGO、LiAlO、LiGaO、GaN等が挙げられ、特にサファイアがさらに好ましい。
発光素子が有する一対の電極は、半導体層の同一面側に配置されている。これらの一対の電極は、上述した第1半導体層及び第2半導体層と、それぞれ、電流−電圧特性が直線又は略直線となるようなオーミック接続されるものであれば、単層構造でもよいし、積層構造でもよい。このような電極は、当該分野で公知の材料(例えば、Au、Pt、Pd、Rh、Ni、W、Mo、Cr、Ti等)及び構成で、任意の厚みで形成することができる。例えば、十数μm〜300μmが好ましい。
保護素子は、ツェナーダイオード、ブリッジダイオードなどが挙げられる。本実施形態において、保護素子は、パッケージの凹部の底面に載置してもよく、あるいは、パッケージの上面に載置してもよい。パッケージの上面に載置する場合は、ワイヤ接続部と同じリードの上、ワイヤ接続部とは異なる導電部材の上、基板の上、のいずれかに載置することができる。
(ワイヤ)
ワイヤは、パッケージの凹部の底面に載置された半導体素子と、ワイヤ接続部と、を電気的に接続させるものである。ワイヤは、キャピラリの挿入孔に通されたワイヤの先端を電気放電等によって溶融させることで形成されたボール(イニシャルボール)をワイヤ接続部に接続される。その後、所定の位置で屈曲させて第1〜第3屈曲部を形成し、その後、半導体素子に接合される。屈曲させる方法は、例えば、第1屈曲部を形成する場合は、ワイヤ接続部から上方に移動したキャピラリを、第2屈曲部とは反対方向に移動させ、その位置から一旦上昇させた後、再度、ワイヤ接続部の上方に移動させた後に下降させるなど動きをさせることで形成することができる。このようなワイヤを屈曲させるための動作(キャピラリの動き)は、第1屈曲部以外の屈曲部にも適応でき、それぞれの位置に応じて、適した動作をさせることができる。
ワイヤは、金、銅、白金、アルミニウム等の金属及び少なくともそれらの金属を含有する合金を用いた導電性ワイヤが挙げられる。特に、熱抵抗等に優れた金を用いるのが好ましい。半導体素子の数等に応じて、1つの半導体装置に1本または2本以上の複数のワイヤを用いることができる。1つのワイヤ接続部に1本または2本以上の複数のワイヤを接続してもよい。ワイヤの径は、18μm〜30μmが好ましい。ワイヤの線膨張係数は、14.2×10−6以上19.7×10−6以下が好ましく、更に、17.6×10−6以上18.9×10−6以下が好ましい。
い。
(封止部材)
封止部材は、半導体素子(発光素子、保護素子等)、ワイヤなどの電子部品を、塵芥、水分、外力などから保護する部材である。封止部材は、樹脂を主な構成部材として備えており、パッケージの凹部内に充填される。封止部材は、凹部内に載置されている半導体素子の全体を覆うと共に、ワイヤの一部を覆うように形成される。ワイヤは、半導体素子に最も近い屈曲部である第3屈曲部が、最も高い位置であり、かつ、凹部の底面の上方に形成されているため、封止部材は、第3屈曲部と半導体層との間のワイヤを覆うように形成される。
封止部材は、ポッティング(滴下)法で形成することができる。
封止部材の材料としては、発光素子からの光を透過可能な透光性を有し、且つ、耐光性を有するものが好ましい。また、線膨張係数が3×10−6以上350×10−6以下であるものが好ましい。具体的な材料としては、シリコーン樹脂組成物、変性シリコーン樹脂組成物、エポキシ樹脂組成物、変性エポキシ樹脂組成物、アクリル樹脂組成物等の、発光素子からの光を透過可能な透光性を有する絶縁樹脂組成物を挙げることができる。また、シリコーン樹脂、エポキシ樹脂、ユリア樹脂、フッ素樹脂及びこれらの樹脂を少なくとも1種以上含むハイブリッド樹脂等も用いることができる。さらにまた、これらの有機物に限られず、ガラス、シリカゾル等の無機物も用いることができる。このような材料に加え、所望に応じて着色剤、光拡散剤、光反射材、各種フィラー、波長変換部材(蛍光体)などを含有させることもできる。
蛍光体としては、例えば、酸化物系、硫化物系、窒化物系の蛍光体などが挙げられる。例えば、発光素子として青色発光する窒化ガリウム系発光素子を用いる場合、青色光を吸収して黄色〜緑色系発光するYAG系、LAG系、緑色発光するSiAlON系(βサイアロン)、赤色発光するSCASN、CASN系、KSF系蛍光体(K2SiF6:Mn)、硫化物系蛍光体、ナノ蛍光体等の少なくとも1種、又は2種以上を用いることができる。これらの蛍光体は、封止部材中に5質量%以上120質量%以下含有させるのが好ましい。
(透光性部材)
透光性部材は、封止部材とパッケージ上面とを覆うように設けられる。このとき、ワイヤ接続部も覆うように設けられる。これにより、ワイヤを外部から保護することができる。透光性部材は、例えば、凸レンズ状などのレンズ機能を備えた形状とすることが好ましく、さらに凹レンズ状、フレネルレンズ状、とすることができる。また、レンズ機能を有さなくてもよい。この場合は、保護部材として機能する。
透光性部材は、ワイヤの全体を覆うように設けることが好ましい。逆に言えば、ワイヤは透光性部材に覆われる程度の高さで設けることが好ましい。配光特性等に応じて透光性部材の形状を選択する場合、その形状に収まる領域で封止部材の這い上がりを抑制するには、本実施形態のような第1、第2、第3屈曲部の位置関係とすることが効果的である。
透光性部材の材料は、前述の封止部材と同様の材料を用いることができる。レンズ機能を備える場合は、透明であることが好ましい。レンズは、圧縮成形、トランスファモールド等によって形成することができる。
(接合部材)
半導体素子は、導電部材(リード、配線)または基板の上に、接合部材を介して固定されている。接合部材としては、絶縁性の材料、あるいは導電性の材料を用いることができる。例えば、絶縁性の材料としては、樹脂が挙げられ、導電性の材料としては、共晶材料又ははんだが挙げられる。好ましい共晶材料としては、AuとSnを主成分とする合金、AuとSiとを主成分とする合金、AuとGeとを主成分とする合金などが挙げられる。はんだとしては、AgとCuとSnとを主成分とする合金、CuとSnとを主成分とする合金、BiとSnとを主成分とする合金などが挙げられる。
10…半導体装置
110…パッケージ
112…成形樹脂
114…導電部材(リード)
114a…ワイヤ接続部
116…凹部
116a…凹部の側壁
116b…凹部の側壁の上面
116c…凹部の側壁の内側面
116d…凹部の底面
120…半導体素子
130…ワイヤ
A1、B1、C1…第1屈曲部
A2、B2、C2…第2屈曲部
A3、B3、C3…第3屈曲部
140…封止部材
150…レンズ
20…半導体装置
210…パッケージ
212…基板
214…導電部材(配線)
214a…ワイヤ接続部
215…枠体(凹部の側壁)
216…凹部
216a…凹部の側壁(枠体)
216b…凹部(枠体)の側壁の上面
216c…凹部(枠体)の側壁の内側面
216d…凹部(枠体)の底面
216e…凹部(枠体)の側壁の外面
220…半導体素子
230…ワイヤ
D1、E1、F1…第1屈曲部
D2、E2、F2…第2屈曲部
D3、E3、F3…第3屈曲部
240…封止部材
250…レンズ

Claims (6)

  1. 半導体素子と、
    前記半導体素子が載置される底面と、側壁と、を有する凹部と、前記凹部の内側面よりも外側に位置するワイヤ接続部と、を備えたパッケージと、
    前記ワイヤ接続部と前記半導体素子とを接続し、複数の屈曲部を有するワイヤと、
    前記凹部内に設けられる封止部材と、
    前記封止部材と前記パッケージの上面と前記ワイヤとを覆う透光性部材と、
    を備え、
    前記ワイヤの屈曲部は、
    前記ワイヤ接続部から上方に延伸された位置の第1屈曲部と、
    前記第1屈曲部から延伸し前記第1屈曲部よりも高い位置で、前記側壁の内側面の上端よりも外側に位置する第2屈曲部と、
    前記第2屈曲部から前記凹部の底面の上方に延伸し、前記第2屈曲部と同じ高さ以上に位置する第3屈曲部と、を備えることを特徴とする半導体装置。
  2. 前記ワイヤ接続部は、前記凹部の側壁の上面に位置する請求項1記載の半導体装置。
  3. 前記ワイヤ接続部は、前記凹部の側壁の外側面よりも外側に位置する請求項1記載の半導体装置。
  4. 前記第3屈曲部は、前記第2屈曲部よりも高い位置にある請求項1〜請求項3のいずれか一項に記載の半導体装置。
  5. 前記ワイヤ接続部は、透光性部材で覆われている請求項1乃至請求項4のいずれか一項に記載の半導体装置。
  6. 前記封止部材は、蛍光体を含む請求項1〜請求項5のいずれか一項に記載の半導体装置。
JP2015110817A 2015-05-29 2015-05-29 半導体装置 Active JP6402935B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015110817A JP6402935B2 (ja) 2015-05-29 2015-05-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015110817A JP6402935B2 (ja) 2015-05-29 2015-05-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2016225475A JP2016225475A (ja) 2016-12-28
JP6402935B2 true JP6402935B2 (ja) 2018-10-10

Family

ID=57748467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015110817A Active JP6402935B2 (ja) 2015-05-29 2015-05-29 半導体装置

Country Status (1)

Country Link
JP (1) JP6402935B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388673B2 (ja) * 2008-05-07 2014-01-15 パナソニック株式会社 電子部品
JPWO2011086652A1 (ja) * 2010-01-13 2013-05-16 パナソニック株式会社 発光装置およびこれを用いた面光源装置
US20140070235A1 (en) * 2012-09-07 2014-03-13 Peter Scott Andrews Wire bonds and light emitter devices and related methods

Also Published As

Publication number Publication date
JP2016225475A (ja) 2016-12-28

Similar Documents

Publication Publication Date Title
JP6274271B2 (ja) 発光装置及びその製造方法
US9640744B2 (en) LED module
JP6387973B2 (ja) 発光装置
JP6947995B2 (ja) 発光装置
JP6579138B2 (ja) 発光装置
JP6819244B2 (ja) 発光装置
JP2016181653A (ja) 発光装置及びパッケージならびに発光装置の製造方法
JP5978631B2 (ja) 発光装置
JP6558389B2 (ja) リードフレーム
JP6825436B2 (ja) リードフレーム
JP6669208B2 (ja) 発光装置
JP6551210B2 (ja) 発光装置
JP6402935B2 (ja) 半導体装置
JP6520482B2 (ja) 発光装置
JP2015162623A (ja) 発光装置の製造方法及び発光装置
JP6680274B2 (ja) 発光装置及び樹脂付リードフレーム
JP6701711B2 (ja) 発光装置
JP2020092251A (ja) 発光装置及びその製造方法
JP2008198962A (ja) 発光装置およびその製造方法
JP6398541B2 (ja) リードフレーム及び発光装置
JP6409457B2 (ja) 半導体発光素子及び発光装置
JP6888292B2 (ja) パッケージ、発光装置、発光装置の製造方法
JP2019186381A (ja) 基板及びそれを用いた発光装置の製造方法
JP7054008B2 (ja) 発光装置の製造方法
US20220416141A1 (en) Semiconductor light-emitting device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180829

R150 Certificate of patent or registration of utility model

Ref document number: 6402935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250