JP6379525B2 - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP6379525B2 JP6379525B2 JP2014042761A JP2014042761A JP6379525B2 JP 6379525 B2 JP6379525 B2 JP 6379525B2 JP 2014042761 A JP2014042761 A JP 2014042761A JP 2014042761 A JP2014042761 A JP 2014042761A JP 6379525 B2 JP6379525 B2 JP 6379525B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- terminal
- switch element
- semiconductor
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 285
- 239000003990 capacitor Substances 0.000 claims description 23
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 12
- 238000007789 sealing Methods 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Inverter Devices (AREA)
Description
本発明は、半導体モジュールに関する。特に、本発明は、半導体スイッチ素子と、その半導体スイッチ素子を駆動するための駆動回路とを備えた半導体モジュールに関する。 The present invention relates to a semiconductor module. In particular, the present invention relates to a semiconductor module including a semiconductor switch element and a drive circuit for driving the semiconductor switch element.
近年、パワー半導体素子と駆動回路とを備えた半導体モジュールが、たとえばインバータ装置に搭載される。パワー半導体素子と駆動回路とに加えて、その半導体スイッチ素子を保護するための回路を備えた半導体モジュールが提案されている。たとえば特開2000−224861号公報(特許文献1)、特開2010−239760号公報(特許文献2)および特開2013−55739号公報(特許文献3)は、パワー半導体素子と、駆動回路と、保護回路とを備えた半導体モジュールを開示する。 In recent years, a semiconductor module including a power semiconductor element and a drive circuit is mounted on, for example, an inverter device. In addition to the power semiconductor element and the drive circuit, a semiconductor module including a circuit for protecting the semiconductor switch element has been proposed. For example, Japanese Patent Application Laid-Open No. 2000-224861 (Patent Document 1), Japanese Patent Application Laid-Open No. 2010-239760 (Patent Document 2) and Japanese Patent Application Laid-Open No. 2013-55739 (Patent Document 3) include a power semiconductor element, a drive circuit, A semiconductor module having a protection circuit is disclosed.
半導体モジュールの動作時には、半導体モジュールは電流をスイッチングする。電流をスイッチングすることによって、半導体モジュールの出力電圧が振動する可能性がある。出力電圧の振動の原因は、たとえば半導体スイッチ素子の帰還容量、あるいは、外部回路のインダクタンス等である。 During operation of the semiconductor module, the semiconductor module switches current. By switching the current, the output voltage of the semiconductor module may oscillate. The cause of the oscillation of the output voltage is, for example, the feedback capacitance of the semiconductor switch element or the inductance of the external circuit.
半導体モジュールの組立において、半導体スイッチ素子および駆動回路は、パッケージに実装される。たとえば封止樹脂によって、駆動回路および半導体スイッチ素子が覆われる。駆動回路と半導体スイッチ素子の制御電極とは配線によって接続される。しかし、この配線も封止樹脂に覆われる。したがって半導体モジュールの組立後には、半導体スイッチ素子の制御電極に入力される電圧を検出することができない。さらに、半導体モジュールの組立後には、制御電極に入力される電圧から雑音電圧を除去することができない。 In the assembly of the semiconductor module, the semiconductor switch element and the drive circuit are mounted on a package. For example, the drive circuit and the semiconductor switch element are covered with sealing resin. The drive circuit and the control electrode of the semiconductor switch element are connected by wiring. However, this wiring is also covered with the sealing resin. Therefore, the voltage input to the control electrode of the semiconductor switch element cannot be detected after the assembly of the semiconductor module. Furthermore, after assembling the semiconductor module, the noise voltage cannot be removed from the voltage input to the control electrode.
しかしながら、特許文献1〜3は、半導体モジュールの出力電圧に振動が生じるという問題について説明していない。このため特許文献1〜3は、半導体モジュールの出力電圧の安定化を実現するための具体的な構成を開示していない。 However, Patent Documents 1 to 3 do not explain the problem that vibration occurs in the output voltage of the semiconductor module. For this reason, Patent Documents 1 to 3 do not disclose a specific configuration for realizing stabilization of the output voltage of the semiconductor module.
本発明の目的は、出力電圧を安定させるための構成を備えた半導体モジュールを提供することである。 The objective of this invention is providing the semiconductor module provided with the structure for stabilizing an output voltage.
本発明のある局面に係る半導体モジュールは、制御電極を有する半導体スイッチ素子と、半導体スイッチ素子の制御電極に、半導体スイッチ素子を駆動するための駆動信号を与える駆動回路と、半導体スイッチ素子および駆動回路を収容する収容部材と、収容部材の内部から収容部材の外部に引出される外部端子とを備える。外部端子は、収容部材の内部に配置されて、駆動回路から出力された駆動信号を半導体スイッチ素子の制御電極に伝達する信号配線部と、収容部材の内部において信号配線部に電気的に接続されるとともに、収容部材の内部から収容部材の外部へと引出される端子部とを含む。 A semiconductor module according to an aspect of the present invention includes a semiconductor switch element having a control electrode, a drive circuit for supplying a drive signal for driving the semiconductor switch element to the control electrode of the semiconductor switch element, and the semiconductor switch element and the drive circuit And an external terminal drawn out from the inside of the housing member to the outside of the housing member. The external terminal is disposed inside the housing member, and is electrically connected to the signal wiring portion that transmits the drive signal output from the drive circuit to the control electrode of the semiconductor switch element, and to the signal wiring portion inside the housing member. And a terminal portion drawn out from the inside of the housing member to the outside of the housing member.
本発明によれば、出力電圧を安定させるための構成を備えた半導体モジュールを実現することができる。 According to the present invention, a semiconductor module having a configuration for stabilizing an output voltage can be realized.
[本願発明の実施形態の説明]
最初に本発明の実施形態を列記して説明する。なお、本明細書において「電気的に接続」とは、2つの要素の直接の接続によって、それら2つの要素の間の電気的伝導が生じる場合に限定されず、2つの要素の間の電気的伝導が、それら2つの要素の間に配置される別の要素を介在して生じる場合を含む。
[Description of Embodiment of Present Invention]
First, embodiments of the present invention will be listed and described. In this specification, “electrically connected” is not limited to the case where electrical connection between two elements is caused by the direct connection of the two elements, but the electrical connection between the two elements. Including the case where conduction occurs through another element placed between the two elements.
(1)本発明の一実施の形態に係る半導体モジュール(100)は、制御電極(11A,11B)を有する半導体スイッチ素子(1A,1B)と、半導体スイッチ素子(1A,1B)の制御電極(11A,11B)に、半導体スイッチ素子(1A,1B)を駆動するための駆動信号を与える駆動回路(4)と、半導体スイッチ素子(1A,1B)および駆動回路(4)を収容する収容部材(101)と、収容部材(101)の内部から収容部材(101)の外部に引出される外部端子(31,41)とを備える。外部端子(31,41)は、収容部材(101)の内部に配置されて、駆動回路(4)から出力された駆動信号を半導体スイッチ素子(1A,1B)の制御電極(11A,11B)に伝達する信号配線部(31A,31B,41A,41B)と、収容部材(101)の内部において信号配線部(31A,31B,41A,41B)に電気的に接続されるとともに、収容部材(101)の内部から収容部材(101)の外部へと引出される端子部(31C,41C)とを含む。 (1) A semiconductor module (100) according to an embodiment of the present invention includes a semiconductor switch element (1A, 1B) having a control electrode (11A, 11B), and a control electrode of the semiconductor switch element (1A, 1B) ( 11A, 11B) a drive circuit (4) for supplying a drive signal for driving the semiconductor switch elements (1A, 1B), and a housing member for housing the semiconductor switch elements (1A, 1B) and the drive circuit (4) 101) and external terminals (31, 41) drawn from the inside of the housing member (101) to the outside of the housing member (101). The external terminals (31, 41) are arranged inside the housing member (101), and drive signals output from the drive circuit (4) are applied to the control electrodes (11A, 11B) of the semiconductor switch elements (1A, 1B). The signal wiring part (31A, 31B, 41A, 41B) for transmission and the signal wiring part (31A, 31B, 41A, 41B) inside the housing member (101) are electrically connected to the housing member (101). Terminal portions (31C, 41C) drawn out from the inside of the housing to the outside of the housing member (101).
上記構成によれば、出力電圧を安定させるための構成を備えた半導体モジュール(100)を実現することができる。端子部(31C,41C)の電圧を検出することにより、半導体モジュール(100)の内部(信号配線部(31A,31B,41A,41B))を伝達される駆動信号を、半導体モジュール(100)の外部において検出することができる。したがって、半導体モジュール(100)の組立後に、駆動信号が正常であるか否かを検出することができる。 According to the said structure, the semiconductor module (100) provided with the structure for stabilizing an output voltage is realizable. By detecting the voltage of the terminal part (31C, 41C), the drive signal transmitted through the inside of the semiconductor module (100) (signal wiring part (31A, 31B, 41A, 41B)) is transmitted to the semiconductor module (100). It can be detected externally. Therefore, it is possible to detect whether or not the drive signal is normal after the assembly of the semiconductor module (100).
たとえば端子部(31C,41C)に電子部品を接続することができる。駆動信号の電圧に雑音電圧が含まれる場合、たとえば、端子部(31C,41C)にフィルタを接続することができる。これにより、半導体モジュール(100)の出力電圧を安定させることができる。 For example, an electronic component can be connected to the terminal portions (31C, 41C). When the noise voltage is included in the voltage of the drive signal, for example, a filter can be connected to the terminal portions (31C, 41C). Thereby, the output voltage of the semiconductor module (100) can be stabilized.
収容部材(101)は、半導体スイッチ素子(1A,1B)および駆動回路(4)を収容する部材であれば特に限定されない。たとえば収容部材(101)は、ケースであってもよい。さらに、収容部材(101)の内部には空間が形成されていてもよい。あるいは半導体スイッチ素子(1A,1B)および駆動回路(4)がリードフレームに実装されて、封止樹脂によって封止されていてもよい。この場合、封止工程の後の封止樹脂が収容部材(101)を実現する。 The housing member (101) is not particularly limited as long as it is a member that houses the semiconductor switch elements (1A, 1B) and the drive circuit (4). For example, the housing member (101) may be a case. Furthermore, a space may be formed inside the housing member (101). Alternatively, the semiconductor switch elements (1A, 1B) and the drive circuit (4) may be mounted on the lead frame and sealed with a sealing resin. In this case, the sealing resin after the sealing step realizes the housing member (101).
(2)好ましくは、半導体モジュール(100)は、収容部材(101)の内部に配置されて、駆動回路(4)と、半導体スイッチ素子(1A,1B)の制御電極(11A,11B)との間に、信号配線部(31A,31B,41A,41B)に電気的に直列に接続される第1の抵抗素子(6A,6B)をさらに備える。 (2) Preferably, the semiconductor module (100) is disposed inside the housing member (101), and includes a drive circuit (4) and control electrodes (11A, 11B) of the semiconductor switch elements (1A, 1B). A first resistance element (6A, 6B) electrically connected in series to the signal wiring portion (31A, 31B, 41A, 41B) is further provided therebetween.
上記構成によれば、半導体スイッチ素子(1A,1B)の制御電極(11A,11B)に加わる駆動信号の変化を緩やかにするとともに、信号配線部(31B,41B)のインピーダンスを高くして外部端子(31,41)に接続されたフィルタによるインピーダンスを調整することができる。これにより、半導体スイッチ素子(1A,1B)の発振を防止することができる。したがって半導体モジュール(101)の出力電圧の振動を抑制することができる。この結果、半導体モジュール(101)の出力電圧を安定させることができる。 According to the above configuration, the drive signal applied to the control electrodes (11A, 11B) of the semiconductor switch elements (1A, 1B) is moderated and the impedance of the signal wiring portions (31B, 41B) is increased to increase the external terminals. The impedance by the filter connected to (31, 41) can be adjusted. Thereby, the oscillation of the semiconductor switch elements (1A, 1B) can be prevented. Therefore, the oscillation of the output voltage of the semiconductor module (101) can be suppressed. As a result, the output voltage of the semiconductor module (101) can be stabilized.
第1の抵抗素子(6A,6B)と信号配線部(31A,31B,41A,41B)とは電気的に直列に接続されていればよい。したがって、第1の抵抗素子(6A,6B)の一方端と信号配線部(31A,31B,41A,41B)との一方端とが電気的に接続されてもよい。あるいは、信号配線部(31A,31B,41A,41B)の途中に、第1の抵抗素子(6A,6B)が挿入されてもよい。すなわち、信号配線部(31A,31B,41A,41B)は、第1の抵抗素子(6A,6B)の一方端に電気的に接続される第1の部分(31A,41A)と、第1の抵抗素子の他方端に電気的に接続される第2の部分(31B,41B)とを有してもよい。 The first resistance element (6A, 6B) and the signal wiring part (31A, 31B, 41A, 41B) may be electrically connected in series. Therefore, one end of the first resistance element (6A, 6B) and one end of the signal wiring portion (31A, 31B, 41A, 41B) may be electrically connected. Alternatively, the first resistance element (6A, 6B) may be inserted in the middle of the signal wiring portion (31A, 31B, 41A, 41B). That is, the signal wiring portion (31A, 31B, 41A, 41B) is electrically connected to the first portion (31A, 41A) connected to one end of the first resistance element (6A, 6B), and the first portion You may have the 2nd part (31B, 41B) electrically connected to the other end of a resistive element.
(3)好ましくは、半導体スイッチ素子(1A,1B)は、ソース電極(12A,12B)をさらに有する。半導体モジュール(100)は、収容部材(101)の内部に配置されて、半導体スイッチ素子(1A,1B)のソース電極(12A,12B)に電気的に接続されるソース配線部(33,42)と、収容部材(101)の内部に配置されて、信号配線部(31A,31B,41A,41B)と、半導体スイッチ素子(1A,1B)の制御電極(11A,11B)とを電気的に接続するワイヤ(7A,7B)とをさらに備える。信号配線部(31A,31B,41A,41B)は、ソース配線部(33,42)よりも半導体スイッチ素子(1A,1B)の近くに配置される。 (3) Preferably, the semiconductor switch element (1A, 1B) further includes a source electrode (12A, 12B). The semiconductor module (100) is disposed inside the housing member (101) and is electrically connected to the source electrodes (12A, 12B) of the semiconductor switch elements (1A, 1B). And the signal wiring portions (31A, 31B, 41A, 41B) and the control electrodes (11A, 11B) of the semiconductor switch elements (1A, 1B), which are disposed inside the housing member (101). Wire (7A, 7B) to be further provided. The signal wiring parts (31A, 31B, 41A, 41B) are arranged closer to the semiconductor switch elements (1A, 1B) than the source wiring parts (33, 42).
上記構成によれば、駆動回路(4)から半導体スイッチ素子(1A,1B)の制御電極(11A,11B)までの間のインダクタンス成分を小さくすることができる。ワイヤ(7A,7B)が長いほど、駆動回路(4)から半導体スイッチ素子(1A,1B)の制御電極(11A,11B)との間のインダクタンス成分が大きくなりやすい。信号配線部(31A,31B,41A,41B)を、ソース配線部(33,42)よりも半導体スイッチ素子(1A,1B)の近くに配置することにより、信号配線部(31A,31B,41A,41B)と半導体スイッチ素子(1A,1B)の制御電極(11A,11B)とを接続するワイヤ(7A,7B)を短くすることができる。したがって、ワイヤ(7A,7B)のインダクタンス成分を小さくすることができる。これにより、駆動信号に重畳する雑音電圧を小さくすることができる。この結果、半導体モジュール(100)の出力電圧を安定させることができる。 According to the above configuration, the inductance component from the drive circuit (4) to the control electrodes (11A, 11B) of the semiconductor switch elements (1A, 1B) can be reduced. The longer the wires (7A, 7B), the greater the inductance component between the drive circuit (4) and the control electrodes (11A, 11B) of the semiconductor switch elements (1A, 1B). By arranging the signal wiring portions (31A, 31B, 41A, 41B) closer to the semiconductor switch elements (1A, 1B) than the source wiring portions (33, 42), the signal wiring portions (31A, 31B, 41A, 41B) and the wires (7A, 7B) connecting the control electrodes (11A, 11B) of the semiconductor switch elements (1A, 1B) can be shortened. Therefore, the inductance component of the wires (7A, 7B) can be reduced. Thereby, the noise voltage superimposed on the drive signal can be reduced. As a result, the output voltage of the semiconductor module (100) can be stabilized.
「ソース電極」とは、キャリアを半導体スイッチ素子に注入するための電極を意味する。たとえば、半導体スイッチ素子がバイポーラトランジスタ、あるいはIGBT(Insulated Gate Bipolar Transistor)であれば、「ソース電極」を「エミッタ電極」と読み替えることができる。したがって「ソース電極」との用語は、半導体スイッチ素子をFET(Field Effect Transistor)に限定するものではない。また、半導体スイッチ素子がn型の半導体スイッチ素子である場合、「ソース電極」は、半導体スイッチ素子が有する2つの主電極のうち、低電位側に電気的に接続される電極に対応する。半導体スイッチ素子がp型の半導体スイッチ素子である場合、「ソース電極」は、半導体スイッチ素子が有する2つの主電極のうち、高い電位側に電気的に接続される電極に対応する。 The “source electrode” means an electrode for injecting carriers into the semiconductor switch element. For example, if the semiconductor switch element is a bipolar transistor or an IGBT (Insulated Gate Bipolar Transistor), “source electrode” can be read as “emitter electrode”. Therefore, the term “source electrode” does not limit the semiconductor switch element to an FET (Field Effect Transistor). When the semiconductor switch element is an n-type semiconductor switch element, the “source electrode” corresponds to an electrode electrically connected to the low potential side of the two main electrodes of the semiconductor switch element. When the semiconductor switch element is a p-type semiconductor switch element, the “source electrode” corresponds to an electrode electrically connected to the higher potential side of the two main electrodes of the semiconductor switch element.
(4)好ましくは、半導体モジュール(100)は、端子部(31C,41C)に電気的に接続されるコンデンサ(71A,71B)をさらに備える。 (4) Preferably, the semiconductor module (100) further includes capacitors (71A, 71B) electrically connected to the terminal portions (31C, 41C).
上記構成によれば、半導体スイッチ素子(1A,1B)および駆動回路(4)が収容部材(101)に収容された後に、半導体スイッチ素子(1A,1B)の制御電極(11A,11B)にコンデンサ(71A,71B)を電気的に接続することができる。コンデンサ(71A,71B)が、半導体スイッチ素子(1A,1B)の制御電極(11A,11B)に入力される電圧から、雑音電圧を除去するためのフィルタとして機能することができる。したがって、半導体モジュール(100)の出力電圧を安定させることができる。 According to the above configuration, after the semiconductor switch element (1A, 1B) and the drive circuit (4) are accommodated in the accommodating member (101), the capacitor is connected to the control electrode (11A, 11B) of the semiconductor switch element (1A, 1B). (71A, 71B) can be electrically connected. The capacitors (71A, 71B) can function as a filter for removing a noise voltage from the voltage input to the control electrodes (11A, 11B) of the semiconductor switch elements (1A, 1B). Therefore, the output voltage of the semiconductor module (100) can be stabilized.
(5)好ましくは、半導体モジュール(100)は、端子部(31C,41C)に、コンデンサ(71A,71B)と電気的に直列に接続される第2の抵抗素子(72A,72B)をさらに備える。 (5) Preferably, the semiconductor module (100) further includes a second resistance element (72A, 72B) electrically connected to the capacitor (71A, 71B) in series with the terminal portion (31C, 41C). .
上記構成によれば、少なくともコンデンサ(71A,71B)に第2の抵抗素子(72A,72B)を付加することによって、ラグリード(lag lead)フィルタを構成することができる。半導体スイッチ素子(1A,1B)の制御電極(11A,11B)にコンデンサ(71A,71B)のみが接続された場合、半導体スイッチ素子(1A,1B)の帰還容量(たとえばゲート−ドレイン間容量)を介した帰還信号の位相回転によって、帰還信号の位相が駆動信号の位相と同じになった場合、半導体スイッチ素子(1A,1B)が発振する。ラグリードフィルタは、帰還信号の位相回転を抑えることができるので、半導体スイッチ素子(1A,1B)の発振を抑制できる。さらに、ラグリードフィルタによって、半導体モジュール(100)のスイッチング速度を大きく低下させることなく、電圧の振動を抑えることができる。したがって、半導体モジュール(100)を高速でスイッチングすることができる。 According to the said structure, a lag lead (lag lead) filter can be comprised by adding the 2nd resistive element (72A, 72B) to a capacitor | condenser (71A, 71B) at least. When only the capacitors (71A, 71B) are connected to the control electrodes (11A, 11B) of the semiconductor switch elements (1A, 1B), the feedback capacitance (for example, the gate-drain capacitance) of the semiconductor switch elements (1A, 1B) is When the phase of the feedback signal becomes the same as the phase of the drive signal due to the phase rotation of the feedback signal, the semiconductor switch elements (1A, 1B) oscillate. Since the lag lead filter can suppress the phase rotation of the feedback signal, the oscillation of the semiconductor switch elements (1A, 1B) can be suppressed. Furthermore, the lag lead filter can suppress voltage oscillation without greatly reducing the switching speed of the semiconductor module (100). Therefore, the semiconductor module (100) can be switched at high speed.
(6)好ましくは、半導体スイッチ素子(1A,1B)は、炭化珪素半導体素子である。 (6) Preferably, the semiconductor switch elements (1A, 1B) are silicon carbide semiconductor elements.
上記構成によれば、高電圧、高電流あるいは高速での半導体モジュールの動作が可能となり、高速スイッチ動作に伴う半導体モジュールの出力電圧の変化に対する効果が顕著に発揮される。 According to the above configuration, the semiconductor module can be operated at a high voltage, a high current, or a high speed, and the effect on the change in the output voltage of the semiconductor module due to the high speed switch operation is remarkably exhibited.
[本願発明の実施形態の詳細]
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
[Details of the embodiment of the present invention]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.
<実施の形態1>
図1は、本発明の一実施形態に係る半導体モジュール100の外形を示した上面図である。図2は、図1に示した半導体モジュール100の内部透視図である。
<Embodiment 1>
FIG. 1 is a top view showing an outer shape of a
図1および図2を参照して、半導体モジュール100は、半導体スイッチ素子1A,1Bと、ダイオード素子2A,2Bと、ダイパッド3A,3Bと、駆動IC(駆動回路)4と、チップ抵抗6A,6B(各々は、第1の抵抗素子に対応する)と、ワイヤ7A,7B,8A,8B,9A,9B,10A,10B,10Cとを備える。半導体モジュール100は、さらに、端子(外部端子)31〜36,41〜46,51〜53と、収容部材101とを備える。
1 and 2,
図1および図2は、半導体パッケージの1つの例を示すものである。一実施形態では、半導体モジュール100のパッケージの種類は、DIP(Dual Inline Package)である。しかしながら本発明の実施の形態に係る半導体モジュールに適用されるパッケージ形状は特に限定されるものではない。
1 and 2 show an example of a semiconductor package. In one embodiment, the type of package of the
収容部材101は、半導体スイッチ素子1A,1B,ダイオード素子2A,2B、ダイパッド3A,3B、駆動IC4、および、チップ抵抗6A,6Bを収容する。端子31〜36,41〜46,51〜53は、収容部材101の内部から収容部材101の外部へと引き出される。
The
収容部材101の種類は特に限定されない。たとえば収容部材101は、ケースであってもよい。ケースは、蓋を有していてもよい。
The type of the
収容部材101の内部には空間が形成されていてもよい。たとえば、樹脂が、その空間に充填されていてもよい。あるいは半導体スイッチ素子1A,1Bと、ダイオード素子2A,2Bと、駆動IC4とがリードフレームに実装されて、封止樹脂によって封止されていてもよい。この場合、封止工程の後の封止樹脂が収容部材101を実現する。
A space may be formed inside the
半導体スイッチ素子1A,1Bおよびダイオード素子2A,2Bの各々は、チップ(ダイ)の形態を有する。半導体スイッチ素子1Aおよびダイオード素子2Aは、ダイパッド3Aに実装される。同じく、半導体スイッチ素子1Bおよびダイオード素子2Bは、ダイパッド3Bに実装される。
Each of
この実施の形態では、半導体スイッチ素子1A,1Bは、nチャネル縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。半導体スイッチ素子1Aは、ゲートパッド11Aと、ソースパッド12Aと、図示しないドレイン電極とを有する。半導体スイッチ素子1Bは、ゲートパッド11Bと、ソースパッド12Bと、図示しないドレイン電極とを有する。
In this embodiment, the
ゲートパッド11A,11Bは、それぞれ、半導体スイッチ素子1A,1Bの制御電極に相当する。ソースパッド12A,12Bは、それぞれ、半導体スイッチ素子1A,1Bのソース電極に相当する。
The
半導体スイッチ素子1A,1Bの各々のドレイン電極は、チップの裏面に形成される。チップの裏面とは、ゲートパッドおよびソースパッドが配置された面と反対側の面である。
The drain electrodes of the
ダイパッド3A,3Bは、金属からなる。たとえば、半田などといった導電性材料によって、半導体スイッチ素子1Aおよび半導体スイッチ素子1Bのドレイン電極が、それぞれダイパッド3Aおよびダイパッド3Bに電気的に接続される。さらに、半導体スイッチ素子1Aおよび半導体スイッチ素子1Bが、それぞれダイパッド3Aおよびダイパッド3Bに固定される。
The
ダイオード素子2Aは、アノード電極21Aと、図示しないカソード電極とを有する。ダイオード素子2Bは、アノード電極21Bと、図示しないカソード電極とを有する。ダイオード素子2A,2Bの各々のカソード電極は、チップの裏面(アノード電極が配置された面と反対側の面)に形成される。半導体スイッチ素子1A,1Bと同様に、たとえば、半田などといった導電性材料によって、ダイオード素子2A,2Bのカソード電極は、それぞれダイパッド3Aおよびダイパッド3Bに電気的に接続される。さらに、ダイオード素子2A,2Bが、それぞれダイパッド3Aおよびダイパッド3Bに固定される。
The
半導体スイッチ素子1A,1Bの各々の材料(半導体)は限定されない。しかしながら、半導体スイッチ素子1A,1Bの各々の材料は、ワイドバンドギャップ半導体であることが好ましい。1つの実施形態において、半導体スイッチ素子1A,1Bの各々の材料は、炭化珪素(SiC)である。すなわち、半導体スイッチ素子1A,1Bは、炭化珪素半導体素子である。
The material (semiconductor) of each of the
炭化珪素を半導体スイッチ素子1A,1Bの材料として採用することにより、半導体スイッチ素子1A,1Bの各々が、高耐圧、低いオン抵抗、および高いスイッチング速度で動作可能となる。したがって、半導体モジュール100を高電圧、高電流および高速で動作させることができる。
By adopting silicon carbide as a material for the
さらに、ダイオード素子2A,2Bの各々も、炭化珪素半導体素子であることが好ましい。これにより、半導体モジュール100を高電圧、高電流および高速で動作させることができる効果がより高められる。
Furthermore, each of
半導体スイッチ素子1Aのソースパッド12Aは、ダイオード素子2Aのアノード電極21Aに、ワイヤ9Aによって電気的に接続される。ダイオード素子2Aのアノード電極21Aは、ワイヤ10Aによって、ダイパッド3Bに電気的に接続される。
The
半導体スイッチ素子1Bのソースパッド12Bは、端子53に、ワイヤ9Bによって電気的に接続される。ダイオード素子2Bのアノード電極21Bは、ワイヤ10Bによって、端子53に電気的に接続される。ダイオード素子2Bのアノード電極21Bが、ワイヤによって半導体スイッチ素子1Bのソースパッド12Bに電気的に接続されてもよい。
The
ダイパッド3Aは、端子51に電気的に接続される。たとえばダイパッド3Aと端子51とが一体的に形成される。したがって、半導体スイッチ素子1Aのドレイン電極およびダイオード素子2Aのカソード電極が、端子51に電気的に接続される。
The
ダイパッド3Bは、ワイヤ10Cによって、端子52に電気的に接続される。したがって、半導体スイッチ素子1Bのドレイン電極およびダイオード素子2Bのカソード電極が、端子52に電気的に接続される。さらに、ワイヤ9A,10A、10Cおよびダイパッド3Bを通じて、半導体スイッチ素子1Aのソースパッド12Aおよびダイオード素子2Aのアノード電極21Aが端子52に電気的に接続される。
The
ワイヤ7A,7B,8A,8B,9A,9B,10A,10B,10Cの各々は、たとえばアルミニウム(Al)からなる。なお、ワイヤの本数は特に限定されない。
Each of the
駆動IC4は、半導体スイッチ素子1A,1Bのそれぞれのゲート電極(ゲートパッド11A,11B)に、半導体スイッチ素子1A,1Bのオンおよびオフを切換えるための駆動信号を与える回路である。この実施の形態では、駆動回路は、集積回路である。しかしながら駆動回路の少なくとも一部を個別素子によって構成してもよい。
The
1つの実施形態では、駆動IC4は、端子T1〜T16を有する。端子T1,T2,T3,T4,T5,T8は、それぞれ、端子34,35,36,46,45,44に電気的に接続される。端子T9,T10,T11,T14,T15,T16は、それぞれ、端子42,41,43,33,31,32に電気的に接続される。たとえば半田によって、半導体モジュール100の各端子と、駆動IC4の対応する端子とが電気的に接続される。駆動IC4の端子T6,T7,T12,T13は、半導体モジュール100の内部に設けられた回路部品あるいは配線等に接続されない。
In one embodiment, the driving
駆動IC4は、半導体スイッチ素子1Aを駆動するための駆動信号および半導体スイッチ素子1Bを駆動するための駆動信号を生成する。2つの駆動信号を生成するために、駆動IC4は、2つの入力信号を受ける。たとえば端子T1,T2は、2つの入力信号のうちの一方の信号および他方の信号をそれぞれ受ける。
The
端子T3,T8は、たとえば駆動IC4の動作に必要な電源電圧を受けるための端子である。端子T4は、たとえば接地端子である。端子T5は、たとえば、駆動IC4の動作および停止を制御するための制御信号を受ける端子である。
Terminals T3 and T8 are terminals for receiving, for example, a power supply voltage necessary for the operation of drive IC4. Terminal T4 is, for example, a ground terminal. The terminal T5 is a terminal that receives a control signal for controlling the operation and stop of the
端子T10は、半導体スイッチ素子1Bを駆動するための駆動信号を出力する端子である。端子T15は、半導体スイッチ素子1Aを駆動するための駆動信号を出力する端子である。
The terminal T10 is a terminal that outputs a drive signal for driving the semiconductor switch element 1B. The terminal T15 is a terminal that outputs a drive signal for driving the
駆動IC4は、半導体スイッチ素子1Bを駆動するための駆動信号を生成する内部回路を有する。端子T9および端子T11は、その内部回路に、基準電圧および電源電圧をそれぞれ供給するための端子である。半導体スイッチ素子1Bを駆動するための駆動信号が、端子T10から出力される。
The
駆動IC4は、さらに、半導体スイッチ素子1Aを駆動するための駆動信号を生成する内部回路を有する。端子T14および端子T16は、その内部回路に、基準電圧および電源電圧をそれぞれ供給するための端子である。半導体スイッチ素子1Aを駆動するための駆動信号が、端子T15から出力される。
The
なお、各端子の機能および配置が上記のように限定されるものではない。さらに、駆動IC4の有する端子の数も16に限定されるものではない。駆動IC4の有する端子の数が16よりも少なくてもよい。逆に、駆動IC4の有する端子の数が16より多くてもよい。また、駆動IC4は、それ自身でパッケージ化されてもよく、ベアチップであってもよい。
In addition, the function and arrangement | positioning of each terminal are not limited as mentioned above. Further, the number of terminals of the
端子31は、信号配線部31A,31Bと、端子部31Cとを含む。信号配線部31A,31Bは、収容部材101の内部に配置される。信号配線部31A,31Bは、駆動IC4の端子T15から出力された駆動信号を、半導体スイッチ素子1Aのゲート電極(ゲートパッド11A)に与えるために設けられる。
The terminal 31 includes
信号配線部31Aの一方端は、駆動IC4の端子T15に電気的に接続される。信号配線部31Aの他方端は、チップ抵抗6Aの一方端に電気的に接続される。チップ抵抗6Aの他方端は、信号配線部31Bの一方端に接続される。したがって、信号配線部31A,31Bは、チップ抵抗6Aと電気的に直列に接続される。チップ抵抗6Aは、半導体スイッチ素子1Aのゲート電極(ゲートパッド11A)の入力インピーダンスを調整するために、信号配線部31A,31Bに電気的に接続される。
One end of the
端子部31Cの一方端は、信号配線部31Bの他方端に電気的に接続される。端子部31Cは、収容部材101の内部から収容部材101の外部へと引出される。すなわち端子部31Cの他方端が、収容部材101の外部に露出する。
One end of the
ワイヤ7Aは、信号配線部31Bと半導体スイッチ素子1Aのゲート電極(ゲートパッド11A)とを電気的に接続する。駆動IC4の端子T15から駆動信号が出力される。その駆動信号は、信号配線部31A,31Bおよびチップ抵抗6Aを伝達される。さらに駆動信号は、ワイヤ7Aを介して、半導体スイッチ素子1Aのゲートパッド11Aに与えられるとともに、端子部31Cを通じて外部に出力される。
The
端子33は、駆動IC4の端子T14に電気的に接続される。さらに、端子33は、ワイヤ8Aによって、半導体スイッチ素子1Aのソースパッド12Aに電気的に接続される。
The terminal 33 is electrically connected to the terminal T14 of the driving
端子41は、信号配線部41A,41Bと、端子部41Cとを含む。信号配線部41A,41Bは、収容部材101の内部に配置される。信号配線部41A,41Bは、駆動IC4の端子T10から出力された駆動信号を、半導体スイッチ素子1Bのゲート電極(ゲートパッド11B)に与えるために設けられる。
The terminal 41 includes
信号配線部41Aの一方端は、駆動IC4の端子T10に電気的に接続される。信号配線部41Aの他方端は、チップ抵抗6Bの一方端に電気的に接続される。チップ抵抗6Bの他方端は、信号配線部41Bの一方端に接続される。したがって、信号配線部41A,41Bは、チップ抵抗6Bと電気的に直列に接続される。チップ抵抗6Bは、半導体スイッチ素子1Bのゲート電極(ゲートパッド11B)の入力インピーダンスを調整するために、信号配線部41A,41Bに電気的に接続される。
One end of the
端子部41Cの一方端は、信号配線部41Bの他方端に電気的に接続される。端子部41Cは、収容部材101の内部から収容部材101の外部へと引出される。すなわち端子部41Cの他方端が、収容部材101の外部に露出する。
One end of the terminal portion 41C is electrically connected to the other end of the
ワイヤ7Bは、信号配線部41Bと半導体スイッチ素子1Bのゲート電極(ゲートパッド11B)とを電気的に接続する。駆動IC4の端子T10から駆動信号が出力される。その駆動信号は、信号配線部41A,41Bおよびチップ抵抗6Bを伝達される。さらに駆動信号は、ワイヤ7Bを介して、半導体スイッチ素子1Bのゲートパッド11Bに与えられるとともに、端子部41Cを通じて外部に出力される。
The wire 7B electrically connects the
端子42は、駆動IC4の端子T9に電気的に接続される。さらに、端子42は、ワイヤ8Bによって、半導体スイッチ素子1Bのソースパッド12Bに電気的に接続される。
The terminal 42 is electrically connected to the terminal T9 of the driving
端子33,42は、対応する半導体スイッチ素子のソース電極(ソースパッド)に電気的に接続されるソース配線部である。端子31の信号配線部31Bは、ソース配線部(端子33)よりも半導体スイッチ素子1Aの近くに配置される。端子41の信号配線部41Bは、ソース配線部(端子42)よりも半導体スイッチ素子1Bの近くに配置される。このような配置により、ワイヤ7Aがワイヤ8Aよりも短くなる。同じく、ワイヤ7Bがワイヤ8Bよりも短くなる。したがってワイヤ7A,7Bのインダクタンス成分を小さくすることができる。
The
図3は、図1および図2に示した半導体モジュール100の等価回路図である。図3を参照して、半導体スイッチ素子1Aのドレイン電極が端子51に電気的に接続される。半導体スイッチ素子1Aのソース電極が端子52に電気的に接続される。半導体スイッチ素子1Bのドレイン電極が端子52に電気的に接続される。半導体スイッチ素子1Bのソース電極が端子53に電気的に接続される。したがって、半導体スイッチ素子1A,1Bは、端子51と端子53との間に電気的に直列に接続される。端子51,52,53は、インバータの「P端子」、「O端子」および「N端子」に相当する。
FIG. 3 is an equivalent circuit diagram of the
端子51は、高電圧(たとえばDC600V)を受ける。端子53は、低電圧(たとえば接地電圧)を受ける。端子52は、半導体モジュール100の出力端子に相当し、図示しない交流負荷に接続される。半導体モジュール100の動作時には、半導体スイッチ素子1A,1Bが相補的にオンおよびオフする。これにより端子52の電圧が変化する。
ダイオード素子2A,2Bは、それぞれ、半導体スイッチ素子1A,1Bに逆並列接続される。すなわち、ダイオード素子2Aのアノード電極が、半導体スイッチ素子1Aのソース電極に接続される。ダイオード素子2Aのカソード電極が、半導体スイッチ素子1Aのドレイン電極に接続される。ダイオード素子2Bについても同様であり、上記の説明において、半導体スイッチ素子1Aが半導体スイッチ素子1Bに入れ替えられる。
The
端子35は、入力信号Viaを受ける。端子34は、入力信号Vibを受ける。端子36は、電源電圧VDD(たとえばDC5V)を受ける。端子46は、接地電圧に接続される。入力信号Via,Vibの各々の電圧は、接地電圧を基準として変化する。
駆動IC4は、入力信号Viaから、駆動信号Voaを生成する。駆動信号Voaの電圧は、端子33(図2参照)の電圧を基準として変化する。端子33の電圧は端子52の電圧と等しいことが好ましい。駆動信号Voaは、半導体スイッチ素子1Aのゲート電極(図2に示すゲートパッド11A)に与えられる。
The
さらに、駆動IC4は、入力信号Vibから、駆動信号Vobを生成する。駆動信号Vobの電圧は、端子42(図2参照)の電圧を基準として変化する。端子42の電圧は、端子46の電圧(接地電圧)と等しい。さらに、端子42の電圧は、端子53の電圧に等しい。駆動信号Vobは、半導体スイッチ素子1Bのゲート電極(図2に示すゲートパッド11B)に与えられる。
Further, the
半導体スイッチ素子1A,1Bは、それぞれ、寄生容量61A,61Bを有する。寄生容量61A,61Bの各々は、対応する半導体スイッチのゲート−ドレイン間容量(Cgd)である。半導体スイッチ素子のスイッチング動作時に、寄生容量61A,61Bの各々が充電および放電を行なう。これにより、駆動信号Voa,Vobの各々に雑音電圧が重畳する。したがって端子52の出力電圧に振動が生じやすくなる。
The
あるいは半導体モジュール100に接続される外部回路(配線、回路部品、負荷を含む)のインダクタンスに起因して、端子52の出力電圧に振動が生じる可能性がある。なお、出力電圧の振動の発生状況は、帰還容量(半導体スイッチ素子のゲート−ドレイン間容量)あるいは外部インピーダンスに応じて異なる。
Alternatively, the output voltage of the terminal 52 may vibrate due to the inductance of an external circuit (including wiring, circuit components, and load) connected to the
図4は、半導体モジュール100の出力電圧に振動が発生した状態を模式的に説明した電圧波形図である。図3および図4を参照して、電圧Voutは、端子52の電圧(半導体モジュール100の出力電圧)を表す。
FIG. 4 is a voltage waveform diagram schematically illustrating a state in which vibration is generated in the output voltage of the
たとえば電圧Voutの立下り時において、アンダーシュートが発生する。電圧Voutは、0V付近で振動し、その後、0Vになる。あるいは、電圧Voutの立上がり時において、オーバーシュートが発生する。電圧Voutは、端子51に与えられる電圧(たとえば600V付近)で振動し、その後、端子51に与えられる電圧に等しくなるように収束する。 For example, undershoot occurs when the voltage Vout falls. The voltage Vout oscillates in the vicinity of 0V and then becomes 0V. Alternatively, overshoot occurs when the voltage Vout rises. The voltage Vout oscillates at a voltage applied to the terminal 51 (for example, around 600 V), and then converges to be equal to the voltage applied to the terminal 51.
たとえば、図3に示された回路を、個別部品を組み合わせて構成することが考えられる。このような構成であれば、半導体スイッチ素子1A,1Bの入力インピーダンスを、抵抗等により調整することができる。適切な抵抗値を有する抵抗素子をチップ抵抗6A,6B(ゲート抵抗)として選択することにより、端子52からの出力電圧の振動を抑えることができる。
For example, it is conceivable that the circuit shown in FIG. 3 is configured by combining individual components. With such a configuration, the input impedance of the
しかしながら図1および図2に示されるように、この実施の形態では、駆動IC4、チップ抵抗6A,6B、半導体スイッチ素子1A,1Bおよびダイオード素子2A,2Bが1つの収容部材101に収容されて、半導体モジュール100を構成する。駆動IC4のゲート駆動能力は予め決まっている。さらに、半導体モジュールの組立後にチップ抵抗6A,6B(ゲート抵抗)の抵抗値を調整することはできない。
However, as shown in FIGS. 1 and 2, in this embodiment, the driving
電圧振動が、半導体モジュール100の使用条件(たとえば動作電圧、スイッチング速度等)に依存する場合には、半導体モジュール100の用途(使用条件)ごとに、半導体モジュール100を調整することが考えられる。具体的には、半導体モジュール100の用途に応じて、駆動IC4あるいはチップ抵抗6A,6Bを選択することが考えられる。
When the voltage oscillation depends on the use conditions (for example, operating voltage, switching speed, etc.) of the
しかしながら、半導体モジュール100の用途ごとに駆動ICおよびチップ抵抗6A,6Bの選択が必要となる。したがって、半導体モジュール100の品種が多くなる。半導体モジュール100の品種が多いほど、半導体モジュールを製造する側にとっては、品種の管理、および半導体モジュールを構成する部品の管理が煩雑になる。このことは半導体モジュール100のコスト増の原因となる。
However, it is necessary to select the driving IC and the
図2を参照して、実施の形態1によれば、半導体モジュール100は、端子部31C,41Cを有する。端子部31Cは、収容部材101の内部において信号配線部31A,31Bに電気的に接続される。さらに、端子部31Cは、収容部材101の内部から収容部材101の外部へと引出される。同じく、端子部41Cは、収容部材101の内部において信号配線部41A,41Bに電気的に接続される。さらに、端子部41Cは、収容部材101の内部から収容部材101の外部へと引出される。
Referring to FIG. 2, according to the first embodiment,
端子31,41(端子部31C,41C)の電圧を検出することによって、駆動IC4から半導体スイッチ素子1A,1Bに供給される駆動信号を検出することができる。これにより、たとえば半導体モジュール100の組立後の動作試験において、半導体スイッチ素子1Aのゲート、あるいは半導体スイッチ素子1Bのゲートに雑音電圧が入力されているかどうかを判定することができる。
By detecting the voltages of the
一方、半導体モジュール100の動作試験において、駆動信号が異常である(たとえば大きな雑音電圧が重畳している)場合には、たとえば、その半導体モジュール100を不良品と判定することができる。したがって、駆動信号が正常である半導体モジュール100を製品として出荷することができる。製品として出荷された半導体モジュール100では、出力電圧の振動が抑制されている。したがって、出力電圧を安定させることが可能な半導体モジュールを市場に供給することができる。
On the other hand, in the operation test of the
さらに実施の形態1によれば、チップ抵抗6A,6Bにより、対応する半導体スイッチ素子のゲート電極に加わる駆動信号の変化を緩やかにするとともに、信号配線部31B,41Bのインピーダンスを高くして外部端子31,41に接続されたフィルタによるインピーダンスを調整することができる。これにより、駆動信号に含まれる雑音電圧を鈍らせることができる。したがって、半導体スイッチ素子のゲート−ドレイン間の発振を防止することができる。この結果、半導体モジュール100の出力電圧の振動を抑制することができる。
Further, according to the first embodiment, the
さらに、図2に示されるように、実施の形態1によれば、端子31の信号配線部31A,31Bは、端子33(ソース配線部)よりも半導体スイッチ素子1Aの近くに配置される。同じく、端子41の信号配線部41A,41Bは、端子43(ソース配線部)よりも半導体スイッチ素子1Bの近くに配置される。
Further, as shown in FIG. 2, according to the first embodiment, the
上記構成によれば、信号配線部と、対応する半導体スイッチ素子のゲート電極とを接続するワイヤを短くすることができる。具体的には、ワイヤ7A,7Bを短くすることができる。ワイヤ7A,7Bが短いことにより、信号配線部と、対応する半導体スイッチ素子のゲート電極との間のインダクタンス成分を小さくすることができる。これにより、駆動信号に重畳する雑音電圧を小さくすることができる。
According to the said structure, the wire which connects a signal wiring part and the gate electrode of a corresponding semiconductor switch element can be shortened. Specifically, the
実施の形態1によれば、半導体スイッチ素子1A,1Bの各々は、炭化珪素半導体素子である。したがって半導体モジュールを高いスイッチング速度で動作させることができる。一方で、出力電圧の振動がより顕著となり得る。実施の形態1によれば、半導体モジュールを高いスイッチング速度で動作させても、出力電圧を安定させることができる。
According to the first embodiment, each of
<実施の形態2>
図5は、実施の形態2に係る半導体モジュールの構成を示した回路図である。図3および図5を参照して、実施の形態2に係る半導体モジュールは、フィルタ70A,70Bが追加される点で、実施の形態1に係る半導体モジュールと異なる。
<Embodiment 2>
FIG. 5 is a circuit diagram showing a configuration of a semiconductor module according to the second embodiment. 3 and 5, the semiconductor module according to the second embodiment is different from the semiconductor module according to the first embodiment in that filters 70A and 70B are added.
実施の形態2に係る半導体モジュール100において、フィルタ70A,70B以外の部分の構成は、図1および図2に示された構成と同じである。したがって、図2および図5を参照しながら、実施の形態2に係る半導体モジュール100を説明する。
In the
フィルタ70Aは、収容部材101の外部において、端子31(端子部31C)と端子52との間に電気的に接続される。フィルタ70Bは、収容部材101の外部において、端子41(端子部41C)と端子53との間に電気的に接続される。なお、端子部31C,41Cは、それぞれ、端子31,41の一部であるので、以下においては、端子部31C,41Cを、それぞれ「端子31」、「端子41」と表わす。
The filter 70 </ b> A is electrically connected between the terminal 31 (
フィルタ70Aは、半導体スイッチ素子1Aのゲートに入力される駆動信号に重畳される雑音電圧を取り除く機能を有する。フィルタ70Bは、半導体スイッチ素子1Bのゲートに入力される駆動信号に重畳される雑音電圧を取り除く機能を有する。したがって、実施の形態2によれば、半導体モジュール100の出力電圧の振動を抑えることができる。
The
フィルタ70Aは、端子31と、半導体スイッチ素子1Aのソースパッド12Aとの間に電気的に接続されていればよい。同じく、フィルタ70Bは、端子41と、半導体スイッチ素子1Bのソースパッド12Bとの間に電気的に接続されていればよい。端子52と端子33とが電気的に接続されている場合、フィルタ70Aは、端子52に代えて端子33に電気的に接続されてもよい。端子53と端子42とが電気的に接続されている場合、フィルタ70Bは、端子53に代えて端子42に電気的に接続されてもよい。以後に説明される構成においても同様である。
The
図6は、図5に示したフィルタ70A,70Bの具体的な構成の一例を示した図である。図6を参照して、フィルタ70A,70Bは、それぞれ、コンデンサ71A,71Bにより構成される。コンデンサ71Aは、端子31と、端子52との間に接続される。コンデンサ71Bは、端子41と、端子53との間に接続される。半導体スイッチ素子1A,1Bのスイッチング速度を、コンデンサ71A,71Bによって調整することができる。したがって、出力電圧の振動を抑制することができる。
FIG. 6 is a diagram illustrating an example of a specific configuration of the
図7は、図5に示したフィルタ70A,70Bの具体的な構成の他の例を示した図である。図7を参照して、フィルタ70Aは、コンデンサ71Aおよび抵抗素子72A(第2の抵抗素子)を含む。コンデンサ71Aおよび抵抗素子72Aは、端子31と端子52との間に電気的に直列に接続される。
FIG. 7 is a diagram showing another example of the specific configuration of the
同様に、フィルタ70Bは、コンデンサ71Bおよび抵抗素子72B(第2の抵抗素子)を含む。コンデンサ71Bおよび抵抗素子72Bは、端子41と端子53との間に電気的に直列に接続される。
Similarly,
抵抗素子6A、コンデンサ71A、および抵抗素子72Aは、ラグリードフィルタを構成する。同じく、抵抗素子6B、コンデンサ71B、および抵抗素子72Bは、ラグリードフィルタを構成する。
図8は、半導体スイッチ素子1Aの動作への帰還容量(ゲート−ドレイン間容量)の影響を説明するための図である。図8を参照して、端子51に接続された配線は、インダクタンス成分62を有する。半導体スイッチ素子1Aの動作時に、インダクタンス成分62および寄生容量61Aを介してゲートに電流(帰還信号)が流入する。
FIG. 8 is a diagram for explaining the influence of the feedback capacitance (gate-drain capacitance) on the operation of the
帰還信号の位相は、駆動信号の位相に対して遅れている。しかし帰還信号の位相の遅れが大きくなると、帰還信号の位相が、駆動信号の位相とほぼ同じになる(駆動信号の位相に対する、帰還信号の位相のずれが、360°の整数倍に近づく)可能性がある。この場合、半導体スイッチ素子1Aに正帰還が生じるので、半導体スイッチ素子1Aが発振する。したがって、半導体モジュール100の出力電圧に振動が生じる。特に、半導体スイッチ素子1Aの制御電極にコンデンサのみを接続した場合、位相遅れが大きくなることがある。なお、半導体スイッチ素子1Bにも同様の現象が生じる可能性がある。
The phase of the feedback signal is delayed with respect to the phase of the drive signal. However, when the phase delay of the feedback signal becomes large, the phase of the feedback signal can be almost the same as the phase of the drive signal (the phase shift of the feedback signal with respect to the phase of the drive signal approaches an integral multiple of 360 °). There is sex. In this case, since positive feedback occurs in the
図9は、図8に示した構成による効果を模式的に説明した電圧波形図である。図9を参照して曲線CV1は、半導体モジュール100の出力電圧の振動を表す。曲線CV2は、コンデンサ71A,71Bのみをそれぞれ端子31,41に接続したときの半導体モジュール100の出力電圧を示す。チップ抵抗6A,6B(ゲート抵抗)およびコンデンサ71A,71Bによって、電圧の振動の周期を長くすることができる。しかし、半導体スイッチ素子1A,1Bの帰還信号の位相を遅らせることで半導体スイッチ素子1A,1Bが発振状態になる場合がある。あるいは、電圧の振動を大幅に抑えることが難しい場合がある。
FIG. 9 is a voltage waveform diagram schematically illustrating the effect of the configuration shown in FIG. With reference to FIG. 9, a curve CV <b> 1 represents the oscillation of the output voltage of the
曲線CV3は、ラグリードフィルタを備えた半導体モジュール100の出力電圧の波形を示す。ラグリードフィルタは、半導体スイッチ素子1A,1Bの帰還信号の位相遅延を最小限に留めることにより発振を防止し、電圧の振動の周期を長くすることなく、電圧の振動を大幅に抑えることができる。したがって図7に示された構成によれば、半導体モジュール100の高速でのスイッチングを実現することができる。
A curve CV3 shows the waveform of the output voltage of the
以上のように実施の形態2によれば、フィルタによって、半導体モジュールの出力電圧をより安定させることができる。 As described above, according to the second embodiment, the output voltage of the semiconductor module can be further stabilized by the filter.
なお、上記の各実施の形態において、半導体モジュールに含まれる半導体スイッチ素子の数は2である。しかし、半導体モジュールに含まれる半導体スイッチ素子の数は2に限定されない。たとえば単相インバータの場合、2つのアーム(直列に接続された2つの半導体スイッチ)が必要である。したがって、半導体モジュールは、4つの半導体スイッチを含んでもよい。三相インバータの場合、3つのアームが必要である。したがって、半導体モジュールは、6つの半導体スイッチを含んでもよい。あるいは、半導体モジュールに含まれる半導体スイッチ素子の数は1であってもよい。 In each of the above embodiments, the number of semiconductor switch elements included in the semiconductor module is two. However, the number of semiconductor switch elements included in the semiconductor module is not limited to two. For example, in the case of a single-phase inverter, two arms (two semiconductor switches connected in series) are required. Therefore, the semiconductor module may include four semiconductor switches. In the case of a three-phase inverter, three arms are required. Therefore, the semiconductor module may include six semiconductor switches. Alternatively, the number of semiconductor switch elements included in the semiconductor module may be one.
上記の各実施の形態において、端子33,41の端子部(31C,41C)は、対応の信号配線部(31B,41B)と一体的に形成されている。これにより、端子部と信号配線部とが電気的に接続される。しかしながら、このように限定されない。たとえば信号配線部と端子部とが分離されるとともに、ワイヤ等によって、信号配線部と端子部とが電気的に接続されてもよい。
In each of the above embodiments, the terminal portions (31C, 41C) of the
さらに、チップ抵抗6Aは、信号配線部の途中に設けられるよう限定されない。たとえば、チップ抵抗6Aの一方端が駆動IC4の端子T15に直接接続されて、チップ抵抗6Aの他方端が信号配線部31Aの一方端に接続されてもよい。この場合、信号配線部31A,31Bおよび端子部31Cを一体化することができる。また、チップ抵抗6Aは、単なる抵抗素子ではなく抵抗素子とダイオードとの並列回路であってもよい。抵抗素子に並列に接続されたダイオードの抵抗が順方向と逆方向とでは異なることを利用することにより、スイッチオン時とスイッチオフ時とで制御信号の変化を独立に設定する自由度を増すことができる。これにより高速スイッチ動作と、動作の安定とを両立させることが容易になる。チップ抵抗6Bについても同様である。
Further, the
また、半導体スイッチ素子は、MOSFETに限定されない。たとえば半導体スイッチ素子がバイポーラトランジスタ、あるいはIGBT(Insulated Gate Bipolar Transistor)でもよい。たとえば半導体スイッチ素子がnpnバイポーラトランジスタの場合、上記の説明における「ドレイン」、「ゲート」、および「ソース」を「コレクタ」、「ベース」、および「エミッタ」にそれぞれ置き換えることができる。半導体スイッチ素子がn型IGBTの場合、上記の説明における「ドレイン」および「ソース」を「コレクタ」および「エミッタ」にそれぞれ置き換えることができる。 The semiconductor switch element is not limited to a MOSFET. For example, the semiconductor switch element may be a bipolar transistor or an IGBT (Insulated Gate Bipolar Transistor). For example, when the semiconductor switch element is an npn bipolar transistor, “drain”, “gate”, and “source” in the above description can be replaced with “collector”, “base”, and “emitter”, respectively. When the semiconductor switch element is an n-type IGBT, “drain” and “source” in the above description can be replaced with “collector” and “emitter”, respectively.
さらに、上記の各実施の形態では、n型の半導体スイッチ素子(nチャネルMOSFET)が適用される。しかし、n型の半導体スイッチ素子に代えてp型の半導体スイッチ素子を適用してもよい。 Furthermore, in each of the above embodiments, an n-type semiconductor switch element (n-channel MOSFET) is applied. However, a p-type semiconductor switch element may be applied instead of the n-type semiconductor switch element.
今回開示された実施の形態は例示であって、上記内容のみに制限されるものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time is an exemplification, and the present invention is not limited to the above contents. The scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1A,1B 半導体スイッチ素子
2A,2B ダイオード素子
3A,3B ダイパッド
4 駆動IC
6A,6B チップ抵抗
7A,7B,8A,8B,9A,9B,10A,10B,10C ワイヤ
11A,11B ゲートパッド
12A,12B ソースパッド
21A,21B アノード電極
31〜36,41〜46,51〜53,T1〜T16 端子
31A,31B,41A,41B 信号配線部
31C,41C 端子部
61A,61B 寄生容量
62 インダクタンス成分
70A,70B フィルタ
71A,71B コンデンサ
72A,72B 抵抗素子
100 半導体モジュール
101 収容部材
CV1,CV2,CV3 曲線。
1A, 1B
6A, 6B Chip resistors 7A, 7B, 8A, 8B, 9A, 9B, 10A, 10B, 10C
Claims (5)
前記半導体スイッチ素子の前記制御電極に、前記半導体スイッチ素子を駆動するための駆動信号を与える駆動回路と、
前記半導体スイッチ素子および前記駆動回路を収容する収容部材と、
前記収容部材の内部から前記収容部材の外部に引出される外部端子とを備え、
前記外部端子は、
前記収容部材の内部に配置されて、前記駆動回路から出力された前記駆動信号を伝達する信号配線部と、
前記収容部材の内部において前記信号配線部に電気的に接続されるとともに、前記収容部材の内部から前記収容部材の外部へと引出される端子部とを含み、
前記半導体スイッチ素子は、MOSFETであって、ソース電極をさらに有し、
前記収容部材の内部に配置されたソース配線部と、
前記収容部材の内部に配置されて、前記信号配線部と、前記半導体スイッチ素子の前記制御電極とを接続する第1のワイヤと、
前記ソース配線部と前記半導体スイッチ素子の前記ソース電極とをつなぐ第2のワイヤとをさらに備え、
前記信号配線部は、前記ソース配線部よりも前記半導体スイッチ素子の近くに配置され、
前記第1のワイヤは、前記第2のワイヤよりも短い、半導体モジュール。 A semiconductor switch element having a control electrode;
A drive circuit for supplying a drive signal for driving the semiconductor switch element to the control electrode of the semiconductor switch element;
A housing member for housing the semiconductor switch element and the drive circuit;
An external terminal drawn from the inside of the housing member to the outside of the housing member,
The external terminal is
Is disposed within the housing member, and a signal wiring portion of the drive signal output from the drive circuit reaches Den,
A terminal portion that is electrically connected to the signal wiring portion inside the housing member and is drawn out of the housing member to the outside of the housing member;
The semiconductor switch element is a MOSFET, and further includes a source electrode,
A source over scan wiring portion disposed inside of said housing member,
Is disposed within the housing member, and the signal wiring portion, a first wire that connects the said control electrode of said semiconductor switching element,
A second wire connecting the source wiring portion and the source electrode of the semiconductor switch element ;
The signal wiring portion is disposed closer to the semiconductor switch element than the source wiring portion,
The semiconductor module, wherein the first wire is shorter than the second wire.
前記収容部材の内部に配置されて、前記駆動回路と、前記半導体スイッチ素子の前記制御電極との間に、前記信号配線部に電気的に直列に接続される第1の抵抗素子をさらに備える、請求項1に記載の半導体モジュール。 The semiconductor module is
A first resistance element disposed inside the housing member and electrically connected in series to the signal wiring portion between the drive circuit and the control electrode of the semiconductor switch element; The semiconductor module according to claim 1.
前記端子部に電気的に接続されるコンデンサをさらに備える、請求項1または請求項2に記載の半導体モジュール。 The semiconductor module is
The semiconductor module according to claim 1, further comprising a capacitor electrically connected to the terminal portion.
前記第2の抵抗素子および前記コンデンサは、前記端子部に電気的に直列に接続される、請求項3に記載の半導体モジュール。 The semiconductor module further includes a second resistance element,
Said second resistive element and the capacitor, wherein Ru is connected to the Electrical terminal portion in series, the semiconductor module according to claim 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014042761A JP6379525B2 (en) | 2014-03-05 | 2014-03-05 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014042761A JP6379525B2 (en) | 2014-03-05 | 2014-03-05 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015171182A JP2015171182A (en) | 2015-09-28 |
JP6379525B2 true JP6379525B2 (en) | 2018-08-29 |
Family
ID=54203489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014042761A Active JP6379525B2 (en) | 2014-03-05 | 2014-03-05 | Semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6379525B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017168951A1 (en) * | 2016-03-29 | 2017-10-05 | 三菱電機株式会社 | Overheat protection control device |
DE112017004776B4 (en) * | 2016-09-23 | 2022-10-13 | Mitsubishi Electric Corporation | POWER SEMICONDUCTOR MODULE AND POWER SEMICONDUCTOR ARRANGEMENT |
JP6988362B2 (en) * | 2017-10-19 | 2022-01-05 | 株式会社デンソー | Semiconductor module |
WO2021044715A1 (en) * | 2019-09-02 | 2021-03-11 | ローム株式会社 | Switch drive circuit |
JP7422371B1 (en) | 2023-02-14 | 2024-01-26 | 株式会社アレックス | Drive circuit and drive control system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4916964B2 (en) * | 2007-07-12 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | DC-DC converter, driver IC, and system-in-package |
JP5348912B2 (en) * | 2008-03-19 | 2013-11-20 | 株式会社豊田中央研究所 | Semiconductor device drive circuit |
JP5214675B2 (en) * | 2010-08-04 | 2013-06-19 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP5805513B2 (en) * | 2011-12-14 | 2015-11-04 | 三菱電機株式会社 | Power semiconductor device |
-
2014
- 2014-03-05 JP JP2014042761A patent/JP6379525B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015171182A (en) | 2015-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6379525B2 (en) | Semiconductor module | |
US9685879B2 (en) | Power semiconductor module and power conversion device | |
JP6202094B2 (en) | Semiconductor device | |
CN106487252B (en) | Semiconductor device, smart power module, and power conversion device | |
US9870984B2 (en) | Power field-effect transistor (FET), pre-driver, controller, and sense resistor integration for multi-phase power applications | |
US5773883A (en) | Semiconductor device and semiconductor module | |
CN108475983B (en) | Semiconductor device and vibration suppression device | |
CN107710407B (en) | Semiconductor device with a plurality of semiconductor chips | |
WO2016103324A1 (en) | Power converting apparatus and power semiconductor module | |
TWI753996B (en) | electronic device | |
US9893643B1 (en) | Semiconductor module, semiconductor device, and electric power device | |
US20210366886A1 (en) | Semiconductor device | |
CN109768787B (en) | Semiconductor device and driving method thereof | |
JP2008028281A (en) | Semiconductor device | |
CN112688675A (en) | Intelligent high-voltage relay | |
US8958224B2 (en) | Power converter | |
US10122298B2 (en) | Semiconductor device and power conversion device | |
JP2017118807A (en) | Power conversion system, power module, and semiconductor device | |
JP5812974B2 (en) | Semiconductor device | |
WO2018096573A1 (en) | Semiconductor module | |
JP6832790B2 (en) | Inverter device | |
JP2006166142A (en) | Overcurrent protective circuit and inverter provided with it | |
JP7076398B2 (en) | Semiconductor device | |
JP2006054245A (en) | Semiconductor device | |
JP5899947B2 (en) | Power semiconductor module and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6379525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |