JP6379350B2 - Manufacturing method of chip resistor - Google Patents
Manufacturing method of chip resistor Download PDFInfo
- Publication number
- JP6379350B2 JP6379350B2 JP2014041281A JP2014041281A JP6379350B2 JP 6379350 B2 JP6379350 B2 JP 6379350B2 JP 2014041281 A JP2014041281 A JP 2014041281A JP 2014041281 A JP2014041281 A JP 2014041281A JP 6379350 B2 JP6379350 B2 JP 6379350B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- protective film
- pair
- resistance value
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本発明は、各種電子機器に使用される低い抵抗値のチップ抵抗器の製造方法に関するものである。 The present invention relates to a method of manufacturing a low-resistance chip resistor used in various electronic devices.
従来のこの種のチップ抵抗器の製造方法は、図6において、絶縁基板1の両端部に一対の上面電極2を形成し、絶縁基板1の上面において一対の上面電極2間に抵抗体3を形成する工程と、一対の上面電極2の上面に抵抗値測定用のプローブ(図示せず)を当接させて抵抗値を測定しながら、抵抗体3にその一方の側面から抵抗体3の他の側面に向かってレーザで切削することによりトリミング溝4を形成して抵抗値を調整(トリミング)する工程と、抵抗体3を覆うように保護膜5を形成する工程と、絶縁基板1の両端面に一対の上面電極2と接続される端面電極6を形成する工程と、端面電極6の表面にめっきすることによりめっき層7を形成する工程とを備えていた。また、場合により、絶縁基板1の下面に裏面電極8を形成していた。
In the conventional method of manufacturing this type of chip resistor, in FIG. 6, a pair of
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
As prior art document information relating to the invention of this application, for example,
上記した従来のチップ抵抗器の製造方法においては、保護膜5の印刷ずれが発生したり、トリミングする際のプローブの当接位置が不安定になったりするため、このプローブの当接位置と完成後に抵抗値を測定するときのプローブの当接位置とが異なる可能性があり、これにより、トリミング時の測定抵抗値と完成後の測定抵抗値とが異なり、抵抗値精度が悪化するおそれがあるという課題を有していた。
In the above-described conventional method of manufacturing a chip resistor, printing displacement of the
本発明は上記従来の課題を解決するもので、抵抗値精度を向上させることができるチップ抵抗器の製造方法を提供することを目的とするものである。 The present invention solves the above-described conventional problems, and an object of the present invention is to provide a chip resistor manufacturing method capable of improving the resistance value accuracy.
上記目的を達成するために、本発明は以下の構成を有するものである。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、絶縁基板の上面において抵抗体を形成するとともに、前記抵抗体の両端部に一対の上面電極を形成する工程と、前記一対の上面電極に抵抗値測定用のプローブを当接させて抵抗値を測定しながら前記抵抗体にトリミング溝を形成して抵抗値を調整する工程と、前記抵抗体を覆うように第1の保護膜を形成する工程と、前記絶縁基板の両端面に前記一対の上面電極と接続される端面電極を形成する工程と、前記端面電極の表面にめっきすることによりめっき層を形成する工程とを備え、前記一対の上面電極の一部の上面から前記抵抗体の上面にかけて連続するように形成され、その端部が前記第1の保護膜の端部より前記絶縁基板の端面側に位置する樹脂で形成された一対の第2の保護膜を設け、前記一対の第2の保護膜を前記抵抗体の一部が露出するように互いに間隔をあけて形成し、前記抵抗値を調整する工程において、前記一対の第2の保護膜間に露出した前記抵抗体をレーザで切削し、前記プローブを前記一対の第2の保護膜の端部に当接させながら前記一対の第2の保護膜の端部に向かって押し付けるようにしたもので、この製造方法によれば、トリミングの際のプローブの当接位置が安定するため、トリミングの際のプローブの当接位置と完成後に抵抗値を測定するときのプローブの当接位置とを合わせることができ、これにより、トリミング時の測定抵抗値と完成後の測定抵抗値とを一致させることが可能になるため、抵抗値精度を向上させることができるという作用効果を有するものである。 According to a first aspect of the present invention, a resistor is formed on an upper surface of an insulating substrate, a pair of upper surface electrodes are formed on both ends of the resistor, and a resistance value measurement is performed on the pair of upper surface electrodes. A step of forming a trimming groove in the resistor while adjusting a resistance value while abutting a probe for contact, and a step of forming a first protective film so as to cover the resistor; A step of forming end face electrodes connected to the pair of upper surface electrodes on both end faces of the insulating substrate; and a step of forming a plating layer by plating on the surface of the end face electrodes; A pair of second layers are formed so as to be continuous from a part of the upper surface to the upper surface of the resistor, and their end portions are formed of a resin located on the end surface side of the insulating substrate from the end portion of the first protective film. the protective film is provided, said pair of The second protective film is formed spaced from one another so as to partially expose the resistor, in the step of adjusting the resistance value, the laser the resistor exposed between the pair of second protective layer in cutting, the probe is a material obtained by the urge toward the end of the pair of second protective layer the pair of second while contact with the end portion of the protective film, according to the manufacturing method Since the contact position of the probe at the time of trimming is stable, the contact position of the probe at the time of trimming can be matched with the contact position of the probe when measuring the resistance value after completion. Since the measured resistance value at the time and the measured resistance value after completion can be made to coincide with each other, the resistance value accuracy can be improved.
以上のように本発明のチップ抵抗器の製造方法は、第2の保護膜を一対の上面電極の一部の上面から抵抗体の上面にかけて連続して形成し、かつその端部を第1の保護膜の端部より絶縁基板の端面側に位置させ、さらに、抵抗値を調整する工程において、プローブを第2の保護膜の端部に当接させながら第2の保護膜の端部に向かって押し付けるようにしているため、トリミングの際のプローブの当接位置が安定し、これにより、トリミングの際のプローブの当接位置と完成後に抵抗値を測定するときのプローブの当接位置とを合わせることができるため、トリミング時の測定抵抗値と完成後の測定抵抗値とを一致させることが可能になり、抵抗値精度を向上させることができるという優れた効果を奏するものである。 As described above, in the manufacturing method of the chip resistor of the present invention, the second protective film is continuously formed from the upper surface of a part of the pair of upper surface electrodes to the upper surface of the resistor, and the end portion thereof is the first In the step of adjusting the resistance value, the probe is brought into contact with the end portion of the second protective film while being in contact with the end portion of the second protective film. Therefore, the contact position of the probe at the time of trimming is stabilized, so that the contact position of the probe at the time of trimming and the contact position of the probe when the resistance value is measured after completion are adjusted. Since they can be matched, the measured resistance value at the time of trimming can be matched with the measured resistance value after completion, and the resistance value accuracy can be improved.
以下、本発明の一実施の形態におけるチップ抵抗器の製造方法について、図面を参照しながら説明する。 Hereinafter, a method for manufacturing a chip resistor according to an embodiment of the present invention will be described with reference to the drawings.
図1は本発明の一実施の形態におけるチップ抵抗器の断面図である。 FIG. 1 is a cross-sectional view of a chip resistor according to an embodiment of the present invention.
本発明の一実施の形態におけるチップ抵抗器は、図1に示すように、絶縁基板11と、この絶縁基板11の上面に設けられた抵抗体12と、前記抵抗体12の両端部に設けられた一対の上面電極13と、少なくとも前記抵抗体12を覆うように設けられた第1の保護膜14と、前記一対の上面電極13と電気的に接続されるように前記絶縁基板11の両端面11aに設けられた一対の端面電極15と、前記一対の端面電極15の表面に形成されためっき層16とを備えた構成としている。
As shown in FIG. 1, a chip resistor according to an embodiment of the present invention is provided on an
そして、第2の保護膜17を一対の上面電極13の一部の上面から抵抗体12の上面にかけて連続して形成し、かつその端部17aを第1の保護膜14の端部14aより絶縁基板11の端面11a側に位置させている。ここで、端部14a、17aとは、第1の保護膜14、第2の保護膜17の最も絶縁基板11の両端面11a側に位置する部分をいう。
Then, the second
次に、本発明の一実施の形態におけるチップ抵抗器の製造方法について、図2〜図5を参照しながら説明する。なお、図2〜図4(a)は断りがなければ上面図を示し、図4(b)〜図5は断面図を示す。 Next, a method for manufacturing a chip resistor according to an embodiment of the present invention will be described with reference to FIGS. 2A to 4A are top views unless otherwise specified, and FIGS. 4B to 5 are cross-sectional views.
まず、図2(a)に示すように、分割用のスリットである縦分割部21aと横分割部21bを有し1個のチップ抵抗器に相当する各領域が区画されているシート状の絶縁基板21を用意する。そして、このシート状の絶縁基板21は、Al2O3を96%含有するアルミナで構成されており、シート状の絶縁基板21の各領域は1個のチップ抵抗器における絶縁基板11となる。また、縦分割部21aと横分割部21bは分割用のスリットでなくてもよく、この場合は、縦分割部21aと横分割部21bは分割される箇所、すなわちダイシングやスクライブの中心部に相当する。
First, as shown in FIG. 2 (a), a sheet-like insulation having a
なお、説明を簡単にするために、図2〜図5ではチップ抵抗器が縦4列、横3列のシート状に形成されている部分を示す。 In order to simplify the description, FIGS. 2 to 5 show a portion in which the chip resistors are formed in a sheet form of four rows and three rows.
次に、図2(b)に示すように、シート状の絶縁基板21の上面において、連続して縦分割部21aを跨ぐようにCuNiにガラスフリットを含有させたペーストを印刷、焼成して抵抗体12を設ける。
Next, as shown in FIG. 2 (b), on the upper surface of the sheet-like
次に、図2(c)に示すように、各縦分割部21aを跨ぐようにCu系厚膜材料を印刷、焼成して、上面電極13を形成する。このとき、一対の上面電極13間に各領域の抵抗体12が位置し、各領域では抵抗体12の上面の両端部に一対の上面電極13が設けられる。さらに、各領域の絶縁基板11の裏面両端部に裏面電極22を形成してもよい。
Next, as shown in FIG. 2C, a Cu-based thick film material is printed and baked so as to straddle each
なお、抵抗体12として、AgまたはAgPdを用いてもよく、この場合、上面電極13としてAg系厚膜材料を使用する。さらに、場合によっては抵抗体12をプリコートガラスで覆う。また、抵抗体12は縦分割部21aを跨がないように形成してもよく、このとき、上面電極13と抵抗体12の形成順序は逆にしてもよい。そしてさらに、上面電極13を2層で形成してもよい。
Note that Ag or AgPd may be used as the
次に、図3(a)に示すように、上面電極13の端部と抵抗体12の一部を連続して覆うようにエポキシ樹脂などからなる第2の保護膜17を形成する。この第2の保護膜17は縦分割部21aを跨ぐように各領域で一対設け、抵抗体12の一部が露出するように互いに間隔をあけて形成する。このとき、プリコートガラスを形成する場合は、抵抗体12を覆うプリコートガラスを第2の保護膜17で覆うようにし、上面電極13を2層で形成する場合は、最上層の上面電極13を第2の保護膜17で覆うようにする。
Next, as shown in FIG. 3A, a second
さらに、第2の保護膜17は、上面電極13の端部および側部を覆い、かつ、縦分割部21aを跨ぐ部分にはロ字状の切欠部18を形成する。この切欠部18によって上面電極13の一部が露出している。そして、この切欠部18は縦方向には露出せず、周囲を第2の保護膜17で囲まれている。上記のように縦分割部21aを跨ぐように切欠部18を1つ形成すれば、縦分割部21aを跨いた2つのチップ抵抗器に切欠部18を形成することができる。
Further, the second
次に、図3(b)に示すように、露出した抵抗体12を、その一方の側面から他の側面に向かうようにレーザで切削することによりトリミング溝19を形成して抵抗値を調整(トリミング)する。
Next, as shown in FIG. 3B, the
このとき、抵抗値の測定は、図3(c)に示すように、抵抗値測定用のプローブ20を、一対の上面電極13における第2の保護膜17の端部17a(切欠部18の内面)に当接させながら第2の保護膜17の端部17aに向かって(抵抗体12側)に押し付けて行う。なお、図3(c)は図3(b)のA−A線断面図である。
At this time, as shown in FIG. 3C, the resistance value is measured by using the resistance measurement probe 20 with the
次に、図4(a)、図4(b)に示すように、切欠部18を覆わないようにし、かつ第2の保護膜17、抵抗体12およびトリミング溝19を覆うようにガラスまたはエポキシ樹脂ペーストをスクリーン印刷する。その後、硬化、焼成することにより第1の保護膜14を形成する。このとき、第1の保護膜14は横分割部21bを跨ぐように帯状に形成してもよい。
Next, as shown in FIGS. 4A and 4B, glass or epoxy is used so as not to cover the
ここで、切欠部18の全部が第1の保護膜14で覆われていないため、切欠部18における上面電極13が露出し、かつ第2の保護膜17の端部17aが第1の保護膜14の端部14aより各領域の絶縁基板11の端面11a側に位置することになる。すなわち、上面視で第1の保護膜14は第2の保護膜17から絶縁基板11の両端面11a方向へははみ出さないようにする。なお、図4(b)は図4(a)のB−B線断面図である。
Here, since the
次に、図4(c)に示すように、一対の上面電極13と電気的に接続されるように絶縁基板11の両端面11aにAgを印刷、塗布、またはスパッタして一対の端面電極15を設け、かつシート状の絶縁基板21を縦分割部21a、横分割部21bで分割し、複数の個片状のチップ抵抗器を得る。このとき、切欠部18は端面電極15で埋められる。
Next, as shown in FIG. 4C, Ag is printed, applied, or sputtered on both end surfaces 11 a of the insulating
最後に、図5に示すように、一対の端面電極15の表面に、Niめっき層を形成し、さらにこのNiめっき層を覆うようにSnめっき層を形成することによりめっき層16を構成して、チップ抵抗器の完成品が得られる。
Finally, as shown in FIG. 5, a
その後、出荷前、あるいはユーザでの受入の際の検査時に、完成品としての抵抗値を測定する。このとき、一対の上面電極13を覆うめっき層16にプローブ20を当接させて行う。
Thereafter, the resistance value of the finished product is measured before shipment or at the time of inspection at the time of acceptance by the user. At this time, the probe 20 is brought into contact with the
上記したように本発明の一実施の形態においては、第2の保護膜17を一対の上面電極13の一部の上面から抵抗体12の上面にかけて連続して形成し、かつその端部17aを第1の保護膜14の端部14aより絶縁基板11の端面11a側に位置させ、さらに、抵抗値を調整する工程において、プローブ20を第2の保護膜17の端部17aに当接させながら第2の保護膜17の端部17aに向かって押し付けるようにしているため、トリミングの際のプローブ20の当接位置が安定し、これにより、トリミングの際のプローブ20の当接位置と完成後に抵抗値を測定するときのプローブ20の当接位置とを合わせることができるため、トリミング時の測定抵抗値と完成後の測定抵抗値とを一致させることが可能になり、抵抗値精度を向上させることができるという効果が得られるものである。
As described above, in the embodiment of the present invention, the second
すなわち、トリミングの際のプローブ20の当接位置を第2の保護膜17の端部17aで確定させる。さらに、第2の保護膜17の端部17aを第1の保護膜14の端部14aより絶縁基板11の端面11a側に位置させているため、第1の保護膜14の形状や位置がばらついても、上面電極13を第1の保護膜14が覆うことはなく、これにより、完成後に抵抗値を測定するときのプローブ20の当接位置を、確定されたトリミングの際のプローブ20の当接位置に合わせることができる。なお、めっき層16は抵抗値が低いのでその抵抗値はほとんど無視できる。
That is, the contact position of the probe 20 at the time of trimming is determined by the
逆に、第1の保護膜14の端部14aを第2の保護膜17の端部17aより絶縁基板11の端面11a側に位置させれば、第1の保護膜14の形状や位置がばらつくと、上面電極13を第1の保護膜14が覆うことなり、かつその覆う面積もばらつき、これにより、完成後に抵抗値を測定するときのプローブ20の当接位置を、確定されたトリミングの際のプローブ20の当接位置に合わせることができなくなる。
Conversely, if the
さらに、第2の保護膜17には縦方向には露出しないロ字状の切欠部18を形成しているため、トリミングの際、あるいは完成後に抵抗値を測定する際のプローブ20を当接させ易くなる。
In addition, since the second
特に、切欠部18の横方向の幅を、各領域においてプローブの幅と略同じ幅になるように狭くすれば、トリミングの際、完成後に抵抗値を測定する際のプローブ20を当接位置がほぼ決まってしまうため、トリミングの際のプローブ20の当接位置と完成後に抵抗値を測定するときのプローブの当接位置とをより一致させ易くなる。
In particular, if the lateral width of the
また、縦分割部21aを跨ぐように切欠部18を形成しているため、縦分割部21aにおける第2の保護膜17の量を減らすことができ、これにより、分割の際にバリが発生して形状不良となるのを防止できる。
In addition, since the
なお、電圧測定用と電流通電用の4端子のプローブで抵抗値測定ができるように、切欠部18を2つに分割してもよい。
Note that the
本発明に係るチップ抵抗器の製造方法は、抵抗値精度を向上させることができるという効果を有するものであり、特に、各種電子機器に使用される低い抵抗値のチップ抵抗器等において有用となるものである。 The method of manufacturing a chip resistor according to the present invention has an effect that the resistance value accuracy can be improved, and is particularly useful in a chip resistor having a low resistance value used in various electronic devices. Is.
11 絶縁基板
11a 絶縁基板の端面
12 抵抗体
13 上面電極
14 第1の保護膜
14a 第1の保護膜の端部
15 端面電極
16 めっき層
17 第2の保護膜
17a 第2の保護膜の端部
19 トリミング溝
20 プローブ
DESCRIPTION OF
Claims (1)
上面にかけて連続するように形成され、その端部が前記第1の保護膜の端部より前記絶縁基板の端面側に位置する樹脂で形成された一対の第2の保護膜を設け、前記一対の第2の保護膜を前記抵抗体の一部が露出するように互いに間隔をあけて形成し、前記抵抗値を調整する工程において、前記一対の第2の保護膜間に露出した前記抵抗体をレーザで切削し、前記プローブを前記一対の第2の保護膜の端部に当接させながら前記一対の第2の保護膜の端部に向かって押し付けるようにしたチップ抵抗器の製造方法。
A step of forming a resistor on the upper surface of the insulating substrate and forming a pair of upper surface electrodes on both ends of the resistor, and measuring a resistance value by contacting a probe for measuring a resistance value to the pair of upper surface electrodes Forming a trimming groove in the resistor while adjusting the resistance value, forming a first protective film so as to cover the resistor, and the pair of upper surface electrodes on both end surfaces of the insulating substrate And forming a plating layer by plating the surface of the end surface electrode, and continuously from the upper surface of a part of the pair of upper surface electrodes to the upper surface of the resistor. A pair of second protective films formed of resin whose end portions are located closer to the end face side of the insulating substrate than the end portions of the first protective film, and the pair of second protective films are provided . Part of the resistor is on the protective film Formed spaced from one another so as to leave, in the above step of adjusting the resistance value, said exposed between the pair of the second protective film cutting the resistor with a laser, the second of the probe of the pair A method of manufacturing a chip resistor, wherein the chip resistors are pressed against the end portions of the pair of second protective films while being in contact with the end portions of the protective film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014041281A JP6379350B2 (en) | 2014-03-04 | 2014-03-04 | Manufacturing method of chip resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014041281A JP6379350B2 (en) | 2014-03-04 | 2014-03-04 | Manufacturing method of chip resistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015167178A JP2015167178A (en) | 2015-09-24 |
JP6379350B2 true JP6379350B2 (en) | 2018-08-29 |
Family
ID=54257932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014041281A Active JP6379350B2 (en) | 2014-03-04 | 2014-03-04 | Manufacturing method of chip resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6379350B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7219146B2 (en) * | 2019-04-17 | 2023-02-07 | Koa株式会社 | Manufacturing method of sulfuration detection sensor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07333247A (en) * | 1994-06-13 | 1995-12-22 | Sumitomo Electric Ind Ltd | Light data link |
JP3766497B2 (en) * | 1997-01-08 | 2006-04-12 | ローム株式会社 | Structure of chip resistor and manufacturing method thereof |
JP3766493B2 (en) * | 1996-12-20 | 2006-04-12 | ローム株式会社 | Structure of chip resistor and manufacturing method thereof |
JPH10289803A (en) * | 1997-04-16 | 1998-10-27 | Matsushita Electric Ind Co Ltd | Resistor and manufacture thereof |
JP4061729B2 (en) * | 1998-09-01 | 2008-03-19 | 松下電器産業株式会社 | Resistor and manufacturing method thereof |
JP2013222916A (en) * | 2012-04-19 | 2013-10-28 | Panasonic Corp | Method of manufacturing chip resistor |
-
2014
- 2014-03-04 JP JP2014041281A patent/JP6379350B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015167178A (en) | 2015-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4889525B2 (en) | Chip resistor and manufacturing method thereof | |
JP6822947B2 (en) | Square chip resistor and its manufacturing method | |
JP6371187B2 (en) | Resistor trimming method | |
WO2015162858A1 (en) | Chip resistor and method for manufacturing same | |
JP6379350B2 (en) | Manufacturing method of chip resistor | |
US11189402B2 (en) | Metal plate resistor and manufacturing method thereof | |
US20200075200A1 (en) | Metal plate resistor and method for manufacturing same | |
JP2015230922A (en) | Manufacturing method of chip resistor | |
JP6484797B2 (en) | Manufacturing method of chip resistor | |
JP5891342B2 (en) | Manufacturing method of chip resistor | |
JP2013222916A (en) | Method of manufacturing chip resistor | |
JP6326639B2 (en) | Manufacturing method of chip resistor | |
JP5037288B2 (en) | Chip resistor and manufacturing method thereof | |
JP4875327B2 (en) | Manufacturing method of chip resistor | |
JP4867487B2 (en) | Manufacturing method of chip resistor | |
JP4295145B2 (en) | Manufacturing method of chip resistor | |
JP2016131169A (en) | Chip resistor | |
JP6114905B2 (en) | Manufacturing method of chip resistor | |
JP6364606B2 (en) | Manufacturing method of chip resistor | |
JP6811375B2 (en) | Circuit protection element and its manufacturing method | |
WO2018147014A1 (en) | Chip resistor manufacturing method, and chip resistor | |
JP2013089655A (en) | Method for manufacturing chip resistor | |
JP2020061448A (en) | Chip resistor | |
JP2016046333A (en) | Manufacturing method of chip resistor | |
JP2015170727A (en) | resistor and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160519 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180702 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6379350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |