JP6370498B2 - コンピューティングデバイス内の複数のsocの間における動作状態の協調のための方法およびシステム - Google Patents
コンピューティングデバイス内の複数のsocの間における動作状態の協調のための方法およびシステム Download PDFInfo
- Publication number
- JP6370498B2 JP6370498B2 JP2017542845A JP2017542845A JP6370498B2 JP 6370498 B2 JP6370498 B2 JP 6370498B2 JP 2017542845 A JP2017542845 A JP 2017542845A JP 2017542845 A JP2017542845 A JP 2017542845A JP 6370498 B2 JP6370498 B2 JP 6370498B2
- Authority
- JP
- Japan
- Prior art keywords
- soc
- processor
- information
- state
- computing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Telephone Function (AREA)
- Mobile Radio Communication Systems (AREA)
Description
20、30 SOC
22、32 状態機械
24 動作状態
34 コマンド
100 プロセスフロー図
200 アプリケーションプロセッサSOC
202 デジタル信号プロセッサ(DSP)、SOCプロセッサ
204 モデムプロセッサ、SOCプロセッサ
206 グラフィックスプロセッサ、SOCプロセッサ
208 アプリケーションプロセッサ、SOCプロセッサ
208a 状態モニタ
210 電力管理プロセッサ、SOCプロセッサ
210a 状態機械
212 メモリ
212a レジスタ
214 アナログ回路およびカスタム回路、回路
216 他のシステム構成要素およびリソース
218 相互接続/バスモジュール
300 WIFIトランシーバSOC
302 WIFIステーション(STA)管理プログラム、WIFIプロセッサ
302a 状態モニタ
304 802.11メディアアクセス制御/物理レイヤ(MAC/PHY)パケットプロセッサ、WIFIプロセッサ
306 中間周波数(IF)/ベースバンドプロセッサ、WIFIプロセッサ
308 802.11タイミング同期フレームワーク(TSF)プロセッサ、WIFIプロセッサ
310 電力マネージャプロセッサ、WIFIプロセッサ
310a 状態機械
312 メモリ要素
312a SOCレジスタ
314 他のWIFI構成要素およびリソース
318 相互接続/バスモジュール
350 状態図
500 コンピューティングデバイス
502 プロセッサ
504 タッチスクリーンコントローラ
506 内部メモリ
508 トランシーバ
510 アンテナ
512 タッチスクリーンパネル
514 スピーカ
520 ハウジング
522 電源
524 物理ボタン
526 電源ボタン
Claims (24)
- コンピューティングデバイス内の複数のシステムオンチップ(SOC)の動作状態を協調させる方法であって、
第1のSOCによって、前記第1のSOCの動作状態が前記第1のSOCと第2のSOCとの間における潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を示すかどうかを決定するステップと、
前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を前記第1のSOCの前記動作状態が示すと決定したことに応答して、前記第1のSOCによって、前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの事前通知を表す情報を通信するステップと、
前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を前記第1のSOCの前記動作状態が示さないと決定したことに応答して、前記第1のSOCによって、前記第2のSOCがスリープ状態に入ることを許可する情報を通信するステップと、
前記第2のSOCによって、前記潜在的な切迫したインタラクションの事前通知と前記第2のSOCがスリープ状態に入ることを許可する前記情報のうちの1つを前記第1のSOCから受信するステップと、
前記第2のSOCによって、受信された情報に基づいて前記第2のSOCの動作状態を実行するステップと、
前記第2のSOCによって、前記第2のSOCにおいて受信されたデータが前記第1のSOCによるさらなる処理を必要とすると決定することに応答して、前記第1のSOCが低電力状態に遷移することを防止する要求を通信するステップと、を含む方法。 - 前記受信された情報に基づいて前記第2のSOCの動作状態を実行するステップは、前記第2のSOC上で実行している電力マネージャによって、前記受信された情報に基づいて前記第2のSOCの電力状態を実行するステップを含む、請求項1に記載の方法。
- 前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの前記事前通知を表す前記情報を通信するステップは、前記第1のSOCによって、前記第1のSOCの動作状態を表す値を前記第2のSOCのメモリレジスタに設定するステップを含み、
前記受信された情報に基づいて前記第2のSOCの前記電力状態を実行するステップは、前記第2のSOC上で実行している前記電力マネージャによって、前記第2のSOCの前記メモリレジスタ内の前記値に基づいて前記第2のSOCの前記電力状態を決定するステップを含む、請求項2に記載の方法。 - 前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの前記事前通知を表す前記情報を通信するステップは、前記第1のSOCによって、前記第2のSOCの前記電力マネージャにメッセージを送るステップを含み、前記メッセージは、複数の電力状態のうちの1つの実行に関するコマンドを含み、
前記受信された情報に基づいて前記第2のSOCの前記電力状態を実行するステップは、前記第2のSOCの前記電力マネージャによって、前記電力マネージャへの前記メッセージで送られた前記コマンドに基づいて、前記第2のSOCの前記電力状態を決定するステップを含む、請求項2に記載の方法。 - 第1のシステムオンチップ(「第1のSOC」)と第2のシステムオンチップ(「第2のSOC」)とを備え、前記第1のSOCおよび前記第2のSOCの各々は、コンピューティングデバイス内の複数のSOCの動作状態を協調させるための動作を実施するプロセッサ実行可能命令を用いて構成されたプロセッサをさらに備え、前記動作は、
前記第1のSOCの前記プロセッサによって、前記第1のSOCの動作状態が前記第1のSOCと前記第2のSOCとの間における潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を示すかどうかを決定するステップと、
前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を前記第1のSOCの前記動作状態が示すと決定したことに応答して、前記第1のSOCの前記プロセッサによって、前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの事前通知を表す情報を通信するステップと、
前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を前記第1のSOCの前記動作状態が示さないと決定したことに応答して、前記第1のSOCのプロセッサによって、前記第2のSOCがスリープ状態に入ることを許可する情報を通信するステップと、
前記第2のSOCのプロセッサによって、前記潜在的な切迫したインタラクションの事前通知と前記第2のSOCがスリープ状態に入ることを許可する前記情報のうちの1つを前記第1のSOCから受信するステップと、
前記第2のSOCのプロセッサによって、受信された情報に基づいて前記第2のSOCの動作状態を実行するステップと、
前記第2のSOCのプロセッサによって、前記第2のSOCにおいて受信されたデータが前記第1のSOCによるさらなる処理を必要とすると決定することに応答して、前記第1のSOCが低電力状態に遷移することを防止する要求を通信するステップと、
を含むコンピューティングデバイス。 - 前記第2のSOCの前記プロセッサは、前記受信された情報に基づいて前記第2のSOCの動作状態を実行するステップが前記受信された情報に基づいて前記第2のSOCの電力状態を実行するステップを含むような動作を実施するプロセッサ実行可能命令を用いて構成される、請求項5に記載のコンピューティングデバイス。
- 前記第1のSOCの前記プロセッサは、前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの前記事前通知を表す前記情報を通信するステップが、前記第1のSOCの動作状態を表す値を前記第2のSOCのメモリレジスタに設定するステップを含むような動作を実施するプロセッサ実行可能命令を用いて構成され、
前記第2のSOCの前記プロセッサは、前記受信された情報に基づいて前記第2のSOCの前記電力状態を実行するステップが前記第2のSOCの前記メモリレジスタ内の前記値に基づいて前記第2のSOCの前記電力状態を決定するステップを含むような動作を実施するプロセッサ実行可能命令を用いて構成される、請求項6に記載のコンピューティングデバイス。 - 前記第1のSOCの前記プロセッサは、前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの前記事前通知を表す前記情報を通信するステップが、前記第2のSOCの前記プロセッサにメッセージを送るステップを含むような動作を実施するプロセッサ実行可能命令を用いて構成され、前記メッセージは、複数の電力状態のうちの1つの実行に関するコマンドを含み、
前記第2のSOCの前記プロセッサは、前記受信された情報に基づいて前記第2のSOCの前記電力状態を実行するステップが前記第2のSOCの前記プロセッサへの前記メッセージで送られた前記コマンドに基づいて、前記第2のSOCの前記電力状態を決定するステップを含むような動作を実施するプロセッサ実行可能命令を用いて構成される、請求項6に記載のコンピューティングデバイス。 - 第1のシステムオンチップ(「第1のSOC」)のプロセッサおよび第2のシステムオンチップ(「第2のSOC」)のプロセッサに、コンピューティングデバイス内の複数のSOCの動作状態を協調させるための動作を実施させるように構成されたプロセッサ実行可能命令を記憶した非一時的プロセッサ可読記憶媒体であって、前記動作は、
前記第1のSOCの前記プロセッサによって、前記第1のSOCの動作状態が前記第1のSOCと前記第2のSOCとの間における潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を示すかどうかを決定するステップと、
前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を前記第1のSOCの前記動作状態が示すと決定したことに応答して、前記第1のSOCの前記プロセッサによって、前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの事前通知を表す情報を通信するステップと、
前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を前記第1のSOCの前記動作状態が示さないと決定したことに応答して、前記第1のSOCのプロセッサによって、前記第2のSOCがスリープ状態に入ることを許可する情報を通信するステップと、
前記第2のSOCのプロセッサによって、前記潜在的な切迫したインタラクションの事前通知と前記第2のSOCがスリープ状態に入ることを許可する前記情報のうちの1つを前記第1のSOCから受信するステップと、
前記第2のSOCのプロセッサによって、受信された情報に基づいて前記第2のSOCの動作状態を実行するステップと、
前記第2のSOCのプロセッサによって、前記第2のSOCにおいて受信されたデータが前記第1のSOCによるさらなる処理を必要とすると決定することに応答して、前記第1のSOCが低電力状態に遷移することを防止する要求を通信するステップと、を含む非一時的プロセッサ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能命令は、前記コンピューティングデバイスの前記第2のSOCの前記プロセッサに、前記受信された情報に基づいて前記第2のSOCの動作状態を実行するステップが前記受信された情報に基づいて前記第2のSOCの電力状態を実行するステップを含むような動作を実施させるように構成される、請求項9に記載の非一時的プロセッサ可読記憶媒体。
- 前記記憶されたプロセッサ実行可能命令は、前記第1のSOCの前記プロセッサに、前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの前記事前通知を表す前記情報を通信するステップが、前記第1のSOCの動作状態を表す値を前記第2のSOCのメモリレジスタに設定するステップを含むような動作を実施させるように構成され、
前記記憶されたプロセッサ実行可能命令は、前記第1のSOCの前記プロセッサに、前記受信された情報に基づいて前記第2のSOCの前記電力状態を実行するステップが前記第2のSOCの前記メモリレジスタ内の前記値に基づいて前記第2のSOCの前記電力状態を決定するステップを含むような動作を実施させるように構成される、請求項10に記載の非一時的プロセッサ可読記憶媒体。 - 前記記憶されたプロセッサ実行可能命令は、前記第1のSOCの前記プロセッサに、前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの前記事前通知を表す前記情報を通信するステップが、前記第2のSOCの前記プロセッサにメッセージを送るステップを含むような動作を実施させるように構成され、前記メッセージは、複数の電力状態のうちの1つの実行に関するコマンドを含み、
前記記憶されたプロセッサ実行可能命令は、前記第2のSOCの前記プロセッサに、前記受信された情報に基づいて前記第2のSOCの前記電力状態を実行するステップが前記第2のSOCの前記プロセッサへの前記メッセージで送られた前記コマンドに基づいて前記第2のSOCの前記電力状態を決定するステップを含むような動作を実施させるように構成される、請求項10に記載の非一時的プロセッサ可読記憶媒体。 - コンピューティングデバイス内の複数のシステムオンチップ(SOC)の動作状態を協調させるように構成されたコンピューティングデバイスであって、
第1のSOCにおいて、前記第1のSOCの動作状態が前記第1のSOCと第2のSOCとの間における潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を示すかどうかを決定するための手段と、
前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を前記第1のSOCの前記動作状態が示すと決定したことに応答して、前記第1のSOCにおいて、前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの事前通知を表す情報を通信するための手段と、
前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションを生じさせることが可能であるデータ処理を前記第1のSOCの前記動作状態が示さないと決定したことに応答して、前記第1のSOCにおいて、前記第2のSOCがスリープ状態に入ることを許可する情報を通信するための手段と、
前記第2のSOCにおいて、前記潜在的な切迫したインタラクションの事前通知と前記第2のSOCがスリープ状態に入ることを許可する前記情報のうちの1つを前記第1のSOCから受信するための手段と、
前記第2のSOCにおいて、受信された情報に基づいて前記第2のSOCの動作状態を実行するための手段と、
前記第2のSOCにおいて、前記第2のSOCにおいて受信されたデータが前記第1のSOCによるさらなる処理を必要とすると決定することに応答して、前記第1のSOCが低電力状態に遷移することを防止する要求を通信するための手段と、
備えるコンピューティングデバイス。 - 第2のSOCにおいて、前記受信された情報に基づいて前記第2のSOCの動作状態を実行するための手段は、前記受信された情報に基づいて前記第2のSOCの電力状態を実行するための手段を含む、請求項13に記載のコンピューティングデバイス。
- 前記第1のSOCにおいて、前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの前記事前通知を表す前記情報を通信するための手段は、前記第1のSOCの動作状態を表す値を前記第2のSOCのメモリレジスタに設定するための手段を含み、
前記第2のSOCにおいて、前記受信された情報に基づいて前記第2のSOCの前記電力状態を実行する手段は、前記第2のSOCの前記メモリレジスタ内の前記値に基づいて前記第2のSOCの前記電力状態を決定するための手段を含む、請求項14に記載のコンピューティングデバイス。 - 前記第1のSOCにおいて、前記第1のSOCと前記第2のSOCとの間における前記潜在的な切迫したインタラクションの前記事前通知を表す前記情報を通信するための手段は、前記第2のSOCにメッセージを送るための手段を含み、前記メッセージは、複数の電力状態のうちの1つの実行に関するコマンドを含み、
前記第2のSOCにおいて、前記受信された情報に基づいて前記第2のSOCの前記電力状態を実行するための手段は、前記第2のSOCのプロセッサへの前記メッセージで送られた前記コマンドに基づいて前記第2のSOCの前記電力状態を決定するための手段を含む、請求項14に記載のコンピューティングデバイス。 - 前記受信された情報に基づいて前記第2のSOCの動作状態を実行するステップは、
前記第1のSOCから受信された情報が、前記第2のSOCがスリープ状態に入ることを許可する前記情報であるかどうかを決定するステップと、
前記第2のSOCがスリープ状態に入ることを許可する前記情報を前記第1のSOCから受信することに応答して、前記第2のSOCのスリープ状態を実行するステップとを含む、請求項1に記載の方法。 - 前記第2のSOCの前記プロセッサは、前記受信された情報に基づいて前記第2のSOCの動作状態を実行するステップが、
前記第2のSOCの前記プロセッサよって、前記第1のSOCから受信された情報が、前記第2のSOCがスリープ状態に入ることを許可する前記情報であるかどうかを決定するステップと、
前記第2のSOCの前記プロセッサによって、前記第2のSOCがスリープ状態に入ることを許可する前記情報を前記第1のSOCから受信することに応答して、前記第2のSOCのスリープ状態を実行するステップとを含むような動作を実施するプロセッサ実行可能命令を用いて構成される、請求項5に記載のコンピューティングデバイス。 - 前記記憶されたプロセッサ実行可能命令は、前記コンピューティングデバイスの前記第2のSOCの前記プロセッサに、前記受信された情報に基づいて前記第2のSOCの動作状態を実行するステップが、
前記第1のSOCから受信された情報が、前記第2のSOCがスリープ状態に入ることを許可する前記情報であるかどうかを決定するステップと、
前記第2のSOCがスリープ状態に入ることを許可する前記情報を前記第1のSOCから受信することに応答して、前記第2のSOCのスリープ状態を実行するステップとを含むような動作を実施させるように構成される、請求項9に記載の非一時的プロセッサ可読記憶媒体。 - 前記第2のSOCにおいて、前記受信された情報に基づいて前記第2のSOCの動作状態を実行するための手段は、
前記第1のSOCから受信された情報が、前記第2のSOCがスリープ状態に入ることを許可する前記情報であるかどうかを決定するための手段と、
前記第2のSOCがスリープ状態に入ることを許可する前記情報を前記第1のSOCから受信することに応答して、前記第2のSOCのスリープ状態を実行するための手段とを含む、請求項13に記載のコンピューティングデバイス。 - 前記第2のSOCがスリープ状態に入ることを許可する前記情報は、前記第1のSOCと前記第2のSOCの間の前記潜在的な切迫したインタラクションが存在しないことを示す情報を含む、請求項1に記載の方法。
- 前記第2のSOCがスリープ状態に入ることを許可する前記情報は、前記第1のSOCと前記第2のSOCの間の前記潜在的な切迫したインタラクションが存在しないことを示す情報を含む、請求項5に記載のコンピューティングデバイス。
- 前記第2のSOCがスリープ状態に入ることを許可する前記情報は、前記第1のSOCと前記第2のSOCの間の前記潜在的な切迫したインタラクションが存在しないことを示す情報を含む、請求項9に記載の非一時的プロセッサ可読記憶媒体。
- 前記第2のSOCがスリープ状態に入ることを許可する前記情報は、前記第1のSOCと前記第2のSOCの間の前記潜在的な切迫したインタラクションが存在しないことを示す情報を含む、請求項13に記載のコンピューティングデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/657,107 US9939869B2 (en) | 2015-03-13 | 2015-03-13 | Methods and systems for coordination of operating states amongst multiple SOCs within a computing device |
US14/657,107 | 2015-03-13 | ||
PCT/US2016/016279 WO2016148788A1 (en) | 2015-03-13 | 2016-02-03 | METHODS AND SYSTEMS FOR COORDINATION OF OPERATING STATES AMONGST MULTIPLE SOCs WITHIN A COMPUTING DEVICE |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018515822A JP2018515822A (ja) | 2018-06-14 |
JP2018515822A5 JP2018515822A5 (ja) | 2018-07-26 |
JP6370498B2 true JP6370498B2 (ja) | 2018-08-08 |
Family
ID=55485304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017542845A Active JP6370498B2 (ja) | 2015-03-13 | 2016-02-03 | コンピューティングデバイス内の複数のsocの間における動作状態の協調のための方法およびシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US9939869B2 (ja) |
EP (1) | EP3268842B1 (ja) |
JP (1) | JP6370498B2 (ja) |
CN (1) | CN107407956B (ja) |
TW (1) | TW201643607A (ja) |
WO (1) | WO2016148788A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9971397B2 (en) | 2014-10-08 | 2018-05-15 | Apple Inc. | Methods and apparatus for managing power with an inter-processor communication link between independently operable processors |
US10085214B2 (en) | 2016-01-27 | 2018-09-25 | Apple Inc. | Apparatus and methods for wake-limiting with an inter-device communication link |
US10572390B2 (en) | 2016-02-29 | 2020-02-25 | Apple Inc. | Methods and apparatus for loading firmware on demand |
US10198364B2 (en) | 2016-03-31 | 2019-02-05 | Apple Inc. | Memory access protection apparatus and methods for memory mapped access between independently operable processors |
US10474517B2 (en) * | 2016-07-18 | 2019-11-12 | American Megatrends International, Llc | Techniques of storing operational states of processes at particular memory locations of an embedded-system device |
US10423209B2 (en) * | 2017-02-13 | 2019-09-24 | Apple Inc. | Systems and methods for coherent power management |
US10642781B2 (en) * | 2017-04-07 | 2020-05-05 | Qualcomm Incorporated | Boot time determination of calibration parameters for a component coupled to a system-on-chip |
US10838450B2 (en) | 2018-09-28 | 2020-11-17 | Apple Inc. | Methods and apparatus for synchronization of time between independently operable processors |
US11443713B2 (en) | 2020-01-30 | 2022-09-13 | Apple Inc. | Billboard for context information sharing |
TWI748570B (zh) * | 2020-07-22 | 2021-12-01 | 瑞昱半導體股份有限公司 | 資料處理裝置 |
CN114064556A (zh) * | 2020-07-29 | 2022-02-18 | 瑞昱半导体股份有限公司 | 数据处理装置 |
TWI749867B (zh) | 2020-11-12 | 2021-12-11 | 華碩電腦股份有限公司 | 無線收發裝置 |
CN114020136B (zh) * | 2021-09-24 | 2022-11-29 | 荣耀终端有限公司 | 电子设备的运行方法和电子设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020124199A1 (en) * | 2001-02-16 | 2002-09-05 | Fernando John Susantha | Method and apparatus for transferring multi-source/multi-sink control signals using a differential signaling technique |
WO2002069157A1 (en) | 2001-02-28 | 2002-09-06 | Brecis Communications Corporation | A subsystem boot and peripheral data transfer architecture for a subsystem of a system-on-chip |
US20040032605A1 (en) * | 2002-08-14 | 2004-02-19 | Regimbal Laurent A. | Monitoring patterns of use for peripheral device access |
EP1677175B1 (en) | 2004-12-31 | 2013-08-28 | ST-Ericsson SA | Dynamic power management in system on chips (SOC) |
US7461274B2 (en) * | 2005-08-23 | 2008-12-02 | International Business Machines Corporation | Method for maximizing server utilization in a resource constrained environment |
US8286014B2 (en) | 2008-03-25 | 2012-10-09 | Intel Corporation | Power management for a system on a chip (SoC) |
US8990591B2 (en) | 2009-12-31 | 2015-03-24 | Intel Corporation | Power management system for selectively changing the power state of devices using an OS power management framework and non-OS power management framework |
US8489904B2 (en) | 2010-03-25 | 2013-07-16 | International Business Machines Corporation | Allocating computing system power levels responsive to service level agreements |
US8656198B2 (en) * | 2010-04-26 | 2014-02-18 | Advanced Micro Devices | Method and apparatus for memory power management |
JP2011235454A (ja) * | 2010-05-06 | 2011-11-24 | Seiko Epson Corp | 通信制御装置 |
US8726047B2 (en) * | 2010-05-07 | 2014-05-13 | Samsung Electronics Co., Ltd. | System on chip, devices having the same, and method for power control of the SOC |
CN102778943B (zh) * | 2011-05-10 | 2016-07-06 | 联想(北京)有限公司 | 状态控制方法、装置及便携终端 |
US10101797B2 (en) * | 2014-09-27 | 2018-10-16 | Intel Corporation | Efficient power management of UART interface |
US20160154452A1 (en) * | 2014-12-02 | 2016-06-02 | Arm Limited | System and method for controlling the power mode of operation of a memory device |
-
2015
- 2015-03-13 US US14/657,107 patent/US9939869B2/en active Active
-
2016
- 2016-02-03 CN CN201680015039.8A patent/CN107407956B/zh active Active
- 2016-02-03 WO PCT/US2016/016279 patent/WO2016148788A1/en active Application Filing
- 2016-02-03 EP EP16708503.4A patent/EP3268842B1/en active Active
- 2016-02-03 JP JP2017542845A patent/JP6370498B2/ja active Active
- 2016-02-25 TW TW105105722A patent/TW201643607A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US9939869B2 (en) | 2018-04-10 |
WO2016148788A1 (en) | 2016-09-22 |
EP3268842B1 (en) | 2020-03-18 |
EP3268842A1 (en) | 2018-01-17 |
TW201643607A (zh) | 2016-12-16 |
CN107407956B (zh) | 2020-04-28 |
CN107407956A (zh) | 2017-11-28 |
JP2018515822A (ja) | 2018-06-14 |
US20160266633A1 (en) | 2016-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6370498B2 (ja) | コンピューティングデバイス内の複数のsocの間における動作状態の協調のための方法およびシステム | |
US9626295B2 (en) | Systems and methods for scheduling tasks in a heterogeneous processor cluster architecture using cache demand monitoring | |
EP3245587B1 (en) | Systems and methods for providing dynamic cache extension in a multi-cluster heterogeneous processor architecture | |
US8656196B2 (en) | Hardware automatic performance state transitions in system on processor sleep and wake events | |
JP5734505B2 (ja) | ポータブルコンピューティングデバイスのマルチコアプロセッサにおける複数のコアへの電力を動的に制御するための方法およびシステム | |
EP3345070B1 (en) | Systems and methods for dynamically adjusting memory state transition timers | |
EP2939079B1 (en) | Communication link and network connectivity management in low power mode | |
US10564708B2 (en) | Opportunistic waking of an application processor | |
TW201418973A (zh) | 應用程式感知之無線電電力節約 | |
JP5773288B2 (ja) | ハイスピードインターチップhsicインタフェースに基づくウェイクアップ方法、ホットスワップ方法、およびデバイス | |
US10841880B2 (en) | Apparatus and methods for wake-limiting with an inter-device communication link | |
US20170228196A1 (en) | Forced Idling of Memory Subsystems | |
US9285856B2 (en) | Method and system for rapid entry into and for rapid exiting from sleep states for processors of a portable computing device | |
JP6151465B1 (ja) | プロセッサコアの電力モードを制御するためのレイテンシベースの電力モードユニット、ならびに関連する方法およびシステム | |
WO2019128573A1 (zh) | 信息处理方法、装置、计算机设备和计算机可读存储介质 | |
US20120291043A1 (en) | Minimizing Resource Latency Between Processor Application States In A Portable Computing Device By Using A Next-Active State Set | |
US9645630B2 (en) | Selectively permitting an apparatus to be awakened depending on a programmable setting | |
WO2019128586A1 (zh) | 应用程序处理方法、电子设备、计算机可读存储介质 | |
US20140237475A1 (en) | Sleep/wake with suppression and donated importance | |
US20160239441A1 (en) | Systems and methods for providing kernel scheduling of volatile memory maintenance events | |
CN114816031A (zh) | 终端设备的省电方法、终端设备及介质 | |
US11606316B2 (en) | System and method for modem stabilization when waiting for AP-driven link recovery | |
WO2019061201A1 (zh) | 一种功耗优化方法、终端设备及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180508 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180508 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180508 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6370498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |