JP6367698B2 - driver - Google Patents
driver Download PDFInfo
- Publication number
- JP6367698B2 JP6367698B2 JP2014244694A JP2014244694A JP6367698B2 JP 6367698 B2 JP6367698 B2 JP 6367698B2 JP 2014244694 A JP2014244694 A JP 2014244694A JP 2014244694 A JP2014244694 A JP 2014244694A JP 6367698 B2 JP6367698 B2 JP 6367698B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- driver
- signal
- input
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、レーザーダイオード（ＬＤ）を駆動するシャント型のドライバに関し、特に、直接変調半導体レーザ（ＤＭＬ：Ｄｉｒｅｃｔｌｙ Ｍｏｄｕｌａｔｅｄ Ｌａｓｅｒ）を駆動するシャント型のドライバに関する。 The present invention relates to a shunt-type driver that drives a laser diode (LD), and more particularly, to a shunt-type driver that drives a directly modulated semiconductor laser (DML: Directly Modulated Laser).
近年、通信トラヒックの増大に伴い、光ファイバを利用した光通信ネットワークの大容量化が求められている。特に、光通信ネットワークの主要要素であるイーサネット（Ｅｔｈｅｒｎｅｔ、登録商標、以下同じ）の大容量化が進みつつある。２０１４年現在、イーサネットの規格として、１０ＧｂＥおよび４０ＧｂＥの標準化が完了しており、より大容量な１００ＧｂＥの標準化も完了しつつある。また、今後予想される更なるトラヒックの増大に対応するため、更なる大容量化を目指した４００ＧｂＥの標準化の議論も行われている。 In recent years, with an increase in communication traffic, an increase in capacity of an optical communication network using optical fibers has been demanded. In particular, the capacity of Ethernet (Ethernet, registered trademark, hereinafter the same), which is a main element of an optical communication network, is increasing. As of 2014, standardization of 10 GbE and 40 GbE has been completed as Ethernet standards, and standardization of larger capacity 100 GbE is also being completed. In addition, in order to cope with the further increase in traffic expected in the future, discussions on standardization of 400 GbE aiming at further increase in capacity are being conducted.
従来の１００ＧｂＥまでの規格に対応した光通信ネットワークでは、図１１に示される１００ＧＢａｓｅ−ＬＲ４／ＥＲ４の伝送システムのように、伝送方式としてＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ）を用いていた。しかし、現在議論されている４００ＧｂＥの規格に対応した光通信ネットワークでは、伝送方式として、ＮＲＺ以外にＤＭＴ（Ｄｉｓｃｒｅｔｅ ＭｕｌｔｉＴｏｎｅ ｍｏｄｕｌａｔｉｏｎ）やＰＡＭ（Ｐｕｌｓｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）などの多値変調方式が検討されている。
これらの伝送方式に夫々対応させるためには、レーザダイオード（ＬＤ）とそのレーザダイオードを駆動するドライバ（以下、「ＬＤドライバ」と称する。）を含む送信フロントエンドに、高い線形性が必要となる。例えば、図１２に示すように、高線形な入出力特性を持つレーザダイオードに対して高線形なＬＤドライバが必要となる。
In the conventional optical communication network corresponding to the standard up to 100 GbE, NRZ (Non-Return-to-Zero) is used as a transmission method, like the 100 GBase-LR4 / ER4 transmission system shown in FIG. However, in the optical communication network corresponding to the currently discussed 400 GbE standard, a multi-value modulation method such as DMT (Discrete Multiple Tone Modulation) or PAM (Pulse Amplitude Modulation) is being studied as a transmission method in addition to NRZ.
In order to correspond to each of these transmission methods, high linearity is required for a transmission front end including a laser diode (LD) and a driver for driving the laser diode (hereinafter referred to as “LD driver”). . For example, as shown in FIG. 12, a highly linear LD driver is required for a laser diode having highly linear input / output characteristics.
高い線形性を有するＬＤドライバとしては、シャント型ＬＤドライバが知られている（非特許文献１参照）。
図１３に、従来のシャント型のＬＤドライバを用いた送信フロントエンドの構成を示す。同図に示すように、送信フロントエンド５によれば、レーザダイオード５２に対して並列にシャント型のＬＤドライバ５１を接続し、送信すべき情報に応じてシャント型のＬＤドライバ５１のトランジスタＱ０を制御することにより、送信すべき情報を光信号に変換して送信することができる。また、ＬＤドライバ５１とレーザダイオード５２との間に伝送線路が設置されている場合、ＬＤドライバ５１から見たレーザダイオード５２の入力抵抗値を伝送線路の抵抗値に整合させる整合回路をＬＤドライバ５１とレーザダイオード５２との間に接続する必要があるが、上記送信フロントエンド５によれば、レーザダイオード５２に対して並列に直接接続されているため、整合回路を必要とせず、高速動作可能である。
A shunt type LD driver is known as an LD driver having high linearity (see Non-Patent Document 1).
FIG. 13 shows a configuration of a transmission front end using a conventional shunt type LD driver. As shown in the figure, according to the
本願発明者は、本願発明に先立って、従来のシャント型ＬＤドライバを４００ＧｂＥの規格に対応した光通信ネットワークに適用することを検討した。
図１４は、図１３に示した送信フロントエンドにおけるＬＤドライバの入出力特性を示す図であり、図１５は、図１３に示す送信フロントエンドにおけるＬＤの入出力特性を示す図である。
例えばＤＭＴ信号やＰＡＭ信号を送信フロントエンド５に入力する場合、ＬＤドライバ５１には高い線形性が要求される。そのため、ＬＤドライバ５１を図１４に示す高線形な領域５０１で動作させる必要がある。一方、ＮＲＺ信号を送信フロントエンド５に入力する場合、ＬＤドライバ５１には高い線形性は要求されない。そのため、ＬＤドライバ５１を図１４に示す高線形な領域５０１と非線形な領域５００のどちらの領域で動作させても、伝送特性に大きな影響を与えるような問題は生じない。むしろ、ＬＤドライバ５１を高線形な領域５０１で動作させた場合、入力信号Ｖｉｎの直流成分が大きくなり、消費電力が増大するおそれがある。
Prior to the present invention, the inventor of the present application studied applying a conventional shunt type LD driver to an optical communication network corresponding to the 400 GbE standard.
14 is a diagram showing the input / output characteristics of the LD driver in the transmission front end shown in FIG. 13, and FIG. 15 is a diagram showing the input / output characteristics of the LD in the transmission front end shown in FIG.
For example, when a DMT signal or a PAM signal is input to the
以上のように、送信フロントエンドに入力される信号の伝送方式（変調方式）によっては、高線形性が必要となる場合と高線形性が必要とされない場合があり、高線形性が必要とされない伝送方式に対してＬＤドライバを高線形な領域で動作させると、消費電力が増加するおそれがある。また、高線形性が必要な伝送方式であっても、線形性を表す一つの指標であるＴＨＤ（Ｔｏｔａｌ Ｈａｒｍｏｎｉｃｓ Ｄｉｓｔｏｒｔｉｏｎ）として要求される数値が伝送方式によって異なる場合がある。 As described above, depending on the transmission method (modulation method) of the signal input to the transmission front end, high linearity may be required or high linearity may not be required, and high linearity is not required. If the LD driver is operated in a highly linear region with respect to the transmission method, power consumption may increase. Even in a transmission scheme that requires high linearity, a numerical value required as THD (Total Harmonics Distortion) that is one index representing linearity may vary depending on the transmission scheme.
そこで、シャント型ＬＤドライバを将来規格化されるであろう４００ＧｂＥに適用する場合、ＮＲＺ、ＤＭＴ、ＰＡＭ等の複数の多値変調方式に対応するだけでなく、入力信号の伝送方式に応じてシャント型ＬＤドライバの消費電力を最適化するための技術が必要であると、本願発明者は考えた。 Therefore, when the shunt-type LD driver is applied to 400 GbE, which will be standardized in the future, not only supports a plurality of multi-level modulation schemes such as NRZ, DMT, PAM, etc. The present inventor has considered that a technique for optimizing the power consumption of the type LD driver is necessary.
本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、入力信号の伝送方式に応じてシャント型のＬＤドライバの消費電力を最適化することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to optimize the power consumption of a shunt type LD driver in accordance with the transmission method of an input signal.
本発明に係るドライバ（１０）は、定電流源（Ｉｃｃ）とレーザダイオード（１３）とを結ぶ電流経路を分岐させる分流経路を形成し、制御信号に基づいて分流経路に流れる電流（Ｉ０）を制御することにより、レーザダイオードに供給される電流（ＩLD）を制御するシャント型のドライバ回路（１１）と、入力信号の伝送方式に応じて設定される直流制御電圧（Ｖｃｏｎ）を入力するバイアス端子（Ｐｃｏｎ）と、送信対象の信号（ＶＩＮ）を入力する入力端子（Ｐｉｎ）と、バイアス端子に入力された直流制御電圧に応じたバイアス電圧（Ｖｍ＿ｂｉａｓ）を生成し、入力端子に入力された信号の交流成分（ＶＩＮ＿ａｃ）をバイアス電圧に重畳させることにより制御信号を生成する制御信号生成部（１２）と、を備えることを特徴とする。 The driver (10) according to the present invention forms a shunt path for branching a current path connecting the constant current source (Icc) and the laser diode (13), and generates a current (I0) flowing through the shunt path based on the control signal. By controlling, a shunt type driver circuit (11) for controlling the current (I LD ) supplied to the laser diode, and a bias for inputting a DC control voltage (Vcon) set in accordance with the transmission method of the input signal A terminal (Pcon), an input terminal (Pin) for inputting a transmission target signal (VIN), and a bias voltage (Vm_bias) corresponding to the DC control voltage input to the bias terminal are generated and input to the input terminal And a control signal generator (12) that generates a control signal by superimposing an alternating current component (VIN_ac) of the signal on a bias voltage. The
上記ドライバにおいて、制御信号生成部は、入力端子に供給された信号を入力し、当該信号から所望の交流成分の信号を取り出して出力するフィルタ回路（Ｒａ，Ｒｂ，Ｃｉｎ）と、バイアス端子に入力された直流制御電圧を分圧し、分圧した電圧にフィルタ回路から出力された信号を重畳させて制御信号を生成する抵抗分圧回路（Ｒａ，Ｒｂ）とを含んでもよい。 In the above driver, the control signal generation unit inputs a signal supplied to the input terminal, extracts a signal of a desired AC component from the signal, and outputs the filter circuit (Ra, Rb, Cin), and inputs to the bias terminal A resistance voltage dividing circuit (Ra, Rb) may be included that divides the DC control voltage and generates a control signal by superimposing a signal output from the filter circuit on the divided voltage.
上記ＬＤドライバにおいて、抵抗分圧回路は、バイアス端子と基準電位ノードとの間に直列に接続される第１抵抗（Ｒａ）および第２抵抗（Ｒｂ）を含み、フィルタ回路は、第１抵抗と第２抵抗とが共通に接続されるノードと入力端子との間に接続された容量（Ｃｉｎ）と、上記第１抵抗および上記第２抵抗を含み、制御信号生成部は、第１抵抗と第２抵抗とが共通に接続されるノードから制御信号を出力してもよい。 In the LD driver, the resistance voltage dividing circuit includes a first resistor (Ra) and a second resistor (Rb) connected in series between a bias terminal and a reference potential node, and the filter circuit includes a first resistor and A capacitor (Cin) connected between a node to which the second resistor is connected in common and an input terminal; the first resistor; and the second resistor. The control signal generator includes a first resistor and a second resistor. The control signal may be output from a node to which the two resistors are connected in common.
なお、上記説明において括弧を付した参照符号は、図面において当該参照符号が付された構成要素の概念に含まれるものを例示するに過ぎない。 In the above description, the reference numerals with parentheses merely exemplify what are included in the concept of the constituent elements with the reference numerals in the drawings.
本発明によれば、入力信号の伝送方式に応じてシャント型のＬＤドライバの消費電力を最適化することができる。 According to the present invention, the power consumption of the shunt type LD driver can be optimized according to the transmission method of the input signal.
以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
≪本発明に係るＬＤドライバを備えた送信フロントエンドの構成≫
図１は、本発明の一実施の形態に係るＬＤドライバを備えた光送信器の送信フロントエンドの構成を示す図である。
同図に示される送信フロントエンド１は、送信すべき情報を光信号として光ファイバ等から成る光通信ネットワークに出力する光送信器において、送信すべき情報が重畳された電気信号を光信号に変換して出力する機能部である。送信フロントエンド１は、入力信号の伝送方式に応じてバイアス電圧を調節可能なバイアスコントロール機能を持つＬＤドライバ１０を備えている。以下、送信フロントエンド１の構成を詳細に説明する。
<< Configuration of Transmission Front End with LD Driver According to the Present Invention >>
FIG. 1 is a diagram illustrating a configuration of a transmission front end of an optical transmitter including an LD driver according to an embodiment of the present invention.
The
図１に示されるように、送信フロントエンド１は、ＬＤドライバ１０、レーザダイオード１３、および定電流源Ｉｃｃを備えている。
レーザダイオード（半導体レーザ）１３は、供給された駆動電流ＩLDに応じた強度の光を出力する発光素子である。レーザダイオード１３は、直接変調半導体レーザ（ＤＭＬ：Ｄｉｒｅｃｔｌｙ Ｍｏｄｕｌａｔｅｄ Ｌａｓｅｒ）である。レーザダイオード１３のアノードは、端子Ｐａに接続され、レーザダイオード１３のカソードは、端子Ｐｋに接続される。
As shown in FIG. 1, the
The laser diode (semiconductor laser) 13 is a light emitting element that outputs light having an intensity corresponding to the supplied drive current I LD . The
定電流源Ｉｃｃは、レーザダイオード１３の駆動電流ＩLDを供給するための電流源であり、一定の電流Ｉｃｃ（＞ＩLD）を生成する。例えば、定電流源Ｉｃｃの一端は、グラウンドノードおよび端子Ｐｋに接続され、定電流源Ｉｃｃの他端は、端子Ｐａに接続される。なお、以下の説明では、参照符号“Ｉｃｃ”は、定電流源のみならず、その定電流源から出力される電流をも表すものとする。
The constant current source Icc is a current source for supplying the drive current I LD of the
ＬＤドライバ１０は、所定の変調方式に従って変調されることにより送信すべき情報が重畳された入力信号（例えば２５Ｇｂｐｓ）に基づいて、レーザダイオード１３の駆動電流ＩLDを直接変調することにより、レーザダイオード１３による光出力を変調するＤＭＬドライバである。
具体的に、ＬＤドライバ１０は、ドライバ回路１１、バイアス端子Ｐｃｏｎ、入力端子Ｐｉｎ、および駆動信号生成部１２を備える。
The
Specifically, the
ドライバ回路１１は、定電流源Ｉｃｃとレーザダイオード１３とを結ぶ電流経路を分岐させる分流経路を形成し、制御信号Ｖｍに基づいて上記分流経路に流れる電流Ｉ０を制御することにより、レーザダイオード１３の駆動電流ＩLDを制御するシャント型のドライバ回路である。具体的に、ドライバ回路１１は、レーザダイオード１３と並列に接続される。例えば、ドライバ回路１１は、一端が端子Ｐａに接続されたスイッチＳＷと、一端がスイッチＳＷの他端に接続され、他端が端子Ｐｋに接続された可変電流源Ｉ０と、から構成されている。スイッチＳＷと可変電流源Ｉ０とは、後述する制御信号生成部１２によって生成される制御信号Ｖｍによって制御される。ここで、制御信号Ｖｍは、基準となる直流制御電圧を基準として電圧が変動する信号であり、上記基準となる直流制御電圧をバイアス電圧Ｖｍ＿ｂｉａｓと称する。
The
なお、以下の説明では、参照符号“Ｉ０”は、可変電流源のみならず、その可変電流源から出力される電流をも表すものとする。 In the following description, the reference symbol “I0” represents not only a variable current source but also a current output from the variable current source.
入力端子Ｐｉｎは、所定の変調方式に従って変調された入力信号ＶＩＮを入力する端子である。上記所定の変調方式としては、ＮＲＺ方式、ＤＭＴ方式、およびＰＡＭ方式を例示することができる。 The input terminal Pin is a terminal for inputting an input signal VIN modulated according to a predetermined modulation method. Examples of the predetermined modulation scheme include an NRZ scheme, a DMT scheme, and a PAM scheme.
バイアス端子Ｐｃｏｎは、制御信号Ｖｍのバイアス電圧Ｖｍ＿ｂｉａｓを決定するための直流制御電圧Ｖｃｏｎを入力する端子である。 The bias terminal Pcon is a terminal for inputting a DC control voltage Vcon for determining the bias voltage Vm_bias of the control signal Vm.
制御信号生成部１２は、バイアス端子Ｐｃｏｎに入力された直流制御電圧Ｖｃｏｎに応じたバイアス電圧Ｖｍ＿ｂｉａｓを生成し、入力端子Ｐｉｎに入力された入力信号ＶＩＮの交流成分ＶＩＮ＿ａｃをバイアス電圧Ｖｍ＿ｂｉａｓに重畳させることにより、制御信号Ｖｍを生成する回路である。
The
≪本発明に係るＬＤドライバによるレーザダイオードの制御方法≫
図２は、ＬＤドライバ１０によるレーザダイオード１３の制御方法を説明するための図である。
同図に示されるように、例えば、ドライバ回路１１は、制御信号Ｖｍが所定の閾値よりも低いとき、スイッチＳＷをオフさせ、制御信号Ｖｍが所定の閾値を高いとき、スイッチＳＷをオンさせる。例えば、図２に示すように、スイッチＳＷがオフしているとき、レーザダイオード１３には定電流源Ｉｃｃから出力された電流Ｉｃｃが駆動電流ＩLDとして供給される（ＩLD＝Ｉｃｃ）。一方、スイッチＳＷがオンしているとき、定電流源Ｉｃｃから出力された電流Ｉｃｃの一部がドライバ回路１１に流れ込む。これにより、レーザダイオード１３には、定電流源Ｉｃｃの電流Ｉｃｃから可変電流源Ｉ０による電流Ｉ０を差し引いた電流が駆動電流ＩLDとして供給される（ＩLD＝Ｉｃｃ−Ｉ０）。
<< Control Method of Laser Diode by LD Driver According to the Present Invention >>
FIG. 2 is a diagram for explaining a method of controlling the
As shown in the figure, for example, the
また、スイッチＳＷがオンしているとき、ドライバ回路１１は、可変電流源Ｉ０の電流を制御信号Ｖｍの電圧に比例して変化させる。これにより、レーザダイオード１３の駆動電流ＩLDは、制御信号Ｖｍに比例して制御される。
When the switch SW is on, the
ここで、制御信号Ｖｍは、上述したように、直流制御電圧Ｖｃｏｎに基づいて生成されたバイアス電圧Ｖｍ＿ｂｉａｓに入力信号ＶＩＮの交流成分ＶＩＮ＿ａｃを重畳したものである。すなわち、図２に示されるように、制御信号Ｖｍは、バイアス電圧Ｖｍ＿ｂｉａｓを基準とし、その基準から入力信号ＶＩＮの交流成分ＶＩＮ＿ａｃに応じて変動する電圧となる。このとき、バイアス電圧Ｖｍ＿ｂｉａｓの大きさは、直流制御電圧Ｖｃｏｎによって決定され、入力信号ＶＩＮには依存しない。
このように、ＬＤドライバ１０によれば、制御信号Ｖｍのバイアス電圧Ｖｍ＿ｂｉａｓを、入力信号ＶＩＮによらず、独立して調節することができるので、入力信号ＶＩＮの伝送方式（変調方式）に応じた最適なバイアス電圧Ｖｍ＿ｂｉａｓを設定することが可能となる。以下、ＬＤドライバ１０の具体的な回路構成を例示し、入力信号ＶＩＮの伝送方式に応じたバイアス電圧Ｖｍ＿ｂｉａｓの設定手法について詳細に説明する。
Here, as described above, the control signal Vm is obtained by superimposing the AC component VIN_ac of the input signal VIN on the bias voltage Vm_bias generated based on the DC control voltage Vcon. That is, as shown in FIG. 2, the control signal Vm is a voltage that varies based on the AC component VIN_ac of the input signal VIN based on the bias voltage Vm_bias. At this time, the magnitude of the bias voltage Vm_bias is determined by the DC control voltage Vcon and does not depend on the input signal VIN.
As described above, according to the
≪本発明に係るＬＤドライバの回路構成例≫
図３は、本実施の形態に係るＬＤドライバの具体的な回路構成を示す図である。
同図に示されるように、ドライバ回路１１は、トランジスタＱ０および抵抗Ｒ０から構成されている。抵抗Ｒ０の一端はレーザダイオード１３のカソード（端子Ｐｋ）に接続される。トランジスタＱ０は、例えばＮＰＮ型のバイポーラトランジスタである。トランジスタＱ０の第１主電極としてのコレクタ電極は、レーザダイオード１３のアノード（端子Ｐａ）に接続され、トランジスタＱ０の第２主電極としてのエミッタ電極は、抵抗Ｒ０の他端に接続され、トランジスタＱ０の制御電極としてのベース電極には、制御信号Ｖｍが入力される。
<< Example of Circuit Configuration of LD Driver According to the Present Invention >>
FIG. 3 is a diagram showing a specific circuit configuration of the LD driver according to the present embodiment.
As shown in the figure, the
制御信号生成部１２は、抵抗Ｒａおよび抵抗Ｒｂと、および容量Ｃｉｎから構成されている。抵抗Ｒａと抵抗Ｒｂは、直流制御電圧Ｖｃｏｎを分圧して制御信号Ｖｍのバイアス電圧Ｖｍ＿ｂｉａｓを生成する抵抗分圧回路を構成している。具体的には、抵抗Ｒａの一端がバイアス端子Ｐｃｏｎに接続され、抵抗Ｒｂの一端が抵抗Ｒａの他端に接続され、抵抗Ｒｂの他端が基準電位（例えばグラウンドノード）に接続されている。また、抵抗Ｒａと抵抗Ｒｂとが共通に接続されるノードには、トランジスタＱ０のベース電極が接続されている。
The
容量Ｃｉｎは、抵抗Ｒａ、Ｒｂとともに、入力信号ＶＩＮから所望の交流成分Ｖｉｎ＿ａｃを取り出すフィルタ回路を構成している。具体的には、容量Ｃｉｎの一端が、端子Ｐｉｎに接続され、容量Ｃｉｎの他端が、抵抗Ｒａと抵抗Ｒｂとが接続されるノード（トランジスタＱ０のベース電極）に接続されることにより、容量Ｃｉｎおよび抵抗Ｒａ、Ｒｂはハイパスフィルタを構成している。なお、上記フィルタ回路としては、入力信号ＶＩＮから情報の伝送に必要な交流成分が取り出せる回路であれば、その回路構成は限定されない。例えば、ハイパスフィルタではなくバンドパスフィルタであってもよい。 The capacitor Cin, together with the resistors Ra and Rb, constitutes a filter circuit that extracts a desired AC component Vin_ac from the input signal VIN. Specifically, one end of the capacitor Cin is connected to the terminal Pin, and the other end of the capacitor Cin is connected to a node (base electrode of the transistor Q0) to which the resistor Ra and the resistor Rb are connected. Cin and resistors Ra and Rb constitute a high-pass filter. Note that the circuit configuration of the filter circuit is not limited as long as the filter circuit can extract an AC component necessary for transmitting information from the input signal VIN. For example, not a high-pass filter but a band-pass filter may be used.
制御信号生成部１２を上記のように構成することにより、入力信号ＶＩＮに含まれる周波数成分のうち容量Ｃｉｎおよび抵抗Ｒａ，Ｒｂによって決定される遮断周波数よりも高い周波数成分の信号ＶＩＮ＿ａｃが直流制御電圧Ｖｃｏｎを抵抗Ｒａ，Ｒｂの抵抗比に応じて分圧したバイアス電圧Ｖｍ＿ｂｉａｓに重畳され、制御信号Ｖｍが生成される。
具体的に、制御信号Ｖｍのバイアス電圧Ｖｍ＿ｂｉａｓは、式（１）で表される。
By configuring the control
Specifically, the bias voltage Vm_bias of the control signal Vm is expressed by Expression (1).
上記式（１）から理解されるように、抵抗Ｒａ、Ｒｂと端子Ｐｃｏｍに入力する直流制御電圧Ｖｃｏｎの値を調整することにより、容易に、制御信号Ｖｍのバイアス電圧Ｖｍ＿ｂｉａｓを所望の値に設定することができる。 As understood from the above equation (1), the bias voltage Vm_bias of the control signal Vm is easily set to a desired value by adjusting the values of the resistors Ra and Rb and the DC control voltage Vcon input to the terminal Pcom. can do.
また、入力信号ＶＩＮを、伝送線路を経由して入力端子ＰｉｎからＬＤドライバ１０に入力する場合であっても、容易に、制御信号Ｖｍのバイアス電圧Ｖｍ＿ｂｉａｓを所望の値に設定することができる。例えば、入力端子Ｐｉｎに接続される上記の伝送線路の特性インピーダンスをＺ０（例えば５０Ω）としたとき、抵抗Ｒａ，Ｒｂは、式（２）を満たす必要がある。
Even when the input signal VIN is input from the input terminal Pin to the
この場合、制御信号Ｖｍのバイアス電圧Ｖｍ＿ｂｉａｓは、式（１）および式（２）により、式（３）によって表すことができる。 In this case, the bias voltage Vm_bias of the control signal Vm can be expressed by Expression (3) by Expression (1) and Expression (2).
式（３）から理解されるように、抵抗Ｒａおよび抵抗Ｒｂが式（２）を満たすように各抵抗値を設定することにより、ＬＤドライバ１０を伝送線路に接続する場合であっても、抵抗Ｒａとバイアス端子Ｐｃｏｎに入力する直流制御電圧Ｖｃｏｎの値を調節することにより、容易に、制御信号Ｖｍのバイアス電圧を所望の値に設定することができる。なお、この場合には、抵抗Ｒｂの値は０Ω（ゼロオーム）以外の値であればよい。
また、この場合、抵抗Ｒａの値を伝送線路の特性インピーダンスＺ０（例えば５０Ω）に近づけることにより、Ｖｍ＿ｂｉａｓ≒Ｖｃｏｎとなるので、直流制御電圧Ｖｃｏｎの値を直接バイアス電圧Ｖｍ＿ｂｉａｓとして設定することも可能である。
As understood from the equation (3), even when the
Further, in this case, Vm_bias≈Vcon is obtained by bringing the value of the resistor Ra close to the characteristic impedance Z0 (for example, 50Ω) of the transmission line. Therefore, the value of the DC control voltage Vcon can be directly set as the bias voltage Vm_bias. is there.
≪本発明に係るＬＤドライバによるバイアス電圧の設定例≫
次に、本実施の形態に係るＬＤドライバ１０による、入力信号の変調方式に応じた線形性の制御手法について説明する。
ここでは、ＮＲＺ方式によって変調された信号（ＮＲＺ信号）、ＤＭＴ方式によって変調された信号（ＤＭＴ信号）、およびＰＡＭ方式によって変調された信号（ＰＡＭ信号）の夫々を、入力信号ＶＩＮとしてＬＤドライバ１０に入力する場合を例にとり、バイアス電圧Ｖｍ＿ｂｉａｓの設定方法を示す。
<< Example of bias voltage setting by the LD driver according to the present invention >>
Next, a linearity control method according to the modulation method of the input signal by the
Here, each of the signal modulated by the NRZ method (NRZ signal), the signal modulated by the DMT method (DMT signal), and the signal modulated by the PAM method (PAM signal) is input to the
図４に、本発明に係るＬＤドライバにおけるドライバ回路１１の入出力特性を示す。同図には、制御信号Ｖｍに対する電流Ｉ０の特性が示されており、横軸は制御信号Ｖｍ〔Ｖ〕を表し、縦軸はトランジスタＱ０を介して抵抗に流れる電流Ｉ０〔Ａ〕を表している。
図４から理解されるように、ドライバ回路１１の電流Ｉ０は、制御信号Ｖｍが閾値電圧ＶＴＨよりも小さい範囲では、制御信号Ｖｍに対して非線形な特性となり、制御信号Ｖｍが閾値電圧ＶＴＨよりも大きい範囲では、制御信号Ｖｍに対してほぼ線形な特性となる。ここで、閾値電圧ＶＴＨは、トランジスタＱ０の閾値電圧に依存する電圧である。
FIG. 4 shows input / output characteristics of the
As understood from FIG. 4, the current I0 of the
以下、制御信号Ｖｍが閾値電圧ＶＴＨよりも小さい範囲を非線形領域４００と称し、制御信号Ｖｍが閾値電圧ＶＴＨよりも大きく範囲を線形領域４０１と称する。
Hereinafter, a range in which the control signal Vm is smaller than the threshold voltage VTH is referred to as a
図４に示されるように、ドライバ回路１１が図４に示す入出力特性を有している場合、バイアス端子Ｐｃｏｎに印加する直流制御電圧Ｖｃｏｎを調整することにより、バイアス電圧Ｖｍ＿ｂｉａｓを非線形領域４００または線形領域４０１に設定することができる。
As shown in FIG. 4, when the
先ず、ＬＤドライバ１０の入力信号ＶＩＮとして、ＮＲＺ信号を入力する場合について説明する。
図５は、入力信号ＶＩＮとしてＮＲＺ信号をＬＤドライバ１０に入力する場合のバイアス電圧Ｖｍ＿ｂｉａｓの設定例を示す図である。図６は、図５のバイアス電圧Ｖｍ＿ｂｉａｓの設定例において、入力信号ＶＩＮとしてＮＲＺ信号を入力したときのレーザダイオード１３の駆動電流ＩLDの特性を示す図である。図５において、横軸は制御信号Ｖｍ〔Ｖ〕を表し、縦軸はトランジスタＱ０を介して抵抗に流れる電流Ｉ０〔Ａ〕を表している。また、図６において、横軸は時間（Ｔｉｍｅ）〔ｓ〕を表し、縦軸はレーザダイオード１３の駆動電流ＩLD〔Ａ〕を表している。
First, a case where an NRZ signal is input as the input signal VIN of the
FIG. 5 is a diagram illustrating a setting example of the bias voltage Vm_bias when the NRZ signal is input to the
ＬＤドライバ１０にＮＲＺ信号を入力する場合には、ドライバ回路１１に高い線形性は不要である。そこで、図５に示されるように、バイアス電圧Ｖｍ＿ｂｉａｓを非線形領域４００に設定する。この場合、制御信号Ｖｍが、入力信号ＶＩＮに応じて、バイアス電圧Ｖｍ＿ｂｉａｓを基準としてＶｂ１からＶａ１の範囲で変化すると、電流Ｉ０はＩｂ１からＩａ１の範囲で変化する。これにより、図６に示すように、レーザダイオード１３の駆動電流ＩLDを（Ｉｃｃ−Ｉａ１）から（Ｉｃｃ−Ｉｂ１）の範囲で変化させることができる。
When the NRZ signal is input to the
このように、ＮＲＺ信号をＬＤドライバ１０に入力するとき、バイアス電圧Ｖｍ＿ｂｉａｓを非線形領域４００に設定することにより、バイアス電圧Ｖｍ＿ｂｉａｓを線形領域４０１に設定する場合に比べてＬＤドライバ１０に流れる電流Ｉ０を抑えることができ、ＬＤドライバ１０の低消費電力化を図ることができる。
As described above, when the NRZ signal is input to the
次に、ＬＤドライバ１０の入力信号ＶＩＮとして、ＤＭＴ信号を入力する場合について説明する。
図７は、入力信号ＶＩＮとしてＤＭＴ信号をＬＤドライバ１０に入力する場合のバイアス電圧Ｖｍ＿ｂｉａｓの設定例を示す図である。図８は、図６のバイアス電圧Ｖｍ＿ｂｉａｓの設定例において、入力信号ＶＩＮとしてＤＭＴ信号を入力したときのレーザダイオード１３の駆動電流ＩLDの特性を示す図である。図７において、横軸は制御信号Ｖｍ〔Ｖ〕を表し、縦軸はトランジスタＱ０を介して抵抗に流れる電流Ｉ０〔Ａ〕を表している。また、図８において、横軸は時間（Ｔｉｍｅ）〔ｓ〕を表し、縦軸はレーザダイオード１３の駆動電流ＩLD〔Ａ〕を表している。
Next, a case where a DMT signal is input as the input signal VIN of the
FIG. 7 is a diagram illustrating a setting example of the bias voltage Vm_bias when the DMT signal is input to the
ＬＤドライバ１０にＤＭＴ信号を入力する場合には、駆動電流ＩLDの波形が歪まないようにするため、ドライバ回路１１に高い線形性が必要となる。そこで、図７に示されるように、バイアス電圧Ｖｍ＿ｂｉａｓを線形領域４０１に設定する。この場合に、制御信号Ｖｍが、入力信号ＶＩＮに応じて、バイアス電圧Ｖｍ＿ｂｉａｓを基準としてＶｂ２からＶａ２の範囲で変化すると、電流Ｉ０はＩｂ２からＩａ２の範囲で変化する。これにより、図８に示すように、レーザダイオード１３の駆動電流ＩLDを（Ｉｃｃ−Ｉａ２）から（Ｉｃｃ−Ｉｂ２）の範囲で歪なく変化させることができる。
When a DMT signal is input to the
このように、ＮＲＺ信号をＬＤドライバ１０に入力する場合には、バイアス電圧Ｖｍ＿ｂｉａｓを非線形領域４００に設定することにより、バイアス電圧Ｖｍ＿ｂｉａｓを線形領域４０１に設定する場合に比べてＬＤドライバ１０に流れる電流Ｉ０を抑えることができ、ＬＤドライバ１０の低消費電力化を図ることができる。
As described above, when the NRZ signal is input to the
最後に、ＬＤドライバ１０の入力信号ＶＩＮとして、ＰＡＭ信号を入力する場合について説明する。
図９は、入力信号ＶＩＮとしてＰＡＭ信号をＬＤドライバ１０に入力する場合のバイアス電圧Ｖｍ＿ｂｉａｓの設定例を示す図である。図１０は、図９のバイアス電圧Ｖｍ＿ｂｉａｓの設定例において、入力信号ＶＩＮとしてＰＡＭ信号を入力したときのレーザダイオード１３の駆動電流ＩLDの特性を示す図である。図９において、横軸は制御信号Ｖｍ〔Ｖ〕を表し、縦軸はトランジスタＱ０を介して抵抗に流れる電流Ｉ０〔Ａ〕を表している。また、図１０において、横軸は時間（Ｔｉｍｅ）〔ｓ〕を表し、縦軸はレーザダイオード１３の駆動電流ＩLD〔Ａ〕を表している。
Finally, a case where a PAM signal is input as the input signal VIN of the
FIG. 9 is a diagram illustrating a setting example of the bias voltage Vm_bias when the PAM signal is input to the
ＬＤドライバ１０にＰＡＭ信号を入力する場合には、ＤＭＴ信号を入力する場合と同様に、駆動電流ＩLDの波形が歪まないようにするため、ドライバ回路１１に高い線形性が必要となる。そこで、図９に示されるように、バイアス電圧Ｖｍ＿ｂｉａｓを線形領域４０１に設定する。この場合、制御信号Ｖｍが、入力信号ＶＩＮに応じて、バイアス電圧Ｖｍ＿ｂｉａｓを基準としてＶｂ３からＶａ３の範囲で変化すると、電流Ｉ０はＩｂ３からＩａ３の範囲で変化する。これにより、図１０に示すように、レーザダイオード１３の駆動電流ＩLDを、（Ｉｃｃ−Ｉａ３）から（Ｉｃｃ−Ｉｂ３）の範囲で歪なく変化させることができる。
When the PAM signal is input to the
≪本発明に係るＬＤドライバによる効果≫
以上、本発明に係るＬＤドライバによれば、入力信号の伝送方式に応じてシャント型のドライバ回路を制御する制御信号のバイアス電圧を制御することができるので、入力信号の伝送方式に応じたレーザダイオードの最適な制御が可能となると共に、シャント型のＬＤドライバの消費電力を最適化することができる。
例えば、上述したように、ＮＲＺ信号をＬＤドライバに入力する場合には、ドライバ回路の制御信号のバイアス電圧を非線形領域に設定することで、上記バイアス電圧を線形領域に設定する場合に比べてＬＤドライバに流れる電流を抑え、ＬＤドライバの低消費電力化を図ることができる。また、ＤＭＴ信号やＰＡＭ信号をＬＤドライバに入力する場合には、ドライバ回路の制御信号のバイアス電圧を線形領域に設定することで、低歪の駆動電流ＩLDを生成することが可能となる。
<< Effects of LD driver according to the present invention >>
As described above, according to the LD driver according to the present invention, the bias voltage of the control signal for controlling the shunt-type driver circuit can be controlled in accordance with the transmission method of the input signal. The diode can be optimally controlled and the power consumption of the shunt type LD driver can be optimized.
For example, as described above, when the NRZ signal is input to the LD driver, the bias voltage of the control signal of the driver circuit is set in the non-linear region, so that the LD is compared with the case where the bias voltage is set in the linear region. The current flowing through the driver can be suppressed, and the power consumption of the LD driver can be reduced. Further, when a DMT signal or a PAM signal is input to the LD driver, it is possible to generate a low-distortion driving current I LD by setting the bias voltage of the control signal of the driver circuit in a linear region.
また、上述したように、制御信号Ｖｍを生成する制御信号生成部１３を、抵抗Ｒａおよび抵抗Ｒｂから成る抵抗分圧回路と、抵抗Ｒａ，Ｒｂおよび容量Ｃｉｎから成るフィルタ回路とによって構成することにより（図４参照）、制御信号Ｖｍのバイアス電圧Ｖｍ＿ｂｉａｓを所望の値に設定することが容易となる。また、抵抗Ｒａおよび抵抗Ｒｂが上記式（２）を満たすように各抵抗値を設定することにより、上述したように、入力信号ＶＩＮを伝送線路を経由して入力端子Ｐｉｎに入力する場合であっても、抵抗Ｒａとバイアス端子Ｐｃｏｎに入力する直流制御電圧Ｖｃｏｎの値を調節することにより、制御信号Ｖｍのバイアス電圧を所望の値に設定することが容易となる。
In addition, as described above, the control
更に、制御信号生成部１３によれば、バイアス電圧Ｖｍ＿ｂｉａｓは直流制御電圧Ｖｃｏｎを分圧したものとなるので、例えば抵抗Ｒａの抵抗値を伝送線路の特性インピーダンスＺ０よりも大きい値に設定することにより、直流制御電圧Ｖｃｏｎとして誤って過電圧が印加された場合であっても、バイアス電圧Ｖｍ＿ｂｉａｓとして、直流制御電圧Ｖｃｏｎよりも小さな電圧がドライバ回路１１に印加される。これにより、過電圧に起因するドライバ回路１１の破壊が起こり難くなるという効果も期待できる。
Further, according to the control
以上、本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited thereto, and it goes without saying that various changes can be made without departing from the scope of the invention. .
例えば、上記実施の形態では、ドライバ回路１１がトランジスタＱ０と抵抗Ｒ０とから構成される場合を例示したが、制御信号Ｖｍの大きさによって、レーザドライバ１３に対する分流経路に流れる電流を制御することができる回路であれば、他の回路構成であってもよい。
For example, in the above-described embodiment, the case where the
また、上記実施の形態では、ドライバ回路１１を構成するトランジスタＱ０がバイポーラトランジスタである場合を例示したが、これに限られず、例えばＭＯＳトランジスタ等であってもよい。
In the above embodiment, the transistor Q0 constituting the
また、上記実施の形態では、制御電圧生成部１３が、抵抗Ｒａ，Ｒｂ，および容量Ｃｉｎを含む抵抗分圧回路およびフィルタ回路から構成される場合を例示したが、入力信号ＶＩＮから所望の交流成分を取り出してバイアス電圧Ｖｍ＿ｂｉａｓに重畳することができる回路であれば、他の回路であってもよい。
In the above embodiment, the case where the control
また、上記実施の形態では、入力信号ＶＩＮが伝送線路を経由してＬＤドライバ１０に入力される場合の例として特性インピーダンスＺ０が５０Ωの伝送線路を例示したが、これに限られず、特性インピーダンスＺ０が２５Ω等の伝送線路であっても同様に、本発明に係るＬＤドライバを適用することができる。
In the above embodiment, a transmission line having a characteristic impedance Z0 of 50Ω is illustrated as an example of the case where the input signal VIN is input to the
１…送信フロントエンド、１０…ＬＤドライバ、１１…ドライバ回路、１２…制御信号生成部、１３…レーザダイオード、Ｐｃｏｎ、Ｐｉｎ、Ｐａ、Ｐｋ…端子、ＶＩＮ…入力信号、ＶＩＮ＿ａｃ…入力信号の交流成分、Ｖｃｏｎ…直流制御電圧、Ｖｍ…制御信号、Ｖｍ＿ｂｉａｓ…制御信号のバイアス電圧、Ｉｃｃ…定電流源、電流、Ｉ０…可変電流源、電流、ＩLD…レーザダイオードの駆動電流、ＳＷ…スイッチ、Ｒａ、Ｒｂ、Ｒ０…抵抗、Ｃｉｎ…容量、Ｑ０…トランジスタ、４００…非線形領域、４０１…線形領域。
DESCRIPTION OF
Claims (6)
入力信号の伝送方式に応じて設定される直流制御電圧を入力するバイアス端子と、
送信対象の信号を入力する入力端子と、
前記バイアス端子に入力された直流制御電圧に応じたバイアス電圧を生成し、前記入力端子に入力された信号の交流成分を前記バイアス電圧に重畳させることにより、前記制御信号を生成する制御信号生成部と、を備える
ことを特徴とするドライバ。 A shunt type that controls a current supplied to the laser diode by forming a shunt path for branching a current path connecting the constant current source and the laser diode and controlling a current flowing through the shunt path based on a control signal A driver circuit of
A bias terminal for inputting a DC control voltage set according to the transmission method of the input signal ;
An input terminal for inputting a signal to be transmitted;
A control signal generation unit that generates a bias voltage corresponding to a DC control voltage input to the bias terminal and generates the control signal by superimposing an AC component of a signal input to the input terminal on the bias voltage. And a driver characterized by comprising:
前記制御信号生成部は、
前記入力端子に供給された信号を入力し、当該信号から所望の交流成分の信号を取り出して出力するフィルタ回路と、
前記バイアス端子に入力された直流制御電圧を分圧し、分圧した電圧に前記フィルタ回路から出力された信号を重畳させて前記制御信号を生成する抵抗分圧回路と、
を含む
ことを特徴とするドライバ。 The driver according to claim 1,
The control signal generator is
A filter circuit that inputs a signal supplied to the input terminal, extracts a signal of a desired AC component from the signal, and outputs the signal;
A resistance voltage dividing circuit that divides a DC control voltage input to the bias terminal and generates the control signal by superimposing a signal output from the filter circuit on the divided voltage;
A driver characterized by including.
前記抵抗分圧回路は、前記バイアス端子と基準電位ノードとの間に直列に接続される第１抵抗および第２抵抗を含み、
前記フィルタ回路は、前記第１抵抗と前記第２抵抗とが共通に接続されるノードと前記入力端子との間に接続された容量と、前記第１抵抗および前記第２抵抗を含み、
前記制御信号生成部は、前記第１抵抗と前記第２抵抗とが共通に接続されるノードから前記制御信号を出力する
ことを特徴とするドライバ。 The driver according to claim 2,
The resistance voltage dividing circuit includes a first resistor and a second resistor connected in series between the bias terminal and a reference potential node,
The filter circuit includes a capacitor connected between a node to which the first resistor and the second resistor are commonly connected and the input terminal, and the first resistor and the second resistor,
The driver, wherein the control signal generation unit outputs the control signal from a node where the first resistor and the second resistor are connected in common.
前記入力端子に接続される伝送線路の特性インピーダンスをＺ０、前記第１抵抗をＲａ、前記第２抵抗をＲｂとしたとき、前記第１抵抗および前記第２抵抗は、式（Ａ）を満たす
ことを特徴とするドライバ。
When the characteristic impedance of the transmission line connected to the input terminal is Z0, the first resistor is Ra, and the second resistor is Rb, the first resistor and the second resistor satisfy Expression (A). Features a driver.
前記第１抵抗の一端が、前記バイアス端子に接続され、前記第１抵抗の他端が前記第２抵抗の他端に接続され、
前記第２抵抗の他端が、前記基準電位ノードに接続され、
前記第１抵抗は、前記伝送線路の特性インピーダンスよりも大きい抵抗値を有する
ことを特徴とするドライバ。 The driver according to claim 4, wherein
One end of the first resistor is connected to the bias terminal, the other end of the first resistor is connected to the other end of the second resistor,
The other end of the second resistor is connected to the reference potential node;
The first resistor has a resistance value larger than a characteristic impedance of the transmission line.
前記ドライバ回路は、
一端が前記レーザダイオードのカソードに接続される第３抵抗と、
第１主電極が前記レーザダイオードのアノードに接続され、第２主電極が前記第３抵抗の他端に接続され、制御電極に前記制御信号が供給されるトランジスタと、
を含む
ことを特徴とするドライバ。 The driver according to any one of claims 2 to 5,
The driver circuit is
A third resistor having one end connected to the cathode of the laser diode;
A transistor in which a first main electrode is connected to an anode of the laser diode, a second main electrode is connected to the other end of the third resistor, and the control signal is supplied to a control electrode;
A driver characterized by including.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014244694A JP6367698B2 (en) | 2014-12-03 | 2014-12-03 | driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014244694A JP6367698B2 (en) | 2014-12-03 | 2014-12-03 | driver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016111416A JP2016111416A (en) | 2016-06-20 |
| JP6367698B2 true JP6367698B2 (en) | 2018-08-01 |
Family
ID=56124863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014244694A Active JP6367698B2 (en) | 2014-12-03 | 2014-12-03 | driver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6367698B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6188579A (en) * | 1984-10-08 | 1986-05-06 | Nec Corp | Driving circuit for laser diode |
| JP3539524B2 (en) * | 1995-12-12 | 2004-07-07 | 松下電器産業株式会社 | Semiconductor laser drive circuit |
| JPH10126316A (en) * | 1996-10-11 | 1998-05-15 | Texas Instr Japan Ltd | Termination device |
| JP2003101129A (en) * | 2001-07-18 | 2003-04-04 | Tdk Corp | Circuit and method for driving laser diode, and optical head using the same |
| JP2011249413A (en) * | 2010-05-24 | 2011-12-08 | Sumitomo Electric Ind Ltd | Laser diode driving circuit |
| JP5352627B2 (en) * | 2011-06-24 | 2013-11-27 | 富士通テレコムネットワークス株式会社 | Optical packet switching equipment |
-
2014
- 2014-12-03 JP JP2014244694A patent/JP6367698B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016111416A (en) | 2016-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5803174B2 (en) | Driving circuit | |
| US6778571B2 (en) | Laser driver circuit | |
| EP3420783B1 (en) | Driver apparatus | |
| JP2013153087A (en) | Dc coupling type laser drive circuit and driving method for semiconductor laser element | |
| JP6904291B2 (en) | DML driver | |
| US20110268454A1 (en) | Ld driver with an improved falling edge of driving signal and optical transmitter providing the same | |
| JP2013084839A (en) | Semiconductor laser driving circuit and semiconductor laser device | |
| CN104137442B (en) | Optical transmitter | |
| CN104767117A (en) | High-speed laser device driving circuit | |
| US20120113999A1 (en) | Driver for laser diode implemented with offset control | |
| CN105717590B (en) | Improve the device and application process of SFP optical module optical modulation amplitudes | |
| JP6367698B2 (en) | driver | |
| CN112135390B (en) | Dimming circuit and power supply chip | |
| US11076468B2 (en) | Driver circuit and lighting system for light apparatus | |
| JP6849515B2 (en) | DML driver | |
| US20190245324A1 (en) | Laser driver circuit and optical transmitter using the same | |
| US7684452B1 (en) | Enhancing the transition rate of a laser | |
| JP2020122872A (en) | Optical modulator drive circuit | |
| US20220166511A1 (en) | Driver Circuit for One or Several Optical Transmitting Components, Receiver Circuit for One or Several Optical Receiving Components for Optical-Wireless Communication and Method | |
| US9722545B2 (en) | Emphasis circuit | |
| US10630052B2 (en) | Efficiency improved driver for laser diode in optical communication | |
| JP2007288505A (en) | Bias t circuit, driver circuit using bias t circuit, optical modulator, and optical transmitting apparatus | |
| Aller et al. | Design of a Two Input Buck converter (TIBuck) for a Visible Light Communication LED driver based on splitting the power | |
| CN208806469U (en) | A kind of driving circuit of the laser range finder with feedback function | |
| JP2017191812A (en) | driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180705 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6367698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |