JP6366558B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP6366558B2 JP6366558B2 JP2015205378A JP2015205378A JP6366558B2 JP 6366558 B2 JP6366558 B2 JP 6366558B2 JP 2015205378 A JP2015205378 A JP 2015205378A JP 2015205378 A JP2015205378 A JP 2015205378A JP 6366558 B2 JP6366558 B2 JP 6366558B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- output
- diode
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 154
- 238000009499 grossing Methods 0.000 claims description 45
- 238000006243 chemical reaction Methods 0.000 claims description 39
- 230000005284 excitation Effects 0.000 claims description 30
- 230000000903 blocking effect Effects 0.000 claims description 18
- 230000007423 decrease Effects 0.000 claims description 17
- 230000002265 prevention Effects 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims 2
- 230000003071 parasitic effect Effects 0.000 description 49
- 230000004048 modification Effects 0.000 description 23
- 238000012986 modification Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 15
- 230000002441 reversible effect Effects 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、入力電圧を所望の直流電圧に変換して負荷に電力を供給するスイッチング電源装置に関し、特にスナバ回路を備えたスイッチング電源装置に関する。 The present invention relates to a switching power supply device that converts an input voltage into a desired DC voltage and supplies power to a load, and more particularly to a switching power supply device that includes a snubber circuit.
従来、特許文献1に開示されているように、主スイッチング素子(主発振素子)をオン・オフさせて出力電圧を制御するスイッチング電源装置であって、同期整流素子及び出力ダイオード(付加ダイオード)と並列の位置に、補助コンデンサと補助スイッチング素子(補助スイッチ素子)の直列回路から成るスナバ回路(整流補助回路)が接続されたスイッチング電源装置があった。補助スイッチング素子は、例えばNチャネルのMOS型FETが使用される。このスイッチング電源装置によれば、補助スイッチング素子を所定のタイミングでオン・オフさせることによって、出力ダイオードのリカバリ動作に起因して発生するクロス損失やスイッチングノイズ等(電磁波ノイズ、電圧サージやリンギング等)を低減できるという効果、主スイッチング素子がターンオフするときに発生するスイッチングノイズ等を低減できるという効果、主スイッチング素子がターンオンするときにZVS(ゼロボルトスイッチング)を行って主スイッチング素子のクロス損失やスイッチングノイズ等を低減できるという効果等が得られる。
Conventionally, as disclosed in
特許文献1のスイッチング電源装置が有するスナバ回路は、主スイッチング素子のオン・オフのタイミングに対し、補助スイッチング素子のオン・オフのシーケンスを適切に制御することや、微妙な動作遅延を的確に制御すること等が重要である。しかし、特許文献1には、補助スイッチング素子の駆動回路について具体的な回路構成が開示されていない。
The snubber circuit included in the switching power supply device of
電力変換回路には様々な構成があり、補助スイッチング素子と主スイッチング素子がハイサイド側とローサイド側に分かれるケースが少なくない。この場合、各スイッチング素子を互いに絶縁された2つの信号で駆動するため、信号絶縁用の駆動トランスや、ハイサイド及びローサイド駆動用の2出力ドライバIC等を使用する構成にするのが一般的である。したがって、この種のスナバ回路は、シンプルかつ安価に構成するのが難しいという問題があった。 There are various configurations of the power conversion circuit, and the auxiliary switching element and the main switching element are often separated into a high side and a low side. In this case, since each switching element is driven by two signals that are insulated from each other, it is common to use a drive transformer for signal isolation, a two-output driver IC for high-side and low-side drive, or the like. is there. Therefore, this type of snubber circuit has a problem that it is difficult to configure it simply and inexpensively.
本発明は、シンプルな構成のスナバ回路を有し、スナバ回路の補助スイッチング素子を適切なシーケンスで的確に駆動できるスイッチング電源装置を提供することを目的とする。 An object of the present invention is to provide a switching power supply device that has a snubber circuit with a simple configuration and can accurately drive an auxiliary switching element of the snubber circuit in an appropriate sequence.
本発明は、入力電源に直列接続されて入力電圧を断続する主スイッチング素子と、前記主スイッチング素子がオンの期間に前記入力電源により励磁され、オンの期間に蓄えた励磁エネルギーを前記主スイッチング素子がオフの期間に出力に放出する出力インダクタと、前記主スイッチング素子がオフの期間に導通し、前記励磁エネルギーが出力に放出される際の電流経路となる出力ダイオードとを有し、出力に接続された負荷に対して電力を供給する電力変換回路と、前記主スイッチング素子のオン時間及びオフ時間を制御する制御回路とを備えたスイッチング電源装置であって、
前記電力変換回路にはスナバ回路が設けられ、前記スナバ回路は、前記出力ダイオードのアノードに一端が接続された補助コンデンサと、前記補助コンデンサの他端にソースが接続され、前記出力ダイオードのカソードにドレインが接続されたNチャネルのMOS型FETで成る補助スイッチング素子と、前記補助スイッチング素子のゲートと前記出力ダイオードのアノードとの間を所定の直流電圧で正方向にバイアスする直流バイアス回路とを備え、前記制御回路は、前記出力インダクタの前記励磁エネルギーが前記出力ダイオードを通じて放出された後、速やかに前記主スイッチン素子をオフからオンに反転させる臨界モードの制御を行い、
前記補助スイッチング素子は、前記主スイッチング素子がオフした後、前記補助コンデンサの電圧が低下することによって自己のゲート・ソース間電圧が上昇し、当該ゲート・ソース間電圧がオン閾値を超えたタイミングでオフからオンに反転し、その後、前記主スイッチング素子がオンする前に、前記補助コンデンサの電圧が上昇することによって自己のゲート・ソース間電圧が低下し、当該ゲート・ソース間電圧がオン閾値を下回ったタイミングでオンからオフに反転するスイッチング電源装置である。
The present invention relates to a main switching element connected in series to an input power supply to intermittently input voltage, and excited by the input power supply while the main switching element is on and the excitation energy stored during the on period is stored in the main switching element An output inductor that discharges to the output during the off period, and an output diode that conducts during the off period of the main switching element and serves as a current path when the excitation energy is discharged to the output, and is connected to the output A switching power supply device comprising: a power conversion circuit that supplies power to the loaded load; and a control circuit that controls an on time and an off time of the main switching element,
The power conversion circuit is provided with a snubber circuit. The snubber circuit has an auxiliary capacitor having one end connected to the anode of the output diode, a source connected to the other end of the auxiliary capacitor, and a cathode of the output diode. Auxiliary switching element comprising an N-channel MOS type FET connected to the drain, and a DC bias circuit for biasing in a positive direction with a predetermined DC voltage between the gate of the auxiliary switching element and the anode of the output diode. The control circuit performs a critical mode control in which the main switch element is quickly reversed from off to on after the excitation energy of the output inductor is released through the output diode.
After the main switching element is turned off, the auxiliary switching element has its gate-source voltage increased due to a decrease in the voltage of the auxiliary capacitor, and the gate-source voltage exceeds the ON threshold. Inverted from off to on, and then, before the main switching element is turned on, the voltage of the auxiliary capacitor rises to reduce its own gate-source voltage, and the gate-source voltage reaches the on threshold. This is a switching power supply that reverses from on to off at a lower timing.
前記直流バイアス回路の出力と前記補助スイッチング素子のゲートとの間に、カソードが前記直流バイアス回路の側に配された引き抜きダイオードとゲート抵抗との並列回路が挿入され、前記ゲート抵抗は、前記補助スイッチング素子のゲートに流入する電流を制限することによって前記補助スイッチング素子がオフからオンに反転するタイミングを遅延させる構成にすることが好ましい。 Between the output of the DC bias circuit and the gate of the auxiliary switching element, a parallel circuit of an extraction diode and a gate resistor having a cathode arranged on the DC bias circuit side is inserted, and the gate resistor is connected to the auxiliary resistor. It is preferable that the timing at which the auxiliary switching element is inverted from OFF to ON is delayed by limiting the current flowing into the gate of the switching element.
前記直流バイアス回路は、前記補助スイッチング素子のドレインに一端が接続された充電抵抗と、前記充電抵抗の他端と前記出力ダイオードのアノードとの間に接続された平滑コンデンサと、前記充電抵抗の他端にカソードが接続され、前記出力ダイオードのアノードにアノードが接続されたツェナダイオードとを備え、前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記充電抵抗と前記平滑コンデンサの接続点から出力する構成にすることができる。この場合、前記充電抵抗と直列の位置に、前記平滑コンデンサからの放電電流を阻止する放電阻止ダイオードが挿入されている構成にすることが好ましい。 The DC bias circuit includes a charging resistor having one end connected to the drain of the auxiliary switching element, a smoothing capacitor connected between the other end of the charging resistor and the anode of the output diode, and other than the charging resistor. A Zener diode having a cathode connected to the end and an anode connected to the anode of the output diode, the predetermined DC voltage defined by the Zener voltage of the Zener diode being connected to the charging resistor and the smoothing capacitor It can be configured to output from a point. In this case, it is preferable that a discharge blocking diode for blocking a discharge current from the smoothing capacitor is inserted at a position in series with the charging resistor.
あるいは、前記直流バイアス回路は、前記補助スイッチング素子のドレインに一端が接続されたカップリングコンデンサと、前記カップリングコンデンサの他端にカソードが接続され、前記出力ダイオードのアノードにアノードが接続されたツェナダイオードと、前記ツェナダイオードのカソードにアノードが接続された逆流防止ダイオードと、前記逆流防止ダイオードのカソードと前記出力ダイオードのアノードとの間に接続された平滑コンデンサとを備え、前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記逆流防止ダイオードと前記平滑コンデンサの接続点から出力する構成にすることができる。 Alternatively, the DC bias circuit includes a coupling capacitor having one end connected to the drain of the auxiliary switching element, and a Zener having a cathode connected to the other end of the coupling capacitor and an anode connected to the anode of the output diode. A diode, a backflow prevention diode having an anode connected to the cathode of the Zener diode, and a smoothing capacitor connected between the cathode of the backflow prevention diode and the anode of the output diode, the Zener voltage of the Zener diode The predetermined DC voltage defined by the above can be output from a connection point between the backflow prevention diode and the smoothing capacitor.
また、本発明は、入力電源に直列接続されて入力電圧を断続する主スイッチング素子と、前記主スイッチング素子がオンの期間に前記入力電源により励磁され、オンの期間に蓄えた励磁エネルギーを前記主スイッチング素子がオフの期間に出力に放出する出力インダクタと、前記主スイッチング素子がオフの期間に導通し、前記励磁エネルギーが出力に放出される際の電流経路となる出力ダイオードとを有し、出力に接続された負荷に対して電力を供給する電力変換回路と、前記主スイッチング素子のオン時間及びオフ時間を制御する制御回路とを備えたスイッチング電源装置であって、
前記電力変換回路にはスナバ回路が設けられ、前記スナバ回路は、前記出力ダイオードのカソードに一端が接続された補助コンデンサと、前記補助コンデンサの他端にソースが接続され、前記出力ダイオードのアノードにドレインが接続されたPチャネルのMOS型FETで成る補助スイッチング素子と、前記補助スイッチング素子のゲートと前記出力ダイオードのカソードとの間を所定の直流電圧で負方向にバイアスする直流バイアス回路とを備え、前記制御回路は、前記出力インダクタの前記励磁エネルギーが前記出力ダイオードを通じて放出された後、速やかに前記主スイッチン素子をオフからオンに反転させる臨界モードの制御を行い、
前記補助スイッチング素子は、前記主スイッチング素子がオフした後、前記補助コンデンサの電圧が低下することによって自己のゲート・ソース間電圧が上昇し、当該ゲート・ソース間電圧がオン閾値を超えたタイミングでオフからオンに反転し、その後、前記主スイッチング素子がオンする前に、前記補助コンデンサの電圧が上昇することによって自己のゲート・ソース間電圧が低下し、当該ゲート・ソース間電圧がオン閾値を下回ったタイミングでオンからオフに反転するスイッチング電源装置である。
The present invention also provides a main switching element connected in series to an input power supply and intermittently receiving an input voltage; and the main switching element is excited by the input power supply while the main switching element is on and the excitation energy stored during the on period is stored in the main power supply. An output inductor that emits to the output during a period when the switching element is off, and an output diode that is conductive during the period when the main switching element is off and serves as a current path when the excitation energy is released to the output. A switching power supply comprising: a power conversion circuit that supplies power to a load connected to the power supply; and a control circuit that controls an on time and an off time of the main switching element,
The power conversion circuit is provided with a snubber circuit. The snubber circuit has an auxiliary capacitor having one end connected to the cathode of the output diode, a source connected to the other end of the auxiliary capacitor, and an anode of the output diode. Auxiliary switching element composed of a P-channel MOS FET with a drain connected thereto, and a DC bias circuit for negatively biasing between the gate of the auxiliary switching element and the cathode of the output diode with a predetermined DC voltage The control circuit performs a critical mode control in which the main switch element is quickly reversed from off to on after the excitation energy of the output inductor is released through the output diode.
After the main switching element is turned off, the auxiliary switching element has its gate-source voltage increased due to a decrease in the voltage of the auxiliary capacitor, and the gate-source voltage exceeds the ON threshold. Inverted from off to on, and then, before the main switching element is turned on, the voltage of the auxiliary capacitor rises to reduce its own gate-source voltage, and the gate-source voltage reaches the on threshold. This is a switching power supply that reverses from on to off at a lower timing.
前記直流バイアス回路の出力と前記補助スイッチング素子のゲートとの間に、アノードが前記直流バイアス回路の側に配された引き抜きダイオードとゲート抵抗との並列回路が挿入され、前記ゲート抵抗は、前記補助スイッチング素子のゲートから流出する電流を制限することによって前記補助スイッチング素子がオフからオンに反転するタイミングを遅延させる構成にすることが好ましい。 Between the output of the DC bias circuit and the gate of the auxiliary switching element, a parallel circuit of an extraction diode and a gate resistor, the anode of which is arranged on the DC bias circuit side, is inserted, and the gate resistance is the auxiliary resistor. It is preferable that the timing at which the auxiliary switching element inverts from off to on is delayed by limiting the current flowing out from the gate of the switching element.
前記直流バイアス回路は、前記補助スイッチング素子のドレインに一端が接続された充電抵抗と、前記充電抵抗の他端と前記出力ダイオードのカソードとの間に接続された平滑コンデンサと、前記充電抵抗の他端にアノードが接続され、前記出力ダイオードのカソードにカソードが接続されたツェナダイオードとを備え、前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記充電抵抗と前記平滑コンデンサの接続点から出力する構成にすることができる。この場合、前記充電抵抗と直列の位置に、前記平滑コンデンサからの放電電流を阻止する放電阻止ダイオードが挿入されている構成にすることが好ましい。 The DC bias circuit includes a charging resistor having one end connected to the drain of the auxiliary switching element, a smoothing capacitor connected between the other end of the charging resistor and the cathode of the output diode, and other than the charging resistor. A Zener diode having an anode connected to the end and a cathode connected to the cathode of the output diode, and connecting the predetermined DC voltage defined by the Zener voltage of the Zener diode to the charging resistor and the smoothing capacitor. It can be configured to output from a point. In this case, it is preferable that a discharge blocking diode for blocking a discharge current from the smoothing capacitor is inserted at a position in series with the charging resistor.
あるいは、前記直流バイアス回路は、前記補助スイッチング素子のドレインに一端が接続されたカップリングコンデンサと、前記カップリングコンデンサの他端にアノードが接続され、前記出力ダイオードのカソードにカソードが接続されたツェナダイオードと、前記ツェナダイオードのアノードにカソードが接続された逆流防止ダイオードと、前記逆流防止ダイオードのアノードと前記出力ダイオードのカソードとの間に接続された平滑コンデンサとを備え、前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記逆流防止ダイオードと前記平滑コンデンサの接続点から出力する構成にすることができる。 Alternatively, the DC bias circuit includes a coupling capacitor having one end connected to the drain of the auxiliary switching element, and a Zener having an anode connected to the other end of the coupling capacitor and a cathode connected to the cathode of the output diode. A diode, a backflow prevention diode having a cathode connected to the anode of the Zener diode, and a smoothing capacitor connected between the anode of the backflow prevention diode and the cathode of the output diode, the Zener voltage of the Zener diode The predetermined DC voltage defined by the above can be output from a connection point between the backflow prevention diode and the smoothing capacitor.
前記制御回路は、前記出力インダクタの前記励磁エネルギーが前記出力ダイオードを通じて放出された後、前記主スイッチング素子の両端電圧が所定電圧まで低下したタイミングで前記主スイッチン素子をオフからオンに反転させる構成にすることが好ましい。また、前記補助スイッチング素子のドレイン・ソース間に、付加コンデンサが接続されている構成にしてもよい。 The control circuit is configured to invert the main switching element from off to on at a timing when the voltage across the main switching element is reduced to a predetermined voltage after the excitation energy of the output inductor is released through the output diode. It is preferable to make it. Further, an additional capacitor may be connected between the drain and source of the auxiliary switching element.
前記電力変換回路は、前記主スイッチング素子がオンの期間、前記入力電源から前記負荷への電力供給を行うと共に前記入力電源により前記出力インダクタを励磁し、前記主スイッチング素子がオフの期間、前記出力インダクタに蓄えた前記励磁エネルギーを出力に放出して前記負荷への電力供給を行うものである。あるいは、前記電力変換回路は、前記主スイッチング素子がオンの期間、前記入力電源から出力への電力供給を行わずに前記入力電源により前記出力インダクタを励磁し、前記主スイッチング素子がオフの期間、前記出力インダクタに蓄えた前記励磁エネルギーを出力に放出して前記負荷への電力供給を行うものである。 The power conversion circuit supplies power from the input power source to the load while the main switching element is on, and excites the output inductor by the input power source, and outputs the output when the main switching element is off. The excitation energy stored in the inductor is discharged to the output to supply power to the load. Alternatively, the power conversion circuit excites the output inductor by the input power supply without supplying power from the input power supply to the output while the main switching element is on, and the main switching element is off. The excitation energy stored in the output inductor is discharged to an output to supply power to the load.
本発明のスイッチング電源装置は、いわゆる臨界モードで動作するので、出力ダイオードのリカバリ動作に起因するクロス損失やスイッチングノイズ等(電磁波ノイズ、電圧サージやリンギング等)がほとんど発生しない。また、独特なスナバ回路が設けられているので、主スイッチング素子がターンオフする時のスイッチングノイズ等を小さく抑えることができる。また、主スイッチング素子のZVSを容易に実現することができ、主スイッチング素子がターンオンする時のクロス損失やスイッチングノイズ等を大幅に低減することができる。さらに、補助スイッチング素子のZVSを容易に実現することができ、補助スイッチング素子がターンオンする時のクロス損失やスイッチングノイズ等を小さく抑えることができる。 Since the switching power supply device of the present invention operates in a so-called critical mode, cross loss, switching noise, etc. (electromagnetic wave noise, voltage surge, ringing, etc.) due to the recovery operation of the output diode hardly occur. In addition, since a unique snubber circuit is provided, switching noise and the like when the main switching element is turned off can be reduced. Further, ZVS of the main switching element can be easily realized, and cross loss, switching noise, and the like when the main switching element is turned on can be greatly reduced. Furthermore, ZVS of the auxiliary switching element can be easily realized, and cross loss, switching noise, and the like when the auxiliary switching element is turned on can be suppressed to be small.
スナバ回路は構成が非常にシンプルなので、スナバ回路の実装スペースやコストの増加が最小限に抑えられる。さらに、上述した低ノイズ化、低損失化の効果により、ノイズフィルタやパワー半導体の放熱器を小さくできるので、電源装置全体の大幅な小型化と低コスト化が可能になる。 Since the snubber circuit has a very simple configuration, an increase in the mounting space and cost of the snubber circuit can be minimized. Further, the noise filter and the power semiconductor radiator can be made small by the effects of low noise and low loss described above, so that the entire power supply device can be greatly reduced in size and cost.
また、このスナバ回路は、補助スイッチング素子と主スイッチング素子のグランド電位が異なる場合でも問題なく使用できるので、昇圧チョッパ、降圧チョッパ等の非絶縁型コンバータや、フライバックコンバータ等の絶縁型コンバータ等、様々な構成の電力変換回路に適用することができる。 In addition, since this snubber circuit can be used without problems even when the ground potential of the auxiliary switching element and the main switching element is different, a non-insulated converter such as a step-up chopper, a step-down chopper, an isolated converter such as a flyback converter, etc. The present invention can be applied to power conversion circuits having various configurations.
以下、本発明の第一の実施形態のスイッチング電源装置について、図1〜図11に基づいて説明する。第一の実施形態のスイッチング電源装置10は、図1に示すように、スナバ回路12を有する昇圧チョッパ型の電力変換回路14と、電力変換回路14の動作を制御する制御回路16とで構成されている。
Hereinafter, a switching power supply device according to a first embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, the switching
電力変換回路14は、入力電源18に直列接続されて入力電圧Viを断続する主スイッチング素子20を備えている。主スイッチング素子20は、例えばNチャネルのMOS型FETであり、ソースが入力電源18のマイナス側に接続され、ドレインが出力インダクタ22を介して入力電源18のプラス側に接続されている。MOS型FETなので、ゲート・ソース間電圧がハイレベルのときにオンし、ローレベルのときにオフする。出力インダクタ22と主スイッチング素子20の接続点には、出力ダイオード24のアノードが接続され、出力ダイード24のカソードと主スイッチング素子20のソースの間に出力コンデンサ26が接続されている。出力コンデンサ26の両端は電力変換回路14の出力であり、電力変換回路14は、出力に接続された負荷28に対して出力電圧Voと出力電流Ioを供給する。
The
制御回路16は、主スイッチング素子20の駆動パルスを生成する回路で、例えば出力電圧Voを目標値に近づけるようにハイレベルの時間(オン時間)及びローレベルの時間(オフ時間)を決定し、生成した駆動パルスを主スイッチング素子20のゲート・ソース間に出力する。
The
出力インダクタ22は、主スイッチング素子20がオンの期間に入力電源18により励磁され、オンの期間に蓄えた励磁エネルギーを主スイッチング素子20がオフ期間に出力に放出する。出力ダイオード24は、主スイッチング素子20がオフの期間に導通し、励磁エネルギーが出力に放出される際の電流経路となる。また、制御回路16は、出力インダクタ22の励磁エネルギーが出力ダイオード24を通じて全て放出された後、速やかに主スイッチン素子20をオフからオンに反転させる臨界モードの制御を行う。ここで、「主スイッチング素子20がオンの期間」とは、後述する寄生ダイオード20bが導通している期間及びFET20aがオンしている期間のことである(図3における期間t8,t9,t1)。
The
スナバ回路12は、補助コンデンサ30、補助スイッチング素子32、及び直流バイアス回路34で構成されている。補助コンデンサ30は、出力ダイオード24のアノードに一端が接続されている。補助スイッチング素子32は、NチャネルのMOS型FETであり、補助コンデンサ30の他端にソースが接続され、出力ダイオード24のカソードにドレインが接続されている。直流バイアス回路34は、補助スイッチング素子32のゲートと出力ダイオード24のアノードの間を、所定の直流電圧で正方向にバイアスする回路である。
The
直流バイアス回路34の内部構成は、図2(a)に示すように、補助スイッチング素子32のドレインに一端が接続された充電抵抗36と、充電抵抗36の他端と出力ダイオード24のアノードとの間に接続された平滑コンデンサ38と、充電抵抗36の他端にカソードが接続され、出力ダイオード24のアノードにアノードが接続されたツェナダイオード40(ツェナ電圧Vz40)とで構成されている。直流バイアス回路34は、出力ダイオード24の両端のパルス電圧を充電抵抗36及び平滑コンデンサ38で略平均化する動作を行い、平滑コンデンサ38の両端にツェナ電圧Vz40で規定されるほぼ直流の電圧V38を発生させ、補助スイッチング素子32のゲートと出力ダイオード24のアノードとの間を電圧V38でバイアスする。
As shown in FIG. 2A, the internal configuration of the
次に、スイッチング電源装置10の動作について、図3のタイムチャートに基づいて説明する。図3に示す電流I22、電圧Vds20、電流Id20は、それぞれ図1に示すように、出力インダクタ22に流れる電流、主スイッチング素子20のドレイン・ソース間に発生する電圧、主スイッチング素子20のドレインに流れる電流である。図3に示す電圧V38、電圧V30、電圧Vgs32、電圧Vds32、電流Id32は、それぞれ図2(b)に示すように、平滑コンデンサ38の両端電圧、補助コンデンサ30の両端電圧、補助スイッチング素子32のゲート・ソース間に発生する電圧、補助スイッチング素子32のドレイン・ソース間に発生する電圧、補助スイッチング素子32のドレインに流れる電流である。
Next, the operation of the switching
図3は、スイッチング動作の1周期を期間t1〜t9に分け、各期間の波形を模式的に描いたものであり、ここでは波形を見やすくするため、期間t2,t3,t4の時間軸を少し拡大して描いてある。図3では、期間t2,t3,t4の合計時間が期間t1の約1/2に描いてあるが、実際は、期間t1の約1/10程度の短い時間である。 FIG. 3 shows one cycle of the switching operation divided into periods t1 to t9, and schematically shows the waveforms in each period. Here, in order to make the waveforms easier to see, the time axes of periods t2, t3, and t4 are slightly changed. Enlarged and drawn. In FIG. 3, the total time of the periods t2, t3, and t4 is drawn at about ½ of the period t1, but the actual time is about 1/10 of the period t1.
以下、期間t1〜t9の各動作について、図4〜図8の等価回路を用いて順に説明する。なお、等価回路では、NチャネルのMOS型FETである補助スイッチング素子32を、FET32a(オン・オフの状態をスイッチで示している)、ドレイン・ソース間の寄生ダイオード32b、ドレイン・ソース間の寄生コンデンサ32cに分けて表記している。電流Id32は、FET32a、寄生ダイオード32b及び寄生コンデンサ32cに流れる電流を合成した波形である。同様に、NチャネルのMOS型FETである主スイッチング素子20は、FET20a(オン・オフの状態をスイッチで示している)、ドレイン・ソース間の寄生ダイオード20b、ドレイン・ソース間の寄生コンデンサ20cに分けて表記している。電流Id20は、FET20a、寄生ダイオード20b及び寄生コンデンサ20cに流れる電流を合成した波形である。
Hereinafter, each operation in the periods t1 to t9 will be described in order using the equivalent circuits in FIGS. In the equivalent circuit, the
また、説明を容易にするため、各部のダイオード素子に順方向電流が流れたときの電圧降下は十分小さいとして無視する。また、補助スイッチング素子32のオン・オフが切り替わるゲート閾値電圧をVth32とする。また、補助コンデンサ30の容量は、寄生コンデンサ20c,32cよりも十分大きく、出力コンデンサ26よりも十分小さいとする。
For ease of explanation, the voltage drop when a forward current flows through the diode element in each part is ignored because it is sufficiently small. The gate threshold voltage at which the
期間t1は、図3、図4(a)に示すように、主スイッチング素子20のFET20aがオンしている。出力インダクタ22の電流I22は右肩上がりに増加しており、電流I22は、入力電源18、出力インダクタ22、FET20aの経路に流れ、出力インダクタ22が励磁される。FET20aがオンして電圧Vds20がほぼゼロになっているので、出力ダイオード24は、両端に逆電圧Voが印加されて非導通となっている。直流バイアス回路34の平滑コンデンサ38は、充電抵抗36により充電され、電圧V38はツェナ電圧Vz40になっている。補助コンデンサ30の電圧V30の値は、V30pとなっている。電圧値V30pは電圧V30のピーク値であり、後述する期間t7の動作により決定される。期間t1は、「Vgs32=V38―V30=Vz40−V30p<Vth32」の関係が成立し、補助スイッチング素子32のFET32aはオフしている。負荷28に流れる出力電流Ioは、出力コンデンサ26から供給される。期間t1は、制御回路16の制御により、主スイッチング素子20のFET20aがオフに転じた時に終了する。
In the period t1, the
期間t2は、図3、図4(b)に示すように、出力インダクタ22が期間t1の終了時の電流I22を継続して流そうとする動作を行い、電流I22が、出力インダクタ22、寄生コンデンサ20c、入力電源18の経路と、出力インダクタ22、補助コンデンサ30、寄生コンデンサ32c、出力コンデンサ26、入力電源18の経路に分流する。前者の経路に流れる電流は、電流Id20の波形に現れる正の電流であり、これによって寄生コンデンサ20cが充電され、電圧Vds20が急峻に上昇する。後者の経路に流れる電流は、電流Id32の波形に現れる負の電流であり、これによって寄生コンデンサ32cが放電されて電圧Vds32が急峻に低下し、補助コンデンサ30も少し放電されて電圧V30が緩やかに低下する。
In the period t2, as shown in FIGS. 3 and 4B, the
主スイッチング素子20の電圧Vds20が上昇することによって、充電抵抗36を通じて平滑コンデンサ38を充電する電流が徐々に減少し、直流バイアス回路34は、平滑コンデンサ38の電圧V38をツェナ電圧Vz40に保持する能力が弱くなる。また、補助スイッチング素子32のゲート・ソース間に図示しない寄生コンデンサが存在するので、補助コンデンサ30の電圧V30が低下することにより、平滑コンデンサ38が放電される。したがって、電圧V38がツェナ電圧Vz40を保持できず、途中で僅かに低下している。しかし、期間t2は「Vgs32=V38―V30<Vth32」の関係が成立しており、補助スイッチング素子32のFET32aはオフしている。期間t2は、電圧Vds32がゼロボルトまで低下し、補助スイッチング素子32の寄生ダイオード32bが導通し始めた時に終了する。このとき、電圧Vds20は、出力電圧Voから補助コンデンサ30の電圧V30を差し引いた値まで上昇している。
As the voltage Vds20 of the
期間t3は、図3、図5(a)に示すように、出力インダクタ22が期間t2の終了時の電流I22を継続して流そうとする動作を行い、電流I22が、出力インダクタ22、寄生コンデンサ20c、入力電源18の経路と、出力インダクタ22、補助コンデンサ30、寄生ダイオード32b、出力コンデンサ26、入力電源18の経路に分流する。後者の経路に流れる電流は、期間t2と同様に電流Id32の波形に現れる負の電流であるが、寄生コンデンサ32cではなく、インピーダンスが低い寄生ダイオード32bに流れるようになるので、電流I22の大部分がこの経路に流れるようになり、補助コンデンサ30の放電が加速されて電圧V30の低下速度が速くなる。前者の経路に流れる電流は、期間t2と同様に、電流Id20の波形に現れる正の電流であり、電流量は期間t2よりも少ないが、寄生コンデンサ20cが徐々に充電され、電圧Vds20が緩やかに上昇する。
In the period t3, as shown in FIG. 3 and FIG. 5A, the
また、期間t3に入ると、充電抵抗36には、平滑コンデンサ38を放電する向きに電流が流れるようになる。また、補助スイッチング素子32のゲート・ソース間に寄生容量が存在するので、補助コンデンサ30の電圧V30の低下に伴って平滑コンデンサ38も放電され、電圧V38もやや低下する。期間t3は、電圧V30の顕著な低下により「Vgs32=V38―V30≧Vth32」となって、補助スイッチング素子32のFET32aがオンに転じた時に終了する。
In addition, when the period t3 is entered, a current flows in the charging
期間t4は、図3、図5(b)に示すように動作する。期間t3との違いは、補助スイッチング素子32の寄生ダイオード32bに流れていた電流がFET32aに流れるようになるという点であるが、寄生ダイオード32bとFET32aは共にインピーダンスが低い素子なので、各部の波形に大きな変化は現れない。
The period t4 operates as shown in FIGS. 3 and 5B. The difference from the period t3 is that the current flowing in the
ここで特徴的なのは、FET32aが、電圧Vds32がほぼゼロボルトの時にオフからオンに反転する点であり、いわゆるZVSにより補助スイッチング素子32のクロス損失が小さく抑えられるという効果が得られる。また、スナバ回路12が無ければ電圧Vds20に大きいサージ電圧が発生するところ、期間t3,t4の間に、補助コンデンサ30がサージ電圧のエネルギーを吸収するので、電圧Vds20にほとんどサージ電圧が発生しない。期間t4は、主スイッチング素子の電圧Vds20が出力電圧Voに達し、出力ダイオード24が導通し始めた時に終了する。このとき、電圧V30はほぼゼロボルトまで低下しているが、電圧V38は所定の電圧に保持されている。
What is characteristic here is that the
期間t5は、出力インダクタ22が励磁エネルギーを出力に向けて放出する期間であり、図3、図6(a)に示すように、励磁エネルギーを放出する右肩下がりの電流I22が、出力インダクタ22、出力ダイオード24、出力コンデンサ26及び負荷28、入力電源18の経路に流れる。したがって、負荷28に流れる出力電流Ioは、出力インダクタ22及び出力コンデンサ26から供給されることになる。充電抵抗36には、平滑コンデンサ38を放電する向きに小さい電流が流れ続けるが、電圧V38はあまり低下せず所定の値に保持される。期間t5は、出力インダクタ22の電流I22がゼロアンペアに達して出力ダイオード24が非導通になった時に終了する。
The period t5 is a period in which the
期間t6は、図3、図6(b)に示すように、出力インダクタ22、入力電源18、出力コンデンサ26、FET32a、補助コンデンサ30の経路と、出力インダクタ22、入力電源18、寄生コンデンサ20cを通る経路に電流が流れる。出力インダクタ22の電流I22の波形に現れる負の電流は、前者の経路と後者の経路に分流している各電流を合成したものである。
In the period t6, as shown in FIGS. 3 and 6B, the path of the
前者の経路に流れる電流は、電流Id32の波形に現れる正の電流であり、この電流によって補助コンデンサ30が充電されて電圧V30が上昇する。後者の経路に流れる電流は、電流Id20の波形に現れる負の電流であり、寄生コンデンサ20cを放電する電流であるが、寄生コンデンサ20cの容量が補助コンデンサ30よりも十分小さいので、その電流量は非常に小さく、電圧Vds20は緩やかに少しだけ低下する。また、電圧Vds20が低下することによって、充電抵抗36に、平滑コンデンサ38を充電する方向の電流が流れ、電圧V38が少し上昇する。
The current flowing through the former path is a positive current appearing in the waveform of the current Id32, and the
ここで特徴的なのは、いわゆる臨界モードの制御により、出力ダイオード24の順方向電流がゼロアンペアになった時に出力ダイオード24に逆電圧が印加される点と、電圧Vds20の低下が緩やかなため、出力ダイオード24の逆電圧が急激に大きくならないという点である。これらの特徴的な動作により、出力ダイオード24のリカバリ動作がほとんど発生しないので、リカバリ動作に起因するスイッチングノイズやクロス損失が大幅に低減される。期間t6は、電圧V30の顕著な上昇により「Vgs32=V38―V30≦Vth32」となって、補助スイッチング素子32のFET32aがオフに転じた時に終了する。
What is characteristic here is that a reverse voltage is applied to the
期間t7は、図3、図7(a)に示すように、出力インダクタ22が期間t6の終了時の電流I22を継続して流そうとする動作を行い、電流I22が、出力インダクタ22、入力電源18、出力コンデンサ26、寄生コンデンサ32c、補助コンデンサ30の経路と、出力インダクタ22、入力電源18、寄生コンデンサ20cの経路に分流する。前者の経路に流れる電流は、期間t6と同様に、電流Id32の波形に現れる負の電流であるが、FET32aではなく、インピーダンスが高い寄生コンデンサ32cに流れるようになるので、電流I22のうちの後者の経路に流れる電流量が増加するようになり、補助コンデンサ30の充電が緩やかになって電圧V30の上昇が緩やかになる。後者の経路に流れる電流は、期間t6と同様に、電流Id20の波形に現れる正の電流であり、電流量が期間t6よりも多くなり、寄生コンデンサ20cが充電されて電圧Vds20が急峻に低下する。
In the period t7, as shown in FIGS. 3 and 7A, the
また、電圧Vds20が低下すると、充電抵抗36を通じて十分な電流が平滑コンデンサ38及びツェナダイオード40に流れ、電圧V38がツェナ電圧Vz40に保持される。期間t7は、電圧Vds20がゼロボルトまで低下し、主スイッチング素子20の寄生ダイオード20bが導通し始めた時に終了する。寄生ダイオード20bが導通し始めるのは、主スイッチング素子20がオンの期間(期間t8,t9,t1)に出力インダクタ22に蓄えられた励磁エネルギーが全て放出されたタイミングである。また、補助コンデンサ30の電圧V30はV30pまで上昇しており、「Vgs32=V38―V30=Vz40−V30p<Vth32」の関係が成立している。
When the voltage Vds20 decreases, a sufficient current flows through the smoothing
期間t8は、寄生ダイオード20bが導通することによって主スイッチング素子20がオンし、図3、図7(b)に示すように、電流I22が、出力インダクタ22、入力電源18、寄生ダイオード20bを通る経路に流れ、出力インダクタ22が励磁される。この経路は非常にインピーダンスが低いので、電流I22は、期間t7における出力インダクタ22、入力電源18、出力コンデンサ26、寄生コンデンサ32c、補助コンデンサ30の経路には分流しなくなり、補助コンデンサ20の電圧V30は、期間t7の終了時のV30pに保持される。平滑コンデンサ38の電圧V38は、期間t7と同様にツェナ電圧Vz40に保持される。期間t8は、制御回路16の制御により、主スイッチング素子20のFET20aがオンに転じた時に終了する。
During the period t8, the
期間t9は、図3、図8に示すように動作する。期間t8との違いは、寄生ダイオード20bに流れていた電流がFET20aに流れるようになるという点であるが、寄生ダイオード20bとFET20aは共にインピーダンスが低い素子なので、各部の波形に大きな変化は現れない。また、期間t9と期間t1を比べると電流I22,Id20の波形が負か正かという違いがあるが、期間t9の実質的な動作は期間t1と同様である。
The period t9 operates as shown in FIGS. The difference from the period t8 is that the current that has been flowing through the
ここで特徴的なのは、FET20aが、電圧Vds20がほぼゼロボルトの時にオフからオンに反転する点であり、いわゆるZVSにより主スイッチング素子20のクロス損失が小さく抑えられるという効果が得られる。期間t9は、電流I22,Id20が負から正方向に切り替わったタイミングで終了し、その後、上述した期間t1〜t9の動作を繰り返す。
What is characteristic here is that the
上述した一連の動作の中で、期間t6は、補助コンデンサ30が充電されて電圧V30が上昇し、「V30≧V38−Vth32」になるまでの期間であり、例えば、補助コンデンサ30の容量を大きくすることによって、期間t6の時間を長くすることができる。期間t6の時間を長くすると、出力電流Ioが小さい時にスイッチング周波数が高くなり過ぎるのを防止することができ、半導体のクロス損失の増大を抑制できる等の利点がある。しかし、期間t6の時間を長くし過ぎると、電流I22の波形に現れる負の電流(入力への回生電流)が大きくなって、負荷28への電力供給に関係ない損失が増加する可能性があるので注意が必要である。したがって、補助コンデンサ30の容量は、電流I22の波形に現れる負の電流のピーク値が、正の電流(出力電力となる電流)のピーク値の1/10〜1/3程度になるように設定するのが好ましい。
In the series of operations described above, the period t6 is a period from when the
また、期間t4の開始時に補助スイッチング素子32のFET32aをZVSさせるためには、期間t1が終了した後、補助コンデンサ30の電圧V30が低下して「V30≦V38−Vth32」になるまで、所定の時間を設ける必要がある(期間t2,t3の時間)。期間t2,t3の時間は、例えば、期間t7における電圧V30の上昇幅を大きくすることによって長くすることができる。期間t7は、図7(a)に示すように、出力インダクタ22の電流I22が2つの経路に分流する期間であり、電圧V30の上昇幅は、補助コンデンサ30を充電する経路の電流量の多い少ないによって決まる。電流I22の分流比は、2つの経路のインピーダンスの比、つまり補助スイッチング素子32の寄生コンデンサ32cと主スイッチング素子20の寄生コンデンサ20cの容量比によってほぼ決まるので、期間t7における電圧V30の上昇分を大きくしたいときは、寄生コンデンサ32cの容量が大きい補助スイッチング素子32を選択することが好ましい。補助スイッチング素子32を変更できないときは、寄生コンデンサ32cと並列の位置に付加コンデンサを接続して容量比を調節してもよい。
In order to ZVS the
また、図3では、主スイッチング素子20の寄生ダイオード20bが導通して電圧Vds20がほぼゼロボルトになり(期間t8)、その後、FET20aがオンする(期間t9)という動作を行い、主スイッチング素子20のZVSを実現している。しかし、FET20aがオンするタイミングは、寄生ダイオード20bが導通する前でもよく、電圧Vds20が一定以下の低い電圧になったタイミングでオンするように設定すれば、主スイッチング素子20のクロス損失を小さく抑えることができる。同様に、図3では、補助スイッチング素子32の寄生ダイオード32bが導通して電圧Vds32がほぼゼロボルトになり(期間t3)、その後、FET32aがオンする(期間t4)という動作を行い、補助スイッチング素子32のZVSを実現している。しかし、FET32aがオンするタイミングは、寄生ダイオード32bが導通する前でもよく、電圧Vds32が一定以下の低い電圧になったタイミングでオンするように設定すれば、補助スイッチング素子32のクロス損失を小さく抑えることができる。
Further, in FIG. 3, the
また、補助スイッチング素子32は、寄生ダイオード32bの順方向電圧が大きい場合、期間t3に電流が流れて導通損失が発生し、小型パッケージの部品を使用すると発熱が大きくなるので、例えば、寄生ダイオード32bと並列の位置に順方向電圧の小さい付加ダイオードを接続し、MOS型FETと付加ダイオードを組み合わせて補助スイッチング素子32としてもよい。
Further, in the
以上説明したように、スイッチング電源装置10は、いわゆる臨界モードで動作するので、出力ダイオード24のリカバリ動作に起因するクロス損失やスイッチングノイズ等(電磁波ノイズ、電圧サージやリンギング等)がほとんど発生しない。また、独特なスナバ回路12を備えているので、主スイッチング素子20がターンオフする時のスイッチングノイズ等を小さく抑えることができる。また、主スイッチング素子20と補助スイッチング素子32がZVSしているので、各スイッチング素子20、32がターンオンする時にクロス損失やスイッチングノイズ等がほとんど発生しない。
As described above, since the switching
また、スナバ回路12は構成が非常にシンプルなので、スナバ回路12の実装スペースやコストの増加は最小限に抑えられる。さらに、上述した低ノイズ化、低損失化の効果により、ノイズフィルタやパワー半導体の放熱器を小さくできるので、装置全体の大幅な小型化と低コスト化が可能になる。
Further, since the configuration of the
次に、スイッチング電源装置10のスナバ回路12の一変形例について、図9に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この変形例のスナバ回路42は、図2(a)に示すスナバ回路12の構成に加え、直流バイアス回路34の出力と補助スイッチング素子32のゲートとの間に、カソードが直流バイアス回路34の側に配された引き抜きダイオード44とゲート抵抗46との並列回路が挿入されている。ゲート抵抗46は、補助スイッチング素子32のゲートに流入する電流(ゲート・ソース間の寄生コンデンサ32dを充電する電流)を制限し、FET32aがオフからオンに反転するタイミングを遅延させる働きをする。引き抜きダイオード44は、補助スイッチング素子32のゲートから流出する電流(寄生コンデンサ32dを放電する電流)がゲート抵抗46によって制限されるのを防止し、FET32aがオンからオフに反転するタイミングが遅延しないようにする働きをする。ゲート抵抗46を設けることによって、寄生ダイオード32bが導通した後でFET32aをオンさせるよう設定するのが容易になり、補助スイッチング素子32のZVSをより確実に実現することができる(図3の期間t3,t4)。
Next, a modification of the
次に、スイッチング電源装置10の直流バイアス回路34の変形例について、図10、図11に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。
Next, a modification of the
第一の変形例の直流バイアス回路48は、図10(a)に示すように、図2(a)に示す直流バイアス回路34の構成に加え、充電抵抗36と直列の位置に、平滑コンデンサ38からの放電電流を阻止する放電阻止ダイオード50が挿入されている。放電阻止ダイオード50を設けることによって、期間t3〜t7の期間における電圧V38の低下幅を小さくすることができ、補助スイッチング素子32のFET32aがオン・オフするタイミングの設定が容易になる。
As shown in FIG. 10A, the
第二の変形例の直流バイアス回路52は、図10(b)に示すように、補助スイッチング素子32のドレインに一端が接続されたカップリングコンデンサ54と、カップリングコンデンサ54の他端にカソードが接続され、出力ダイオード24のアノードにアノードが接続されたツェナダイオード40とを備え、さらに、ツェナダイオード40のカソードにアノードが接続された逆流防止ダイオード56と、逆流防止ダイオード56のカソードと出力ダイオード24のアノードとの間に接続された平滑コンデンサ38とを備えている。直流バイアス回路52は、特に出力ダイオード24の両端に発生する逆電圧が非常に高い場合に好適であり、上記の直流バイアス回路34,48の場合は充電抵抗36にある程度の損失が発生するところ、直流バイアス回路52の場合、損失を小さくできるという利点がある。
As shown in FIG. 10B, the direct
第三の変形例の直流バイアス回路58は、図11(a)に示すように、直流バイアス回路48の充電抵抗36及び放電阻止ダイオード50の直列回路の一端を、補助スイッチング素子32のドレインではなくソースに接続し、さらに、補助スイッチング素子32のドレインとツェナダイオード40のカソードとの間に起動用抵抗60を設けた構成になっている。起動用抵抗60は、入力電源18を投入したとき、補助スイッチング素子32を最初にオンさせるための抵抗であり、直流バイアス回路48の充電抵抗36とは役割が異なる。したがって、起動用抵抗60は、抵抗値を非常に大きくすることが可能であり、起動用抵抗60に発生する損失を低減できるという利点がある。補助スイッチング素子32が最初にオンした後は、平滑コンデンサ38は充電抵抗36を通じて充電され、起動用抵抗60に関係なく、必要な電圧V38が確保される。充電抵抗36の両端電圧は一定以下の低い電圧しか発生しないので、損失は非常に小さい。
As shown in FIG. 11A, the
第四の変形例の直流バイアス回路102は、第一の変形例の直流バイアス回路48の一部の構成を変更したものであり、図11(a)に示すように、補助スイッチング素子32のドレインに一端が接続されたコンデンサ104と、コンデンサ104の他端にカソードが接続され、補助スイッチング素子32のソースにアノードが接続されたツェナダイオード106とが設けられ、放電阻止ダイオード50のアノードがコンデンサ104とツェナダイオード106との接続点に接続され、放電阻止ダイオード50のカソードがツェナダイオード40のカソードに接続され、充電抵抗36が省略されている。コンデンサ104の容量は、補助コンデンサ30と平滑コンデンサ38よりも十分小さい。
The
直流バイアス回路102は、特に、出力ダイオード24の両端に発生する逆電圧が非常に高い場合(例えば、数百ボルトの場合)に好適である。上記の直流バイアス回路48の場合、充電抵抗36や逆流阻止ダイオード50の両端に高い電圧が発生するので、充電抵抗36に一定の損失が発生するという問題や、小型で高耐圧のダイオード素子が入手しにくい等の問題が考えられる。これに対して、直流バイアス回路102の場合、放電阻止ダイオード50の両端に低い電圧(ツェナダイオード106のツェナ電圧に近い電圧)しか発生しないので、入手しやすい小型で低耐圧のダイオード素子を使用でき、充電抵抗36も不要になるので損失も抑えられるという利点がある。
The
なお、図10(b)に示す直流バイアス回路52、図11(b)に示す直流バイアス回路102は、内部の各コンデンサにサージ電流が繰り返し流れる可能性があるので、サージ電流のピーク値を抑えるため、抵抗値の小さい抵抗素子を適宜の位置に挿入することが好ましい。
Note that the
次に、本発明のスイッチング電源装置の他の実施形態について、図12〜図19に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。第二の実施形態のスイッチング電源装置62は、図12に示すように、降圧チョッパ型の電力変換回路64を備え、出力ダイオード24の両端にスナバ回路12が設けられている。制御回路16が臨界モードの制御を行う点は同様である。 上述した昇圧チョッパ型の電力変換回路14の場合、主スイッチング素子20がオンの期間、入力電源18から出力への電力供給を行わずに入力電源18により出力インダクタ22を励磁し、主スイッチング素子20がオフの期間、出力インダクタ22に蓄えた励磁エネルギーを出力に放出して負荷28への電力供給を行う。これに対して、降圧チョッパ型の電力変換回路64は、主スイッチング素子20がオンの期間、入力電源18から負荷28への電力供給を行うと共に入力電源18により出力インダクタ22を励磁し、主スイッチング素子20がオフの期間、出力インダクタ22に蓄えた励磁エネルギーを出力に放出して負荷28への電力供給を行う動作上の違いがある。
Next, another embodiment of the switching power supply device of the present invention will be described with reference to FIGS. Here, the same components as those in the above embodiment are denoted by the same reference numerals and description thereof is omitted. As shown in FIG. 12, the switching
しかしながら、降圧チョッパ型のスイッチング電源装置62も、制御回路16が臨界モードの制御を行い、スナバ回路12が動作することによって、スイッチング電源装置10と同様の優れた効果が得られる。
However, the step-down chopper type switching
第三の実施形態のスイッチング電源装置66は、図13に示すように、昇降圧チョッパ型の電力変換回路68を備え、出力ダイオード24の両端に上記のスナバ回路12が設けられている。制御回路16が臨界モードの制御を行う点は同様である。
As shown in FIG. 13, the switching
昇降圧チョッパ型の電力変換回路68は、上述した昇圧チョッパ型の電力変換回路14と同様に、主スイッチング素子20がオンの期間、入力電源18から出力への電力供給を行わずに入力電源18により出力インダクタ22を励磁し、主スイッチング素子20がオフの期間、出力インダクタ22に蓄えた励磁エネルギーを出力に放出して負荷28への電力供給を行う。昇降圧チョッパ型のスイッチング電源装置66も、制御回路16が臨界モードの制御を行い、スナバ回路12が動作することによって、スイッチング電源装置10等と同様の優れた効果が得られる。
The step-up / step-down chopper type
第四の実施形態のスイッチング電源装置70は、図14に示すように、Hブリッジコンバータと呼ばれる昇降圧チョッパ型の電力変換回路72を備えている。電力変換回路72は、互いに同位相でオン・オフする2つの主スイッチング素子20(1),20(2)と、互いに同位相で導通・非導通となる2つの出力ダイオード24(1),24(2)を有し、出力インダクタ22を中央に配置してブリッジ状に接続されている。そして、出力ダイオード24(1),24(2)の両端に、上記と同様のスナバ回路12(1),12(2)が設けられている。制御回路16が臨界モードの制御を行う点は同様である。
As shown in FIG. 14, the switching
昇降圧チョッパ型の電力変換回路72は、上述した昇降圧チョッパ型の電力変換回路68と同様に、主スイッチング素子20がオンの期間、入力電源18から出力への電力供給を行わずに入力電源18により出力インダクタ22を励磁し、主スイッチング素子20がオフの期間、出力インダクタ22に蓄えた励磁エネルギーを出力に放出して負荷28への電力供給を行う。電力変換回路72の場合、電力変換回路68とは異なり、入力電圧Viと出力電圧Voのグランドを同電位にできる等の特徴がある。
The step-up / step-down chopper type
昇降圧チョッパ型のスイッチング電源装置70も、制御回路16が臨界モードの制御を行い、スナバ回路12(1),12(2)が動作することによって、スイッチング電源装置10等と同様の優れた効果が得られる。
The step-up / step-down chopper type switching
第五の実施形態のスイッチング電源装置74は、図15に示すように、フライバックコンバータと呼ばれる絶縁型の電力変換回路76を備え、出力ダイオード24の両端に上記のスナバ回路12が設けられている。電力変換回路76は、互いに磁気結合した2つの巻線22(1),22(2)を有するトランスが出力インダクタ22となる。制御回路16が臨界モードの制御を行う点は同様である。
As shown in FIG. 15, the switching
絶縁型の電力変換回路76は、上述した昇圧チョッパ型の電力変換回路14と同様に、主スイッチング素子20がオンの期間、入力電源18から出力への電力供給を行わずに入力電源18により出力インダクタ22を励磁し、主スイッチング素子20がオフの期間、出力インダクタ22に蓄えた励磁エネルギーを出力に放出して負荷28への電力供給を行う。電力変換回路76の場合は、出力インダクタ22を励磁する動作が巻線22(1)を通じて行われ、励磁エネルギ―を放出する動作が巻線22(2)を通じて行われるという特徴がある。
The insulated
スイッチング電源装置74も、制御回路16が臨界モードの制御を行い、スナバ回路12が動作することによって、スイッチング電源装置10等と同様の優れた効果が得られる。
The switching
第六の実施形態のスイッチング電源装置78は、図16(a)に示すように、昇圧チョッパ型の電力変換回路14を備え、出力ダイオード24の両端に新規なスナバ回路80が設けられている。制御回路16が臨界モードの制御を行う点は同様である。
As shown in FIG. 16A, the switching
スナバ回路80は、補助コンデンサ30、補助スイッチング素子82、及び直流バイアス回路84で構成されている。補助コンデンサ30は、出力ダイオード24のカソードに一端が接続されている。補助スイッチング素子82は、PチャネルのMOS型FETであり、補助コンデンサ30の他端にソースが接続され、出力ダイオード24のアノードにドレインが接続されている。直流バイアス回路84は、補助スイッチング素子82のゲートと出力ダイオード24のカソードの間を、所定の直流電圧で負方向にバイアスする回路である。
The
直流バイアス回路84の内部構成は、図16(b)に示すように、補助スイッチング素子82のドレインに一端が接続された充電抵抗36と、充電抵抗36の他端と出力ダイオード24のカソードとの間に接続された平滑コンデンサ38と、充電抵抗36の他端にアノードが接続され、出力ダイオード24のカソードにカソードが接続されたツェナダイオード40(ツェナ電圧Vz40)とが設けられている。直流バイアス回路84は、出力ダイオード24の両端のパルス電圧を充電抵抗36及び平滑コンデンサ38で略平均化する動作を行い、平滑コンデンサ38の両端に、ツェナ電圧Vz40で規定されるほぼ直流の電圧V38(負の電圧)を発生させ、補助スイッチング素子32のゲートと出力ダイオード24のカソードとの間をバイアスする。
As shown in FIG. 16B, the internal configuration of the
スナバ回路80は、NチャネルのMOS型FETを用いたスナバ回路12のコンプリメンタリ回路であり、基本な動作は同様である。したがって、スイッチング電源装置78も、制御回路16が臨界モードの制御を行い、スナバ回路80が動作することによって、スイッチング電源装置10等と同様の優れた効果が得られる。
The
図17は、スナバ回路80の一変形例を示している。この変形例のスナバ回路86は、直流バイアス回路84の出力と補助スイッチング素子82のゲートとの間に、アノードが直流バイアス回路84の側に配された引き抜きダイオード44とゲート抵抗46との並列回路が挿入されている。このスナバ回路86は、図9に示すスナバ回路42のコンプリメンタリ回路であり、同様の作用効果が得られるものである。
FIG. 17 shows a modification of the
図18(a)は、直流バイアス回路84の第一の変形例を示している。第一の変形例の直流バイアス回路88は、直流バイアス回路84の構成に加え、充電抵抗36と直列の位置に、平滑コンデンサ38からの放電電流を阻止する放電阻止ダイオード50が挿入されている。この直流バイアス回路88は、図10(a)に示す直流バイアス回路48のコンプリメンタリ回路であり、同様の作用効果が得られるものである。
FIG. 18A shows a first modification of the
図18(b)は、直流バイアス回路84の第二の変形例を示している。第二の変形例の直流バイアス回路90は、補助スイッチング素子82のドレインに一端が接続されたカップリングコンデンサ54と、カップリングコンデンサ54の他端にアノードが接続され、出力ダイオード24のカソードにカソードが接続されたツェナダイオード40とを備え、さらに、ツェナダイオード40のアノードにカソードが接続された逆流防止ダイオード56と、逆流防止ダイオード56のアノードと出力ダイオード24のカソードとの間に接続された平滑コンデンサ38とを備えている。この直流バイアス回路90は、図10(b)に示す直流バイアス回路52のコンプリメンタリ回路であり、同様の作用効果が得られるものである。
FIG. 18B shows a second modification of the
さらに、図19は、直流バイアス回路84の第三の変形例を示している。第三の変形例の直流バイアス回路92は、直流バイアス回路88の充電抵抗36及び放電阻止ダイオード50の直列回路の一端を、補助スイッチング素子82のドレインではなくソースに接続し、さらに、補助スイッチング素子82のドレインとツェナダイオード40のアノードとの間に起動用抵抗60を設けた構成になっている。この直流バイアス回路92は、図11に示す直流バイアス回路58のコンプリメンタリ回路であり、同様の作用効果が得られるものである。
Further, FIG. 19 shows a third modification of the
なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、電力変換回路は、所定の主スイッチング素子、出力ダイオード、及び出力インダクタを備え、制御回路が臨界モードの制御を行うことができるよう構成された回路であればよく、上記実施形態の電力変換回路以外の構成にしてもよい。 The switching power supply device of the present invention is not limited to the above embodiment. For example, the power conversion circuit may be a circuit that includes a predetermined main switching element, an output diode, and an output inductor, and that is configured so that the control circuit can perform critical mode control. A configuration other than a circuit may be used.
主スイッチング素子はMOS型FETが好適であるが、双方向に導通可能な他のトランジスタ素子を使用してもよい。バイポーラトランジスタのように一方向にしか導通しない素子を用いる場合は、逆方向に電流を流すための並列ダイオードと組み合わせて1つの主スイッチング素子とすることができる。 The main switching element is preferably a MOS FET, but other transistor elements capable of conducting in both directions may be used. When an element that conducts in only one direction, such as a bipolar transistor, is used, it can be combined with a parallel diode for flowing current in the opposite direction to form one main switching element.
スナバ回路の補助スイッチング素子は、N又はPチャネルのMOS型FETが好適であるが、条件が合えば、バイポーラトランジスタ、IGBT、SCR等の他の半導体を使用して同様の動作を実現することができる。例えば、図20に示すように、NPN型のバイポーラトランジスタ94、ダイオード96、ベース抵抗98、補助コンデンサ30、直流バイアス回路34を組み合わせたスナバ回路100により、スナバ回路12と同様の動作を実現できる。ただ、スナバ回路100の場合、スナバ回路12よりも部品点数が増加し、また、バイポーラトランジスタ94に特有の課題(例えば、スイッチング周波数が非常に高い場合、バイポーラトランジスタ94を適切なタイミングで高速にターンオフさせるのが容易ではないこと等)が想定されるので、各素子の定数を設定する際に注意が必要である。その他の半導体を使用した場合も、同様の注意が必要である。
The auxiliary switching element of the snubber circuit is preferably an N- or P-channel MOS type FET. However, if the conditions are met, other semiconductors such as a bipolar transistor, IGBT, and SCR can be used to achieve the same operation. it can. For example, as shown in FIG. 20, an operation similar to that of the
スナバ回路に設けられる直流バイアス回路は、上述した平滑コンデンサ38の電圧V38に対応する所定の直流電圧を発生する回路であればよく、上記実施形態及び変形例の構成以外の構成に変更することができる。例えば、何らかの目的で出力インダクタに別巻線が設けられている場合、その別巻線に発生する電圧を整流平滑することによって、電圧V38に対応する直流電圧を生成する構成にすることができる。また、昇圧チョッパのように主スイッチング素子がローサイド側で補助スイッチング素子がハイサイド側に設けられている場合、主スイッチング素子を駆動するIC等に供給される直流電圧を、ダイオードとコンデンサ等を用いてブートストラップすることにより、電圧V38に対応する直流電圧を生成してもよい。
The DC bias circuit provided in the snubber circuit may be a circuit that generates a predetermined DC voltage corresponding to the voltage V38 of the smoothing
10,62,66,70,74,78 スイッチング電源装置
12,12(1),12(2),42,68,72,76,80,86 スナバ回路
14,64 電力変換回路
16 制御回路
18 入力電源
20,20(1),20(2) 主スイッチング素子
22 出力インダクタ
24,24(1),24(2) 出力ダイオード
30,30(1),30(2) 補助コンデンサ
32,32(1),32(2),82 補助スイッチング素子
34,34(1),34(2),48,52,58,84,88,90,92,102 直流バイアス回路
36 充電抵抗
38 平滑コンデンサ
40 ツェナダイオード
44 引き抜きダイオード
46 ゲート抵抗
50 放電阻止ダイオード
54 カップリングコンデンサ
56 逆流防止ダイオード
60 起動用抵抗
10, 62, 66, 70, 74, 78 Switching
Claims (14)
前記主スイッチング素子のオン時間及びオフ時間を制御する制御回路とを備えたスイッチング電源装置において、
前記電力変換回路にはスナバ回路が設けられ、
前記スナバ回路は、前記出力ダイオードのアノードに一端が接続された補助コンデンサと、前記補助コンデンサの他端にソースが接続され、前記出力ダイオードのカソードにドレインが接続されたNチャネルのMOS型FETで成る補助スイッチング素子と、前記補助スイッチング素子のゲートと前記出力ダイオードのアノードとの間を所定の直流電圧で正方向にバイアスする直流バイアス回路とを備え、
前記制御回路は、前記出力インダクタの前記励磁エネルギーが前記出力ダイオードを通じて放出された後、速やかに前記主スイッチン素子をオフからオンに反転させる臨界モードの制御を行い、
前記補助スイッチング素子は、前記主スイッチング素子がオフした後、前記補助コンデンサの電圧が低下することによって自己のゲート・ソース間電圧が上昇し、当該ゲート・ソース間電圧がオン閾値を超えたタイミングでオフからオンに反転し、その後、前記主スイッチング素子がオンする前に、前記補助コンデンサの電圧が上昇することによって自己のゲート・ソース間電圧が低下し、当該ゲート・ソース間電圧がオン閾値を下回ったタイミングでオンからオフに反転することを特徴とするスイッチング電源装置。 A main switching element connected in series to an input power supply to intermittently input voltage, and an excitation energy that is excited by the input power supply while the main switching element is on and is stored during the on period, and the main switching element is off An output inductor that discharges to the output, and an output diode that conducts when the main switching element is off and serves as a current path when the excitation energy is discharged to the output. A power conversion circuit for supplying power to the power supply,
In a switching power supply device comprising a control circuit for controlling the on-time and off-time of the main switching element,
The power conversion circuit is provided with a snubber circuit,
The snubber circuit includes an auxiliary capacitor having one end connected to the anode of the output diode, and an N-channel MOS FET having a source connected to the other end of the auxiliary capacitor and a drain connected to the cathode of the output diode. An auxiliary switching element, and a DC bias circuit for biasing in a positive direction with a predetermined DC voltage between the gate of the auxiliary switching element and the anode of the output diode,
The control circuit performs a critical mode control in which the main switch element is quickly reversed from off to on after the excitation energy of the output inductor is released through the output diode.
After the main switching element is turned off, the auxiliary switching element has its gate-source voltage increased due to a decrease in the voltage of the auxiliary capacitor, and the gate-source voltage exceeds the ON threshold. Inverted from off to on, and then, before the main switching element is turned on, the voltage of the auxiliary capacitor rises to reduce its own gate-source voltage, and the gate-source voltage reaches the on threshold. A switching power supply that reverses from on to off at a lower timing.
前記ゲート抵抗は、前記補助スイッチング素子のゲートに流入する電流を制限することによって前記補助スイッチング素子がオフからオンに反転するタイミングを遅延させる請求項1記載のスイッチング電源装置。 Between the output of the DC bias circuit and the gate of the auxiliary switching element, a parallel circuit of an extraction diode and a gate resistor in which a cathode is arranged on the DC bias circuit side is inserted,
2. The switching power supply device according to claim 1, wherein the gate resistor delays a timing at which the auxiliary switching element is inverted from off to on by limiting a current flowing into a gate of the auxiliary switching element.
前記補助スイッチング素子のドレインに一端が接続された充電抵抗と、前記充電抵抗の他端と前記出力ダイオードのアノードとの間に接続された平滑コンデンサと、前記充電抵抗の他端にカソードが接続され、前記出力ダイオードのアノードにアノードが接続されたツェナダイオードとを備え、
前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記充電抵抗と前記平滑コンデンサの接続点から出力する請求項1又は2記載のスイッチング電源装置。 The DC bias circuit includes:
A charging resistor having one end connected to the drain of the auxiliary switching element, a smoothing capacitor connected between the other end of the charging resistor and the anode of the output diode, and a cathode connected to the other end of the charging resistor. A Zener diode having an anode connected to the anode of the output diode,
The switching power supply device according to claim 1 or 2, wherein the predetermined DC voltage defined by a Zener voltage of the Zener diode is output from a connection point between the charging resistor and the smoothing capacitor.
前記補助スイッチング素子のドレインに一端が接続されたカップリングコンデンサと、前記カップリングコンデンサの他端にカソードが接続され、前記出力ダイオードのアノードにアノードが接続されたツェナダイオードと、前記ツェナダイオードのカソードにアノードが接続された逆流防止ダイオードと、前記逆流防止ダイオードのカソードと前記出力ダイオードのアノードとの間に接続された平滑コンデンサとを備え、
前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記逆流防止ダイオードと前記平滑コンデンサの接続点から出力する請求項1又は2記載のスイッチング電源装置。 The DC bias circuit includes:
A coupling capacitor having one end connected to the drain of the auxiliary switching element, a Zener diode having a cathode connected to the other end of the coupling capacitor, and an anode connected to the anode of the output diode, and the cathode of the Zener diode A backflow prevention diode having an anode connected thereto, and a smoothing capacitor connected between a cathode of the backflow prevention diode and an anode of the output diode,
The switching power supply according to claim 1 or 2, wherein the predetermined DC voltage defined by a Zener voltage of the Zener diode is output from a connection point between the backflow prevention diode and the smoothing capacitor.
前記主スイッチング素子のオン時間及びオフ時間を制御する制御回路とを備えたスイッチング電源装置において、
前記電力変換回路にはスナバ回路が設けられ、
前記スナバ回路は、前記出力ダイオードのカソードに一端が接続された補助コンデンサと、前記補助コンデンサの他端にソースが接続され、前記出力ダイオードのアノードにドレインが接続されたPチャネルのMOS型FETで成る補助スイッチング素子と、前記補助スイッチング素子のゲートと前記出力ダイオードのカソードとの間を所定の直流電圧で負方向にバイアスする直流バイアス回路とを備え、
前記制御回路は、前記出力インダクタの前記励磁エネルギーが前記出力ダイオードを通じて放出された後、速やかに前記主スイッチン素子をオフからオンに反転させる臨界モードの制御を行い、
前記補助スイッチング素子は、前記主スイッチング素子がオフした後、前記補助コンデンサの電圧が低下することによって自己のゲート・ソース間電圧が上昇し、当該ゲート・ソース間電圧がオン閾値を超えたタイミングでオフからオンに反転し、その後、前記主スイッチング素子がオンする前に、前記補助コンデンサの電圧が上昇することによって自己のゲート・ソース間電圧が低下し、当該ゲート・ソース間電圧がオン閾値を下回ったタイミングでオンからオフに反転することを特徴とするスイッチング電源装置。 A main switching element connected in series to an input power supply to intermittently input voltage, and an excitation energy that is excited by the input power supply while the main switching element is on and is stored during the on period, and the main switching element is off An output inductor that discharges to the output, and an output diode that conducts when the main switching element is off and serves as a current path when the excitation energy is discharged to the output. A power conversion circuit for supplying power to the power supply,
In a switching power supply device comprising a control circuit for controlling the on-time and off-time of the main switching element,
The power conversion circuit is provided with a snubber circuit,
The snubber circuit includes an auxiliary capacitor having one end connected to the cathode of the output diode, and a P-channel MOS FET having a source connected to the other end of the auxiliary capacitor and a drain connected to the anode of the output diode. An auxiliary switching element, and a DC bias circuit for biasing in a negative direction with a predetermined DC voltage between the gate of the auxiliary switching element and the cathode of the output diode,
The control circuit performs a critical mode control in which the main switch element is quickly reversed from off to on after the excitation energy of the output inductor is released through the output diode.
After the main switching element is turned off, the auxiliary switching element has its gate-source voltage increased due to a decrease in the voltage of the auxiliary capacitor, and the gate-source voltage exceeds the ON threshold. Inverted from off to on, and then, before the main switching element is turned on, the voltage of the auxiliary capacitor rises to reduce its own gate-source voltage, and the gate-source voltage reaches the on threshold. A switching power supply that reverses from on to off at a lower timing.
前記ゲート抵抗は、前記補助スイッチング素子のゲートから流出する電流を制限することによって前記補助スイッチング素子がオフからオンに反転するタイミングを遅延させる請求項6記載のスイッチング電源装置。 Between the output of the DC bias circuit and the gate of the auxiliary switching element, a parallel circuit of an extraction diode and a gate resistor in which an anode is disposed on the DC bias circuit side is inserted,
The switching power supply device according to claim 6, wherein the gate resistor delays a timing at which the auxiliary switching element is inverted from off to on by limiting a current flowing out from a gate of the auxiliary switching element.
前記補助スイッチング素子のドレインに一端が接続された充電抵抗と、前記充電抵抗の他端と前記出力ダイオードのカソードとの間に接続された平滑コンデンサと、前記充電抵抗の他端にアノードが接続され、前記出力ダイオードのカソードにカソードが接続されたツェナダイオードとを備え、
前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記充電抵抗と前記平滑コンデンサの接続点から出力する請求項6又は7記載のスイッチング電源装置。 The DC bias circuit includes:
A charging resistor having one end connected to the drain of the auxiliary switching element, a smoothing capacitor connected between the other end of the charging resistor and the cathode of the output diode, and an anode connected to the other end of the charging resistor A Zener diode having a cathode connected to the cathode of the output diode,
The switching power supply according to claim 6 or 7, wherein the predetermined DC voltage defined by a Zener voltage of the Zener diode is output from a connection point between the charging resistor and the smoothing capacitor.
前記補助スイッチング素子のドレインに一端が接続されたカップリングコンデンサと、前記カップリングコンデンサの他端にアノードが接続され、前記出力ダイオードのカソードにカソードが接続されたツェナダイオードと、前記ツェナダイオードのアノードにカソードが接続された逆流防止ダイオードと、前記逆流防止ダイオードのアノードと前記出力ダイオードのカソードとの間に接続された平滑コンデンサとを備え、
前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記逆流防止ダイオードと前記平滑コンデンサの接続点から出力する請求項6又は7記載のスイッチング電源装置。 The DC bias circuit includes:
A coupling capacitor having one end connected to the drain of the auxiliary switching element, a Zener diode having an anode connected to the other end of the coupling capacitor, and a cathode connected to the cathode of the output diode, and an anode of the Zener diode A backflow prevention diode having a cathode connected thereto, and a smoothing capacitor connected between an anode of the backflow prevention diode and a cathode of the output diode,
The switching power supply according to claim 6 or 7, wherein the predetermined DC voltage defined by a Zener voltage of the Zener diode is output from a connection point between the backflow prevention diode and the smoothing capacitor.
前記主スイッチング素子がオンの期間、前記入力電源から前記負荷への電力供給を行うと共に前記入力電源により前記出力インダクタを励磁し、
前記主スイッチング素子がオフの期間、前記出力インダクタに蓄えた前記励磁エネルギーを出力に放出して前記負荷への電力供給を行う請求項1乃至12のいずれか記載のスイッチング電源装置。 The power conversion circuit includes:
While the main switching element is on, power is supplied from the input power source to the load and the output inductor is excited by the input power source,
The switching power supply device according to any one of claims 1 to 12, wherein, during a period in which the main switching element is off, the excitation energy stored in the output inductor is discharged to an output to supply power to the load.
前記主スイッチング素子がオンの期間、前記入力電源から出力への電力供給を行わずに前記入力電源により前記出力インダクタを励磁し、
前記主スイッチング素子がオフの期間、前記出力インダクタに蓄えた前記励磁エネルギーを出力に放出して前記負荷への電力供給を行う請求項1乃至12のいずれか記載のスイッチング電源装置。 The power conversion circuit includes:
While the main switching element is on, the output inductor is excited by the input power supply without supplying power from the input power supply to the output,
The switching power supply device according to any one of claims 1 to 12, wherein, during a period in which the main switching element is off, the excitation energy stored in the output inductor is discharged to an output to supply power to the load.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015205378A JP6366558B2 (en) | 2015-10-19 | 2015-10-19 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015205378A JP6366558B2 (en) | 2015-10-19 | 2015-10-19 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017079511A JP2017079511A (en) | 2017-04-27 |
JP6366558B2 true JP6366558B2 (en) | 2018-08-01 |
Family
ID=58665572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015205378A Active JP6366558B2 (en) | 2015-10-19 | 2015-10-19 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6366558B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023190208A1 (en) * | 2022-03-31 | 2023-10-05 | ローム株式会社 | Switching power supply device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003189602A (en) * | 2001-12-17 | 2003-07-04 | Murata Mfg Co Ltd | Dc-dc converter and electric equipment using the same |
JP4966249B2 (en) * | 2008-05-07 | 2012-07-04 | コーセル株式会社 | Switching power supply |
JP2012005249A (en) * | 2010-06-17 | 2012-01-05 | Sanken Electric Co Ltd | Switching power supply circuit |
JP2015019478A (en) * | 2013-07-10 | 2015-01-29 | 日立アプライアンス株式会社 | Motor controller and air conditioner |
-
2015
- 2015-10-19 JP JP2015205378A patent/JP6366558B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017079511A (en) | 2017-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107104598B (en) | Gate preset for fast turn-off synchronous rectifiers | |
US9537400B2 (en) | Switching converter with dead time between switching of switches | |
US5479089A (en) | Power converter apparatus having instantaneous commutation switching system | |
US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
CN107026573B (en) | Adaptive turn-off trigger blanking for synchronous rectification | |
TWI542131B (en) | Switchable buck converter with?zero voltage switching capability operating with a stabilized switching frequency | |
US9502973B2 (en) | Buck converter with III-nitride switch for substantially increased input-to-output voltage ratio | |
US20130038307A1 (en) | Switching circuit and dc-to-dc converter | |
KR101758808B1 (en) | Intelligent Power Module And Power Driving Module Thereof | |
JP4548484B2 (en) | Synchronous rectification forward converter | |
JP5032525B2 (en) | Switching power supply | |
US10523118B2 (en) | Reverse recovery charge elimination in DC/DC power converters | |
WO2017199716A1 (en) | Switch circuit with active snubber circuit, and dc-dc converter | |
JP6366558B2 (en) | Switching power supply | |
JP5527187B2 (en) | Semiconductor device | |
JP2014150654A (en) | Gate Drive circuit | |
JP2017532945A (en) | Adaptive controller for voltage converter | |
JP2018085873A (en) | Switching power supply device of zero-volt switching system | |
JP2017108592A (en) | Switching electric power supply | |
JP6394823B2 (en) | Power converter | |
JP6433453B2 (en) | Switching power supply device and control method thereof | |
JP2005143282A (en) | Step-down pwm converter | |
JP5841098B2 (en) | Zero current switching circuit and full bridge circuit | |
US9276476B1 (en) | Forced commutating a current through a diode | |
JP4858815B2 (en) | Forward converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6366558 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |