JP6362254B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP6362254B2
JP6362254B2 JP2014098450A JP2014098450A JP6362254B2 JP 6362254 B2 JP6362254 B2 JP 6362254B2 JP 2014098450 A JP2014098450 A JP 2014098450A JP 2014098450 A JP2014098450 A JP 2014098450A JP 6362254 B2 JP6362254 B2 JP 6362254B2
Authority
JP
Japan
Prior art keywords
film
electrode
metal
semiconductor substrate
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014098450A
Other languages
Japanese (ja)
Other versions
JP2015216252A (en
Inventor
小柳　光正
光正 小柳
誉史 福島
誉史 福島
康旭 李
康旭 李
田中　徹
徹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2014098450A priority Critical patent/JP6362254B2/en
Publication of JP2015216252A publication Critical patent/JP2015216252A/en
Application granted granted Critical
Publication of JP6362254B2 publication Critical patent/JP6362254B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置およびその製造方法に関し、例えば半導体基板を貫通する貫通電極を有する半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, for example, a semiconductor device having a through electrode penetrating a semiconductor substrate and a manufacturing method thereof.

集積回路の集積化のためシリコン基板等の半導体基板を貫通する貫通電極（いわゆるＴＳＶ：Through Si Via）を形成する技術が開発されている。貫通電極を用いることにより、例えば三次元集積回路を実現することができる。貫通電極の材料には、主に銅が用いられている。特許文献１および２には、貫通電極の材料として金属シリサイドを用いることが記載されている。   In order to integrate an integrated circuit, a technique for forming a through electrode (so-called TSV: Through Si Via) penetrating a semiconductor substrate such as a silicon substrate has been developed. By using the through electrode, for example, a three-dimensional integrated circuit can be realized. Copper is mainly used as the material of the through electrode. Patent Documents 1 and 2 describe the use of metal silicide as the material of the through electrode.

特開２０１２−１８９９３号公報JP 2012-18993 A 特開２０１２−２１６８１２号公報JP 2012-216812 A

貫通電極として銅を用いる場合、銅が半導体基板内に拡散するとトランジスタ等を劣化させる汚染物質となる。一方、特許文献１および２には、金属シリサイドを用いた貫通電極の構造および製造方法は記載されていない。貫通電極として金属シリサイドを用いようとすると、貫通電極のアスペクト比が低くなってしまう。   When copper is used as the through electrode, if copper diffuses into the semiconductor substrate, it becomes a contaminant that degrades the transistor and the like. On the other hand, Patent Documents 1 and 2 do not describe the structure and manufacturing method of the through electrode using metal silicide. If metal silicide is used as the through electrode, the aspect ratio of the through electrode is lowered.

本発明は、上記課題に鑑みなされたものであり、金属シリサイドを用い、かつアスペクト比の高い貫通電極を形成することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to form a through electrode having a high aspect ratio using metal silicide.

本発明は、半導体基板を貫通する貫通孔の内面に形成された絶縁膜と、前記絶縁膜の内側に形成され、前記半導体基板を貫通する貫通電極と、を具備し、前記貫通電極の貫通方向の少なくとも一部において、前記貫通方向に延伸するシリコン膜と金属シリサイド膜とを含むことを特徴とする半導体装置である。   The present invention comprises an insulating film formed on an inner surface of a through hole penetrating a semiconductor substrate, and a through electrode formed inside the insulating film and penetrating the semiconductor substrate, the through direction of the through electrode At least part of the semiconductor device includes a silicon film and a metal silicide film extending in the penetration direction.

上記構成において、前記シリコン膜は、前記金属シリサイド膜の内側に形成されている構成とすることができる。   In the above configuration, the silicon film may be formed inside the metal silicide film.

上記構成において、前記絶縁膜と前記金属シリサイド膜との間に形成された金属膜を具備し、前記金属シリサイド膜は、前記金属膜を構成する金属のシリサイドである構成とすることができる。   In the above configuration, a metal film formed between the insulating film and the metal silicide film may be provided, and the metal silicide film may be a metal silicide that forms the metal film.

上記構成において、前記金属シリサイド膜は前記シリコン膜の内側に形成されている構成とすることができる。   In the above configuration, the metal silicide film may be formed inside the silicon film.

上記構成において、前記金属シリサイド膜の内側に金属膜が形成され、前記金属シリサイド膜は、前記金属膜を構成する金属のシリサイドである構成とすることができる。   In the above structure, a metal film may be formed inside the metal silicide film, and the metal silicide film may be a metal silicide that forms the metal film.

上記構成において、前記金属シリサイド膜は、チタンシリサイド膜、コバルトシリサイド膜、チタンシリサイド膜またはタングステンシリサイド膜である構成とすることができる。   In the above structure, the metal silicide film may be a titanium silicide film, a cobalt silicide film, a titanium silicide film, or a tungsten silicide film.

本発明は、半導体基板に、前記半導体基板を貫通する貫通孔となる穴を形成する工程と、前記穴の内面に絶縁膜を形成する工程と、前記絶縁膜の内側に、前記半導体基板を貫通し、貫通方向の少なくとも一部において、前記貫通方向に延伸するシリコン膜と金属シリサイド膜とを含む貫通電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法である。   The present invention includes a step of forming a hole serving as a through hole penetrating the semiconductor substrate in the semiconductor substrate, a step of forming an insulating film on the inner surface of the hole, and penetrating the semiconductor substrate inside the insulating film. And forming a through electrode including a silicon film and a metal silicide film extending in the through direction in at least a part of the through direction.

上記構成において、前記貫通電極を形成する工程は、前記絶縁膜の内側に金属膜を形成する工程と、前記金属膜の内側にシリコン膜を形成する工程と、前記金属膜と前記シリコン膜とから、前記金属シリサイド膜を形成する工程と、を含む構成とすることができる。   In the above configuration, the step of forming the through electrode includes a step of forming a metal film inside the insulating film, a step of forming a silicon film inside the metal film, and the metal film and the silicon film. And a step of forming the metal silicide film.

上記構成において、前記貫通電極を形成する工程は、前記絶縁膜の内側にシリコン膜を形成する工程と、前記シリコン膜の内側に金属膜を形成する工程と、前記金属膜と前記シリコン膜とから、前記金属シリサイド膜を形成する工程と、を含む構成とすることができる。   In the above configuration, the step of forming the through electrode includes a step of forming a silicon film inside the insulating film, a step of forming a metal film inside the silicon film, and the metal film and the silicon film. And a step of forming the metal silicide film.

上記構成において、前記絶縁膜を形成する工程は、前記半導体基板に上からみて貫通電極となる領域を囲む溝を形成する工程と、前記溝内に絶縁膜を形成する工程と、を含み、前記貫通電極を形成する工程は、前記領域の半導体基板内に金属膜を埋め込む工程と、前記金属膜と前記領域内の半導体基板とから前記金属シリサイド膜を形成する工程と、を含む構成とすることができる。   In the above configuration, the step of forming the insulating film includes a step of forming a groove surrounding a region to be a through electrode in the semiconductor substrate, and a step of forming an insulating film in the groove. The step of forming the through electrode includes a step of embedding a metal film in the semiconductor substrate in the region and a step of forming the metal silicide film from the metal film and the semiconductor substrate in the region. Can do.

本発明によれば、金属シリサイドを用い、かつアスペクト比の高い貫通電極を形成することができる。   According to the present invention, a through electrode having a high aspect ratio can be formed using metal silicide.

図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。FIG. 1A to FIG. 1D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the first embodiment. 図２（ａ）から図２（ｄ）は、実施例１に係る貫通電極の形成方法を示す断面図（その１）である。FIG. 2A to FIG. 2D are cross-sectional views (No. 1) showing the through electrode forming method according to the first embodiment. 図３（ａ）から図３（ｄ）は、実施例１に係る貫通電極の形成方法を示す断面図（その２）である。FIG. 3A to FIG. 3D are cross-sectional views (part 2) showing the through electrode forming method according to the first embodiment. 図４（ａ）および図４（ｂ）は、実施例１に係る貫通電極の形成方法を示す断面図（その３）である。FIG. 4A and FIG. 4B are cross-sectional views (part 3) illustrating the through electrode forming method according to the first embodiment. 図５（ａ）から図５（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図である。FIG. 5A to FIG. 5D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second embodiment. 図６（ａ）および図６（ｂ）は、実施例３およびその変形例に係る半導体装置の断面図である。FIG. 6A and FIG. 6B are cross-sectional views of the semiconductor device according to the third embodiment and its modification. 図７（ａ）から図７（ｄ）は、実施例４に係る半導体装置の製造方法を示す断面図（その１）である。FIG. 7A to FIG. 7D are cross-sectional views (part 1) illustrating the method for manufacturing the semiconductor device according to the fourth embodiment. 図８（ａ）から図８（ｄ）は、実施例４に係る半導体装置の製造方法を示す断面図（その２）である。FIG. 8A to FIG. 8D are cross-sectional views (part 2) illustrating the method for manufacturing the semiconductor device according to the fourth embodiment. 図９（ａ）から図９（ｄ）は、実施例５に係る半導体装置の製造方法を示す図である。FIG. 9A to FIG. 9D are diagrams illustrating a method for manufacturing a semiconductor device according to the fifth embodiment.

以下、図面を参照し本発明の実施例について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）に示すように、半導体基板１０の第１面１１にトランジスタ等を含むトランジスタ領域５０を形成する。半導体基板１０に第１面１１から穴を形成する。穴内に貫通電極２０を埋め込む。貫通電極２０の形成方法は後述する。   FIG. 1A to FIG. 1D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the first embodiment. As shown in FIG. 1A, a transistor region 50 including a transistor and the like is formed on the first surface 11 of the semiconductor substrate 10. A hole is formed in the semiconductor substrate 10 from the first surface 11. The through electrode 20 is embedded in the hole. A method of forming the through electrode 20 will be described later.

図１（ｂ）に示すように、半導体基板１０の第１面１１上に多層配線５２を形成する。多層配線５２は、複数の絶縁層と配線層とが交互に積層した構造である。絶縁層は例えば酸化シリコン層であり、配線層は銅層等の導電層である。多層配線５２とトランジスタ領域５０内のトランジスタ等により回路が形成される。多層配線５２上に電極２２を形成する。電極２２は、銅層等の導電層である。電極２２と貫通電極２０とは、多層配線５２内の配線５４を介し電気的に接続されている。電極２２上にバンプ等を形成してもよい。   As shown in FIG. 1B, the multilayer wiring 52 is formed on the first surface 11 of the semiconductor substrate 10. The multilayer wiring 52 has a structure in which a plurality of insulating layers and wiring layers are alternately stacked. The insulating layer is, for example, a silicon oxide layer, and the wiring layer is a conductive layer such as a copper layer. A circuit is formed by the multilayer wiring 52 and the transistors in the transistor region 50. The electrode 22 is formed on the multilayer wiring 52. The electrode 22 is a conductive layer such as a copper layer. The electrode 22 and the through electrode 20 are electrically connected via a wiring 54 in the multilayer wiring 52. A bump or the like may be formed on the electrode 22.

図１（ｃ）に示すように、半導体基板１０の第２面１２を研磨する。これにより、半導体基板１０が薄膜化される。第２面１２から貫通電極２０が露出する。図１（ｄ）に示すように、半導体基板１０の第２面１２に、貫通電極２０に接続するように電極２４を形成する。電極２４の下にバンプ等を形成してもよい。これにより、貫通電極２０を有する半導体チップが完成する。半導体チップを積層することにより、３次元集積回路を形成することもできる。   As shown in FIG. 1C, the second surface 12 of the semiconductor substrate 10 is polished. Thereby, the semiconductor substrate 10 is thinned. The through electrode 20 is exposed from the second surface 12. As shown in FIG. 1D, an electrode 24 is formed on the second surface 12 of the semiconductor substrate 10 so as to be connected to the through electrode 20. A bump or the like may be formed under the electrode 24. Thereby, a semiconductor chip having the through electrode 20 is completed. A three-dimensional integrated circuit can also be formed by stacking semiconductor chips.

図２（ａ）から図４（ｂ）は、実施例１に係る貫通電極の形成方法を示す断面図である。図２（ａ）に示すように、図１（ａ）のトランジスタ領域５０を形成した後、半導体基板１０の第１面１１に開口４２を有するマスク４０を形成する。マスク４０は、例えばフォトレジストである。図２（ｂ）に示すように、マスク４０をマスクに半導体基板１０をエッチングし、穴１３を形成する。穴１３の形成は、例えばディープＲＩＥ（Reactive Ion Etching）法を用いる。穴１３の平面形状は、例えば円形である。穴１３の断面形状は、図１（ａ）のように、第１面１１から第２面１２に行くに従い、幅が小さくなる形状でもよいし、図２（ｂ）のように、幅がほぼ一定であってもよい。   FIG. 2A to FIG. 4B are cross-sectional views illustrating the through electrode forming method according to the first embodiment. As shown in FIG. 2A, after forming the transistor region 50 of FIG. 1A, a mask 40 having an opening 42 is formed on the first surface 11 of the semiconductor substrate 10. The mask 40 is, for example, a photoresist. As shown in FIG. 2B, the semiconductor substrate 10 is etched using the mask 40 as a mask to form the holes 13. The formation of the hole 13 uses, for example, a deep RIE (Reactive Ion Etching) method. The planar shape of the hole 13 is, for example, a circle. The cross-sectional shape of the hole 13 may be a shape that decreases in width as it goes from the first surface 11 to the second surface 12 as shown in FIG. 1 (a), or the width is almost as shown in FIG. 2 (b). It may be constant.

図２（ｃ）に示すように、穴１３の内面を覆うように半導体基板１０上に絶縁膜１４を形成する。絶縁膜１４は、例えば酸化シリコン（ＳｉＯ２）膜である。絶縁膜１４としては、例えば酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜またはポリイミド膜、または、これらを積層した膜を用いることもできる。絶縁膜１４の形成は、例えばＣＶＤ（Chemical Vapor Deposition）法または熱酸化法を用いる。図２（ｄ）に示すように、絶縁膜１４の内面を覆うように金属膜１６を形成する。金属膜１６は、例えばＮｉ（ニッケル）である。金属膜１６としては、Ｎｉ以外にＣｏ（コバルト）、Ｔｉ（チタン）、またはＷ（タングステン）を用いることができる。金属膜１６は、例えば無電解メッキ法またはＣＶＤ法を用い形成する。 As shown in FIG. 2C, an insulating film 14 is formed on the semiconductor substrate 10 so as to cover the inner surface of the hole 13. The insulating film 14 is, for example, a silicon oxide (SiO 2 ) film. As the insulating film 14, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, a polyimide film, or a film obtained by stacking these films can be used. The insulating film 14 is formed by using, for example, a CVD (Chemical Vapor Deposition) method or a thermal oxidation method. As shown in FIG. 2D, a metal film 16 is formed so as to cover the inner surface of the insulating film 14. The metal film 16 is, for example, Ni (nickel). As the metal film 16, in addition to Ni, Co (cobalt), Ti (titanium), or W (tungsten) can be used. The metal film 16 is formed using, for example, an electroless plating method or a CVD method.

図３（ａ）に示すように、金属膜１６の内面を覆うように、シリコン膜１８を形成する。シリコン膜１８は、例えば多結晶または非晶質シリコン膜である。シリコン膜１８は、例えばＣＶＤ法を用い形成する。シリコン膜１８には、低抵抗化のための不純物を含んでもよい。穴１３はシリコン膜１８により埋め込まれる。   As shown in FIG. 3A, a silicon film 18 is formed so as to cover the inner surface of the metal film 16. The silicon film 18 is, for example, a polycrystalline or amorphous silicon film. The silicon film 18 is formed using, for example, a CVD method. The silicon film 18 may contain impurities for reducing the resistance. The hole 13 is filled with the silicon film 18.

図３（ｂ）に示すように、半導体基板１０を熱処理する。これにより、金属膜１６とシリコン膜１８とが反応し、金属膜１６とシリコン膜１８との間に金属シリサイド膜１７が形成される。金属シリサイド膜１７は、金属膜１６を構成する金属のシリサイドである。熱処理温度は、金属膜１６とシリコン膜１８とが反応する温度であり、例えば５００℃から６００℃である。半導体基板１０内の金属膜１６、金属シリサイド膜１７およびシリコン膜１８により貫通電極２０が形成される。図３（ｃ）に示すように、半導体基板１０の第１面１１に形成された金属膜１６、金属シリサイド膜１７およびシリコン膜１８を例えばＣＭＰ（Chemical Mechanical Polishing）法を用い除去する。半導体基板１０の第１面１１に形成された絶縁膜１４は、残存させてもよいし、除去してもよい。 As shown in FIG. 3B, the semiconductor substrate 10 is heat-treated. As a result, the metal film 16 and the silicon film 18 react to form a metal silicide film 17 between the metal film 16 and the silicon film 18. The metal silicide film 17 is a metal silicide constituting the metal film 16. The heat treatment temperature is a temperature at which the metal film 16 and the silicon film 18 react with each other, and is, for example, 500 ° C. to 600 ° C. A through electrode 20 is formed by the metal film 16, the metal silicide film 17 and the silicon film 18 in the semiconductor substrate 10. As shown in FIG. 3C, the metal film 16, the metal silicide film 17 and the silicon film 18 formed on the first surface 11 of the semiconductor substrate 10 are removed by using, for example, a CMP (Chemical Mechanical Polishing) method. The insulating film 14 formed on the first surface 11 of the semiconductor substrate 10 may remain or be removed.

図３（ｄ）に示すように、図１（ｂ）において説明したように、半導体基板１０上に多層配線５２および電極２２を形成する。電極２２は多層配線５２内の配線５４を介し貫通電極２０と電気的に接続されている。   As shown in FIG. 3D, the multilayer wiring 52 and the electrode 22 are formed on the semiconductor substrate 10 as described in FIG. The electrode 22 is electrically connected to the through electrode 20 via the wiring 54 in the multilayer wiring 52.

図４（ａ）に示すように、半導体基板１０の第２面１２を研磨する。これにより、貫通電極２０が第２面１２から露出する。図４（ｂ）に示すように、半導体基板１０の第２面１２から露出した貫通電極２０上に電極２４を形成する。図４（ａ）の後、半導体基板１０の第２面１２に絶縁膜を形成してもよい。この場合、絶縁膜に開口を形成し、開口を介し貫通電極２０と電極２４とが接続する。   As shown in FIG. 4A, the second surface 12 of the semiconductor substrate 10 is polished. Thereby, the through electrode 20 is exposed from the second surface 12. As shown in FIG. 4B, the electrode 24 is formed on the through electrode 20 exposed from the second surface 12 of the semiconductor substrate 10. After FIG. 4A, an insulating film may be formed on the second surface 12 of the semiconductor substrate 10. In this case, an opening is formed in the insulating film, and the through electrode 20 and the electrode 24 are connected through the opening.

実施例１では、貫通電極２０として銅の代わりに金属シリサイドを用いている。銅または金が半導体基板１０内のトランジスタ領域５０に拡散すると、トランジスタの特性が劣化する。このような銅による汚染の問題がある。そこで、銅と半導体基板との間に拡散防止層として、絶縁膜またはＴａ（タンタル）等の金属膜を形成することが考えられる。しかしながら、貫通電極２０のアスペクト比（高さ／幅）が大きくなると、拡散防止膜のカバレッジが悪くなる。これにより、銅の拡散防止の機能が低下する。   In Example 1, metal silicide is used as the through electrode 20 instead of copper. When copper or gold diffuses into the transistor region 50 in the semiconductor substrate 10, the characteristics of the transistor deteriorate. There is a problem of such contamination by copper. Therefore, it is conceivable to form an insulating film or a metal film such as Ta (tantalum) as a diffusion preventing layer between the copper and the semiconductor substrate. However, when the aspect ratio (height / width) of the through electrode 20 is increased, the coverage of the diffusion prevention film is deteriorated. Thereby, the function of preventing copper diffusion is reduced.

一方、特許文献１および２のように、貫通電極２０として金属シリサイドを用いると、汚染の問題は小さい。しかしながら、アスペクト比の大きい穴１３に金属シリサイドを埋め込むことは難しい。例えば、穴１３に金属シリサイドをスパッタリング法またはＣＶＤ法等で埋め込む場合、穴１３を完全に埋め込むことが難しい。一方、例えば穴１３内に金属膜を形成し、半導体基板１０であるシリコンと反応させ、金属シリサイドを形成する場合、貫通電極２０の幅が大きくなってしまう。   On the other hand, when metal silicide is used as the through electrode 20 as in Patent Documents 1 and 2, the problem of contamination is small. However, it is difficult to bury metal silicide in the hole 13 having a large aspect ratio. For example, when metal silicide is embedded in the hole 13 by sputtering or CVD, it is difficult to completely fill the hole 13. On the other hand, for example, when a metal film is formed in the hole 13 and reacted with silicon as the semiconductor substrate 10 to form a metal silicide, the width of the through electrode 20 is increased.

実施例１によれば、図２（ｂ）のように、半導体基板１０に、半導体基板１０を貫通する貫通孔となる穴１３を形成する。図２（ｃ）のように、穴１３の内面に絶縁膜１４を形成する。図２（ｄ）から図４（ａ）のように、絶縁膜１４の内側に、半導体基板１０を貫通する貫通電極２０を形成する。貫通電極２０は、貫通方向に延伸するシリコン膜１８と金属シリサイド膜１７とを含む。貫通電極２０が銅または金を含まないことから、貫通電極２０起因の汚染が抑制される。また、絶縁膜１４により、半導体基板１０と貫通電極２０とを絶縁できる。これにより、貫通電極２０の幅（貫通電極２０の平面形状が円形の場合直径）を絶縁膜１４により規定できる。さらに、金属シリサイド膜１７により貫通電極２０の抵抗を低くできる。例えば、穴１３内に形成した金属膜１６に比べ、金属シリサイド膜１７の抵抗は低くなる。さらに、シリコン膜１８により、穴１３内を埋め込むことができる。以上により、アスペクト比の高い貫通電極２０を形成できる。貫通電極２０のアスペクト比は例えば５以上、好ましくは１０以上とすることができる。貫通電極２０の抵抗を低くする観点から、貫通電極２０の幅に対する金属シリサイド膜１７の幅の比は１０％以上が好ましく、３０％以上がより好ましい。金属シリサイド膜１７を形成するときの工程時間の短縮の観点から、この比は、９０％以下が好ましく、７０％以下がより好ましい。   According to the first embodiment, as illustrated in FIG. 2B, the hole 13 serving as a through hole penetrating the semiconductor substrate 10 is formed in the semiconductor substrate 10. An insulating film 14 is formed on the inner surface of the hole 13 as shown in FIG. As shown in FIG. 2D to FIG. 4A, the through electrode 20 that penetrates the semiconductor substrate 10 is formed inside the insulating film 14. The through electrode 20 includes a silicon film 18 and a metal silicide film 17 extending in the through direction. Since the through electrode 20 does not contain copper or gold, contamination due to the through electrode 20 is suppressed. In addition, the semiconductor film 10 and the through electrode 20 can be insulated by the insulating film 14. Thereby, the width of the through electrode 20 (diameter when the planar shape of the through electrode 20 is circular) can be defined by the insulating film 14. Furthermore, the resistance of the through electrode 20 can be lowered by the metal silicide film 17. For example, the resistance of the metal silicide film 17 is lower than that of the metal film 16 formed in the hole 13. Further, the inside of the hole 13 can be filled with the silicon film 18. As described above, the through electrode 20 having a high aspect ratio can be formed. The aspect ratio of the through electrode 20 can be, for example, 5 or more, preferably 10 or more. From the viewpoint of reducing the resistance of the through electrode 20, the ratio of the width of the metal silicide film 17 to the width of the through electrode 20 is preferably 10% or more, and more preferably 30% or more. From the viewpoint of shortening the process time when forming the metal silicide film 17, this ratio is preferably 90% or less, and more preferably 70% or less.

また、図２（ｄ）のように、絶縁膜１４の内側に金属膜１６を形成する。図３（ａ）のように、金属膜１６の内側にシリコン膜１８を形成する。図３（ｂ）のように、金属膜１６とシリコン膜１８とから、金属シリサイド膜１７を形成する。金属シリサイド膜を穴１３内にスパッタリング法またはＣＶＤ法により形成するのに比べ、金属膜１６は、穴１３内に被覆性よく形成できる。また、シリコン膜１８は、穴１３に埋め込み性よく形成できる。よって、金属膜１６とシリコン膜１８とから金属シリサイド膜１７を形成することにより、アスペクト比の高い貫通電極２０を形成できる。   Further, as shown in FIG. 2D, a metal film 16 is formed inside the insulating film 14. As shown in FIG. 3A, a silicon film 18 is formed inside the metal film 16. As shown in FIG. 3B, a metal silicide film 17 is formed from the metal film 16 and the silicon film 18. Compared to forming a metal silicide film in the hole 13 by sputtering or CVD, the metal film 16 can be formed in the hole 13 with good coverage. Further, the silicon film 18 can be formed in the hole 13 with good embeddability. Therefore, by forming the metal silicide film 17 from the metal film 16 and the silicon film 18, the through electrode 20 having a high aspect ratio can be formed.

図５（ａ）から図５（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図である。実施例１の図２（ａ）から図２（ｃ）と同様に、半導体基板１０に形成した穴１３内に絶縁膜１４を形成する。図５（ａ）に示すように、絶縁膜１４の内面を覆うようにシリコン膜１８を形成する。シリコン膜１８の形成方法は実施例１の図３（ａ）と同様である。図５（ｂ）に示すように、シリコン膜１８の内面を覆うように金属膜１６を形成する。金属膜１６の形成方法は実施例１の図２（ｄ）と同様である。穴１３は金属膜１６により埋め込まれる。   FIG. 5A to FIG. 5D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second embodiment. 2A to 2C of the first embodiment, an insulating film 14 is formed in the hole 13 formed in the semiconductor substrate 10. As shown in FIG. 5A, a silicon film 18 is formed so as to cover the inner surface of the insulating film 14. The method for forming the silicon film 18 is the same as that shown in FIG. As shown in FIG. 5B, the metal film 16 is formed so as to cover the inner surface of the silicon film 18. The formation method of the metal film 16 is the same as that of FIG. The hole 13 is filled with a metal film 16.

図５（ｃ）に示すように、半導体基板１０を熱処理することにより、金属膜１６とシリコン膜１８との間に金属シリサイド膜１７が形成される。金属シリサイド膜１７の形成方法は、実施例１の図３（ｂ）と同じである。図５（ｄ）に示すように、実施例１の図３（ｃ）から図４（ｂ）の工程を行なうことにより、半導体基板１０の第１面１１上に多層配線５２を、多層配線５２上に電極２２を形成する。半導体基板１０の第２面１２上に電極２４を形成する。その他の半導体装置の製造方法は実施例１と同じであり、説明を省略する。   As shown in FIG. 5C, a metal silicide film 17 is formed between the metal film 16 and the silicon film 18 by heat-treating the semiconductor substrate 10. The method for forming the metal silicide film 17 is the same as that in FIG. As shown in FIG. 5D, the multilayer wiring 52 is formed on the first surface 11 of the semiconductor substrate 10 by performing the steps of FIGS. 3C to 4B of the first embodiment. An electrode 22 is formed thereon. An electrode 24 is formed on the second surface 12 of the semiconductor substrate 10. Other semiconductor device manufacturing methods are the same as those in the first embodiment, and a description thereof will be omitted.

実施例２によれば、図５（ａ）のように、絶縁膜１４の内側にシリコン膜１８を形成する。図５（ｂ）のように、シリコン膜１８の内側に金属膜１６を形成する。図５（ｃ）のように、金属膜１６とシリコン膜１８とから、金属シリサイド膜１７を形成する。金属膜１６およびシリコン膜１８は、穴１３内に被覆性よく、また埋め込み性よく形成できる。よって、アスペクト比の高い金属シリサイド膜１７を含む貫通電極２０を形成できる。   According to the second embodiment, the silicon film 18 is formed inside the insulating film 14 as shown in FIG. As shown in FIG. 5B, the metal film 16 is formed inside the silicon film 18. As shown in FIG. 5C, a metal silicide film 17 is formed from the metal film 16 and the silicon film 18. The metal film 16 and the silicon film 18 can be formed in the hole 13 with good covering properties and good filling properties. Therefore, the through electrode 20 including the metal silicide film 17 having a high aspect ratio can be formed.

図６（ａ）および図６（ｂ）は、実施例３およびその変形例に係る半導体装置の断面図である。図６（ａ）に示すように、実施例３の貫通電極２０は、絶縁膜１４の内面を覆う金属シリサイド膜１７と、金属シリサイド膜１７の内面を覆うシリコン膜１８と、から形成されていてもよい。実施例１の図３（ｂ）において、金属膜１６を全てシリサイド化することにより、実施例３の貫通電極２０を形成できる。また、絶縁膜１４の内面に金属シリサイド膜１７をスパッタリング法等で形成し、金属シリサイド膜１７の内面にシリコン膜１８を形成してもよい。   FIG. 6A and FIG. 6B are cross-sectional views of the semiconductor device according to the third embodiment and its modification. As shown in FIG. 6A, the through electrode 20 of Example 3 is formed of a metal silicide film 17 that covers the inner surface of the insulating film 14 and a silicon film 18 that covers the inner surface of the metal silicide film 17. Also good. In FIG. 3B of the first embodiment, the through electrode 20 of the third embodiment can be formed by siliciding the entire metal film 16. Alternatively, the metal silicide film 17 may be formed on the inner surface of the insulating film 14 by sputtering or the like, and the silicon film 18 may be formed on the inner surface of the metal silicide film 17.

図６（ｂ）に示すように、実施例３の変形例の貫通電極２０は、絶縁膜１４の内面を覆うシリコン膜１８と、シリコン膜１８の内面を覆う金属シリサイド膜１７と、から形成されていてもよい。実施例２の図５（ｃ）において、金属膜１６を全てシリサイド化することにより、実施例３の変形例の貫通電極２０を形成できる。また、絶縁膜１４の内面を覆うようにシリコン膜１８を形成し、シリコン膜１８の内面を覆うように金属シリサイド膜１７をスパッタリング法等で形成してもよい。   As shown in FIG. 6B, the through electrode 20 of the modified example of Example 3 is formed from a silicon film 18 that covers the inner surface of the insulating film 14 and a metal silicide film 17 that covers the inner surface of the silicon film 18. It may be. In FIG. 5C of the second embodiment, all the metal film 16 is silicided, whereby the through electrode 20 of the modified example of the third embodiment can be formed. Alternatively, the silicon film 18 may be formed so as to cover the inner surface of the insulating film 14, and the metal silicide film 17 may be formed by sputtering or the like so as to cover the inner surface of the silicon film 18.

実施例３およびその変形例によれば、金属シリサイド膜１７とシリコン膜１８とで穴１３を埋め込むため、貫通電極２０の幅を小さくできる。金属シリサイド膜１７をスパッタリング法を用い形成する場合、金属シリサイド膜１７をカバレッジよく形成することが難しい。よって、より大きな幅の穴に金属シリサイド膜１７を形成し、より小さな幅の穴にシリコン膜１８を形成する実施例３が好ましい。   According to the third embodiment and its modification, since the hole 13 is filled with the metal silicide film 17 and the silicon film 18, the width of the through electrode 20 can be reduced. When the metal silicide film 17 is formed using a sputtering method, it is difficult to form the metal silicide film 17 with good coverage. Therefore, Example 3 in which the metal silicide film 17 is formed in a hole having a larger width and the silicon film 18 is formed in a hole having a smaller width is preferable.

実施例１および実施例２のように、金属膜１６が残存していてもよいし、実施例３およびその変形例のように、金属膜１６は残存していなくてもよい。また、金属シリサイド膜１７の側面の一部に金属膜１６が残存していてもよい。   The metal film 16 may remain as in the first embodiment and the second embodiment, or the metal film 16 may not remain as in the third embodiment and the modification thereof. Further, the metal film 16 may remain on a part of the side surface of the metal silicide film 17.

図７（ａ）から図８（ｄ）は、実施例４に係る半導体装置の製造方法を示す断面図である。図７（ａ）に示すように、半導体基板１０の第１面１１に開口４２を有するマスク４０を形成する。開口４２は、上からみて貫通電極を形成する領域を囲む閉じた線状（例えばリング状）に形成する。図７（ｂ）に示すように、マスク４０をマスクに半導体基板１０をエッチングし、溝４４を形成する。溝４４の形成は、例えばディープＲＩＥ法を用いる。 FIG. 7A to FIG. 8D are cross-sectional views illustrating the method for manufacturing the semiconductor device according to the fourth embodiment. As shown in FIG. 7A, a mask 40 having an opening 42 is formed on the first surface 11 of the semiconductor substrate 10. The opening 42 is formed in a closed line shape (for example, a ring shape) surrounding a region where the through electrode is formed as viewed from above. As shown in FIG. 7B, the semiconductor substrate 10 is etched using the mask 40 as a mask to form a groove 44. For example, the deep RIE method is used to form the groove 44.

図７（ｃ）に示すように、半導体基板１０の上および溝４４内に絶縁膜１４を形成する。絶縁膜１４は、例えば酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜、またはこれらを積層した膜であり、ＣＶＤ法または熱酸化法を用い形成する。図７（ｄ）に示すように、溝４４で囲まれた領域の中心付近の絶縁膜１４および半導体基板１０に穴４６を形成する。穴４６の形成は、例えばディープＲＩＥ法を用いる。   As shown in FIG. 7C, the insulating film 14 is formed on the semiconductor substrate 10 and in the trench 44. The insulating film 14 is, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a film in which these are stacked, and is formed using a CVD method or a thermal oxidation method. As shown in FIG. 7D, a hole 46 is formed in the insulating film 14 and the semiconductor substrate 10 near the center of the region surrounded by the trench 44. The formation of the hole 46 uses, for example, a deep RIE method.

図８（ａ）に示すように、絶縁膜１４上および穴４６（図７（ｄ）参照）内に金属膜１６を形成する。金属膜１６は、例えばＮｉ、Ｃｏ、ＴｉまたはＷであり、無電解メッキ法またはＣＶＤ法を用い形成する。図８（ｂ）に示すように、半導体基板１０を熱処理する。これにより、金属膜１６と絶縁膜１４の内側の半導体基板１０とが反応し、金属シリサイド膜１７が形成される。絶縁膜１４の内側に半導体基板１０が残存しシリコン膜１８ａとなる。シリコン膜１８ａと金属シリサイド膜１７とから貫通電極２０が形成される。図８（ｃ）に示すように。半導体基板１０上の絶縁膜１４および金属膜１６を、例えばＣＭＰ法を用い除去する。絶縁膜１４は残存させてもよい。半導体基板１０の第１面１１上に多層配線５２を形成する。多層配線５２上に電極２２を形成する。図８（ｄ）に示すように、半導体基板１０の第２面１２を研磨し、貫通電極２０を露出させる。半導体基板１０の第２面１２に電極２４を形成する。その他の半導体装置の製造方法は実施例１と同じであり、説明を省略する。 As shown in FIG. 8A, the metal film 16 is formed on the insulating film 14 and in the hole 46 (see FIG. 7D). The metal film 16 is, for example, Ni, Co, Ti, or W, and is formed using an electroless plating method or a CVD method. As shown in FIG. 8B, the semiconductor substrate 10 is heat-treated. As a result, the metal film 16 and the semiconductor substrate 10 inside the insulating film 14 react to form a metal silicide film 17. The semiconductor substrate 10 remains inside the insulating film 14 to form a silicon film 18a. A through electrode 20 is formed from the silicon film 18 a and the metal silicide film 17. As shown in FIG. The insulating film 14 and the metal film 16 on the semiconductor substrate 10 are removed using, for example, a CMP method. The insulating film 14 may be left. A multilayer wiring 52 is formed on the first surface 11 of the semiconductor substrate 10. The electrode 22 is formed on the multilayer wiring 52. As shown in FIG. 8D, the second surface 12 of the semiconductor substrate 10 is polished to expose the through electrode 20. An electrode 24 is formed on the second surface 12 of the semiconductor substrate 10. Other semiconductor device manufacturing methods are the same as those in the first embodiment, and a description thereof will be omitted.

実施例４によれば、図７（ｂ）のように、半導体基板１０に上からみて貫通電極２０となる領域を囲む溝４４を形成する。図７（ｃ）のように、溝４４内に絶縁膜１４を形成する。図８（ａ）に示すように、絶縁膜１４の内側の領域の半導体基板１０内に金属膜１６を埋め込む。図８（ｂ）のように、金属膜１６と絶縁膜１４の内側の領域内の半導体基板１０とから金属シリサイド膜１７を形成する。これにより、貫通電極２０の幅を絶縁膜１４により規定できる。また、金属膜１６は金属シリサイド膜１７より被覆性よく形成できる。このため、スパッタリング法またはＣＶＤ法等で金属シリサイド膜１７を形成するのに比べ、アスペクト比の高い貫通電極２０を形成できる。   According to the fourth embodiment, as shown in FIG. 7B, the groove 44 surrounding the region to be the through electrode 20 as viewed from above is formed in the semiconductor substrate 10. As shown in FIG. 7C, the insulating film 14 is formed in the trench 44. As shown in FIG. 8A, a metal film 16 is embedded in the semiconductor substrate 10 in the region inside the insulating film 14. As shown in FIG. 8B, a metal silicide film 17 is formed from the metal film 16 and the semiconductor substrate 10 in the region inside the insulating film 14. Thereby, the width of the through electrode 20 can be defined by the insulating film 14. Further, the metal film 16 can be formed with better coverage than the metal silicide film 17. Therefore, the through electrode 20 having a higher aspect ratio can be formed as compared with the case where the metal silicide film 17 is formed by sputtering or CVD.

図９（ａ）から図９（ｄ）は、実施例５に係る半導体装置の製造方法を示す図である。実施例１の図２（ａ）から図３（ｄ）の工程を行なう。図９（ａ）に示すように、貫通電極２０ａは、金属膜１６、金属シリサイド膜１７およびシリコン膜１８を有する。半導体基板１０の第２面１２を研磨する。このとき、第２面１２から貫通電極２０ａが露出しないように、半導体基板１０を貫通電極２０ａの下に残存させる。図９（ｂ）に示すように、半導体基板１０の第２面１２に絶縁膜３０を形成する。絶縁膜３０は、例えば酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜、またはこれらを積層した膜である。絶縁膜３０は、例えばＣＶＤ法または熱酸化法を用い形成する。絶縁膜３０、半導体基板１０および絶縁膜１４に貫通電極２０ａに達する穴３２を形成する。穴３２の形成は、例えばディープＲＩＥ法を用いる。   FIG. 9A to FIG. 9D are diagrams illustrating a method for manufacturing a semiconductor device according to the fifth embodiment. 2A to 3D of the first embodiment are performed. As shown in FIG. 9A, the through electrode 20a includes a metal film 16, a metal silicide film 17, and a silicon film 18. The second surface 12 of the semiconductor substrate 10 is polished. At this time, the semiconductor substrate 10 is left under the through electrode 20 a so that the through electrode 20 a is not exposed from the second surface 12. As shown in FIG. 9B, an insulating film 30 is formed on the second surface 12 of the semiconductor substrate 10. The insulating film 30 is, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a film in which these are stacked. The insulating film 30 is formed using, for example, a CVD method or a thermal oxidation method. A hole 32 reaching the through electrode 20 a is formed in the insulating film 30, the semiconductor substrate 10, and the insulating film 14. The formation of the hole 32 uses, for example, a deep RIE method.

図９（ｃ）に示すように、穴３２の内面に絶縁膜３４を形成する。絶縁膜３４の種類および形成方法は、例えば絶縁膜３０と同じである。図９（ｄ）に示すように、穴３２内に、貫通電極２０ｂを形成する。貫通電極２０ｂは、例えば銅等の金属、または金属シリサイドである。貫通電極２０ａと２０ｂとから半導体基板１０を貫通する貫通電極２０が形成される。半導体基板１０の第２面１２に貫通電極２０と接続する電極２４を形成する。その他の半導体装置の製造方法は実施例１と同じであり、説明を省略する。   As shown in FIG. 9C, an insulating film 34 is formed on the inner surface of the hole 32. The type and formation method of the insulating film 34 are the same as those of the insulating film 30, for example. As shown in FIG. 9D, the through electrode 20 b is formed in the hole 32. The through electrode 20b is made of metal such as copper or metal silicide, for example. A through electrode 20 penetrating the semiconductor substrate 10 is formed from the through electrodes 20a and 20b. An electrode 24 connected to the through electrode 20 is formed on the second surface 12 of the semiconductor substrate 10. Other semiconductor device manufacturing methods are the same as those in the first embodiment, and a description thereof will be omitted.

実施例５によれば、半導体基板１０の第１面１１と第２面１２とから貫通電極２０を形成する。これにより、第１面１１および第２面１２に形成される穴のアスペクト比が小さくなり、埋め込みが容易になるため、貫通電極２０の幅を小さくできる。貫通電極２０ａは、実施例２から実施例４に係る貫通電極２０でもよい。貫通電極２０ｂが半導体基板１０と電気的に短絡することを抑制するため、貫通電極２０ｂの幅は、貫通電極２０ａより小さいことが好ましい。   According to the fifth embodiment, the through electrode 20 is formed from the first surface 11 and the second surface 12 of the semiconductor substrate 10. Thereby, the aspect ratio of the hole formed in the 1st surface 11 and the 2nd surface 12 becomes small, and since embedding becomes easy, the width | variety of the penetration electrode 20 can be made small. The through electrode 20a may be the through electrode 20 according to the second to fourth embodiments. In order to prevent the through electrode 20b from being electrically short-circuited with the semiconductor substrate 10, the width of the through electrode 20b is preferably smaller than the through electrode 20a.

実施例１から４のように、貫通電極２０の貫通方向の全てにおいて、絶縁膜１４の内側に形成されたシリコン膜１８と、絶縁膜１４の内側に形成された金属シリサイド膜１７と、を含んでもよい。実施例５のように、貫通電極２０の貫通方向の一部において、絶縁膜１４の内側に形成されたシリコン膜１８と、絶縁膜１４の内側に形成された金属シリサイド膜１７と、を含んでもよい。   As in the first to fourth embodiments, the silicon film 18 formed inside the insulating film 14 and the metal silicide film 17 formed inside the insulating film 14 are included in all the penetrating directions of the through electrodes 20. But you can. As in the fifth embodiment, the silicon film 18 formed on the inner side of the insulating film 14 and the metal silicide film 17 formed on the inner side of the insulating film 14 may be included in part of the penetrating direction of the through electrode 20. Good.

実施例１から４では、ビアミドル法を用い貫通電極２０を形成する例を説明したが、ビアファースト法またはビアラスト法を用い貫通電極２０を形成してもよい。   In the first to fourth embodiments, the example in which the through electrode 20 is formed using the viamidel method has been described. However, the through electrode 20 may be formed using the via first method or the via last method.

また、実施例１から実施例５として、半導体基板にトランジスタが形成された半導体チップを例に説明したが、シリコンインターポーザ等の半導体基板を用いたインターポーザでもよい。半導体チップに形成される貫通電極２０においては、例えば高さ（半導体基板１０の厚さ）が１０μｍから１００μｍであり、幅が１μｍから１０μｍである。インターポーザに形成される貫通電極２０においては、例えば高さが１００μｍから５００μｍであり、幅が１０μｍから５０μｍである。 Further, as the first to fifth embodiments, the semiconductor chip in which the transistor is formed on the semiconductor substrate has been described as an example, but an interposer using a semiconductor substrate such as a silicon interposer may be used. In the through electrode 20 formed in the semiconductor chip, for example, the height (the thickness of the semiconductor substrate 10) is 10 μm to 100 μm, and the width is 1 μm to 10 μm. The through electrode 20 formed in the interposer has, for example, a height of 100 μm to 500 μm and a width of 10 μm to 50 μm.

以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

１０ 半導体基板
１１ 第１面
１２ 第２面
１３、３２、４６ 穴
１４、３０、３４ 絶縁膜
１６ 金属膜
１７ 金属シリサイド膜
１８、１８ａ シリコン膜
２０、２０ａ、２０ｂ 貫通電極
２２、２４ 電極
４０ マスク
４２ 開口
４４ 溝
５０ トランジスタ領域
５２ 多層配線
５４ 配線 DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 11 1st surface 12 2nd surface 13, 32, 46 Hole 14, 30, 34 Insulating film 16 Metal film 17 Metal silicide film 18, 18a Silicon film 20, 20a, 20b Through electrode 22, 24 Electrode 40 Mask 42 Opening 44 Groove 50 Transistor region 52 Multilayer wiring 54 Wiring

Claims (5)

半導体基板を貫通する貫通孔の内面に形成された絶縁膜と、
前記絶縁膜の内側に形成され、前記半導体基板を貫通する貫通電極と、
を具備し、
前記貫通電極の貫通方向の少なくとも一部において、前記貫通方向に延伸するシリコン
膜と金属シリサイド膜とを含み、
前記シリコン膜は、前記金属シリサイド膜の内側に形成されており、
前記絶縁膜と前記金属シリサイド膜との間に形成された金属膜を具備し、
前記金属シリサイド膜は、前記金属膜を構成する金属のシリサイドであることを特徴とする半導体装置。 An insulating film formed on the inner surface of the through hole penetrating the semiconductor substrate;
A through electrode formed inside the insulating film and penetrating the semiconductor substrate;
Comprising
Silicon extending in the penetration direction in at least part of the penetration direction of the penetration electrode
Including a film and a metal silicide film,
The silicon film is formed inside the metal silicide film,
Comprising a metal film formed between the insulating film and the metal silicide film;
The metal silicide film, semi-conductor device you being a silicide of the metal constituting the metal film. 半導体基板を貫通する貫通孔の内面に形成された絶縁膜と、
前記絶縁膜の内側に形成され、前記半導体基板を貫通する貫通電極と、
を具備し、
前記貫通電極の貫通方向の少なくとも一部において、前記貫通方向に延伸するシリコン
膜と金属シリサイド膜とを含み、
前記金属シリサイド膜は前記シリコン膜の内側に形成されており、
前記金属シリサイド膜の内側に金属膜が形成され、前記金属シリサイド膜は、前記金属
膜を構成する金属のシリサイドであることを特徴とする半導体装置。 An insulating film formed on the inner surface of the through hole penetrating the semiconductor substrate;
A through electrode formed inside the insulating film and penetrating the semiconductor substrate;
Comprising
Silicon extending in the penetration direction in at least part of the penetration direction of the penetration electrode
Including a film and a metal silicide film,
The metal silicide film is formed inside the silicon film;
The metal silicide layer inside the metal film is formed, the metal silicide layer, the semi-conductor device you being a silicide of the metal constituting the metal film. 前記金属シリサイド膜は、チタンシリサイド膜、コバルトシリサイド膜、ニッケルシリサイド膜またはタングステンシリサイド膜であることを特徴とする請求項１または２に記載の半導体装置。 The metal silicide film, titanium silicide film, a cobalt silicide film, a semiconductor device according to claim 1 or 2, characterized in that a nickel silicide film or tungsten silicide film. 半導体基板に、前記半導体基板を貫通する貫通孔となる穴を形成する工程と、
前記穴の内面に絶縁膜を形成する工程と、
前記絶縁膜の内側に、前記半導体基板を貫通し、貫通方向の少なくとも一部において、
前記貫通方向に延伸するシリコン膜と金属シリサイド膜とを含む貫通電極を形成する工程
と、
を含み、
前記貫通電極を形成する工程は、
前記絶縁膜の内側に金属膜を形成する工程と、
前記金属膜内の内側にシリコン膜を形成する工程と、
前記金属膜と前記シリコン膜とから、前記金属シリサイド膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 Forming a hole to be a through hole penetrating the semiconductor substrate in the semiconductor substrate;
Forming an insulating film on the inner surface of the hole;
Inside the insulating film, penetrating the semiconductor substrate, in at least a part of the penetrating direction,
Forming a through electrode including a silicon film and a metal silicide film extending in the through direction;
When,
Including
The step of forming the through electrode includes
Forming a metal film inside the insulating film;
Forming a silicon film inside the metal film;
Forming the metal silicide film from the metal film and the silicon film;
Method of manufacturing a semi-conductor device you comprising a. 半導体基板に、前記半導体基板を貫通する貫通孔となる穴を形成する工程と、
前記穴の内面に絶縁膜を形成する工程と、
前記絶縁膜の内側に、前記半導体基板を貫通し、貫通方向の少なくとも一部において、
前記貫通方向に延伸するシリコン膜と金属シリサイド膜とを含む貫通電極を形成する工程
と、
を含み、
前記貫通電極を形成する工程は、
前記絶縁膜の内側にシリコン膜を形成する工程と、
前記シリコン膜の内側に金属膜を形成する工程と、
前記金属膜と前記シリコン膜とから、前記金属シリサイド膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
 Forming a hole to be a through hole penetrating the semiconductor substrate in the semiconductor substrate;
Forming an insulating film on the inner surface of the hole;
Inside the insulating film, penetrating the semiconductor substrate, in at least a part of the penetrating direction,
Forming a through electrode including a silicon film and a metal silicide film extending in the through direction;
When,
Including
The step of forming the through electrode includes
Forming a silicon film inside the insulating film;
Forming a metal film inside the silicon film;
Forming the metal silicide film from the metal film and the silicon film;
Method of manufacturing a semi-conductor device you comprising a.
JP2014098450A 2014-05-12 2014-05-12 Semiconductor device and manufacturing method thereof Active JP6362254B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014098450A JP6362254B2 (en) 2014-05-12 2014-05-12 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014098450A JP6362254B2 (en) 2014-05-12 2014-05-12 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015216252A JP2015216252A (en) 2015-12-03
JP6362254B2 true JP6362254B2 (en) 2018-07-25

Family

ID=54752893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014098450A Active JP6362254B2 (en) 2014-05-12 2014-05-12 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6362254B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133218B1 (en) * 2020-01-23 2021-09-28 Tae Young Lee Semiconductor apparatus having through silicon via structure and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065673B2 (en) * 1985-06-10 1994-01-19 日本電信電話株式会社 Semiconductor device and manufacturing method thereof
FR2953992B1 (en) * 2009-12-15 2012-05-18 Commissariat Energie Atomique IMPLEMENTING TSV INTERCONNECTION STRUCTURES FORMED OF AN INSULATING CONTOUR AND A CONDUCTIVE ZONE LOCATED IN THE CONTOUR AND DISJOINTE OF THE CONTOUR
JP4829340B2 (en) * 2009-12-25 2011-12-07 株式会社東芝 Manufacturing method of semiconductor device
US8753981B2 (en) * 2011-04-22 2014-06-17 Micron Technology, Inc. Microelectronic devices with through-silicon vias and associated methods of manufacturing
JP6028887B2 (en) * 2011-06-13 2016-11-24 セイコーエプソン株式会社 Wiring board, infrared sensor, and through electrode forming method
SE538062C2 (en) * 2012-09-27 2016-02-23 Silex Microsystems Ab Chemically plated metal wire through silicon

Also Published As

Publication number Publication date
JP2015216252A (en) 2015-12-03

Similar Documents

Publication Publication Date Title
TWI569313B (en) Method of manufacturing semiconductor device
TWI569366B (en) Devices, systems and methods for manufacturing through-substrate vias and front-side structures
US9034756B2 (en) Integrated circuit interconnects and methods of making same
CN101465332B (en) Semiconductor chip, method of fabricating the same and semiconductor chip stack package
JP5601380B2 (en) Manufacturing method of semiconductor device
JP5549458B2 (en) Manufacturing method of semiconductor device
JP5096278B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6035520B2 (en) Semiconductor device and manufacturing method thereof
TW201532191A (en) Structure and method of cancelling TSV-induced substrate stress
CN106206535B (en) Semiconductor device and method for manufacturing semiconductor device
JP2011210744A (en) Semiconductor device, and method of manufacturing the same
US20190013270A1 (en) Semiconductor device and manufacturing method thereof
JP2007027343A (en) Semiconductor device and its manufacturing method
JP2009026989A (en) Semiconductor device, manufacturing method of the semiconductor device
US9847296B2 (en) Barrier layer and structure method
JP6225596B2 (en) Wiring structure manufacturing method and wiring structure
JP5672819B2 (en) Manufacturing method of semiconductor device
KR102161793B1 (en) Semiconductor devices and methods of manufacturing the same
US20210366765A1 (en) Via structure and methods for forming the same
JP6362254B2 (en) Semiconductor device and manufacturing method thereof
JP5917321B2 (en) Semiconductor device and manufacturing method thereof
JP6201322B2 (en) Electronic device and manufacturing method thereof, and substrate structure and manufacturing method thereof
US9312207B2 (en) Semiconductor device
JP6363868B2 (en) Semiconductor device and manufacturing method thereof
JP5533398B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170322

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180625

R150 Certificate of patent or registration of utility model

Ref document number: 6362254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250