JP6360174B2 - ３次元ワイヤボンド型インダクタ - Google Patents

Description

関連出願
本出願は、２０１３年１２月２３日に出願された米国仮特許出願第６１／９２０，３３４号の利益を主張し、それは２０１４年２月１１日に出願された米国特許出願第１４／１７７，６２０号の利益を主張し、両方とも全体が参照により明細書に組み込まれる。

本出願は、インダクタを含む集積回路パッケージに関する。

高い品質（Ｑ）係数のインダクタおよびキャパシタが、高性能共振タンク回路を達成するために必要とされる。たとえば、高いＱの共振タンク回路を使用すると、効率が改善され、ＲＦフロントエンドの歪みおよび高調波が低減され、フィルタおよびダイプレクサのより低い挿入損およびより高い帯域外除去が可能になり得る。加えて、高いＱの共振タンク回路は、ＲＦ感度および選択性を改善する。

インダクタまたはキャパシタの品質係数は、その直流（ＤＣ）抵抗（Ｒｄｃ）に反比例する関係である。スペースを問題としない非モバイル用途では個別の従来のインダクタまたはキャパシタを使用して、高いＱのインダクタまたはキャパシタを達成することが比較的容易であり得るが、コンパクトな集積化設計ではそのような個別の構成要素のためのスペースがない。したがって、構成要素密度を上げるための１つの手法は、所望のインダクタおよびキャパシタをパッケージ基板の金属層に集積化することである。キャパシタを形成するために使用される金属層は、一般に、寄生インダクタンスを低減するためにかなり薄い。しかし、結果として生じるインダクタとキャパシタとの間の相互接続部は、従来、これらの比較的薄い金属層のうちの１つに形成され、それは、ＤＣ抵抗を増加させ、したがって、結果として生じる品質係数を低下させる。代替として、受動構成要素をダイ上に集積化することができるが、最新のＣＭＯＳプロセスの金属層厚さは非常に薄いので、結果として生じる受動構成要素のＤＣ抵抗はやはり比較的高い。その結果として、ダイ集積化またはパッケージ集積化されるインダクタ、キャパシタ、およびＬＣ共振タンク回路の品質係数は、ＲＦ設計で必要とされる高性能にとって低すぎる値に制限されている。

参考文献のネバダ州、Ｋｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓへの国際公開第２００５／００８６９４号、Ｗａｎｇへの米国特許出願公開第２００８／０７９１１５号明細書、Ｋｎａｐｐ等への米国特許出願公開第２００５／２８５２６２号明細書、Ｘｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎへの欧州特許出願公開第１２０２２９６号明細書、およびＭａｔｓｕｓｈｉｔａ Ｅｌｅｃｔｒｉｃ Ｉｎｄ Ｃｏ ＬＴｄへの特開平１０−２８９９２１号公報は、基板上にワイヤループを用いて形成されたインダクタを使用するシステムを例示している。国際公開第２００５／００８６９４号は、第１の接点パッドと回路要素との間の第１のワイヤループと、回路要素と第２の接点パッドとの間の第２のワイヤループとを含むインピーダンス変換回路をもつシステムを教示している。第１の接点パッドおよび第２の接点パッドは、入力接触部および出力接触部を形成することができる。米国特許出願公開第２００８／０７９１１５号明細書は、緩衝層の上にあるパッドにワイヤボンディングされたインダクタを教示している。米国特許出願公開第２００５／２８５２６２号明細書は、ワイヤボンディング型インダクタが半導体パッケージのパッドに接続された状態での半導体パッケージにおけるワイヤボンディング型インダクタを教示している。欧州特許出願公開第１２０２２９６号明細書は、ワイヤボンディング技法を使用して金属トレースに接合され接続された面外インダクタを教示している。特開平１０−２８９９２１号公報は、誘導要素を形成するためにボンディングパッドに接続されたボンディングワイヤを教示している。

それゆえに、当技術分野において、品質係数が改善された集積化共振タンク回路への必要性がある。

国際公開第２００５／００８６９４号 米国特許出願公開第２００８／０７９１１５号明細書 米国特許出願公開第２００５／２８５２６２号明細書 欧州特許出願公開第１２０２２９６号明細書 特開平１０−２８９９２１号公報

複数のワイヤループまたはアーチを含むインダクタが提供される。ワイヤループのうちの１つに属する端部がキャパシタにワイヤボンディングされる。ワイヤボンディングは、寄生抵抗をほとんど導入せず、その結果、インダクタとキャパシタとの間の相互接続部は事実上無損失である。このようにして、インダクタとキャパシタとによって形成されている結果として生じる共振タンク回路の品質係数は好都合に高められる。

本開示の一実施形態による３次元インダクタの斜視図である。 図１Ａのインダクタおよび隣接する金属−絶縁体−金属（ＭＩＭ）キャパシタのワイヤボンディングされた部分の拡大断面図である。 ＭＩＭキャパシタの形成の後およびインダクタの形成の前の図１Ａの基板の断面図である。 インダクタ接続部分を形成した後の図２Ａの基板の断面図である。 ワイヤアーチまたはループをＭＩＭキャパシタの金属層およびインダクタ接続部分にワイヤボンディングした後の図２Ｂの基板の断面図である。 本開示の一実施形態による３次元インダクタを製造する方法の流れ図である。 本開示の一実施形態による埋込み型インダクタパッケージを組み込んでいるいくつかの例示の電子システムを示す図である。

本発明の実施形態およびその利点は、次の詳細な説明を参照することによって最も良く理解される。同様の参照番号が、図のうちの１つまたは複数に示された同様の要素を識別するために使用されていることを了解すべきである。

高いＱ係数を用意するために共振タンク回路に好都合に組み込むことができる３次元インダクタが提供される。従来の集積化共振タンク回路では、パターン化金属層に形成されたリード線またはトレースなどの相互接続部により、インダクタがキャパシタに結合されている。そのような従来の相互接続部は、パターン化金属層が一般に比較的薄いので望ましくないほどの高い量の寄生抵抗を有し、それにより、結果として生じる共振タンク回路の品質係数を低下させている。対照的に、本明細書で開示する３次元インダクタは、この問題を解決し、共振タンク回路のインダクタ（Ｌ）構成要素とキャパシタ（Ｃ）構成要素との間の相互接続部の寄生抵抗（たとえば、ＤＣ抵抗、Ｒｄｃ）を低減している。インダクタ−キャパシタ相互接続部の寄生抵抗は、本明細書でさらに説明するように、事実上除去される。

３次元（３Ｄ）インダクタは、基板から離れてアーチ形に曲がる複数のワイヤコイルまたはループを含む。ワイヤループは、１つまたは複数のインダクタ接続部分によって相互接続される。インダクタ接続部分は、基板の平坦面に堆積されるかまたはさもなければ形成される。平坦面は、２つのデカルト次元を使用して画定することができる。対照的に、ワイヤコイルまたはループは、基板の平坦面から離れてアーチ形に曲がり、それにより、第３のデカルト次元に延びる。たとえば、平坦基板表面は、デカルトｘおよびｙ次元に延びると見なすことができ、一方、ワイヤループは、さらに、ｚ次元中に延びる。したがって、結果として生じる集積化インダクタは、平坦構造を使用して形成された集積化インダクタとは対照的に、３次元として示すことができる。

各インダクタ接続部分は、１対のワイヤループに結合する。その名の通り、各インダクタ接続部分は、対応する対のワイヤループを相互接続するように機能する。たとえば、第１のワイヤループ、第２のワイヤループ、および最後に第３のワイヤループに及ぶ３つのワイヤループがある場合、少なくとも２つの対応するインダクタ接続部分があることになる。そのような実施形態では、第１のワイヤループの端部が、インダクタ接続部分のうちの第１のインダクタ接続部分にワイヤボンディングされる。同様に、第２のワイヤループの端部は、やはり、第１のインダクタ接続部分にワイヤボンディングされる。第２のワイヤループの残りの端部は、第２のインダクタ接続部分にワイヤボンディングされる。最後に、第３のワイヤループの端部は、やはり、第２のインダクタ接続部分にワイヤボンディングされる。より一般的には、３次元インダクタがＮ個のワイヤループ（Ｎは２以上の整数である）を含む場合、少なくともＮ−１個のインダクタ接続部分があることになる。

３つのワイヤループを有する例示の３次元インダクタを再び参照すると、第２のワイヤループの両端部が、それぞれのインダクタ接続部分に結合される、すなわち、１つの端部が第１のインダクタ接続部分に結合され、一方、残りの端部が第２のインダクタ接続部分に結合されることを了解されるであろう。第１のワイヤループは、第１のインダクタ接続部分に結合される１つの端部を有するが、もちろん、この第１のワイヤループには別の端部がある。結果として生じる３次元インダクタの第１の端子を形成するのは、第１のワイヤループのこの「自由な」端部である。同様に、第３のワイヤループは、第２のインダクタ接続部分に結合される１つの端部を有するが、もちろん、同様に別の端部を有する。３次元インダクタの残りの第２の端子を形成するのは、第３のワイヤループのこの残りの端部である。３次元インダクタ実施形態で使用されるワイヤループの数にかかわらず、１つのワイヤループは、それが自由端部のうちの１つを有することになるという点で「開始」ワイヤループと見なすことができる。同様に、別のワイヤループは、それが残りの自由端部を有することになるという点で「終了」ワイヤループと見なすことができる。第１および第２の端子を３次元インダクタに与えるのは、これらの２つのワイヤループである。

３次元インダクタを支持する基板は、金属−絶縁体−金属（ＭＩＭ）キャパシタも支持する。３次元インダクタの端子のうちの１つは、ＭＩＭキャパシタにワイヤボンディングされる。それに関連して、ＭＩＭキャパシタは、誘電体層によって第２の金属層から分離されている第１の金属層を含む。金属層は、金属プレートと呼ぶこともできる。第１の金属層は基板と誘電体層との間にあり、一方、第２の金属層は誘電体層上に露出される。言い換えれば、第２の金属層は、基板表面上の「最上部の」金属層と見なすことができる。３次元インダクタの自由端部のうちの１つが、ＭＩＭキャパシタの露出した第２の金属層にワイヤボンディングされる。これは、ワイヤボンディングが３次元インダクタとＭＩＭキャパシタとの間に寄生相互接続抵抗を事実上もたらさないので非常に有利である。相互接続された３次元インダクタとＭＩＭキャパシタとは、従来の集積化共振タンク構成よりも高い品質係数を備えた集積化共振タンク回路を形成することができる。その上、ワイヤボンディングプロセスは経済的でかつ信頼性が高いので、品質係数のこの改善は低コストで行われる。加えて、３次元インダクタの基板占有面積は、追加の次元を使用しているために従来の２次元インダクタよりも小さい。これらの有利な特徴は、いくつかの例示の実施形態の以下の説明を通して一層良く了解されるであろう。

例示の実施形態
次に図面を参照すると、図１Ａは、集積化受動デバイス（ＩＰＤ）パッケージ１００内の例示の３次元インダクタ１１０の斜視図である。３次元インダクタ１１０は、共振タンク回路を形成するためにガラス基板、半導体基板、または有機基板などの基板１０２上に集積化することができる。インダクタ１１０は、ワイヤループ１３５、ワイヤループ１４０、およびワイヤループ１４５を含む複数のワイヤループを含む。インダクタ１１０は、インダクタ接続部分１５５およびインダクタ接続部分１６０などの複数のインダクタ接続部分をさらに含む。すべてが平坦基板表面１５０から離れてアーチ形に曲がるワイヤループ１３５、１４０、および１４５とは対照的に、インダクタ接続部分１５５および１６０は、基板表面１５０によって画定された面と実質的に平行な平坦構造である。したがって、前に論じたように、インダクタ１１０は「３次元」インダクタの一実施形態である。さらに前に論じたように、ワイヤループのうちの開始ワイヤループはインダクタ接続部分に接続されていない端部を有することになる。ＭＩＭキャパシタに好都合にワイヤボンディングできるのは、この自由端部である。たとえば、ワイヤループ１３５は、開始ワイヤループと見なすことができ、それは、ＭＩＭキャパシタ１０５にワイヤボンディングされる端部１６５を有する。したがって、端部１６５はインダクタ１１０の第１の端子である。インダクタ接続部分１５５は、ワイヤループ１３５をワイヤループ１４０に直列に結合させる。同様に、インダクタ接続部分１６０は、ワイヤループ１４０をワイヤループ１４５に直列に結合させる。ワイヤループ１４５は、インダクタにおける終了ワイヤループと見なすことができ、その結果、ワイヤループ１４５の端部１７０は、インダクタ１１０の対向する第２の端子を形成する。端部１７０は、パッド、またはインダクタ１１０への他の好適な相互接続部にワイヤボンディングされ得る。ワイヤループの数は、インダクタ１１０に対して示された３つから変更することができることを了解されるであろう。一般に、ワイヤループの数は、所望のインダクタンスおよび他の要因によって決まる。たとえば、２つのワイヤループしか有していない一実施形態は、１つのインダクタ接続部分を有することになる。同様に、４つのワイヤループを有する実施形態は、３つのインダクタ接続部分を有することになる。したがって、インダクタ接続部分の数はワイヤループの数よりも１つ少ないことがわかる。

図１Ｂは、ワイヤループ１４５およびＭＩＭキャパシタ１０５のワイヤボンディングされた端部１６５の断面図である。ＭＩＭキャパシタ１０５は、誘電体層１２５によって第２の金属層またはプレート１１５から絶縁された第１の金属層またはプレート１２０を含むことができる。ワイヤボンディングにより、ワイヤループ１３５は、金属層１１５に直接結合し、それにより、絶縁誘電体層１２５を横切って金属層１２０に容量的に結合する。このようにして、３次元インダクタ１１０（図１Ａ）は、第１のワイヤループ１３５のワイヤボンディングされた端部１６５を通してＭＩＭキャパシタ１０５に結合する。図１Ａを再び参照すると、ＭＩＭキャパシタ１０５は、基板１０２上のパッシベーションまたは誘電体層１３０内にあり得る。１つの実施形態では、ＭＩＭキャパシタ１０５は、基板１０２の平坦面１５０と実質的に平行である面を画定する。この平坦性のために、ＭＩＭキャパシタ１０５は２次元構造を構成すると見なすことができる。同様に、インダクタ接続部分１５５および１６０も２次元構造を構成すると見なすことができる。対照的に、ワイヤループまたはコイル１３５、１４０、および１４５は、基板表面１５０によって画定される面の上方にアーチを形成する。したがって、インダクタ１１０は、ＭＩＭキャパシタ１０５とは対照的に３次元構造を構成すると見なすことができる。

３次元インダクタ１１０の結果として生じるインダクタンスを最大にするために、各ワイヤループの中心はすべて、いくつかの実施形態ではインダクタ１１０の長手軸に沿って位置合わせすることができる。このようにして、各ワイヤループを通って流れる電流によって誘起される磁場は、残りのワイヤループによって生成される磁場を強化する。そのような位置合わせを考慮すると、インダクタ接続部分１５５および１６０も互いに実質的に平行となるように位置合わせされる。しかし、ワイヤループの中心は、代替実施形態では、長手方向に位置合わせされる必要がないことを了解されるであろう。たとえば、インダクタ接続部分１６０は、インダクタ接続部分１５５の長手軸に関して傾けられている長手軸を有することができる。したがって、様々なインダクタ接続部分が、図１Ａの３次元インダクタ１１０とは対照的に、各々と平行でない代替実施形態がある。

インダクタ接続部分１５５および１６０は、パターン化された銅またはニッケルの金属層などのパターン化金属層を含むことができる。たとえば、銅を基板１０２上に電気めっきして、インダクタ接続部分１５５および１６０を形成することができる。第１の金属層１２０および第２の金属層１１５とは対照的に、インダクタ接続部分１５５および１６０を形成する金属層は、実施形態によっては、インダクタ品質係数を向上させるために厚さを少なくとも２０ミクロンなどと比較的厚くすることはできる。逆に、第１の金属層１２０および第２の金属層１１５は、実施形態によっては、比較的薄くすることができる。たとえば、第１の金属層１２０および第２の金属層１１５は、それらの周囲を正確に画定することができるように厚さをわずか数ミクロン（またはそれより少なく）することがある。このようにして、キャパシタ１０５の結果として生じるキャパシタンスも、そのような実施形態では、正確に規定される。加えて、金属層１１５および１２０がインダクタ接続部分１５５および１６０と比較して比較的薄い場合、キャパシタ１０５の寄生インダクタンスは低減される。

ＭＩＭキャパシタ１０５と３次元インダクタ１１０との間の好都合に低い寄生抵抗を実現するために、ワイヤループ１３５の端部１６５は、第２の金属層１１５に直接ワイヤボンディングされる。代替として、ワイヤループ１３５の端部１６５が第２の金属層１１５に直接ワイヤボンディングされる代わりにパッドにワイヤボンディングされるように、金属パッド（図示せず）を第２の金属層１１５に堆積させることができる。そのようなパッドの使用は、第２の金属層１１５が薄すぎてワイヤボンドを受け入れることができない場合、有利である。たとえば、第２の金属層１１５が２ミクロン〜３ミクロンよりも薄い場合、それは薄すぎることがあり、その結果、ワイヤボンディングが不首尾に終わることがある。したがって、そのような実施形態では、追加の金属層に形成されたパッド（図示せず）により、ワイヤループ１３５の端部１６５は、第２の金属層１１５にワイヤボンディングすることができるようになる。

ワイヤループ１３５、１４０、および１４５は、低い抵抗を備えるために十分大きい直径にすることができる。たとえば、ワイヤループ１３５、１４０、および１４５は、各々、実施形態によっては、少なくとも１００ミクロンの直径を有することができる。ワイヤボンディングプロセスのために、端部１６５は、第２の金属層１１５と接合するとき広がることになり、その結果、端部１６５は、図１Ｂに示すように、ワイヤループ１３５の本体（ｂｕｌｋ）の直径よりも一層大きい直径Ｄを有することになる。したがって、ワイヤループ１４５の端部１６５の表面積は比較的大きく、その結果、寄生抵抗が最小となる。対照的に、従来のインダクタ−キャパシタ相互接続部は、第２の金属層１１５をパターン化して同様にリード線を形成し、それにより、リード線が今度はワイヤコイル１３５の端部１６５に結合することを含み得る。前に論じたように、第２の金属層１１５は比較的薄いことがあり、その結果、そのような同様に薄い金属層から形成された相互接続は、第２の金属層１１５の端部１６５へのワイヤボンディングよりも非常に大きい抵抗のものとなることがある。

ワイヤループ１３５の端部１６５と第２の金属層１１５との間のインターフェース１５１を通る電流の流れに対する断面積は、近似的に、π（Ｄ／２）^２＝（π／４）Ｄ^２によって与えられ、ここで、Ｄはワイヤループ１３５の端部１６５の直径である。第２の金属層１１５が、キャパシタ１０５をインダクタ１１０に相互接続させるために長さＤの従来のリード線（図示せず）を形成した場合、結果として生じるインダクタ−キャパシタ相互接続部は、Ｄ＊ｔの断面積を有することになり、ここで、ｔは第２の金属層１１５の厚さである。したがって、そのような従来の相互接続断面積に対する端部１６５の断面積の比は、π＊Ｄ／ｔである。一般的なワイヤコイルのＤはほぼ１００ミクロン以上とすることができ、一方、厚さｔは３ミクロンなどと比較的薄いことがあり得るので、ワイヤボンディングされた相互接続部１５１は、従来のインダクタ−キャパシタ相互接続部の断面積の概略で１００倍を提供する。したがって、キャパシタの露出金属層に３次元インダクタの自由端部をワイヤボンディングすると、従来のインダクタ−キャパシタ相互接続と比較して寄生抵抗が著しく低減される。キャパシタ１０５およびインダクタ１１０は、直列にまたは並列に結合されると考えることができる。共振タンク技術分野で知られているように、そのような結合に対して結果として生じる共振周波数は、１／平方根（Ｌ＊Ｃ）に比例し、ここで、Ｌはインダクタ１１０のインダクタンスであり、Ｃはキャパシタ１０５のキャパシタンスである。結果として生じる共振タンク回路は、好都合に、上述で論じた理由のため高品質係数を有する。その上、インダクタ１１０のワイヤボンディングのおかげで、構築することが比較的経済的である。次に、製造のいくつかの例示の方法が論じられる。

製造の例示の方法
パッケージ１００の製造は、図２Ａに示すように、基板１０２の表面１５０上に第１の金属層１２０を堆積させることによって始まることができる。たとえば、アルミニウム、または銅もしくはニッケルなどの他の金属が、表面１５０上にスパッタされるかまたはめっきされ、パターン化されて、第１の金属層１２０を形成することができる。いくつかの実施形態では、第１の金属層１２０は、そのパターニングの精度を上げるために、厚さをわずか数ミクロン以下とすることがある。その結果として、そのような精度は、結果として生じるＭＩＭキャパシタ１０５のキャパシタンス許容差を減少させる。

次いで、誘電体層１２５は、たとえば、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＳｉＮ_ｘ、ＺｒＯ_２、Ａｌ_２Ｏ_３／ＺｒＯ_２サンドイッチ、ＳｒＴｉＯ_３、およびＢａ_ｘＳｒ_１−ｘＴｉＯ_３などの誘電体材料の原子層堆積を使用して堆積させることができる。多種多様の他の誘電体材料も誘電体層１２５を形成するのに適することを了解されるであろう。たとえば、誘電体層１２５は、タンタル酸化物を含むことができる。誘電体層１２５は、結果として生じるＭＩＭキャパシタ１０５のキャパシタンスを増大させるために比較的薄く堆積させることができる。たとえば、誘電体層１２５は、実施形態によっては、数十オングストローム〜数百オングストロームの厚さを有することができる。

誘電体層１２５が堆積されパターン化された後、第２の金属層１１５が、第１の金属層１２０に関して論じたのと同様に堆積されパターン化され得る。次いで、誘電体層１３０が、ポリイミド、または味の素ビルドアップフィルム（Ａｊｉｎｏｍｏｔｏ ｂｕｉｌｄ−ｕｐ ｆｉｌｍ）などの他のタイプの誘電体ポリマー、またはベンゾシクロブテンベースポリマーのスパンオン層（ｓｐｕｎ−ｏｎ ｌａｙｅｒ）などにより堆積され得る。代替として、誘電体層１３０は、基板１０２上にラミネートされ得る。誘電体層１３０がどのように堆積されるかにかかわらず、次いで、誘電体層１３０は、基板１０２だけでなくＭＩＭキャパシタ１０５も覆うことになる。誘電体層１３０は、第２の金属層１１５を露出させるためにパターン化することができる。代替として、ＭＩＭキャパシタ１０５は、誘電体層１３０の堆積の前にマスクオフされ得る。

図２Ｂに示すように、次いで、部分１５５などのインダクタ接続部分が、誘電体層１３０上に堆積され得る。たとえば、銅またはニッケルなどの金属が、誘電体層１３０上に電着されるかまたはめっきされ得る。いくつかの実施形態では、インダクタ接続部分は、結果として生じる３次元インダクタのインダクタンスを増大させるために厚さを数十ミクロンなどと比較的厚くすることができる。

インダクタ接続部分が形成された状態で、ワイヤループが、インダクタ接続部分およびＭＩＭキャパシタ１０５にワイヤボンディングされ得る。たとえば、ワイヤループ１３５は、図２Ｃに示すように、第２の金属層１１５およびインダクタ接続部分１５５にワイヤボンディングされ得る。残りのワイヤループは、共振タンクパッケージを完成させるために同様にワイヤボンディングされる。たとえば、図１Ａを再び参照すると、ワイヤループ１４０は、インダクタ接続部分１５５および１６０にワイヤボンディングされる。それに関連して、ワイヤループ１４０は、インダクタ接続部分１５５の第１の端部に隣接するインダクタ接続部分にワイヤボンディングされ、一方、ワイヤループ１３５は、インダクタ接続部分１５５の対向する第２の端部に隣接してワイヤボンディングされる。同様に、ワイヤループ１４５は、インダクタ接続部分１６０と、さらにパッド１７０とにワイヤボンディングされる。

製造方法の実施形態は、図３の流れ図に示すように要約することができる。方法は、基板上にキャパシタを形成するステップ３００から始まり、キャパシタは基板上に金属プレートを含む。そのようなステップの一例は、図２Ａに関して論じたようなＭＩＭキャパシタ１０５を形成するステップである。特に、金属層１１５は、ステップ３００における金属プレートの一例を提供する。

方法は、基板上にインダクタを形成するステップ３０５をさらに含み、インダクタは、第１のワイヤループの端部から第２のワイヤループの端部まで延びる一連のワイヤボンディングされたワイヤループを含む。そのようなステップの一例は、図２Ｃのワイヤループ１３５に関するなどにより上述で論じられている。

最後に、方法は、第１のワイヤループの端部を金属プレートに接合する処置３１５を含む。そのような処置の一例も図２Ｃのワイヤループ１３５に関して論じられている。このようにして、インダクタとキャパシタとを含む共振ＬＣタンク回路が、基板上に非常に経済的に高品質係数を伴って集積化される。

次に、例示の電子システムが論じられる。

例示の電子システム
本明細書で開示されるような共振タンク回路を含むパッケージは、多種多様の電子システムに組み込むことができる。たとえば、図４に示すように、携帯電話４００、ラップトップ４０５、およびタブレットＰＣ４１０はすべて、本開示に従って構築された共振タンク回路を組み込んでいる集積回路パッケージを含むことができる。音楽プレーヤ、ビデオプレーヤ、通信デバイス、およびパーソナルコンピュータなどの他の例示的な電子システムも、本開示に従って構築された集積回路パッケージを用いて構成することができる。

当業者が今ではもう了解するであろうように、および手近の特定の用途に応じて、多くの変更、置換、および変形が、本開示の趣旨および範囲から逸脱することなく、本開示の材料、装置、構成、およびデバイスの使用の方法に加えることができる。これに照らして、本明細書で図示し説明した特定の実施形態はいくつかの例にすぎないので、本開示の範囲は本明細書で図示し説明した特定の実施形態の範囲に限定されるべきでなく、むしろ、以下に添付した特許請求の範囲およびそれらの機能的な均等物の範囲と完全に同じ範囲であるべきである。

１００ 集積化受動デバイス（ＩＰＤ）パッケージ
１０２ 基板
１０５ ＭＩＭキャパシタ
１１０ ３次元インダクタ、インダクタ
１１５ 第２の金属層またはプレート
１２０ 第１の金属層またはプレート
１２５ 誘電体層、絶縁誘電体層
１３０ パッシベーションまたは誘電体層
１３５、１４０、１４５ ワイヤループまたはコイル
１５０ 平坦基板表面、基板の平坦面、表面
１５１ インターフェース、相互接続部
１５５、１６０ インダクタ接続部分
１６５ 端部
１７０ 端部、パッド
４００ 携帯電話
４０５ ラップトップ
４１０ タブレットＰＣ

Claims (30)

1. 表面を含む基板と、
   前記基板に集積化されたキャパシタであり、前記表面に隣接する金属プレートを含む、キャパシタと、
   前記表面から突出するように構成されている一連のワイヤループであり、各ワイヤループが前記表面の上方に延びるアーチを形成する、一連のワイヤループと、
   前記表面の上であり、且つ、インダクタを形成するために前記ワイヤループに結合するように構成された平坦なインダクタ接続部分と、を備え、
   前記インダクタが、前記一連のワイヤループのうちの第１のワイヤループの第１の端部から前記一連のワイヤループのうちの最後のワイヤループの第２の端部まで延び、前記第１のワイヤループの前記第１の端部が、前記インダクタの第１の端子を形成し、前記一連のワイヤループのうちの前記最後のワイヤループの前記第２の端部が、前記インダクタの第２の端子を形成し、さらに、前記インダクタの前記第１の端子が、前記キャパシタの前記金属プレートに直接接合される、装置。
2. 前記表面に隣接する前記平坦なインダクタ接続部分の第１のインダクタ接続部分をさらに含み、前記第１のワイヤループの第２の端部が、前記第１のインダクタ接続部分にワイヤボンディングされ、前記ワイヤループのうちの第２のワイヤループの第１の端部が、前記第１のインダクタ接続部分にワイヤボンディングされ、さらに、前記第１のインダクタ接続部分が、前記インダクタの一部を形成する、請求項１に記載の装置。
3. 前記平坦なインダクタ接続部分の前記第１のインダクタ接続部分が、少なくとも２０ミクロンの第１の厚さを有し、
   前記キャパシタの前記金属プレートが、２ミクロンと３ミクロンとの間の第２の厚さを有する、請求項２に記載の装置。
4. 前記平坦なインダクタ接続部分の内の少なくとも１つが、前記インダクタの幅よりも大きい長さを有する、請求項１に記載の装置。
5. 前記平坦なインダクタ接続部分の内の少なくとも１つの対向する端部が、前記インダクタの軸に沿って互いにオフセットされている、請求項１に記載の装置。
6. 前記一連のワイヤループが、切頂らせん形状を形成する、請求項１に記載の装置。
7. 前記基板の前記表面にパッドをさらに含み、前記最後のワイヤループの前記端部が前記パッドにボンディングされる、請求項１に記載の装置。
8. 前記一連のワイヤループにおける少なくとも１つのループの端部が、前記平坦なインダクタ接続部分の対応する平坦なインダクタ部分によって前記一連のワイヤループにおける隣接するループの端部へと前記インダクタの軸を横切って接続される、請求項１に記載の装置。
9. 前記金属プレートが誘電体層の上に露出した第２の金属層を含み、前記キャパシタが、
   前記基板の前記表面上の第１の金属層と、
   前記第１の金属層と前記第２の金属層との間に配設された前記誘電体層とをさらに含む、請求項１に記載の装置。
10. 前記平坦なインダクタ接続部分のいずれも、前記インダクタの軸に対して垂直ではない、請求項１に記載の装置。
11. 前記一連のワイヤループにおける少なくとも１つのワイヤループの中心が、前記インダクタの軸に沿って整列される、請求項１に記載の装置。
12. 前記基板が、パッシベーション層である、請求項１に記載の装置。
13. 各ワイヤループを通って流れる電流によって誘起される磁場が、前記一連のワイヤループの内の他のワイヤループによって生成される磁場を強化するように、前記ワイヤループが構成される、請求項１に記載の装置。
14. 前記キャパシタの前記金属プレートが、前記平坦なインダクタ接続部分と比較して比較的薄い、請求項１に記載の装置。
15. 基板上にキャパシタを形成するステップであり、金属プレートを形成するステップを含む、ステップと、
    前記基板上にインダクタを形成するステップであり、前記インダクタを形成するステップは、各ワイヤループが前記基板の表面の上方へ伸びるアーチを形成する一連のワイヤボンディングされたループを形成するステップ、および、前記表面の上であり且つ前記インダクタを形成するために前記ワイヤループを結合するように構成された平坦なインダクタ接続部分を形成するステップを含み、前記インダクタが、第１のワイヤループの第１の端部における第１の端子から前記基板の上の最後のワイヤループの第２の端部における第２の端子まで延びる、ステップと、
    前記第１のワイヤループの前記第１の端部を前記金属プレートに直接接合するステップと
    を含む方法。
16. 前記基板の表面に誘電体層を堆積させるステップと、その後、前記誘電体層の表面に前記平坦なインダクタ接続部分のインダクタ接続部分を電気めっきするステップをさらに含み、前記インダクタを形成するステップが、前記第１のワイヤループの第２の端部を前記インダクタ接続部分にワイヤボンディングするステップと、第２のワイヤループの第１の端部を前記インダクタ接続部分にワイヤボンディングするステップとを含み、さらに、前記インダクタ接続部分が、前記インダクタの一部を形成する、請求項１５に記載の方法。
17. 前記キャパシタの前記金属プレートが、前記平坦なインダクタ接続部分と比較して比較的薄いように形成される、請求項１５に記載の方法。
18. 前記平坦なインダクタ接続部分の内の少なくとも１つの対向する端部が、前記インダクタの軸に沿って互いにオフセットされるように形成される、請求項１５に記載の方法。
19. 前記一連のワイヤループが、切頂らせん形状に形成される、請求項１５に記載の方法。
20. 前記一連のワイヤループにおける少なくとも１つのループの端部が、前記平坦なインダクタ接続部分の対応する平坦なインダクタ部分によって前記一連のワイヤループにおける隣接するループの端部へと前記インダクタの軸を横切って接続するように形成される、請求項１５に記載の方法。
21. 前記平坦なインダクタ接続部分のいずれも、前記インダクタの軸に対して垂直に形成されない、請求項１５に記載の方法。
22. 前記一連のワイヤループにおける少なくとも１つのワイヤループの中心が、前記インダクタの軸に沿って整列されるように形成される、請求項１５に記載の方法。
23. 前記基板が、パッシベーション層として形成される、請求項１５に記載の方法。
24. 各ワイヤループを通って流れる電流によって誘起される磁場が、前記一連のワイヤループの内の他のワイヤループによって生成される磁場を強化するように、前記ワイヤループは形成される、請求項１５に記載の方法。
25. 前記キャパシタを形成するステップが、
    前記基板の表面に第１の金属層を堆積させるステップと、
    前記第１の金属層の上に誘電体層を堆積させるステップと、
    前記誘電体層の上に第２の金属層を堆積させるステップであり、前記金属プレートが前記第２の金属層を含む、ステップと、
    前記誘電体層の前記第２の金属層を露出させるステップと、
    を含む、請求項１５に記載の方法。
26. 前記第１の金属層および第２の金属層を堆積させるステップが、スパッタリングするステップを含み、前記第１のワイヤループの前記第１の端部を接合するステップが、前記インダクタの前記第１の端子を前記金属プレートにワイヤボンディングするステップ、および、前記インダクタの前記第２の端子をパッドにワイヤボンディングするステップを含む、請求項２５に記載の方法。
27. 前記平坦なインダクタ接続部分の内の少なくとも１つが、前記インダクタの幅よりも大きい長さを有するように形成される、請求項１５に記載の方法。
28. 基板と、
    キャパシタと、
    各ワイヤループが前記基板の表面の上方へ伸びるアーチを形成する、第１のワイヤループから最後のワイヤループまで配列された複数のワイヤループ、および、前記基板の前記表面の上であり且つインダクタを形成するために前記ワイヤループを結合するように構成された平坦なインダクタ接続部分を含む、インダクタと
    を備え、
    前記インダクタが、前記第１のワイヤループの第１の端部から前記最後のワイヤループの第２の端部まで延び、前記第１のワイヤループの前記第１の端部が、前記インダクタの第１の端子を形成し、前記インダクタの前記第１の端子が、前記キャパシタへ直接ワイヤボンディングされ、
    前記キャパシタ、および、前記インダクタの少なくとも一部が、前記基板上に集積化される、共振タンク回路。
29. 前記基板上に集積化された前記平坦なインダクタ接続部分の少なくとも１つのインダクタ接続部分をさらに含み、前記ワイヤループが、前記少なくとも１つのインダクタ接続部分にワイヤボンディングされ、前記少なくとも１つのインダクタ接続部分が、前記インダクタの一部を形成する、請求項２８に記載の共振タンク回路。
30. 表面を有する基板と、
    前記基板に集積化されたキャパシタと、
    各ワイヤループが前記基板の前記表面の上方へ伸びるアーチを形成する、第１の端子を有する第１のワイヤループを含む複数のワイヤループと、
    インダクタを形成するために前記表面の上の対応する平坦なインダクタ接続部分を用いて前記ワイヤループを一緒に結合させるための手段であって、前記第１のワイヤループの第１の端部が、前記インダクタの第１の端子を形成し、さらに、前記インダクタの前記第１の端子が、前記キャパシタに直接接合される、手段と
    を備える装置。

Images