JP6353268B2 - Overcurrent protection circuit and power supply device using the same - Google Patents
Overcurrent protection circuit and power supply device using the same Download PDFInfo
- Publication number
- JP6353268B2 JP6353268B2 JP2014095804A JP2014095804A JP6353268B2 JP 6353268 B2 JP6353268 B2 JP 6353268B2 JP 2014095804 A JP2014095804 A JP 2014095804A JP 2014095804 A JP2014095804 A JP 2014095804A JP 6353268 B2 JP6353268 B2 JP 6353268B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- temperature
- output
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Electronic Switches (AREA)
Description
本発明は、過電流保護回路及びこれを用いた電源装置に関する。 The present invention relates to an overcurrent protection circuit and a power supply device using the same.
従来より、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成して負荷に供給する電源装置の多くは、その異常保護手段の一つとして、過電流保護回路を備えている。従来の過電流保護回路は、出力トランジスタ（パワーＭＯＳＦＥＴ［metal oxide semiconductor field effect transistor］）に流れる出力電流Ｉｏｕｔが所定の過電流検出閾値Ｉｔｈを上回ったことを検出して出力電流Ｉｏｕｔを引き下げるように出力トランジスタを制御する。 Conventionally, many power supply devices that generate an output voltage Vout from an input voltage Vin and supply the output voltage Vout to a load include an overcurrent protection circuit as one of the abnormality protection means. The conventional overcurrent protection circuit detects that the output current Iout flowing through the output transistor (power MOSFET [metal oxide semiconductor field effect transistor]) exceeds a predetermined overcurrent detection threshold value Ith, and lowers the output current Iout. Control the output transistor.
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
As an example of the related art related to the above,
しかしながら、従来の過電流保護回路では、出力電流Ｉｏｕｔが過電流状態であるか否かを検出するための過電流検出閾値Ｉｔｈが固定されていたので、入力電圧Ｖｉｎや出力電圧Ｖｏｕｔの設定によっては、過電流保護動作時（出力電流抑制時）の発熱が大きくなり、出力トランジスタの熱破壊を生じるおそれがあった。 However, in the conventional overcurrent protection circuit, the overcurrent detection threshold Ith for detecting whether or not the output current Iout is in an overcurrent state is fixed, so depending on the settings of the input voltage Vin and the output voltage Vout During the overcurrent protection operation (when the output current is suppressed), heat generation becomes large, which may cause thermal destruction of the output transistor.
例えば、過電流検出閾値Ｉｔｈが５００ｍＡに固定されている場合を仮定する。この場合、出力トランジスタの両端間電圧が５Ｖであれば、出力トランジスタでの消費電力Ｐｏｕｔが２．５Ｗ（＝５Ｖ×０．５Ａ）となり、出力トランジスタの両端間電圧が１０Ｖであれば、出力トランジスタでの消費電力Ｐｏｕｔが５Ｗ（＝１０Ｖ×０．５Ａ）となる。このように、過電流検出閾値Ｉｔｈが固定されている場合には、出力トランジスタの両端間電圧が高いほど、出力トランジスタでの発熱が大きくなって熱破壊を生じやすくなる。 For example, it is assumed that the overcurrent detection threshold Ith is fixed at 500 mA. In this case, if the voltage between both ends of the output transistor is 5 V, the power consumption Pout in the output transistor is 2.5 W (= 5 V × 0.5 A), and if the voltage between both ends of the output transistor is 10 V, the output transistor The power consumption Pout at 5 is 5 W (= 10 V × 0.5 A). Thus, when the overcurrent detection threshold value Ith is fixed, the higher the voltage across the output transistor, the greater the heat generated in the output transistor and the more likely it is to cause thermal destruction.
なお、過電流検出閾値Ｉｔｈを引き下げれば、上記の消費電力Ｐｏｕｔをより低く抑えることができるので、出力トランジスタの熱破壊を生じ難くなる。しかしながら、過電流検出閾値Ｉｔｈを固定的に引き下げるということは、電源装置の電流供給能力自体を低下させるということに他ならないので、必ずしも最善の策とは言えない。 If the overcurrent detection threshold value Ith is lowered, the power consumption Pout can be suppressed to a lower level, so that the output transistor is less likely to be thermally destroyed. However, lowering the overcurrent detection threshold value Ith in a fixed manner is nothing but reducing the current supply capability of the power supply device itself, and is not necessarily the best measure.
本発明は、本願の発明者により見出された上記の問題点に鑑み、出力トランジスタの熱破壊を防止することが可能な過電流保護回路、及び、これを用いた電源装置を提供することを目的とする。 In view of the above problems found by the inventors of the present application, the present invention provides an overcurrent protection circuit capable of preventing thermal breakdown of an output transistor and a power supply device using the same. Objective.
上記目的を達成するために、本発明に係る過電流保護回路は、チップ温度に応じた温度検出信号を生成する温度検出部と、前記温度検出信号に応じて閾値電流を調整する閾値電流調整部と、リニア電源回路の出力トランジスタに流れる出力電流を前記閾値電流に制限する電流制限部と、を有する構成（第１の構成）とされている。 In order to achieve the above object, an overcurrent protection circuit according to the present invention includes a temperature detection unit that generates a temperature detection signal according to a chip temperature, and a threshold current adjustment unit that adjusts a threshold current according to the temperature detection signal. And a current limiting unit that limits the output current flowing through the output transistor of the linear power supply circuit to the threshold current (first configuration).
上記第１の構成から成る過電流保護回路において、前記閾値電流調整部は、前記チップ温度が第１閾値温度よりも高いときに前記閾値電流を引き下げる構成（第２の構成）にするとよい。 In the overcurrent protection circuit having the first configuration, the threshold current adjusting unit may be configured to reduce the threshold current (second configuration) when the chip temperature is higher than the first threshold temperature.
上記第２の構成から成る過電流保護回路において、前記閾値電流調整部は、前記チップ温度が前記第１閾値温度よりも高い第２閾値温度に達したときに前記閾値電流をゼロまで引き下げる構成（第３の構成）にするとよい。 In the overcurrent protection circuit having the second configuration, the threshold current adjustment unit is configured to reduce the threshold current to zero when the chip temperature reaches a second threshold temperature higher than the first threshold temperature ( The third configuration may be used.
上記第１〜第３いずれかの構成から成る過電流保護回路において、前記温度検出部は、バイポーラトランジスタの温度特性を利用して前記温度検出信号を生成する構成（第４の構成）にするとよい。 In the overcurrent protection circuit having any one of the first to third configurations, the temperature detection unit may be configured to generate the temperature detection signal using a temperature characteristic of a bipolar transistor (fourth configuration). .
上記第１〜第４いずれかの構成から成る過電流保護回路において、前記電流制限部は、第１端が前記出力トランジスタの第１端に接続された抵抗と；第１端が前記抵抗の第２端に接続されて、第２端が前記出力トランジスタの第２端に接続されて、制御端が前記出力トランジスタの制御端に接続された第１トランジスタと；第１端が前記出力トランジスタの第１端に接続されて、第２端が前記出力トランジスタの制御端に接続されて、制御端が前記第１トランジスタの第１端に接続された第２トランジスタと；を含み、前記閾値電流調整部は、前記温度検出信号に応じた調整電流を生成し、これを前記第１トランジスタに流れるモニタ電流に足し合わせる構成（第５の構成）にするとよい。 In the overcurrent protection circuit having any one of the first to fourth configurations, the current limiting unit includes a resistor having a first end connected to the first end of the output transistor; A first transistor having a second terminal connected to a second terminal of the output transistor and a control terminal connected to a control terminal of the output transistor; a first terminal connected to a second terminal of the output transistor; And a second transistor having a second terminal connected to a control terminal of the output transistor and a control terminal connected to a first terminal of the first transistor. May be configured to generate an adjustment current corresponding to the temperature detection signal and add this to the monitor current flowing through the first transistor (fifth configuration).
また、本発明に係る電源装置は、入力電圧から出力電圧を生成するリニア電源回路と、上記第１〜第５いずれかの構成から成る過電流保護回路と、を有する構成（第６の構成）とされている。 A power supply device according to the present invention includes a linear power supply circuit that generates an output voltage from an input voltage, and an overcurrent protection circuit having any one of the first to fifth configurations (sixth configuration). It is said that.
上記第６の構成から成る電源装置は、前記チップ温度が過熱検出温度よりも高くなったときに前記リニア電源回路の出力動作を停止させる過熱保護回路をさらに有する構成（第７の構成）にするとよい。 When the power supply device having the sixth configuration has a configuration (seventh configuration) further including an overheat protection circuit that stops the output operation of the linear power supply circuit when the chip temperature becomes higher than the overheat detection temperature. Good.
上記第７の構成から成る電源装置において、前記過熱検出温度は、前記第１閾値温度よりも高く前記第２閾値温度も低い構成（第８の構成）にするとよい。 In the power supply device having the seventh configuration, the overheat detection temperature may be higher than the first threshold temperature and lower than the second threshold temperature (eighth configuration).
また、本発明に係る電子機器は、上記第６〜第８いずれかの構成から成る電源装置と、前記電源装置から電力の供給を受ける負荷とを有する構成（第９の構成）とされている。 Further, an electronic apparatus according to the present invention has a configuration (a ninth configuration) including a power supply device having any one of the sixth to eighth configurations and a load that receives supply of electric power from the power supply device. .
なお、上記第９の構成から成る電子機器において、前記負荷は、液晶表示パネルである構成（第１０の構成）にするとよい。 In the electronic apparatus having the ninth configuration, the load may be a liquid crystal display panel (tenth configuration).
本発明によれば、出力トランジスタの熱破壊を防止することのできる過電流保護回路、及び、これを用いた電源装置を提供することが可能となる。 According to the present invention, it is possible to provide an overcurrent protection circuit capable of preventing thermal destruction of an output transistor and a power supply device using the same.
＜電源装置＞
図１は、電源装置の一構成例を示すブロック図である。本構成例の電源装置１は、リニア電源回路１０と、過電流保護回路２０と、過熱保護回路３０と、を有する。
<Power supply unit>
FIG. 1 is a block diagram illustrating a configuration example of a power supply device. The
リニア電源回路１０は、出力トランジスタ（図１では不図示）の導通度をリニア制御することにより、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成して負荷２に供給する。
The linear
過電流保護回路２０は、リニア電源回路１０の出力トランジスタに流れる出力電流Ｉｏｕｔが所定の閾値電流Ｉｔｈを上回ったことを検出して出力電流Ｉｏｕｔを引き下げるように出力トランジスタを制御する異常保護回路の一つであり、温度検出部２１と、閾値電流調整部２２と、電流制限部２３と、を含む。
The
温度検出部２１は、チップ温度（ジャンクション温度）Ｔｊに応じた温度検出信号Ｖｔ（例えばチップ温度Ｔｊが高いほど電圧値が低下する電圧信号）を生成する。
The
閾値電流調整部２２は、温度検出信号Ｖｔに応じて閾値電流Ｉｔｈ（出力電流Ｉｏｕｔの上限値に相当）を調整する。例えば、閾値電流調整部２２は、チップ温度Ｔｊが閾値温度Ｔｊ１（例えばＴｊ１＝１６０℃）よりも高くなると、閾値電流Ｉｔｈを引き下げていき、それでもチップ温度Ｔｊの上昇が続く場合には、最終的に閾値温度Ｔｊ２（例えばＴｊ２＝１９０℃）で出力トランジスタが完全にオフとなるように、閾値電流Ｉｔｈの調整を行う（詳細は後述）。
The threshold
電流制限部２３は、リニア電源回路１０の出力トランジスタに流れる出力電流Ｉｏｕｔを閾値電流Ｉｔｈに制限する。
The current limiting
過熱保護回路３０は、チップ温度Ｔｊが過熱検出温度Ｔｔｓｄ（例えばＴｔｓｄ＝１７５℃）よりも高くなったときに、リニア電源回路１０の出力動作を強制的に停止させる異常保護回路の一つである。
The
本構成例の電源装置１において、負荷２のショートなどにより出力電流Ｉｏｕｔが過電流状態に陥った場合には、電流制限部２３によって出力電流Ｉｏｕｔが閾値電流Ｉｔｈに制限される。この点については、従来構成と同様である。
In the
ここで、負荷２の両端間が完全にショートした状態（フルショート状態）では、過電流保護動作時における出力トランジスタの発熱量が大きくなるので、チップ温度Ｔｊが短時間で過熱検出温度Ｔｔｓｄを上回る。従って、出力トランジスタの熱破壊が生じる前に、過熱保護回路３０による過熱保護動作（サーマルシャットダウン）が有効に発動する。
Here, in a state where both ends of the
また、負荷２の両端間が低抵抗（１Ω程度）の短絡経路を介してショートした状態（いわゆるハーフショート状態）でも、過電流保護動作時には出力トランジスタの発熱を生じる。ただし、ハーフショート状態では、フルショート状態と比べて出力トランジスタの発熱量が小さく、チップ温度Ｔｊが過熱検出温度Ｔｔｓｄを上回るまでにより長時間を要するので、出力トランジスタが過熱検出温度Ｔｔｓｄ未満の高温に晒される時間が延びる。そのため、過電流保護動作中に出力トランジスタの発熱を抑えなければ、過熱保護回路３０による過熱保護動作が発動する前に出力トランジスタの熱破壊を生じるおそれがある。
Even when the two ends of the
そこで、本構成例の過電流保護回路２０では、上記の過電流保護動作中に出力トランジスタが発熱してチップ温度Ｔｊが閾値温度Ｔｊ１を上回ると、閾値電流調整部２２により閾値電流Ｉｔｈが引き下げられる。このような構成とすることにより、チップ温度Ｔｊの上昇を抑えることができるので、出力トランジスタの熱破壊を未然に防止することが可能となる。特に、スイッチング電源回路と異なり、出力トランジスタに常に出力電流Ｉｏｕｔが流れ続けるリニア電源回路１０の過電流保護手段としては、本構成例の過電流保護回路２０を採用することが望ましい。
Therefore, in the
また、本構成例の過電流保護回路２０であれば、リニア電源回路１０の出力動作を強制的に停止させる過熱保護回路３０と異なり、リニア電源回路１０の出力動作を継続させたまま、出力トランジスタの発熱を抑えることができるので、チップ温度Ｔｊが過熱検出温度Ｔｔｓｄを上回らない限り、電源装置１の動作（延いてはこれを搭載するシステム全体の動作）を維持することが可能となる。
Further, in the case of the
＜リニア電源回路及び過電流保護回路＞
図２は、リニア電源回路１０と過電流保護回路２０（温度検出部２１、閾値電流調整部２２、及び、電流制限部２３）の第１構成例を示す回路図である。
<Linear power supply circuit and overcurrent protection circuit>
FIG. 2 is a circuit diagram illustrating a first configuration example of the linear
リニア電源回路１０は、上側の出力トランジスタ１１（Ｐチャネル型ＭＯＳ電界効果トランジスタ）と、下側の出力トランジスタ１２（Ｎチャネル型ＭＯＳ電界効果トランジスタ）と、オペアンプ１３と、抵抗１４及び１５と、を含む。
The linear
出力トランジスタ１１のソースは、入力電圧Ｖｉｎの入力端に接続されている。出力トランジスタ１１及び１２のドレインは、いずれも出力電圧Ｖｏｕｔの出力端に接続されている。出力トランジスタ１２のソースは、接地端に接続されている。オペアンプ１３の非反転入力端（＋）は、基準電圧Ｖｒｅｆの印加端に接続されている。オペアンプ１３の反転入力端（−）は、帰還電圧Ｖｆｂの印加端（抵抗１４と抵抗１５との接続ノード）に接続されている。オペアンプ１３の第１出力端及び第２出力端は、それぞれ、ゲート信号Ｇ１１及びＧ１２の出力端として、出力トランジスタ１１及び１２の各ゲートに接続されている。抵抗１４及び１５は、出力電圧Ｖｏｕｔの印加端と接地端との間に直列に接続されており、互いの接続ノードから帰還電圧Ｖｆｂを出力する抵抗分圧部（帰還電圧生成部）として機能する。
The source of the
上記構成から成るリニア電源回路１０において、オペアンプ１３は、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとが一致するように、ゲート信号Ｇ１１及びＧ１２を生成する。入力電圧Ｖｉｎの印加端と接地端との間に直列接続された上下の出力トランジスタ１１及び１２は、ゲート信号Ｇ１１及びＧ１２に応じてリニア駆動されることにより、互いの接続ノードから出力電圧Ｖｏｕｔを出力する。
In the linear
温度検出部２１は、ｎｐｎ型バイポーラトランジスタ２１１と抵抗２１２〜２１４とを含む。トランジスタ２１１のコレクタは、温度検出信号Ｖｔの出力端に接続されている。トランジスタ２１１のエミッタは、接地端に接続されている。抵抗２１２及び２１３は、入力電圧Ｖｉｎの印加端と接地端との間に直列接続されており、互いの接続ノードは、トランジスタ２１１のベースに接続されている。抵抗２１４は、入力電圧Ｖｉｎの印加端とトランジスタ２１１のコレクタとの間に接続されている。
上記構成から成る温度検出部２１において、トランジスタ２１１のオンスレッショルド電圧（ベース・エミッタ間電圧）は、チップ温度Ｔｊが高いほど低くなる。一方、トランジスタ２１１のベースには一定の電圧が印加されている。従って、トランジスタ２１１の導通度は、チップ温度Ｔｊが高いほど大きくなる。例えば、チップ温度Ｔｊが閾値温度Ｔｊ１（例えばＴｊ１＝１６０℃）よりも低いときには、トランジスタ２１１がオフとなるので、トランジスタ２１１に電流が流れず、温度検出信号Ｖｔがハイレベル（ほぼ入力電圧Ｖｉｎ）となる。チップ温度Ｔｊが閾値温度Ｔｊ１よりも高くなると、トランジスタ２１１がオンとなり、トランジスタ２１１に電流が流れ始めるので、温度検出信号Ｖｔは、先のハイレベルから抵抗２１４での電圧降下分だけ引き下げられた電圧値となる。以後もチップ温度Ｔｊが高くなるほどトランジスタ２１１の導通度が大きくなり、トランジスタ２１１に流れる電流が大きくなるので、温度検出信号Ｖｔが低下していく。そして、チップ温度Ｔｊが所定の閾値温度Ｔｊ２（例えばＴｊ２＝１９０℃）に達すると、トランジスタ２１１がフルオン状態となり、温度検出信号Ｖｔがローレベル（ほぼ接地電圧ＧＮＤ）となる。このように、温度検出部２１は、トランジスタ２１１の温度特性を利用して温度検出信号Ｖｔを生成する。
In the
閾値電流調整部２２は、Ｐチャネル型ＭＯＳ電界効果トランジスタ２２１及び２２２とＮチャネル型ＭＯＳ電界効果トランジスタ２２３及び２２４を含む。トランジスタ２２１及び２２２のソースは、いずれも入力電圧Ｖｉｎの印加端に接続されている。トランジスタ２２１及び２２２のゲートは、いずれも温度検出信号Ｖｔの印加端に接続されている。トランジスタ２２１のドレインは、調整電流Ｉｂ１２の出力端として、電流制限部２３に接続されている。トランジスタ２２２のドレインは、トランジスタ２２３のドレインに接続されている。トランジスタ２２３及び２２４のゲートは、いずれもトランジスタ２２３のドレインに接続されている。トランジスタ２２３及び２２４のソースは、いずれも接地端に接続されている。トランジスタ２２４のドレインは、調整電流Ｉｂ１１の出力端として、電流制限部２３に接続されている。
The threshold
上記構成から成る閾値電流調整部２２は、温度検出信号Ｖｔに応じた調整電流Ｉｂ１１及びＩｂ１２を生成する。より具体的に述べると、チップ温度Ｔｊが閾値温度Ｔｊ１よりも低く、温度検出信号Ｖｔがハイレベル（ほぼ入力電圧Ｖｉｎ）であるときには、調整電流Ｉｂ１１及びＩｂ１２がいずれもゼロとなる。一方、チップ温度Ｔｊが閾値温度Ｔｊ１よりも高くなり、温度検出信号Ｖｔがハイレベルよりも低くなると、調整電流Ｉｂ１１及びＩｂ１２が流れ始める。このとき、温度検出信号Ｖｔが低いほど、すなわち、チップ温度Ｔｊが高いほど、調整電流Ｉｂ１１及びＩｂ１２は大きくなる。チップ温度Ｔｊが閾値温度Ｔｊ２よりも高くなり、温度検出信号Ｖｔがローレベル（ほぼ接地電圧ＧＮＤ）になると、トランジスタ２２１及び２２２がフルオン状態となり、調整電流Ｉｂ１１及びＩＢ１２がいずれも最大値となる。
The threshold
電流制限部２３は、Ｐチャネル型ＭＯＳ電界効果トランジスタ２３１及び２３２と、Ｎチャネル型ＭＯＳ電界効果トランジスタ２３３及び２３４と、抵抗２３５及び２３６（抵抗値：Ｒ）と、を含む。なお、トランジスタ２３１及び２３２と抵抗２３５は、出力トランジスタ１１に流れる上側出力電流Ｉｏ１１を制限する上側電流制限部を形成している。また、トランジスタ２３３及び２３４と抵抗２３６は、出力トランジスタ１２に流れる下側出力電流Ｉｏ１２を制限する下側電流制限部を形成している。
The current limiting
抵抗２３５の第１端は、出力トランジスタ１１のソース（入力電圧Ｖｉｎの印加端）に接続されている。トランジスタ２３１のソースは抵抗２３５の第２端に接続されている。トランジスタ２３１のドレインは、出力トランジスタ１１のドレイン（出力電圧Ｖｏｕｔの印加端）に接続されている。トランジスタ２３１のゲートは、出力トランジスタ１１のゲートに接続されている。トランジスタ２３２のソースは、出力トランジスタ１１のソース（入力電圧Ｖｉｎの印加端）に接続されている。トランジスタ２３２のドレインは、出力トランジスタ１１のゲートに接続されている。トランジスタ２３２のゲートは、トランジスタ２３１のソースに接続されている。
The first end of the
抵抗２３６の第１端は、出力トランジスタ１２のソース（接地端）に接続されている。トランジスタ２３３のソースは、抵抗２３６の第２端に接続されている。トランジスタ２３３のドレインは、出力トランジスタ１２のドレイン（出力電圧Ｖｏｕｔの印加端）に接続されている。トランジスタ２３３のゲートは、出力トランジスタ１２のゲートに接続されている。トランジスタ２３４のソースは、出力トランジスタ１２のソース（接地端）に接続されている。トランジスタ２３４のドレインは、出力トランジスタ１２のゲートに接続されている。トランジスタ２３４のゲートは、トランジスタ２３３のソースに接続されている。
The first end of the
なお、トランジスタ２３１は、上側出力電流Ｉｏ１１に応じたモニタ電流Ｉａ１１を生成するモニタトランジスタとして機能する。出力トランジスタ１１とトランジスタ２３１との素子サイズ比（電流能力比）については、２０：１程度に設定するとよい。同様に、トランジスタ２３３は、下側出力電流Ｉｏ１２に応じたモニタ電流Ｉａ１２を生成するモニタトランジスタとして機能する。出力トランジスタ１２とトランジスタ２３３との素子サイズ比（電流能力比）についても、２０：１程度に設定するとよい。
The
また、閾値電流調整部２２に含まれるトランジスタ２２４のドレイン（調整電流Ｉｂ１１の出力端）は、トランジスタ２３１のソースに接続されている。従って、抵抗２３５には、モニタ電流Ｉａ１１と調整電流Ｉｂ１１とを足し合わせた加算電流Ｉｃ１１（＝Ｉａ１１＋Ｉｂ１１）が流れる。その結果、トランジスタ２３２のゲートには、加算電流Ｉｃ１１の電流値と抵抗２３５の抵抗値に応じたゲート電圧Ｖｇ１１（＝Ｖｉｎ−Ｉｃ１１×Ｒ）が印加される。同様に、閾値電流調整部２２に含まれるトランジスタ２２１のドレイン（調整電流Ｉｂ１２の出力端）は、トランジスタ２３３のソースに接続されている。従って、抵抗２３６には、モニタ電流Ｉａ１２と調整電流Ｉｂ１２とを足し合わせた加算電流Ｉｃ１２（＝Ｉａ１２＋Ｉｂ１２）が流れる。その結果、トランジスタ２３４のゲートには、加算電流Ｉｃ１２の電流値と抵抗２３６の抵抗値に応じたゲート電圧Ｖｇ１２（＝Ｉｃ１２×Ｒ）が印加される。
The drain of the
＜出力電流制限動作＞
上記構成から成る電流制限部２３の基本動作について、図２と図３を参照しながら説明する。図３は、出力電流制限動作の一例を示す出力特性図である。なお、本図の横軸は出力電流Ｉｏｕｔを示しており、縦軸は出力電圧Ｖｏｕｔを示している。
<Output current limiting operation>
The basic operation of the current limiting
出力電流Ｉｏｕｔが正方向に大きくなる（上側出力電流Ｉｏ１１が大きくなる）と、モニタ電流Ｉａ１１が大きくなり、延いては、加算電流Ｉｃ１１が大きくなる。加算電流Ｉｃ１１が大きくなると、トランジスタ２３２のゲート電圧Ｖｇ１１が低下してトランジスタ２３２の導通度が大きくなるので、出力トランジスタ１１のゲート電圧Ｇ１１が引き上げられる。その結果、出力トランジスタ１１の導通度が小さくなるので、出力電流Ｉｏｕｔ（上側出力電流Ｉｏ１１）が上側閾値電流ＩｔｈＰに制限される。このとき、出力電圧Ｖｏｕｔは目標値よりも低下する。
When the output current Iout increases in the positive direction (the upper output current Io11 increases), the monitor current Ia11 increases, and consequently the addition current Ic11 increases. When the addition current Ic11 increases, the gate voltage Vg11 of the
一方、出力電流Ｉｏｕｔが負方向に大きくなる（下側出力電流Ｉｏ１２が大きくなる）と、モニタ電流Ｉａ１２が大きくなり、延いては、加算電流Ｉｃ１２が大きくなる。加算電流Ｉｃ１２が大きくなると、トランジスタ２３４のゲート電圧Ｖｇ１２が上昇してトランジスタ２３４の導通度が大きくなるので、出力トランジスタ１２のゲート電圧Ｇ１２が引き下げられる。その結果、出力トランジスタ１２の導通度が小さくなるので、出力電流Ｉｏｕｔ（下側出力電流Ｉｏ１２）が下側閾値電流ＩｔｈＮに制限される。このとき、出力電圧Ｖｏｕｔは目標値よりも上昇する。
On the other hand, when the output current Iout increases in the negative direction (the lower output current Io12 increases), the monitor current Ia12 increases, and consequently, the addition current Ic12 increases. When the addition current Ic12 increases, the gate voltage Vg12 of the
＜閾値電流調整動作＞
次に、チップ温度Ｔｊに応じた閾値電流Ｉｔｈ（上側閾値電流ＩｔｈＰ）の調整動作について、図４を参照しながら詳細に説明する。図４は、閾値電流調整動作の一例を示すタイミングチャートであり、上から順に、出力電圧Ｖｏｕｔ、出力電流Ｉｏｕｔ（上側出力電流Ｉｏ１１）、加算電流Ｉｃ１１、及び、ゲート電圧Ｖｇ１１が描写されている。
<Threshold current adjustment operation>
Next, the adjustment operation of the threshold current Ith (upper threshold current IthP) according to the chip temperature Tj will be described in detail with reference to FIG. FIG. 4 is a timing chart showing an example of the threshold current adjustment operation, in which the output voltage Vout, the output current Iout (upper output current Io11), the addition current Ic11, and the gate voltage Vg11 are depicted in order from the top.
まず、図中の破線を参照しながら、調整電流Ｉｂ１１が流れないチップ温度ＴｊＬ（＜Ｔｊ１）での挙動について詳細に説明する。出力電流Ｉｏｕｔ（上側出力電流Ｉｏ１１）の増大に伴って、加算電流Ｉｃ１１（＝Ｉａ１１）が大きくなるにつれて、ゲート電圧Ｖｇ１１（＝Ｖｉｎ−Ｉａ１１×Ｒ）が低下していく。そして、時刻ｔ２において、ゲート電圧Ｖｇ１１がＶｉｎ−Ｖｔｈ（ただしＶｔｈはトランジスタ２３２のオンスレッショルド電圧）を下回ると、トランジスタ２３２がオンとなり、ゲート信号Ｇ１１が引き上げられる。その結果、時刻ｔ２以降、出力電流Ｉｏｕｔ（上側出力電流Ｉｏ１１）が上側閾値電流ＩｔｈＰ＠ＴｊＬに制限される。なお、時刻ｔ２以降、出力電圧Ｖｏｕｔは、徐々に引き下げられていく。
First, the behavior at the chip temperature TjL (<Tj1) where the adjustment current Ib11 does not flow will be described in detail with reference to the broken line in the figure. As the output current Iout (upper output current Io11) increases, the gate voltage Vg11 (= Vin−Ia11 × R) decreases as the addition current Ic11 (= Ia11) increases. At time t2, when the gate voltage Vg11 falls below Vin−Vth (where Vth is the on-threshold voltage of the transistor 232), the
次に、図中の破線を参照しながら、調整電流Ｉｂ１１が流れるチップ温度ＴｊＨ（＞Ｔｊ１）での挙動について詳細に説明する。出力電流Ｉｏｕｔ（上側出力電流Ｉｏ１１）の増大に伴って、加算電流Ｉｃ１１（＝Ｉａ１１＋Ｉｂ１１）が大きくなるにつれて、ゲート電圧Ｖｇ１１（＝Ｖｉｎ−（Ｉａ１１＋Ｉｂ１１）×Ｒ）が低下していく。このとき、加算電流Ｉｃ１１は、モニタ電流Ｉａ１１に調整電流Ｉｂ１１を足し合わせた電流となっているので、ゲート電圧Ｖｇ１１は、調整電流Ｉｂ１１による電圧降下分（＝Ｉｂ１１×Ｒ）だけ低電位側にオフセットされている。そのため、時刻ｔ２よりも早い時刻ｔ１において、ゲート電圧Ｖｇ１１がＶｉｎ−Ｖｔｈを下回るので、出力電流Ｉｏｕｔ（上側出力電流Ｉｏ１１）は、先よりも低い上側閾値電流ＩｔｈＰ＠ＴｊＨ（＜ＩｔｈＰ＠ＴｊＬ）に制限される。なお、時刻ｔ１以降、出力電圧Ｖｏｕｔは、徐々に引き下げられていく。 Next, the behavior at the chip temperature TjH (> Tj1) through which the adjustment current Ib11 flows will be described in detail with reference to the broken line in the figure. As the output current Iout (upper output current Io11) increases, the gate voltage Vg11 (= Vin− (Ia11 + Ib11) × R) decreases as the addition current Ic11 (= Ia11 + Ib11) increases. At this time, since the addition current Ic11 is a current obtained by adding the adjustment current Ib11 to the monitor current Ia11, the gate voltage Vg11 is offset to the low potential side by a voltage drop (= Ib11 × R) due to the adjustment current Ib11. Has been. Therefore, since the gate voltage Vg11 falls below Vin−Vth at time t1 earlier than time t2, the output current Iout (upper output current Io11) is set to an upper threshold current IthP @ TjH (<IthP @ TjL) lower than before. Limited. Note that the output voltage Vout is gradually reduced after time t1.
図５は、上側閾値電流ＩｔｈＰの温度依存性を示す出力特性図（常に過電流保護動作が掛かっている状態でチップ温度Ｔｊをスイープしたときの挙動）である。なお、本図の横軸はチップ温度Ｔｊを示しており、縦軸は出力電流Ｉｏｕｔ（上側閾値電流ＩｔｈＰに相当）を示している。 FIG. 5 is an output characteristic diagram showing the temperature dependence of the upper threshold current IthP (behavior when the chip temperature Tj is swept while the overcurrent protection operation is always applied). In this figure, the horizontal axis indicates the chip temperature Tj, and the vertical axis indicates the output current Iout (corresponding to the upper threshold current IthP).
チップ温度Ｔｊが閾値温度Ｔｊ１（例えばＴｊ１＝１６０℃）よりも低い範囲では、チップ温度Ｔｊの上昇に伴って上側閾値電流ＩｔｈＰが徐々に低下していく。このような挙動は、閾値電流調整部２２によるものではなく、過電流保護回路２０自体の温度特性に依拠するものである。
In a range where the chip temperature Tj is lower than the threshold temperature Tj1 (eg, Tj1 = 160 ° C.), the upper threshold current IthP gradually decreases as the chip temperature Tj increases. Such behavior is not due to the threshold
一方、閾値電流調整部２２は、チップ温度Ｔｊが閾値温度Ｔｊ１よりも高い範囲では、チップ温度Ｔｊが高いほど上側閾値電流ＩｔｈＰを引き下げる。このような閾値電流調整動作により、過電流保護動作時におけるチップ温度Ｔｊの上昇を抑制することができるので、出力トランジスタの熱破壊を未然に防止することが可能となる。なお、閾値温度Ｔｊ１は、過熱検出温度Ｔｔｓｄ（例えばＴｔｓｄ＝１７５℃）よりも低い値に設定されているので、リニア電源回路１０の出力動作を継続させたまま、出力トランジスタ１１の発熱を抑えることが可能となる。
On the other hand, the threshold
また、閾値電流調整部２２は、最終的にチップ温度Ｔｊが閾値温度Ｔｊ２（例えばＴｊ２＝１９０℃）に達した時点において、上側閾値電流ＩｔｈＰをゼロまで引き下げる。なお、閾値温度Ｔｊ２は、過熱検出温度Ｔｔｓｄよりも高い値に設定されている。このような閾値電流調整動作により、万が一、過熱保護回路３０が正しく動作しない場合であっても、出力トランジスタ１１を完全にオフすることができるので、発煙や発火という最悪の事態を回避することができる。
Further, the threshold
なお、図４及び図５では、上側閾値電流ＩｔｈＰの調整動作を例に挙げて説明を行ったが、下側閾値電流ＩｔｈＮの調整動作についても、基本的に上記と同様であるので、重複した説明は割愛する。 4 and 5, the adjustment operation of the upper threshold current IthP has been described as an example. However, the adjustment operation of the lower threshold current IthN is basically the same as described above, and thus redundant. I will omit the explanation.
図６は、リニア電源回路１０と過電流保護回路２０の第２構成例を示す回路図である。第２構成例は、第１構成例（図２）と基本的に同様であるが、出力トランジスタ１２と、閾値電流調整部２２の一部（トランジスタ２２１）と、電流制限部２３の一部（トランジスタ２３３、トランジスタ２３４、及び、抵抗２３６）が削除されている。
FIG. 6 is a circuit diagram showing a second configuration example of the linear
このように、先の過電流保護回路２０は、出力トランジスタ１１のみを備えたリニア電源回路１０（例えばＬＤＯ［low-drop-out］レギュレータ）にも好適に利用するすることが可能である。
As described above, the
図７は、リニア電源回路１０と過電流保護回路２０の第３構成例を示す回路図である。第３構成例は、第１構成例（図２）と基本的に同様であるが、リニア電源回路１０が正出力型から負出力型に変更されている。負出力型のリニア電源回路１０には、その回路要素としてＮチャネル型ＭＯＳ電界効果トランジスタ１６及び１７が追加されているほか、回路要素間の接続関係についても、若干の変更が加えられている。一方、過電流保護回路２０（温度検出部２１、閾値電流調整部２２、及び、電流制限部２３）は、先の第１構成例（図２）と同一である。
FIG. 7 is a circuit diagram showing a third configuration example of the linear
リニア電源回路１０の変更部分について、より具体的に述べる。出力トランジスタ１１のドレインは、出力電圧Ｖｏｕｔの出力端に接続されるのではなく、トランジスタ１６のドレインに接続されている。トランジスタ１６及び１７のゲートは、いずれもトランジスタ１６のドレインに接続されている。トランジスタ１７のドレインは、接地端に接続されている。トランジスタ１６及び１７のソースは、いずれも出力電圧Ｖｏｕｔの印加端に接続されている。出力トランジスタ１２のソース、トランジスタ２３４のソース、及び、抵抗２３６の第２端は、いずれも接地端ではなく負電圧Ｖｓｓの印加端に接続されている。抵抗１４及び１５は、出力電圧Ｖｏｕｔの印加端と接地端との間ではなく、出力電圧Ｖｏｕｔの印加端と正電圧Ｖｄｄ（＞Ｖｒｅｆ＞０）の印加端との間に直列接続されている。
The changed part of the linear
このように、先の過電流保護回路２０は、負出力型のリニア電源回路１０にも好適に利用するすることが可能である。
Thus, the above
＜電子機器＞
図８は、電子機器の一構成例を示すブロック図である。本構成例の電子機器１００は、システム電源装置１１０と液晶表示パネル１２０を有する。システム電源装置１１０は、正出力電圧ＶｏｕｔＰを生成する第１リニア電源装置１１１と、負出力電圧ＶｏｕｔＮを生成する第２リニア電源装置１１２と、を含む。液晶表示パネル１２０は、システム電源装置１１０から電力（正出力電圧ＶｏｕｔＰ及び負出力電圧ＶｏｕｔＮ）の供給を受けて動作する負荷である。
<Electronic equipment>
FIG. 8 is a block diagram illustrating a configuration example of an electronic device. The
上記構成から成る電子機器１００において、第１リニア電源装置１１１としては、第１構成例（図２）や第２構成例（図６）として説明した正出力型のリニア電源装置１を適用することが可能である。また、第２リニア電源装置１１２としては、第３構成例（図７）として説明した負出力型のリニア電源装置１を適用することが可能である。その際、温度検出部２１と閾値電流調整部２２は、第１リニア電源装置１１１と第２リニア電源装置１１２との間で共有することが可能である。
In the
＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。なわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
<Other variations>
The various technical features disclosed in the present specification can be variously modified within the scope of the technical creation in addition to the above-described embodiment. That is, the above-described embodiment is an example in all respects and should not be considered as limiting, and the technical scope of the present invention is not the description of the above-described embodiment, but the claims. It should be understood that all modifications that fall within the meaning and range equivalent to the scope of the claims are included.
本発明に係る過電流保護回路は、例えば、液晶表示パネルに電力を供給するシステム電源装置の異常保護手段として利用することが可能である。 The overcurrent protection circuit according to the present invention can be used, for example, as an abnormality protection means of a system power supply device that supplies power to a liquid crystal display panel.
１ 電源装置
２ 負荷
１０ リニア電源回路
１１ 出力トランジスタ（Ｐチャネル型ＭＯＳ電界効果トランジスタ）
１２ 出力トランジスタ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
１３ オペアンプ
１４、１５ 抵抗
１６、１７ Ｎチャネル型ＭＯＳ電界効果トランジスタ
２０ 過電流保護回路
２１ 温度検出部
２１１ ｎｐｎ型バイポーラトランジスタ
２１２〜２１４ 抵抗
２２ 閾値電流調整部
２２１、２２２ Ｐチャネル型ＭＯＳ電界効果トランジスタ
２２３、２２４ Ｎチャネル型ＭＯＳ電界効果トランジスタ
２３ 電流制限部
２３１、２３２ Ｐチャネル型ＭＯＳ電界効果トランジスタ
２３３、２３４ Ｎチャネル型ＭＯＳ電界効果トランジスタ
２３５、２３６ 抵抗
３０ 過熱保護回路
１００ 電子機器
１１０ システム電源装置
１１１ 第１リニア電源回路（正出力型）
１１２ 第２リニア電源回路（負出力型）
１２０ 液晶表示パネル
DESCRIPTION OF
12 Output transistor (N-channel MOS field effect transistor)
DESCRIPTION OF
112 Second linear power supply circuit (negative output type)
120 LCD panel
Claims (9)
前記温度検出信号に応じて閾値電流を調整する閾値電流調整部と、
リニア電源回路の出力トランジスタに流れる出力電流を前記閾値電流に制限する電流制限部と、
を有し、
前記電流制限部は、
第１端が前記出力トランジスタの第１端に接続された抵抗と；
第１端が前記抵抗の第２端に接続されて、第２端が前記出力トランジスタの第２端に接続されて、制御端が前記出力トランジスタの制御端に接続された第１トランジスタと；
第１端が前記出力トランジスタの第１端に接続されて、第２端が前記出力トランジスタの制御端に接続されて、制御端が前記第１トランジスタの第１端に接続された第２トランジスタと；
を含み、
前記閾値電流調整部は、前記温度検出信号に応じた調整電流を生成し、これを前記第１トランジスタに流れるモニタ電流に足し合わせることを特徴とする過電流保護回路。 A temperature detection unit that generates a temperature detection signal according to the chip temperature;
A threshold current adjusting unit that adjusts a threshold current according to the temperature detection signal;
A current limiting unit that limits the output current flowing through the output transistor of the linear power supply circuit to the threshold current;
I have a,
The current limiting unit is
A resistor having a first end connected to the first end of the output transistor;
A first transistor having a first terminal connected to a second terminal of the resistor, a second terminal connected to a second terminal of the output transistor, and a control terminal connected to a control terminal of the output transistor;
A second transistor having a first end connected to the first end of the output transistor, a second end connected to the control end of the output transistor, and a control end connected to the first end of the first transistor; ;
Including
The overcurrent protection circuit, wherein the threshold current adjustment unit generates an adjustment current according to the temperature detection signal and adds the adjustment current to a monitor current flowing through the first transistor .
請求項１〜請求項４のいずれか一項に記載の過電流保護回路と、
を有することを特徴とする電源装置。 A linear power supply circuit that generates an output voltage from an input voltage;
The overcurrent protection circuit according to any one of claims 1 to 4 ,
A power supply device comprising:
請求項３に記載の過電流保護回路と、
前記チップ温度が過熱検出温度よりも高くなったときに前記リニア電源回路の出力動作を停止させる過熱保護回路と、
を有し、
前記過熱検出温度は、前記第１閾値温度よりも高く前記第２閾値温度も低いことを特徴とする電源装置。 A linear power supply circuit that generates an output voltage from an input voltage;
An overcurrent protection circuit according to claim 3;
An overheat protection circuit that stops the output operation of the linear power supply circuit when the chip temperature becomes higher than the overheat detection temperature;
Have
The overheat detection temperature, the higher the second threshold temperature than the first threshold temperature is low can be that power supplies wherein.
前記電源装置から電力の供給を受ける負荷と、
を有することを特徴とする電子機器。 The power supply device according to any one of claims 5 to 7 ,
A load receiving power from the power supply;
An electronic device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014095804A JP6353268B2 (en) | 2014-05-07 | 2014-05-07 | Overcurrent protection circuit and power supply device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014095804A JP6353268B2 (en) | 2014-05-07 | 2014-05-07 | Overcurrent protection circuit and power supply device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015213404A JP2015213404A (en) | 2015-11-26 |
| JP6353268B2 true JP6353268B2 (en) | 2018-07-04 |
Family
ID=54697370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014095804A Active JP6353268B2 (en) | 2014-05-07 | 2014-05-07 | Overcurrent protection circuit and power supply device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6353268B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6825831B2 (en) * | 2016-06-21 | 2021-02-03 | ローム株式会社 | Power supply |
| JP6712199B2 (en) * | 2016-08-10 | 2020-06-17 | ローム株式会社 | Overcurrent protection circuit |
| JP6843559B2 (en) * | 2016-09-01 | 2021-03-17 | リンナイ株式会社 | Power supply |
| CN108184218B (en) * | 2018-02-11 | 2024-02-09 | 重庆戒客科技有限公司 | Shared sleep cabin control system |
| JP7063223B2 (en) | 2018-10-05 | 2022-05-09 | 株式会社デンソー | Electronic control device |
| JP7307654B2 (en) * | 2019-10-15 | 2023-07-12 | ローム株式会社 | switch device |
| CN114204924B (en) * | 2020-09-17 | 2024-06-28 | 圣邦微电子（北京）股份有限公司 | Protection circuit and load switching circuit of power switch tube |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272392A (en) * | 1992-12-04 | 1993-12-21 | North American Philips Corporation | Current limited power semiconductor device |
| JP2009171216A (en) * | 2008-01-16 | 2009-07-30 | Denso Corp | Overheat-protecting device for one-chip ic |
| JP5969237B2 (en) * | 2012-03-23 | 2016-08-17 | エスアイアイ・セミコンダクタ株式会社 | Semiconductor device |
-
2014
- 2014-05-07 JP JP2014095804A patent/JP6353268B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015213404A (en) | 2015-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6353268B2 (en) | Overcurrent protection circuit and power supply device using the same | |
| JP2015154658A (en) | circuit device and electronic equipment | |
| US8723594B2 (en) | Overcurrent protection circuit | |
| CN108832900B (en) | Operational amplifier circuit and overcurrent protection method thereof | |
| JP2008204018A (en) | Voltage regulator | |
| JP2010152451A (en) | Voltage regulator | |
| JPWO2014123046A1 (en) | Gate drive circuit | |
| JP2014171332A (en) | Switching regulator and electronic apparatus | |
| JP2011061966A (en) | Voltage regulator | |
| JPWO2012157118A1 (en) | Driving device for driving voltage-driven element | |
| JP6498503B2 (en) | Current detection circuit | |
| US20130127496A1 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
| KR20150123712A (en) | Overcurrent protection circuit, semiconductor device and voltage regulator | |
| US20160187900A1 (en) | Voltage regulator circuit and method for limiting inrush current | |
| JP4920305B2 (en) | Overheat detection circuit and semiconductor device and electronic apparatus incorporating the overheat detection circuit | |
| JP2015231180A (en) | Driving circuit and semiconductor device | |
| JP2010246294A (en) | Power supply circuit and electronic apparatus | |
| JP5767855B2 (en) | Regulator circuit | |
| JP6302639B2 (en) | Current monitoring circuit | |
| JP2014215733A (en) | Constant-current protective circuit | |
| JP6070319B2 (en) | Overvoltage protection circuit | |
| KR101431382B1 (en) | Circuit of limiting load rush current in direct current input-part having inductive load | |
| JP4286763B2 (en) | Overcurrent protection circuit and voltage generation circuit | |
| JP5931398B2 (en) | Power circuit | |
| JP5640441B2 (en) | Semiconductor integrated circuit for DC power supply and regulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180608 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6353268 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |