JP6347819B2 - 暗号アルゴリズムの弱点保護 - Google Patents
暗号アルゴリズムの弱点保護 Download PDFInfo
- Publication number
- JP6347819B2 JP6347819B2 JP2016204123A JP2016204123A JP6347819B2 JP 6347819 B2 JP6347819 B2 JP 6347819B2 JP 2016204123 A JP2016204123 A JP 2016204123A JP 2016204123 A JP2016204123 A JP 2016204123A JP 6347819 B2 JP6347819 B2 JP 6347819B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- cryptographic
- key
- attack
- relationship
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 20
- 230000008859 change Effects 0.000 description 11
- 230000000295 complement effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 206010000117 Abnormal behaviour Diseases 0.000 description 1
- 230000002155 anti-virotic effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/22—Arrangements for preventing the taking of data from a data transmission channel without authorisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/127—Trusted platform modules [TPM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Storage Device Security (AREA)
Description
a.暗号アルゴリズムの予測される結果A(K0,M)を計算する
b.暗号アルゴリズムAを変更されたキーf(K0)およびメッセージg(M)に適用することによって、変更された結果A(f(K0),g(M))を計算する
c.先行する2つのステップで計算された値A(K0,M)とA(f(K0),g(M))の間の関係Rが検証されているかどうかをチェックする
d.関係Rが検証されない場合には、攻撃を検出する
A(f(d),g(M))=[M*(ae)][d+b*(e*d−1)]mod N
=[Md*(ae)d]*[M*(ae)][b*(e*d−1)]mod N
=Md*(ae)d mod N
=a*(Md)mod N
=a*A(d,M)mod N
メッセージを変更する必要がない場合もあるが、暗号アルゴリズムAのプロパティは、関係Rを単純化するためにメッセージも変更すること(gは恒等とは異なっている)が利点となるような場合もある。
a.予測される結果r=DES(K0,M)を計算する
b.変更された結果mr=DES(K0,M)を計算する。ここで、K0はK0の論理ビットの補数を表し、MはMの論理ビットの補数を表す。
c.最初の結果rが第2の結果mrの論理ビットの補数であるかどうかをチェックする例えば、r XOR mrが11111...11に等しいことをチェックすることができる。
d.関係が検証されない場合、すなわち、2つの結果が論理ビットの補数ではない場合、攻撃を検出する。
Claims (5)
- 暗号キーKiおよびメッセージMとすると、暗号アルゴリズムAが値A(Ki,M)を計算するように設定されている暗号アルゴリズムAを実装する暗号デバイスであって、A(Ki,M)とA(f(Ki),g(M))の間の関係Rとすると、ここで、fとgが2つの双射で、fが恒等関数とは異なっており、暗号デバイスが、
n個のランダムキーK1...Knを生成し、
0とnの間の各iに対してA(Ki,M)およびA(f(Ki),g(M))をランダムな順序で計算し、
0とnの間の各iに対するA(Ki,M)およびA(f(Ki),g(M))のランダムな順序でのすべての前記計算が終了した後に、
0とnの間の各iに対して、A(Ki,M)およびA(f(Ki),g(M))の値の各組の関係Rをチェックし、
0とnの間のいずれかのiに対して関係Rが検証されない場合には、攻撃を検出するための手段を備える、暗号デバイス。 - 双射fが各々のランダムキーKiのすべてのビットを反転することである、請求項1に記載の暗号デバイス。
- 双射gがメッセージMのすべてのビットを反転することである、請求項1または2に記載の暗号デバイス。
- 関係Rは、予測される結果A(Ki,M)の各ビットが変更された結果A(f(Ki),g(M))の対応するビットの反転であることである、請求項1から3のいずれか一項に記載の暗号デバイス。
- 暗号デバイスがスマートカード、TPM、またはHSMである、請求項1から4のいずれか一項に記載の暗号デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP08305727.3 | 2008-10-24 | ||
EP08305727A EP2180631A1 (en) | 2008-10-24 | 2008-10-24 | Cryptographic algorithm fault protections |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014126948A Division JP2014197222A (ja) | 2008-10-24 | 2014-06-20 | 暗号アルゴリズムの弱点保護 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017034713A JP2017034713A (ja) | 2017-02-09 |
JP6347819B2 true JP6347819B2 (ja) | 2018-06-27 |
Family
ID=40495723
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011532582A Pending JP2012506658A (ja) | 2008-10-24 | 2009-10-09 | 暗号アルゴリズムの弱点保護 |
JP2014126948A Pending JP2014197222A (ja) | 2008-10-24 | 2014-06-20 | 暗号アルゴリズムの弱点保護 |
JP2016204123A Active JP6347819B2 (ja) | 2008-10-24 | 2016-10-18 | 暗号アルゴリズムの弱点保護 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011532582A Pending JP2012506658A (ja) | 2008-10-24 | 2009-10-09 | 暗号アルゴリズムの弱点保護 |
JP2014126948A Pending JP2014197222A (ja) | 2008-10-24 | 2014-06-20 | 暗号アルゴリズムの弱点保護 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8477933B2 (ja) |
EP (2) | EP2180631A1 (ja) |
JP (3) | JP2012506658A (ja) |
KR (1) | KR101528836B1 (ja) |
WO (1) | WO2010046251A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2367316B1 (en) * | 2010-03-12 | 2017-07-05 | STMicroelectronics (Rousset) SAS | Method and circuitry for detecting a fault attack |
DE102010055237A1 (de) * | 2010-12-20 | 2012-06-21 | Giesecke & Devrient Gmbh | Verfahren zum geschützten Ausführen einer kryptographischen Berechnung |
EP2602952A1 (en) | 2011-12-07 | 2013-06-12 | Gemalto SA | Cryptographic method for protecting a key hardware register against fault attacks |
EP2620890A1 (en) * | 2012-01-25 | 2013-07-31 | Gemalto SA | Method for detecting a fault injected in hardware registers of an electronic device |
DE102012011727A1 (de) * | 2012-06-13 | 2013-12-19 | Giesecke & Devrient Gmbh | Gegen Safe Error Angriffe geschützte kryptografische Berechnung |
CN103530474A (zh) * | 2013-10-25 | 2014-01-22 | 东南大学 | 面向aes算法电路的差分功耗攻击测试方法 |
FR3045184B1 (fr) | 2015-12-15 | 2018-07-20 | Idemia France | Procede d’ecriture dans une memoire non-volatile d’une entite electronique et entite electronique associee |
JP6728799B2 (ja) | 2016-03-11 | 2020-07-22 | 日本電気株式会社 | 暗号通信システム、暗号通信方法、セキュリティチップ、通信装置およびその制御方法と制御プログラム |
EP3267354A1 (en) * | 2016-07-04 | 2018-01-10 | Gemalto Sa | Secure loading of secret data to non-protected hardware registers |
FR3056789B1 (fr) * | 2016-09-27 | 2018-09-21 | Safran Identity & Security | Procede de chiffrement ou de dechiffrement symetrique par bloc |
CN109508157A (zh) * | 2017-09-14 | 2019-03-22 | 北京立思辰计算机技术有限公司 | 一种打印机控制器及打印机控制方法 |
JP7272533B2 (ja) * | 2018-11-05 | 2023-05-12 | エッジ ケース リサーチ,インコーポレイテッド | 知覚システムを評価するシステム及び方法 |
CN113434332B (zh) * | 2021-05-27 | 2022-02-18 | 国家信息技术安全研究中心 | 基于故障蔓延的针对des/3des中间轮攻击的密钥恢复方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10154976A (ja) * | 1996-11-22 | 1998-06-09 | Toshiba Corp | タンパーフリー装置 |
JP2000165375A (ja) * | 1998-11-30 | 2000-06-16 | Hitachi Ltd | 情報処理装置、icカード |
JP4188571B2 (ja) * | 2001-03-30 | 2008-11-26 | 株式会社日立製作所 | 情報処理装置の演算方法および耐タンパ演算攪乱実装方式 |
JP3844116B2 (ja) * | 2001-04-16 | 2006-11-08 | 株式会社ルネサステクノロジ | 暗号化・復号化装置とicカード |
DE10136335B4 (de) * | 2001-07-26 | 2007-03-22 | Infineon Technologies Ag | Prozessor mit mehreren Rechenwerken |
FR2829331B1 (fr) * | 2001-09-04 | 2004-09-10 | St Microelectronics Sa | Procede de securisation d'une quantite secrete |
DE102004062825B4 (de) * | 2004-12-27 | 2006-11-23 | Infineon Technologies Ag | Kryptographische Einheit und Verfahren zum Betreiben einer kryptographischen Einheit |
JP4529719B2 (ja) * | 2005-02-16 | 2010-08-25 | ソニー株式会社 | 信号処理回路 |
FR2893796B1 (fr) * | 2005-11-21 | 2008-01-04 | Atmel Corp | Procede de protection par chiffrement |
JP4871194B2 (ja) * | 2006-04-18 | 2012-02-08 | 株式会社半導体エネルギー研究所 | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 |
US7836309B2 (en) * | 2007-07-20 | 2010-11-16 | Microsoft Corporation | Generic extensible pre-operating system cryptographic infrastructure |
-
2008
- 2008-10-24 EP EP08305727A patent/EP2180631A1/en not_active Withdrawn
-
2009
- 2009-10-09 KR KR1020117009006A patent/KR101528836B1/ko active IP Right Grant
- 2009-10-09 WO PCT/EP2009/063205 patent/WO2010046251A1/en active Application Filing
- 2009-10-09 EP EP09783910.4A patent/EP2351286B1/en active Active
- 2009-10-09 US US13/123,655 patent/US8477933B2/en active Active
- 2009-10-09 JP JP2011532582A patent/JP2012506658A/ja active Pending
-
2014
- 2014-06-20 JP JP2014126948A patent/JP2014197222A/ja active Pending
-
2016
- 2016-10-18 JP JP2016204123A patent/JP6347819B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP2351286B1 (en) | 2020-04-22 |
EP2180631A1 (en) | 2010-04-28 |
JP2014197222A (ja) | 2014-10-16 |
JP2012506658A (ja) | 2012-03-15 |
US8477933B2 (en) | 2013-07-02 |
KR101528836B1 (ko) | 2015-06-15 |
EP2351286A1 (en) | 2011-08-03 |
US20110274268A1 (en) | 2011-11-10 |
JP2017034713A (ja) | 2017-02-09 |
KR20110088509A (ko) | 2011-08-03 |
WO2010046251A1 (en) | 2010-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6347819B2 (ja) | 暗号アルゴリズムの弱点保護 | |
Dunn et al. | Cloaking malware with the trusted platform module | |
US9571289B2 (en) | Methods and systems for glitch-resistant cryptographic signing | |
US8677482B2 (en) | Hardware security for software processes | |
WO2018017421A1 (en) | Modular exponentiation with side channel attack countermeasures | |
JPH10154976A (ja) | タンパーフリー装置 | |
RU2579990C2 (ru) | Защита от пассивного сниффинга | |
WO2016045458A1 (zh) | 一种安全控制方法及网络设备 | |
JP2021144239A (ja) | 暗号アルゴリズム向けのワンタイムの中国剰余定理のべき乗のためのシステムおよび方法 | |
WO2014153760A1 (en) | Detecting exploits against software applications | |
JP2011072040A (ja) | 誤りに基づく攻撃から電子回路を保護する方法 | |
Götzfried et al. | Mutual authentication and trust bootstrapping towards secure disk encryption | |
Schmidt et al. | Combined implementation attack resistant exponentiation | |
CN112332973B (zh) | 一种细粒度的物联网设备控制流保护方法 | |
CN116956298A (zh) | 应用运行环境检测方法和装置 | |
EP3891630B1 (en) | Method for end entity attestation | |
Sarma | Security of hard disk encryption | |
CN114124366A (zh) | 一种可信芯片的密钥生成方法及相关设备 | |
US10305678B2 (en) | Imbalanced montgomery ladder | |
Stumpf et al. | Towards secure e-commerce based on virtualization and attestation techniques | |
Warsi et al. | Secure Firmware based Lightweight Trusted Platform Module (FLTPM) for IoT Devices | |
Yousuf | Security of hard disk encryption | |
Algawi et al. | In kernel implementation of rsa routines | |
Fournaris | Hardware module design for ensuring trust | |
Farrell | Applications Directly Using Cryptography |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6347819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |