JP6335717B2 - Semiconductor device - Google Patents

Description

本発明は、単結晶炭化ケイ素からなる導電性半導体基板を用いた炭化ケイ素半導体デバイスであって、金属酸化膜半導体電界効果トランジスタに関わるものである。   The present invention relates to a silicon carbide semiconductor device using a conductive semiconductor substrate made of single crystal silicon carbide, and relates to a metal oxide semiconductor field effect transistor.

単結晶炭化ケイ素材料（以下SiC）はシリコンに比べて、バンドギャップは約３倍、絶縁破壊電界は１０倍以上という優れた特徴を有することから、ＳｉＣを用いることにより、電気的抵抗値が低い高効率で高耐圧のパワーデバイスを製造することができる。   Single crystal silicon carbide material (hereinafter referred to as SiC) has excellent characteristics such as a band gap of about 3 times and a dielectric breakdown electric field of 10 times or more as compared with silicon. Therefore, by using SiC, the electrical resistance value is low. A power device with high efficiency and high withstand voltage can be manufactured.

ＳｉＣの製造方法としては、アチソン法、レーリー法、昇華再結晶法（改良レーリー法）、溶液成長法等が知られているが、このうち半導体材料用の単結晶材料として広く用いられているのは昇華再結晶法である。昇華再結晶法は、一般に黒鉛坩堝の下部にＳｉＣの粉末原料を充填し加熱昇華させて、坩堝内の上部に配置した種結晶基板上に再凝固させて単結晶を成長する製法である。ＳｉＣ特有のポリタイプについては、プロセス制御条件等で、４Ｈや６Ｈ等の造り分けが可能であり、一般にパワーデバイス用の材料は電気的特性で優れる４Ｈポリタイプの単結晶が用いられている。   Known methods for producing SiC include the Atchison method, the Rayleigh method, the sublimation recrystallization method (improved Rayleigh method), the solution growth method, and the like. Of these, it is widely used as a single crystal material for semiconductor materials. Is a sublimation recrystallization method. The sublimation recrystallization method is generally a production method in which a SiC powder raw material is filled in a lower portion of a graphite crucible, heated and sublimated, and re-solidified on a seed crystal substrate disposed in the upper portion of the crucible to grow a single crystal. With respect to the polytype peculiar to SiC, 4H, 6H, and the like can be separately produced under process control conditions and the like. Generally, a 4H polytype single crystal having excellent electrical characteristics is used as a power device material.

得られた結晶はシリコン基板と類似した加工工程を経て、所定サイズ、形状の基板とする。さらに基板上にＳｉＣからなるエピタキシャル膜を形成したエピ基板がデバイス製造用基板として用いられるのが一般的である。   The obtained crystal is processed into a substrate having a predetermined size and shape through processing steps similar to those of a silicon substrate. Furthermore, an epitaxial substrate in which an epitaxial film made of SiC is formed on a substrate is generally used as a device manufacturing substrate.

ＳｉＣを用いたパワーデバイスとしては、シリコン半導体デバイスと同様にショットキーバリアダイオード（Schottky-Barrier Diode、以下SBD）や金属酸化膜半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor、以下MOSFET）が知られている。   As power devices using SiC, Schottky-Barrier Diode (SBD) and Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFET) as well as silicon semiconductor devices. It has been known.

このうち、ＳＢＤは、一般に半導体材料と金属を接合し、ショットキー障壁を設けることで、ダイオードとしての整流機能を得るものであり、ＳｉＣのショットキー金属としては、例えばチタンやニッケル等が一般に知られている。   Of these, the SBD generally obtains a rectifying function as a diode by bonding a semiconductor material and a metal and providing a Schottky barrier. For example, titanium and nickel are generally known as SiC Schottky metals. It has been.

一方のＭＯＳＦＥＴは、一般に図３、図４に示すように、ＳｉＣからなる導電性半導体基板（SiC半導体基板）１上に形成されたＳｉＣの導電性半導体層（ホモエピタキシャル層）２の表面上に絶縁体となる酸化膜５を形成し、その上に金属導体を有した第１電極（ゲート電極）６と、前記導電性半導体層と異なる極性を有した領域３上に金属導体を形成した第２電極（ソース電極）８と、前記導電性半導体基板１の裏面上に金属導体を形成した第３電極（ドレイン電極）10-1を有する縦型構造となっている。そして、ゲート電極６とソース電極８との間に電圧を印加するとゲート電極６の下にある導電性半導体層２の極性が反転して、対極にあるドレイン電極10-1と導電性半導体基板１との間でドリフト層の役割をする導電性半導体層２と同極性となることにより、ソース電極８とドレイン電極10-1との間に電流が流れる構造になっている。このようなＭＯＳＦＥＴは、ゲート電極６への電圧入力によって電流の流れが容易に制御できる多数キャリアデバイスであるため、高周波動作に適しており、スイッチング電源などのスイッチ素子などに利用される。   One MOSFET is generally formed on the surface of a SiC conductive semiconductor layer (homoepitaxial layer) 2 formed on a conductive semiconductor substrate (SiC semiconductor substrate) 1 made of SiC, as shown in FIGS. An oxide film 5 to be an insulator is formed, a first electrode (gate electrode) 6 having a metal conductor thereon, and a metal conductor formed on a region 3 having a polarity different from that of the conductive semiconductor layer. The vertical structure has two electrodes (source electrodes) 8 and a third electrode (drain electrode) 10-1 in which a metal conductor is formed on the back surface of the conductive semiconductor substrate 1. Then, when a voltage is applied between the gate electrode 6 and the source electrode 8, the polarity of the conductive semiconductor layer 2 under the gate electrode 6 is reversed, and the drain electrode 10-1 and the conductive semiconductor substrate 1 at the counter electrode are reversed. Between the source electrode 8 and the drain electrode 10-1, a current flows between the source electrode 8 and the drain electrode 10-1. Such a MOSFET is a majority carrier device whose current flow can be easily controlled by voltage input to the gate electrode 6, and is therefore suitable for high-frequency operation, and is used for a switching element such as a switching power supply.

ところで、ＭＯＳＦＥＴを電源回路などで用いる場合、モーター等の電源回路の負荷側に蓄積された磁気エネルギーによって生じる還流電流などにより、ＭＯＳＦＥＴの順方向（ドレイン−ソース間）とは反対の逆方向電圧が生じることがあり、この際にはＭＯＳＦＥＴ内に存在するｐｎ接合のボディダイオード（寄生ダイオード）が導通して、ボディダイオードとしては順方向の極性、つまりＭＯＳＦＥＴとしては逆方向となる電流がソース−ドレイン間に流れるようになる。このとき、電源回路方式よっては、本ボディダイオードを転流ダイオードとして積極的に用いる場合がある。   By the way, when a MOSFET is used in a power supply circuit or the like, a reverse voltage opposite to the forward direction of the MOSFET (between the drain and source) is caused by a reflux current generated by magnetic energy accumulated on the load side of a power supply circuit such as a motor. In this case, a pn junction body diode (parasitic diode) existing in the MOSFET is turned on, and the current in the forward direction as the body diode, that is, the current in the reverse direction as the MOSFET is source-drain. It flows in between. At this time, depending on the power supply circuit system, the body diode may be actively used as a commutation diode.

シリコンで形成したシリコン−ＭＯＳＦＥＴのボディダイオードは、ダイオードとして順方向に通電した際には１Ｖ程度の順電圧降下で済むため利用可能であるが、ＳｉＣで形成したＳｉＣ−ＭＯＳＦＥＴの場合はシリコンの約３倍のバンドギャップを有するため、ボディダイオードの順電圧降下が２．５Ｖ〜３．０Ｖと著しく大きくなり、電力損失が大きいことから、ボディダイオードは積極的には用いられない。   A silicon-MOSFET body diode formed of silicon can be used because a forward voltage drop of about 1 V is sufficient when the diode is energized in the forward direction. However, in the case of a SiC-MOSFET formed of SiC, the body diode of silicon can be used. Since the body diode has a triple band gap, the forward voltage drop of the body diode is remarkably increased to 2.5 V to 3.0 V, and the power loss is large. Therefore, the body diode is not actively used.

また、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードの通電については、重要な技術課題がある。ボディダイオード等のｐｎ接合ダイオードに、順方向（ソース電極からドレイン電極方向）へ電流を流し続けるとＳｉＣの結晶中に積層欠陥が発生して、ＳｉＣ−ＭＯＳＦＥＴのデバイス特性が劣化するという問題が知られている（非特許文献１参照）。原因としては、ｐｎ接合ダイオードにおける少数キャリアの再結合エネルギーによって炭化珪素基板に存在する基底面転位等を起点として、積層欠陥が発生・拡張するため、ボディダイオオードに一定時間通電すると、ＳｉＣ−ＭＯＳＦＥＴの順方向ＯＮ抵抗が増大すると考えられる。このため、ＳｉＣ−ＭＯＳＦＥＴ内のボディダイオードが通電しないように保護する意味で、ソース電極とドレイン電極間に外付けで転流ダイオード１４をＳｉＣ−ＭＯＳＦＥＴの順方向とは逆向きの極性で併設し、この外付けの転流ダイオード１４を用いて還流電流を転流させるのが一般的である。   Further, there is an important technical problem regarding the energization of the body diode of the SiC-MOSFET. There is a problem that if a current is continuously passed through a pn junction diode such as a body diode in the forward direction (from the source electrode to the drain electrode), a stacking fault is generated in the SiC crystal and the device characteristics of the SiC-MOSFET deteriorate. (See Non-Patent Document 1). The cause is that stacking faults are generated and expanded starting from basal plane dislocations existing in the silicon carbide substrate due to the recombination energy of minority carriers in the pn junction diode. Therefore, when the body diode is energized for a certain time, the SiC-MOSFET It is thought that the forward ON resistance increases. For this reason, in order to protect the body diode in the SiC-MOSFET from being energized, an externally connected commutation diode 14 is provided between the source electrode and the drain electrode with a polarity opposite to the forward direction of the SiC-MOSFET. In general, the return current is commutated by using the external commutation diode 14.

この点について、別な例として特許文献１には、転流ダイオードを外付けのデバイスとはせず、ＳｉＣ−ＭＯＳＦＥＴのデバイス内にＳＢＤ構造を形成して転流ダイオードとした一体型ＳｉＣ−ＭＯＳＦＥＴデバイスが開示されている。   In regard to this point, as another example, Patent Document 1 discloses that an integrated SiC-MOSFET in which an SBD structure is formed in a SiC-MOSFET device without forming the commutation diode as an external device. A device is disclosed.

また、特許文献２には、転流ダイオードを併設しても、ボディダイオードに電流が流れる現象が生じることが開示されている。具体的には、転流ダイオードに電流が流れ始めると、転流ダイオードを通る電流経路の寄生インダクタンスによりソース電極とドレイン電極間に逆起電力が発生し、この逆起電力が、転流ダイオードに並列接続となっているＳｉＣ−ＭＯＳＦＥＴのボディダイオードの順方向立ち上がり電圧に達すると、ボディダイオードに電流が流れるとされており、その対策として、回路の寄生インダクタンスを制御する方法が開示されている。   Further, Patent Document 2 discloses that even when a commutation diode is provided, a phenomenon in which a current flows through the body diode occurs. Specifically, when current starts to flow through the commutation diode, a back electromotive force is generated between the source electrode and the drain electrode due to the parasitic inductance of the current path passing through the commutation diode, and this back electromotive force is generated in the commutation diode. When the forward rising voltage of the body diode of the SiC-MOSFET connected in parallel is reached, a current flows through the body diode. As a countermeasure, a method of controlling the parasitic inductance of the circuit is disclosed.

さらに、特許文献３では、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードに通電しても劣化が生じないように、結晶欠陥が無い炭化珪素半導体ウェハを選別すべく、積層欠陥の検出によって炭化珪素半導体ウェハの良品及び不良品の選別を精度よく行うことができる炭化珪素半導体装置の検査方法を開示している。   Furthermore, in Patent Document 3, in order to select a silicon carbide semiconductor wafer having no crystal defects so that deterioration does not occur even when a SiC-MOSFET body diode is energized, a non-defective silicon carbide semiconductor wafer is detected by detecting stacking faults. A method for inspecting a silicon carbide semiconductor device capable of accurately sorting defective products is disclosed.

特許第４９００６６２号公報Japanese Patent No. 4900662 特開２０１４−３０３５９号公報JP 2014-30359 A 特開２０１４−２２５０３号公報JP 2014-22503 A

Anant Agarwal, Husna Fatima, Sarah Haney, Sei-Hyung Ryu,「A New Degradation Mechanism in High-Voltage SiC Power MOSFETs」IEEE ELECTRON DEVICE LETTERS, VOL. 28, NO. 7, JULY 2007Anant Agarwal, Husna Fatima, Sarah Haney, Sei-Hyung Ryu, “A New Degradation Mechanism in High-Voltage SiC Power MOSFETs” IEEE ELECTRON DEVICE LETTERS, VOL. 28, NO. 7, JULY 2007

上述した特許文献１には、ＳｉＣ−ＭＯＳＦＥＴのデバイス内にＳＢＤ構造を形成することが開示されているが、詳しくは、その図４に示されるように、転流ダイオード１４をＭＯＳＦＥＴ構造に内蔵したものであり、ＭＯＳＦＥＴのボディダイオードと同じ順方向で、並列回路を形成しているに過ぎない。そのため、電流は分流して、ＭＯＳＦＥＴのボディダイオードの通電を完全に阻止できない。   Patent Document 1 described above discloses that an SBD structure is formed in a SiC-MOSFET device. Specifically, as shown in FIG. 4, a commutation diode 14 is built in the MOSFET structure. In other words, a parallel circuit is merely formed in the same forward direction as the body diode of the MOSFET. For this reason, the current is shunted, and the energization of the MOSFET body diode cannot be completely prevented.

一方で、特許文献２に開示されている回路の寄生インダクタンスを減らして、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードへの通電を抑制しようとしても、転流ダイオードの内部抵抗と通電電流の瞬時値の積がＳｉＣ−ＭＯＳＦＥＴのボディダイオードの閾値電圧２．５Ｖ〜３．０Ｖを超えた場合にはボディダイオードへの通電が生じ、デバイスが劣化する問題がある。特に２ｋＶを超えるような高電圧回路用の転流ダイオードを用いた場合は、高耐圧化のためにダイオードの構造上、内部抵抗が高くなることから、ＳｉＣ−ＭＯＳＦＥＴのターンオフの際に生じるサージ状の瞬間的な逆方向の電流が転流ダイオードに通電されたときに、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードの閾値電圧を超えて通電することが問題となる。   On the other hand, even if an attempt is made to reduce the parasitic inductance of the circuit disclosed in Patent Document 2 and suppress the energization of the body diode of the SiC-MOSFET, the product of the internal resistance of the commutation diode and the instantaneous value of the energization current is SiC. -When the threshold voltage of the body diode of the MOSFET exceeds 2.5 V to 3.0 V, the body diode is energized, and there is a problem that the device deteriorates. In particular, when a commutation diode for a high voltage circuit exceeding 2 kV is used, the internal resistance becomes high due to the structure of the diode in order to increase the breakdown voltage, and thus a surge state generated when the SiC-MOSFET is turned off. When a current in the reverse direction is applied to the commutation diode, it becomes a problem that the current exceeds the threshold voltage of the body diode of the SiC-MOSFET.

更には、特許文献３に開示されているボディダイオードの通電劣化の原因となる積層欠陥や基底面転位等が皆無の炭化珪素半導体ウェハを一般に入手するのは難しく、また、選別するために新たな検査方法を必要とする等の課題がある。   Furthermore, it is difficult to generally obtain a silicon carbide semiconductor wafer having no stacking faults or basal plane dislocations that cause current deterioration of the body diode disclosed in Patent Document 3, and a new one for selection. There are problems such as requiring an inspection method.

そこで、本発明では、これらの状況を鑑みて、ＳｉＣ−ＭＯＳＦＥＴに内蔵するボディダイオードに流れる電流を阻止する構造を有して、転流ダイオードを外付けした半導体デバイスを提供することを目的とする。 Accordingly, in view of these circumstances, the present invention has an object to provide a semiconductor device having a structure for blocking a current flowing through a body diode built in a SiC-MOSFET and having an external commutation diode. .

本発明者らは、上記課題を解決するために鋭意検討した結果、縦型のＳｉＣ−ＭＯＳＦＥＴにおいて、第３電極（ドレイン電極）の金属導体と導電性半導体基板との間をショットキー接合とすることで、ボディダイオードに流れる電流を確実に阻止することができるようになることを見出し、本発明を完成させた。すなわち、本発明では、以下の手段を用いるようにする。   As a result of intensive studies to solve the above problems, the present inventors have made a Schottky junction between the metal conductor of the third electrode (drain electrode) and the conductive semiconductor substrate in the vertical SiC-MOSFET. As a result, it was found that the current flowing through the body diode can be surely blocked, and the present invention has been completed. That is, in the present invention, the following means are used.

（１）単結晶炭化ケイ素からなる導電性半導体基板の表面側にホモエピタキシャル層を有して、該ホモエピタキシャル層上に絶縁体となる酸化膜を介して金属導体を形成してなる第１電極と、前記ホモエピタキシャル層と異なる極性を有した領域上に金属導体を形成してなる第２電極と、前記導電性半導体基板の裏面側に金属導体を形成してなる第３電極とを備えた縦型の金属酸化膜半導体電界効果トランジスタにおいて、第２電極と第３電極との間に転流ダイオードを外付けした半導体デバイスであって、前記第３電極の金属導体と前記導電性半導体基板との間がショットキー接合を形成しており、下記の関係式を満たすことを特徴とする半導体デバイス。
（「転流ダイオードの内部抵抗」×「転流ダイオードを通電する電流の瞬時値の最大値」）≦（「金属酸化膜半導体電界効果トランジスタにおけるボディダイオードの閾値電圧」＋「ショットキー接合となる第３電極のショットキーダイオードとしての逆方向の耐電圧」）
（２）前記単結晶炭化ケイ素からなる導電性半導体基板が４Ｈ型結晶構造であって、かつ、窒素をドープしたｎ型極性を有することを特徴とする（１）に記載の半導体デバイス。
（３）前記第３電極の金属導体はアルミニウム又はニッケルからなることを特徴とする（１）又は（２）に記載の半導体デバイス。
（４）前記金属酸化膜半導体電界効果トランジスタが耐電圧２ｋＶ超を有することを特徴とする（１）〜（３）のいずれかに記載の半導体デバイス。
(1) A first electrode having a homoepitaxial layer on the surface side of a conductive semiconductor substrate made of single crystal silicon carbide and forming a metal conductor on the homoepitaxial layer via an oxide film serving as an insulator. And a second electrode formed by forming a metal conductor on a region having a polarity different from that of the homoepitaxial layer, and a third electrode formed by forming a metal conductor on the back side of the conductive semiconductor substrate. In a vertical metal oxide semiconductor field effect transistor, a semiconductor device having a commutation diode externally attached between a second electrode and a third electrode, wherein the metal conductor of the third electrode, the conductive semiconductor substrate, A semiconductor device is characterized in that a Schottky junction is formed between and satisfies the following relational expression.
A "threshold voltage of the body diode in the metal oxide semiconductor field effect transistor" + "Schottky junction (" maximum value of the instantaneous value of the current flowing the commutating diode "" internal resistance of the commutating diode "×) ≦ ( reverse withstand voltage of the Schottky diode of the third electrode ")
(2) The semiconductor device according to (1), wherein the conductive semiconductor substrate made of single-crystal silicon carbide has a 4H-type crystal structure and has an n-type polarity doped with nitrogen.
(3) The semiconductor device according to (1) or (2), wherein the metal conductor of the third electrode is made of aluminum or nickel.
(4) The semiconductor device according to any one of (1) to (3), wherein the metal oxide semiconductor field effect transistor has a withstand voltage exceeding 2 kV.

本発明によれば、縦型のＳｉＣ−ＭＯＳＦＥＴにおける第３電極（ドレイン電極）の金属導体と導電性半導体基板との間をショットキー接合としたことにより、ＳｉＣ−ＭＯＳＦＥＴに内蔵されるボディダイオードに流れる電流を阻止でき、ＳｉＣ−ＭＯＳＦＥＴのデバイス特性の劣化を防ぐことができる。   According to the present invention, a Schottky junction is formed between the metal conductor of the third electrode (drain electrode) in the vertical SiC-MOSFET and the conductive semiconductor substrate, so that the body diode built in the SiC-MOSFET can be formed. The flowing current can be blocked, and the deterioration of the device characteristics of the SiC-MOSFET can be prevented.

図１は、本発明の第１実施例に係るＭＯＳＦＥＴを説明するための構成図である。FIG. 1 is a block diagram for explaining a MOSFET according to a first embodiment of the present invention. 図２は、本発明の第１実施例に係るＭＯＳＦＥＴの機能を説明するための簡易回路図である。FIG. 2 is a simplified circuit diagram for explaining the function of the MOSFET according to the first embodiment of the present invention. 図３は、従来のＭＯＳＦＥＴを説明するための構成図である。FIG. 3 is a configuration diagram for explaining a conventional MOSFET. 図４は、従来のＭＯＳＦＥＴの機能を説明するための簡易回路図である。FIG. 4 is a simplified circuit diagram for explaining the function of a conventional MOSFET. 図５は、本発明のＭＯＳＦＥＴの順方向電流−電圧特性図である。FIG. 5 is a forward current-voltage characteristic diagram of the MOSFET of the present invention. 図６は、従来のＭＯＳＦＥＴの順方向電流−電圧特性図である。FIG. 6 is a forward current-voltage characteristic diagram of a conventional MOSFET. 図７−１は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。FIGS. 7-1 is a schematic diagram explaining the manufacture procedure of MOSFET of this invention. FIGS. 図７−２は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。FIG. 7-2 is a schematic diagram for explaining a manufacturing procedure of the MOSFET of the present invention. 図７−３は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。FIG. 7-3 is a schematic diagram for explaining a manufacturing procedure of the MOSFET of the present invention. 図７−４は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。FIG. 7-4 is a schematic diagram for explaining a manufacturing procedure of the MOSFET of the present invention. 図７−５は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。FIG. 7-5 is a schematic diagram for explaining a manufacturing procedure of the MOSFET of the present invention. 図７−６は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。FIG. 7-6 is a schematic view for explaining the manufacturing procedure of the MOSFET of the present invention. 図８は、本発明の第２実施例を説明するための構成図である。FIG. 8 is a block diagram for explaining a second embodiment of the present invention.

本発明の単結晶炭化ケイ素を用いた金属酸化膜半導体電界効果トランジスタ（SiC-MOSFET）の効果について、図１、図２に示すｎチャネルＳｉＣ−ＭＯＳＦＥＴ構造をベースとして説明する。   The effect of the metal oxide semiconductor field effect transistor (SiC-MOSFET) using single crystal silicon carbide of the present invention will be described based on the n-channel SiC-MOSFET structure shown in FIGS.

ここでは、単結晶炭化ケイ素からなるｎ型の導電性半導体基板１上にＣＶＤ法によりホモエピタキシャル成長させた同じくｎ型の導電性半導体層（ホモエピタキシャル層）２の表面に絶縁体となる酸化膜５を形成し、その上に金属導体を有した第１電極（ゲート電極という）６と、ｎ型導電性半導体基板１及び導電性半導体層２と異なる極性を有したｐ型の半導体領域（ｐウェル）３上に金属導体を形成した第２電極（ソース電極という）８と、導電性半導体層２とは反対側のｎ型導電性半導体基板１上に金属導体を形成した第３電極（ドレイン電極という）９とを有し、そのドレイン電極９をｎ型導電性半導体基板１に対してショットキー障壁を生じる金属導体とした。   Here, an oxide film 5 serving as an insulator is formed on the surface of an n-type conductive semiconductor layer (homoepitaxial layer) 2 that is homoepitaxially grown by CVD on an n-type conductive semiconductor substrate 1 made of single-crystal silicon carbide. And a p-type semiconductor region (p-well) having a polarity different from that of the n-type conductive semiconductor substrate 1 and the conductive semiconductor layer 2. ) Second electrode (source electrode) 8 having a metal conductor formed on 3 and third electrode (drain electrode) having a metal conductor formed on n-type conductive semiconductor substrate 1 on the opposite side of conductive semiconductor layer 2 The drain electrode 9 is a metal conductor that forms a Schottky barrier with respect to the n-type conductive semiconductor substrate 1.

すなわち、本発明のＳｉＣ−ＭＯＳＦＥＴは、ソース電極８とドレイン電極９との間に逆方向電圧が印可された場合、ドレイン電極９の金属導体と半導体基板１との間にショットキー障壁が存在することから、通電電流は阻止され、ソース電極８とドレイン電極９間に設けた外付けの転流ダイオード１４が導通し、電流は転流ダイオードへ流れるようになる。これによりＳｉＣ−ＭＯＳＦＥＴ内部にあるボディダイオードには通電電流が阻止され、少数キャリアの注入も抑制され、結晶中に積層欠陥が発生して、デバイス特性が劣化するという問題を回避できる。   That is, the SiC-MOSFET of the present invention has a Schottky barrier between the metal conductor of the drain electrode 9 and the semiconductor substrate 1 when a reverse voltage is applied between the source electrode 8 and the drain electrode 9. Therefore, the energization current is blocked, the external commutation diode 14 provided between the source electrode 8 and the drain electrode 9 is conducted, and the current flows to the commutation diode. As a result, current flowing through the body diode in the SiC-MOSFET is blocked, minority carrier injection is also suppressed, and stacking faults are generated in the crystal, thereby deteriorating device characteristics.

本発明のＳｉＣ−ＭＯＳＦＥＴのソース電極８とドレイン電極９間に順方向電圧が印可され、ゲート電圧がＯＮ状態となる順方向通電時においては、ドレイン電極９に形成したショットキー障壁についてもダイオードの整流作用として同じく順方向となるため、通電は可能である。また、ショットキー障壁を用いた整流作用は少数キャリアの注入がないため、ＭＯＳＦＥＴの劣化は生じない。これによりＳｉＣ−ＭＯＳＦＥＴのデバイス特性の劣化を防ぐと同時に、ＳｉＣ−ＭＯＳＦＥＴの通電時の損失を最小限にできる。またデバイス設計の構造を大きく変更することも無く、生産性に優れたデバイス製造が可能となる。   When a forward voltage is applied between the source electrode 8 and the drain electrode 9 of the SiC-MOSFET of the present invention and the gate voltage is turned on, the Schottky barrier formed on the drain electrode 9 is also connected to the diode. Since the rectifying action is also forward, energization is possible. Further, since the rectifying action using the Schottky barrier does not inject minority carriers, the MOSFET does not deteriorate. As a result, the device characteristics of the SiC-MOSFET can be prevented from being deteriorated, and at the same time, the loss when the SiC-MOSFET is energized can be minimized. In addition, the device design structure can be manufactured without greatly changing the structure of the device design.

ＳｉＣ−ＭＯＳＦＥＴで用いる半導体の極性としては、正孔の移動度が電子移動度よりも約１／１０程度低いため、ｎ型半導体、すなわちＳｉＣ−ＭＯＳＦＥＴのドリフト層となる導電性半導体層（ホモエピタキシャル層）２及び導電性半導体基板１はｎ型とし、ゲート電極直下の異極半導体はｐ型として多数キャリアを電子とするｎチャネル型のＳｉＣ−ＭＯＳＦＥＴとすることが好ましい。具体的には導電性半導体層（ホモエピタキシャル層）２、及び導電性半導体基板１としてはバンドギャップが大きく高耐圧デバイスに用いる上で有利な窒素をドープしたｎ型極性を有した４Ｈ型の単結晶炭化ケイ素が好ましい。   As the polarity of the semiconductor used in the SiC-MOSFET, since the mobility of holes is about 1/10 lower than the electron mobility, an n-type semiconductor, that is, a conductive semiconductor layer (homoepitaxial layer) serving as a drift layer of the SiC-MOSFET. The layer 2) and the conductive semiconductor substrate 1 are preferably n-type, and the heteropolar semiconductor just below the gate electrode is preferably p-type and an n-channel SiC-MOSFET having majority carriers as electrons. Specifically, the conductive semiconductor layer (homoepitaxial layer) 2 and the conductive semiconductor substrate 1 have a wide band gap and are advantageous for use in a high breakdown voltage device. Crystalline silicon carbide is preferred.

また、一般的には、ＳｉＣ−ＭＯＳＦＥＴのドレイン電極９の金属導体に求められる要求特性としては、整流作用を持たないオーミック接合であるが、本発明では前記のようにボディダイオードの導通を阻止する目的で整流作用を持つショットキー接合とする。ショットキーモデルにおける、整流作用を有する金属と半導体の条件については次のとおりである。すなわち、金属の仕事関数をφm、半導体の電子親和力をχsとした場合にφm＞χsの関係が成り立つとき、金属に比べて半導体のフェルミ準位が高く、半導体中の伝導電子が金属中の伝導電子よりも高いエネルギーを持つ。これを接触させると伝導電子が半導体表面から金属へと移動し、イオン化したドナーが残されて、空乏層が形成され、整流作用が現れる。   In general, the required characteristic required for the metal conductor of the drain electrode 9 of the SiC-MOSFET is an ohmic junction having no rectifying action. However, in the present invention, the conduction of the body diode is prevented as described above. A Schottky junction with a rectifying effect is used for the purpose. Conditions for the metal and semiconductor having a rectifying action in the Schottky model are as follows. That is, when the relationship of φm> χs holds when the work function of a metal is φm and the electron affinity of a semiconductor is χs, the semiconductor Fermi level is higher than that of the metal, and the conduction electrons in the semiconductor are conducted in the metal. Has higher energy than electrons. When this is brought into contact, conduction electrons move from the semiconductor surface to the metal, leaving ionized donors, forming a depletion layer, and rectifying action appears.

具体的には、ｎ型炭化ケイ素の場合に選択されるショットキー金属として、金、アルミニウム、ニッケル、チタン等、多数あるが、これら金属を蒸着等により半導体に付着させた後に電極が整流作用を持たないオーミック接合とならないようなプロセス上の配慮は必要である。例えば、ニッケルを用いる場合、ニッケルを蒸着した後に１０００℃を超えるような熱処理を実施すると、金属−半導体界面で反応層が生じて、オーミック接合となり、ダイオードとしての整流作用を失う。従って、ニッケルの場合では第３電極の蒸着後は１０００℃以下の温度環境、望ましくはマージンを考えて５００℃未満の環境に置く必要がある。   Specifically, there are many Schottky metals selected in the case of n-type silicon carbide, such as gold, aluminum, nickel, titanium, etc., but the electrodes have a rectifying effect after these metals are deposited on a semiconductor by vapor deposition or the like. It is necessary to consider the process so that the ohmic junction does not have. For example, when nickel is used, if a heat treatment exceeding 1000 ° C. is performed after nickel is deposited, a reaction layer is formed at the metal-semiconductor interface, resulting in an ohmic junction, and the rectifying action as a diode is lost. Therefore, in the case of nickel, after deposition of the third electrode, it is necessary to place in a temperature environment of 1000 ° C. or less, preferably in an environment of less than 500 ° C. in consideration of a margin.

また、ショットキー接合となるドレイン電極９のショットキーダイオードとしての逆方向の耐電圧は、ボディダイオードのへの導通を阻止する機能を有すればよく、高い耐電圧特性を有するダイオードを形成する必要はない。反対にショットキーダイオードとしての高耐電圧化を図ると、相反して順方向の電圧降下が増えるため、ＳｉＣ−ＭＯＳＦＥＴとしての機能が低下する。従って、下記の関係式を満たすようにするのがよい。
（転流ダイオードの内部抵抗×通電電流の瞬時値の最大値の積）≦（SiC−MOSFETのボディダイオードの閾値電圧＋第３電極の逆方向耐電圧） In addition, the reverse withstand voltage of the drain electrode 9 serving as the Schottky junction as a Schottky diode only needs to have a function of preventing conduction to the body diode, and it is necessary to form a diode having high withstand voltage characteristics. There is no. On the contrary, when a high withstand voltage as a Schottky diode is achieved, the voltage drop in the forward direction increases contrary, and the function as the SiC-MOSFET is degraded. Therefore, it is preferable to satisfy the following relational expression.
(Product of internal resistance of commutation diode x maximum value of instantaneous value of conduction current) ≤ (Threshold voltage of body diode of SiC-MOSFET + reverse withstand voltage of third electrode)

ちなみに、ショットキー障壁ではなく、電極の電気抵抗を増すことによっても、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードの通電を阻止することは可能ではあるが、通電の際に常時損失となるため、ＳｉＣ−ＭＯＳＦＥＴの順方向では電気抵抗が低く、逆方向通電時に電気抵抗を高めることは単純な電気抵抗の増加では実現はできない。そのため、本発明で開示したようなショットキーダイオードとしての整流作用を持つ構造が必要となる。   By the way, it is possible to prevent the body diode of the SiC-MOSFET from being energized by increasing the electrical resistance of the electrode instead of the Schottky barrier. The electrical resistance is low in the forward direction, and increasing the electrical resistance during reverse energization cannot be achieved by simply increasing the electrical resistance. Therefore, a structure having a rectifying action as a Schottky diode as disclosed in the present invention is required.

以下、実施例に基づき、本発明について具体的に説明する。なお、本発明はこれらの内容に制限されるものではない。   Hereinafter, based on an Example, this invention is demonstrated concretely. The present invention is not limited to these contents.

（第１の実施例）
図１は、本発明の第１の実施例を説明するための模式図であって、縦型ＳｉＣ−ＭＯＳＦＥＴの単位セル構造の断面図を示す。
図中の１は、４Ｈポリタイプで１×１０^１９ｃｍ^−３以上の窒素がドーピングされたｎ型−ＳｉＣ半導体基板（導電性半導体基板）であって、厚さは３５０μｍである。２はＳｉＣ半導体基板１の表面側に形成されたホモエピタキシャル層（導電性半導体層）であって、１×１０^１６ｃｍ^−３の窒素がドーピングされ、厚さは１０μｍである。３はホモエピタキシャル層２の表面側に４×１０¹⁸ｃｍ^−３のアルミニウムが深さ０．５μｍまでドーピングされたｐ型層（ｐウェル）である。４は、同じくホモエピタキシャル層２の表面側に１×１０^２０ｃｍ^−３の窒素を深さ約０．３μｍまでドーピングしたｎ型の層である。５は厚さ約３０ｎｍのシリコン酸化膜の金属絶縁層（絶縁体）であり、また、その上には厚さ１μｍのアルミニウム金属（金属導体）を付与して電極６が形成されており、本発明に係る第１電極（ゲート電極）に相当する。８は、３のｐ型層の上に形成された厚さ１μｍのアルミニウム金属の電極であり、第２電極（ソース電極）に相当し、隣接する６の電極とは厚さ０．５μｍのシリコン酸化物７で層間絶縁されている。ゲート電極６を介して左右対称にあるソース電極８間のピッチは１５μｍとし、図１に示したセルの幅は３０μｍとした。 (First embodiment)
FIG. 1 is a schematic diagram for explaining a first embodiment of the present invention, and shows a sectional view of a unit cell structure of a vertical SiC-MOSFET.
In the figure, reference numeral 1 denotes an n-type SiC semiconductor substrate (conductive semiconductor substrate) doped with nitrogen of 1 × 10 ¹⁹ cm ⁻³ or more of 4H polytype, and has a thickness of 350 μm. Reference numeral 2 denotes a homoepitaxial layer (conductive semiconductor layer) formed on the surface side of the SiC semiconductor substrate 1 and is doped with 1 × 10 ¹⁶ cm ⁻³ of nitrogen and has a thickness of 10 μm. 3 is a p-type layer (p-well) in which 4 × 10 ¹⁸ cm ⁻³ of aluminum is doped to a depth of 0.5 μm on the surface side of the homoepitaxial layer 2. 4 is an n-type layer in which nitrogen of 1 × 10 ²⁰ cm ⁻³ is doped to a depth of about 0.3 μm on the surface side of the homoepitaxial layer 2. Reference numeral 5 denotes a metal insulating layer (insulator) of a silicon oxide film having a thickness of about 30 nm, and an electrode 6 is formed thereon by applying an aluminum metal (metal conductor) having a thickness of 1 μm. This corresponds to the first electrode (gate electrode) according to the invention. Reference numeral 8 denotes an aluminum metal electrode having a thickness of 1 μm formed on the p-type layer 3 and corresponds to a second electrode (source electrode). The adjacent electrode 6 is a silicon having a thickness of 0.5 μm. Interlayer insulation is provided by oxide 7. The pitch between the source electrodes 8 that are symmetrical to each other via the gate electrode 6 was 15 μm, and the width of the cell shown in FIG. 1 was 30 μm.

更に、９はＳｉＣ半導体基板１の裏面に設けられたニッケル金属からなるショットキー接合となる電極であって、本発明に係る第３電極（ドレイン電極）に相当する。すなわち、ドレイン電極９とＳｉＣ半導体基板１との間にショットキーダイオード１２を形成している。このドレイン電極９の上には厚さが１μｍであって、外部電極と接合するためのアルミニウム電極１０が積層されている。この図１に示した第１の実施例に係る単位セルの奥行きは３０μｍであって、上面からとらえて正方形を成しており、これらのセルを連続させて同一のＳｉＣ半導体基板面内に多数構成し、個々の電極を並列接続して、全体としては３ｍｍ角のサイズでデバイス・１チップを構成した。以上の構成で耐電圧が約１ｋＶ、定格電流が１８Ａ程度のＳｉＣ−ＭＯＳＦＥＴとなった。   Further, 9 is an electrode which is a Schottky junction made of nickel metal provided on the back surface of the SiC semiconductor substrate 1 and corresponds to a third electrode (drain electrode) according to the present invention. That is, Schottky diode 12 is formed between drain electrode 9 and SiC semiconductor substrate 1. On the drain electrode 9, an aluminum electrode 10 having a thickness of 1 μm and bonded to an external electrode is laminated. The unit cell according to the first embodiment shown in FIG. 1 has a depth of 30 μm and has a square shape when viewed from the upper surface. A large number of these cells are continuously arranged in the same SiC semiconductor substrate surface. Each device was connected in parallel to form a device / chip with a size of 3 mm square as a whole. With the above configuration, a SiC-MOSFET having a withstand voltage of about 1 kV and a rated current of about 18 A was obtained.

次に、本素子（３ｍｍ角のデバイス・１チップ）の動作を図２の簡易回路図を用いて説明する。破線１１で囲まれた内部が図１で示した本発明のＳｉＣ−ＭＯＳＦＥＴである。図中のローマ字はそれぞれＤ（ドレイン電極）、Ｇ（ゲート電極）、Ｓ（ソース電極）に相当する。１２はＭＯＳＦＥＴと順方向を一致させ直列に挿入されたショットキーバリアダイオードを示し、先に述べた９のニッケル金属からなるドレイン電極で形成される部分を示す。１４はシリコンのファストリカバリーダイオード（FRD）からなる転流ダイオードであり、図１のＳｉＣ−ＭＯＳＦＥＴの外付けとなる素子である。   Next, the operation of this element (3 mm square device / one chip) will be described with reference to the simplified circuit diagram of FIG. The inside surrounded by the broken line 11 is the SiC-MOSFET of the present invention shown in FIG. The Roman letters in the figure correspond to D (drain electrode), G (gate electrode), and S (source electrode), respectively. Reference numeral 12 denotes a Schottky barrier diode inserted in series with the same forward direction as that of the MOSFET, and shows a portion formed by the drain electrode made of nickel metal described above. Reference numeral 14 denotes a commutation diode composed of a silicon fast recovery diode (FRD), which is an external element of the SiC-MOSFET of FIG.

一般に耐圧が１ｋＶ程度のＦＲＤの順方向内部抵抗は数百ｍΩと小さく、（転流ダイオードの内部抵抗×通電電流の瞬時値の最大値の積）≦（SiC−MOSFETのボディダイオードの閾値電圧＋第３電極の逆方向耐電圧）を満足する条件の実現のためには、大電流の通電が必要となるが、長時間の通電は素子や配線の温度上昇につながり実験上の困難が生じることから、ここでは、本発明の効果を知るために、１Ωの抵抗値を有する抵抗器１３を転流ダイオード１２と直列に付加して、転流ダイオードの疑似的な内部抵抗とした。   In general, the forward internal resistance of FRD with a withstand voltage of about 1 kV is as small as several hundred mΩ, (the product of internal resistance of commutation diode x maximum value of instantaneous value of conduction current) ≤ (threshold voltage of body diode of SiC-MOSFET + In order to realize the condition that satisfies the reverse withstand voltage of the third electrode), it is necessary to energize a large current, but energizing for a long time leads to a temperature rise of the element and wiring, and experimental difficulties occur. Therefore, here, in order to know the effect of the present invention, a resistor 13 having a resistance value of 1Ω is added in series with the commutation diode 12 to obtain a pseudo internal resistance of the commutation diode.

本ＳｉＣ−ＭＯＳＦＥＴの順方向（ドレインーソース間）に電流を流す場合は、ドレイン電極Ｄをプラス、ソース電極Ｓをグランドとし、ゲートＧにプラスの電圧を印可することで、順方向（ドレインーソース間）に電流が流れる。この場合、ショットキーバリアダイオード１２も順方向の電圧印加となるため、通電可能である。順方向電流を遮断する場合はゲート電圧をＯＦＦ（閾値電圧以下）にする。   When current flows in the forward direction (between drain and source) of the present SiC-MOSFET, the drain electrode D is positive, the source electrode S is ground, and a positive voltage is applied to the gate G, so that the forward direction (drain-source) is applied. Current flows between the source). In this case, since the Schottky barrier diode 12 is also applied with a forward voltage, it can be energized. In order to cut off the forward current, the gate voltage is turned off (below the threshold voltage).

ゲート電圧をＯＦＦにした状態で、逆方向（ソースＳがプラス）の電圧を印加すると、ショットキーバリアダイオード１２の逆方向となり、整流作用で電流は流れない。この作用により、ＭＯＳＦＥＴ内部のボディダイオードを電流は通過することなく、転流ダイオード１４に電流が流れる。ＳｉＣ−ＭＯＳＦＥＴに逆電圧を印可する前と後で、ＭＯＳＦＥＴの特性の変化をみるため、ＳｉＣ−ＭＯＳＦＥＴの順方向特性を観察した。具体的にはＭＯＳＦＥＴに順方向電圧を印可し、ゲート電圧をＯＮとして、ドレイン電流Ｉ_ｄ、ドレイン−ソース間電圧Ｖ_ｄＳを測定した。その結果を図５に示す。ＳｉＣ−ＭＯＳＦＥＴに逆電圧を印可する前の実線ａ、逆電圧を１時間程度印加した後の特性を破線ａ’で示したが、特段の変化は見られなかった。 When a voltage in the reverse direction (source S is positive) is applied with the gate voltage turned off, the reverse direction of the Schottky barrier diode 12 occurs, and no current flows due to rectification. As a result, current flows through the commutation diode 14 without passing through the body diode inside the MOSFET. Before and after applying a reverse voltage to the SiC-MOSFET, the forward characteristics of the SiC-MOSFET were observed in order to see changes in the characteristics of the MOSFET. Specifically, the forward voltage was applied to the MOSFET, the gate voltage was turned on, and the drain current I _d and the drain-source voltage V _dS were measured. The result is shown in FIG. The solid line a before applying the reverse voltage to the SiC-MOSFET and the characteristic after applying the reverse voltage for about 1 hour are shown by the broken line a ′, but no particular change was observed.

次に、図３に示した従来のＳｉＣ−ＭＯＳＦＥＴについて、比較参照用に説明する。この図３に示したＳｉＣ−ＭＯＳＦＥＴは、図１とほぼ同様な構成であるが、異なる部分はショットキー金属となるニッケル金属９を有さずに、アルミウム金属１０−１をＳｉＣ半導体基板１に直接蒸着させてドレイン電極としており、ゲート電極６及びソース電極８を含めて全ての電極がオーミック接合となるように熱処理が施されている点である。   Next, the conventional SiC-MOSFET shown in FIG. 3 will be described for comparison. The SiC-MOSFET shown in FIG. 3 has substantially the same configuration as that shown in FIG. 1, but the different part does not have nickel metal 9 serving as a Schottky metal, and aluminum metal 10-1 is applied to the SiC semiconductor substrate 1. The drain electrode is directly deposited, and heat treatment is performed so that all the electrodes including the gate electrode 6 and the source electrode 8 are in ohmic contact.

この従来のＳｉＣ−ＭＯＳＦＥＴの動作について、図４の簡易回路図を用いて説明する。本発明のＳｉＣ−ＭＯＳＦＥＴとの違いは、図２の１２に相当するダイオードが存在しないことである。順方向に電流を流す場合は、本発明の場合と同様にドレイン電極Ｄをプラス、ソース電極Ｓをグランドとし、ゲート電極Ｇにプラス電圧を印可すると、順方向に電流が流れる。順方向電流を遮断する場合はゲート電圧ＧをＯＦＦ（閾値電圧以下）にする。   The operation of this conventional SiC-MOSFET will be described with reference to the simplified circuit diagram of FIG. The difference from the SiC-MOSFET of the present invention is that there is no diode corresponding to 12 in FIG. In the case where a current flows in the forward direction, a current flows in the forward direction when a positive voltage is applied to the gate electrode G when the drain electrode D is positive, the source electrode S is grounded, and the gate electrode G is applied as in the case of the present invention. When cutting off the forward current, the gate voltage G is turned OFF (threshold voltage or lower).

ゲート電圧ＧをＯＦＦにした状態で、逆方向（ソース電極がプラス、ドレイン電極がソース電圧以下）の電圧を段階的に印加すると、電圧が低い場合は、ＭＯＳＦＥＴ内部のボディダイオードを電流は通過することなく、外付けの転流ダイオード１４に電流が流れるが、電流値が約２Ａあたりから徐々にボディダイオードにも転流していることが電流プローブ等による観察で観測された。転流ダイオード１４の内部抵抗が２Ａ通電時で０．５Ω、直列の抵抗器が１Ωであったため、ソース−ドレイン間には約３Ｖの電位差が生じていたことになるが、この電位差が炭化ケイ素のＰＮ接合順電圧降下である３Ｖを上回ったため、電流がＳｉＣ−ＭＯＳＦＥＴのボディダイオードへも並行して流れたものと考えられる。更に１０Ａ通電させ、その際の電圧を一定にして、数時間の通電を行ったところ、流れる電流値は徐々に低下していった。これは、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードが通電と共に劣化し、回路全体の抵抗が増したことが原因と考えられる。   When the voltage in the reverse direction (plus the source electrode and the drain electrode below the source voltage) is applied stepwise with the gate voltage G turned off, the current passes through the body diode inside the MOSFET when the voltage is low. Although the current flows through the external commutation diode 14, it was observed by observation with a current probe or the like that the current value gradually commutates to the body diode from about 2 A. Since the internal resistance of the commutation diode 14 was 0.5Ω when 2A was applied and the series resistor was 1Ω, a potential difference of about 3 V was generated between the source and the drain. It is considered that the current also flowed in parallel to the body diode of the SiC-MOSFET because the PN junction forward voltage drop of 3 V was exceeded. Furthermore, when a current of 10 A was applied and the current was kept constant for several hours, the value of the flowing current gradually decreased. This is presumably because the body diode of the SiC-MOSFET deteriorates with energization and the resistance of the entire circuit increased.

また、従来のＳｉＣ−ＭＯＳＦＥＴに逆電圧を印可する前と後で、ＳｉＣ−ＭＯＳＦＥＴの特性の変化をみるため、図３に示したＳｉＣ−ＭＯＳＦＥＴの順方向特性を観察した。具体的にはＳｉＣ−ＭＯＳＦＥＴに順方向電圧を印可し、ゲート電圧をＯＮとして、ドレイン電流Ｉ_ｄ、ドレイン−ソース間電圧Ｖ_ｄＳを測定した。その結果を図６に示す。ＳｉＣ−ＭＯＳＦＥＴに逆電圧を印可する前を実線ｂ、逆電圧を１時間程度印加した後の特性を破線ｂ’で示したが、ボディダイオード通電後はＳｉＣ−ＭＯＳＦＥＴの順方向Ｉ−Ｖ特性は抵抗値が上がり、明らかな劣化が観測された。 Further, in order to see the change in the characteristics of the SiC-MOSFET before and after applying the reverse voltage to the conventional SiC-MOSFET, the forward characteristics of the SiC-MOSFET shown in FIG. 3 were observed. Specifically, the forward voltage was applied to the SiC-MOSFET, the gate voltage was turned on, and the drain current I _d and the drain-source voltage V _dS were measured. The result is shown in FIG. The solid line b before applying the reverse voltage to the SiC-MOSFET and the broken line b ′ after applying the reverse voltage for about 1 hour are shown by the broken line b ′. After the body diode is energized, the forward IV characteristic of the SiC-MOSFET is The resistance value increased and a clear deterioration was observed.

次に、図１で示した本発明のＳｉＣ−ＭＯＳＦＥＴの製造方法について、図７（7-1〜7-6）を用いて説明する。
４Ｈポリタイプで１×１０^１９ｃｍ^−３以上の窒素がドーピングされたｎ型−ＳｉＣ半導体基板１の上に、ＣＶＤ装置にて、１６００℃以上の温度で１×１０^１６ｃｍ^−３の窒素がドーピングされた厚さ１０μｍのホモエピタキシャル成長を行い、エピタキシャル層２を形成した。 Next, a method for manufacturing the SiC-MOSFET of the present invention shown in FIG. 1 will be described with reference to FIGS. 7 (7-1 to 7-6).
On the n-type-SiC semiconductor substrate 1 doped with nitrogen of 4H polytype and 1 × 10 ¹⁹ cm ⁻³ or more, 1 × 10 ¹⁶ cm ⁻³ of nitrogen is formed at a temperature of 1600 ° C. or more by a CVD apparatus. Homoepitaxial growth with a thickness of 10 μm was performed to form an epitaxial layer 2.

次に、ｐ型層３を形成するためにＣＶＤ法により、マスク材となるＳｉＯ_２膜１６をエピタキシャル層２の表面に厚さ１μｍで蒸着した（図7-1）。次に、フォトリソグラフでパターンを形成し、エッチングを行うことでＳｉＯ_２膜１６にｐ型層３部分に相当する開口部を設けた（図7-2）。そして、ｐ型層となる部分３には不純物をアルミニウムとして、加速エネルギーを１００ｋｅＶ〜２００ｋｅＶとしたイオンインプランテーション（イオン注入）にて５００℃以上の温度で注入した（図7-3）。なお、１８は、上記エッチングにより残されたＳｉＯ_２膜を示す。また、１９は、イオンインプランテーションした個所を示す。 Next, in order to form the p-type layer 3, a SiO ₂ film 16 serving as a mask material was deposited on the surface of the epitaxial layer 2 to a thickness of 1 μm by CVD (FIG. 7-1). Next, a pattern was formed by photolithography, and etching was performed to provide an opening corresponding to the p-type layer 3 portion in the SiO ₂ film 16 (FIG. 7-2). Then, the portion 3 to be the p-type layer was implanted at a temperature of 500 ° C. or higher by ion implantation (ion implantation) with an impurity of aluminum and an acceleration energy of 100 keV to 200 keV (FIG. 7-3). Reference numeral 18 denotes a SiO ₂ film left by the etching. Reference numeral 19 denotes a portion subjected to ion implantation.

次いで、ＳｉＯ_２膜１８のマスクをいったん除去後、再度ＳｉＯ_２でマスクを行い、ｎ型層４を形成するため部分的にマスクを除去して開口部を設け、高濃度の窒素を不純物として、加速エネルギーを１００ｋｅＶ〜２００ｋｅＶとしたイオンインプランテーションにて注入し、ｎ型層４を形成した。マスクを除去後、アルゴンガス雰囲気の中で１６００℃で２０分間のアニールを実施し、ｐ型層３、及びｎ型層４を活性化した後、１２００℃で２時間の熱酸化を行い、ゲート酸化膜に相当するＳｉＯ_２酸化層５を付与した（図7-4）。 Next, after removing the mask of the SiO ₂ film 18 once, the mask is again performed with SiO ₂ , the mask is partially removed to form the n-type layer 4, an opening is provided, and high-concentration nitrogen is used as an impurity. The n-type layer 4 was formed by ion implantation with an acceleration energy of 100 keV to 200 keV. After removing the mask, annealing is performed at 1600 ° C. for 20 minutes in an argon gas atmosphere to activate the p-type layer 3 and the n-type layer 4, and then thermal oxidation is performed at 1200 ° C. for 2 hours, A SiO ₂ oxide layer 5 corresponding to the oxide film was applied (FIG. 7-4).

次に、通常のフォトリソ工程にて、ゲート電極に相当するアルミウム電極６を形成した。更に、ゲート電極６とソース電極８との層間の絶縁層（シリコン酸化物７）となるＳｉＯ_２をＣＶＤ法により堆積した後、フォトリソ工程にて、ゲート電極６の両端に当たる部分にソース電極８を設けるために余分な層間絶縁層を取り除いた。その後、アルミニウムを蒸着堆積し、ソース電極８を形成した。ここで、ソース電極のオーミック接続を確保するために、アルゴンガス雰囲気の中で５００℃で５分間のアニールを実施した（図7-5）。最後にＳｉＣ半導体基板１の裏面にニッケル金属９を蒸着してドレイン電極を形成した後、アルミニウム電極１０を蒸着にて積層させた。 Next, an aluminum electrode 6 corresponding to the gate electrode was formed by a normal photolithography process. Further, after depositing SiO ₂ to be an insulating layer (silicon oxide 7) between the gate electrode 6 and the source electrode 8 by the CVD method, the source electrode 8 is applied to portions corresponding to both ends of the gate electrode 6 in a photolithography process. The extra interlayer insulation layer was removed to provide. Thereafter, aluminum was deposited by evaporation to form the source electrode 8. Here, in order to ensure ohmic connection of the source electrode, annealing was performed at 500 ° C. for 5 minutes in an argon gas atmosphere (FIG. 7-5). Finally, nickel metal 9 was vapor-deposited on the back surface of the SiC semiconductor substrate 1 to form a drain electrode, and then an aluminum electrode 10 was laminated by vapor deposition.

以上の工程により、図１に示した本発明のＳｉＣ−ＭＯＳＦＥＴを製造した。ちなみに、図３で示した従来のＳｉＣ−ＭＯＳＦＥＴについてもほぼ同様なプロセスで製造したが、異なる点はニッケル金属９を用いずに、ＳｉＣ半導体基板１の裏面にアルミニウム電極１０を直接蒸着し、最終工程でソース電極、ドレイン電極のオーミック接続を形成するため、アルゴンガス雰囲気の中で５００℃、５分間のアニールを実施した点である。なお、上記の製造法は、本発明を実現するための一例に過ぎず、製造にあたっては多数のプロセス手順、組み合わせが存在するが、本発明のＳｉＣ−ＭＯＳＦＥＴを実現するための製造上のポイントは、熱処理等でドレイン電極に設けたショットキー金属がＳｉＣ半導体基板１と完全なオーミック接合とならないように工程を組む点にある。   Through the above steps, the SiC-MOSFET of the present invention shown in FIG. 1 was manufactured. Incidentally, the conventional SiC-MOSFET shown in FIG. 3 was also manufactured by a substantially similar process, except that the aluminum electrode 10 was directly deposited on the back surface of the SiC semiconductor substrate 1 without using the nickel metal 9, In order to form an ohmic connection between the source electrode and the drain electrode in the process, annealing is performed at 500 ° C. for 5 minutes in an argon gas atmosphere. The above manufacturing method is only an example for realizing the present invention, and there are many process procedures and combinations in manufacturing, but the manufacturing points for realizing the SiC-MOSFET of the present invention are as follows. In other words, a process is set up so that the Schottky metal provided on the drain electrode by heat treatment or the like does not form a complete ohmic junction with the SiC semiconductor substrate 1.

（第２の実施例）
図８は、本発明の第２の実施例を説明するための模式図であり、縦型ＳｉＣ−ＭＯＳＦＥＴの単位セル構造の断面図を示す。図中、２１は４Ｈポリタイプで５×１０^１８ｃｍ^−３以上の窒素がドーピングされたｎ型−ＳｉＣ半導体基板（導電性半導体基板）であって、厚さは３００μｍである。２２はＳｉＣ半導体基板２１の表面に形成されたホモエピタキシャル層であって、５×１０^１５ｃｍ^−３の窒素がドーピングされ、厚さは３０μｍである。２３はホモエピタキシャル層２２の表面側に５×１０^１８ｃｍ^−３のアルミニウムが深さ０．７μｍまでドーピングされたｐ型層（ｐウェル）であり、２４は、同じくホモエピタキシャル層２２の表面側に１×１０^２０ｃｍ^−３の窒素を深さ約０．３μｍまでドーピングしたｎ型の層である。２５は厚さ約５０ｎｍのＳｉＯ_２の絶縁層（絶縁体）であって、その上に厚さ１μｍのアルミニウム金属２６を付与して、第１電極（ゲート電極）が形成されている。２８は２３のｐ型層の上に形成された厚さ１μｍのアルミニウム金属の電極であり、第２電極（ソース電極）に相当し、隣接する２６のゲート電極とは厚さ１μｍのシリコン酸化物２７で層間絶縁されている。ゲート電極２６を介したソース電極間ピッチは１５μｍとし、図８に示したセルの幅は３０μｍとした。 (Second embodiment)
FIG. 8 is a schematic diagram for explaining a second embodiment of the present invention, and shows a cross-sectional view of a unit cell structure of a vertical SiC-MOSFET. In the figure, reference numeral 21 denotes an n-type SiC semiconductor substrate (conductive semiconductor substrate) doped with nitrogen of 4H polytype and 5 × 10 ¹⁸ cm ⁻³ or more, and has a thickness of 300 μm. A homoepitaxial layer 22 formed on the surface of the SiC semiconductor substrate 21 is doped with nitrogen of 5 × 10 ¹⁵ cm ⁻³ and has a thickness of 30 μm. 23 is a p-type layer (p-well) in which 5 × 10 ¹⁸ cm ⁻³ of aluminum is doped to a depth of 0.7 μm on the surface side of the homoepitaxial layer 22, and 24 is the surface side of the homoepitaxial layer 22. And n-type layer doped with 1 × 10 ²⁰ cm ⁻³ of nitrogen to a depth of about 0.3 μm. Reference numeral 25 denotes an SiO ₂ insulating layer (insulator) having a thickness of about 50 nm, on which an aluminum metal 26 having a thickness of 1 μm is applied to form a first electrode (gate electrode). Reference numeral 28 denotes an aluminum metal electrode having a thickness of 1 μm formed on the p-type layer 23, which corresponds to the second electrode (source electrode). The adjacent 26 gate electrodes are silicon oxide having a thickness of 1 μm. 27, the layers are insulated. The pitch between the source electrodes through the gate electrode 26 was 15 μm, and the width of the cell shown in FIG. 8 was 30 μm.

また、２９は、ＳｉＣ半導体基板１の裏面に設けられたアルミニウム金属からなるショットキー接合となる電極であって、本発明に係る第３電極（ドレイン電極）に相当する。そして、図８に示したセルの奥行きは３０μｍであって、上面からとらえて正方形を成しており、これらのセルをＳｉＣ基板面内に多数構成し、個々の電極を並列接続して、全体として５ｍｍ角でワンチップを構成した。以上の構成で耐電圧が２．５ｋＶ、定格電流が４０Ａ程度のＳｉＣ−ＭＯＳＦＥＴを構成した。   Reference numeral 29 denotes an electrode serving as a Schottky junction made of aluminum metal provided on the back surface of the SiC semiconductor substrate 1 and corresponds to a third electrode (drain electrode) according to the present invention. The cell shown in FIG. 8 has a depth of 30 μm and is square when viewed from the upper surface. A large number of these cells are formed on the surface of the SiC substrate, and individual electrodes are connected in parallel. As a result, a one chip was formed with 5 mm square. With the above configuration, a SiC-MOSFET having a withstand voltage of 2.5 kV and a rated current of about 40 A was configured.

本実施例においても、先の実施例と同様、転流ダイオードを付与してＳｉＣ−ＭＯＳＦＥＴの逆方向電圧を加えて電流を流したが、ボディダイオードの抵抗、ＭＯＳＦＥＴの順方向Ｉ−Ｖ特性に特段の変化は見られなかった。製造方法については、図３で説明した従来のＳｉＣ−ＭＯＳＦＥＴとほぼ同様であるが、異なる点はソース電極２８のアルミニウムは蒸着後、５００℃で３分間、アルゴンガス雰囲気で熱処理を実施したが、ドレイン電極２９のアルミニウム金属の蒸着後は、熱処理を実施しなかった点にある。本実施例のように同じ電極金属であっても熱処理の有無、あるいは熱処理温度や時間の加減によりオーミック接合とショットキー接合とを造り分けることが可能である。本質的なポイントは金属と導電性半導体基板との間にオーミック接合となる合金層を高温化で生成しないことである。   Also in this embodiment, as in the previous embodiment, a commutation diode was added to apply a reverse voltage of the SiC-MOSFET and a current was passed. However, the resistance of the body diode and the forward IV characteristics of the MOSFET were improved. There was no particular change. The manufacturing method is almost the same as that of the conventional SiC-MOSFET described in FIG. 3 except that the aluminum of the source electrode 28 is subjected to heat treatment in an argon gas atmosphere at 500 ° C. for 3 minutes after vapor deposition. The heat treatment was not performed after the deposition of the aluminum metal of the drain electrode 29. Even in the case of the same electrode metal as in this embodiment, it is possible to make an ohmic junction and a Schottky junction separately by the presence or absence of heat treatment, or by adjusting the heat treatment temperature and time. The essential point is that an alloy layer that forms an ohmic junction between the metal and the conductive semiconductor substrate is not generated at a high temperature.

以上の実施例では、現状、良質なｐ型ＳｉＣ半導体基板の入手が困難であったため、ｎチャネルＭＯＳＦＥＴの実施例にて説明したが、ｐ型ＳｉＣ半導体基板をベースとしたｐチャネルＭＯＳＦＥＴであっても原理的には適用可能である。また、ＭＯＳＦＥＴ構造は横型であっても適用は可能であるが、高耐圧大電力用としては縦型構造が好ましい。また、ショットキー接合となる金属であれば、第３電極（ドレイン電極）を形成する金属は単一の組成である必要はなく、例えば、チタンとアルミニウムとの合金組成などであってもよい。   In the above embodiment, since it was difficult to obtain a high-quality p-type SiC semiconductor substrate at present, the embodiment of the n-channel MOSFET has been described. However, the p-channel MOSFET is based on a p-type SiC semiconductor substrate. Is also applicable in principle. Further, although the MOSFET structure can be applied even if it is a horizontal type, a vertical type structure is preferable for high withstand voltage and high power. In addition, as long as the metal is a Schottky junction, the metal forming the third electrode (drain electrode) does not have to have a single composition, and may be, for example, an alloy composition of titanium and aluminum.

１ 導電性半導体基板
２ ＳｉＣホモエピタキシャル層
３ ｐ型層
４ ｎ型層
５ ＳｉＯ_２膜
６ アルミニウム電極（ゲート電極）
７ 層間絶縁層
８ アルミニウム電極（ソース電極）
９ ニッケル電極（ドレイン電極）
１０ アルミニウム電極
１１ 本発明のＭＯＳＦＥＴ
１２ ショットキー接合ダイオード
１３ 抵抗器
１４ 転流ダイオード
１５ 従来のＭＯＳＦＥＴ
ａ ＭＯＳＦＥＴのＩＶ特性
ａ’ ＭＯＳＦＥＴのＩＶ特性
ｂ ＭＯＳＦＥＴのＩＶ特性
ｂ’ ＭＯＳＦＥＴのＩＶ特性
１６ ＳｉＯ_２膜
２１ 導電性半導体基板
２２ ＳｉＣホモエピタキシャル層
２３ ｐ型層
２４ ｎ型層
２５ ＳｉＯ_２膜
２６ アルミニウム電極（ゲート電極）
２７ 層間絶縁層
２８ アルミニウム電極（ソース電極）
２９ アルミニウム電極（ドレイン電極） DESCRIPTION OF SYMBOLS 1 Conductive semiconductor substrate 2 SiC homoepitaxial layer 3 p-type layer 4 n-type layer 5 SiO ₂ film 6 Aluminum electrode (gate electrode)
7 Interlayer insulation layer 8 Aluminum electrode (source electrode)
9 Nickel electrode (drain electrode)
10 Aluminum electrode 11 MOSFET of the present invention
12 Schottky Junction Diode 13 Resistor 14 Commutation Diode 15 Conventional MOSFET
a IV characteristics of MOSFET a ′ IV characteristics of MOSFET b IV characteristics of MOSFET b ′ IV characteristics of MOSFET 16 SiO ₂ film 21 Conductive semiconductor substrate 22 SiC homoepitaxial layer 23 p-type layer 24 n-type layer 25 SiO ₂ film 26 Aluminum Electrode (gate electrode)
27 Interlayer insulating layer 28 Aluminum electrode (source electrode)
29 Aluminum electrode (drain electrode)

Claims (4)

単結晶炭化ケイ素からなる導電性半導体基板の表面側にホモエピタキシャル層を有して、該ホモエピタキシャル層上に絶縁体となる酸化膜を介して金属導体を形成してなる第１電極と、前記ホモエピタキシャル層と異なる極性を有した領域上に金属導体を形成してなる第２電極と、前記導電性半導体基板の裏面側に金属導体を形成してなる第３電極とを備えた縦型の金属酸化膜半導体電界効果トランジスタにおいて、第２電極と第３電極との間に転流ダイオードを外付けした半導体デバイスであって、前記第３電極の金属導体と前記導電性半導体基板との間がショットキー接合を形成しており、下記の関係式を満たすことを特徴とする半導体デバイス。
（「転流ダイオードの内部抵抗」×「転流ダイオードを通電する電流の瞬時値の最大値」）≦（「金属酸化膜半導体電界効果トランジスタにおけるボディダイオードの閾値電圧」＋「ショットキー接合となる第３電極のショットキーダイオードとしての逆方向の耐電圧」） A first electrode having a homoepitaxial layer on the surface side of a conductive semiconductor substrate made of single-crystal silicon carbide, and forming a metal conductor on the homoepitaxial layer via an oxide film serving as an insulator; A vertical type comprising a second electrode formed by forming a metal conductor on a region having a polarity different from that of the homoepitaxial layer, and a third electrode formed by forming a metal conductor on the back side of the conductive semiconductor substrate. In a metal oxide semiconductor field effect transistor, a semiconductor device in which a commutation diode is externally attached between a second electrode and a third electrode, wherein a gap between the metal conductor of the third electrode and the conductive semiconductor substrate A semiconductor device having a Schottky junction and satisfying the following relational expression.
A "threshold voltage of the body diode in the metal oxide semiconductor field effect transistor" + "Schottky junction (" maximum value of the instantaneous value of the current flowing the commutating diode "" internal resistance of the commutating diode "×) ≦ ( reverse withstand voltage of the Schottky diode of the third electrode ") 前記単結晶炭化ケイ素からなる導電性半導体基板が４Ｈ型結晶構造であって、かつ、窒素をドープしたｎ型極性を有することを特徴とする請求項１に記載の半導体デバイス。   2. The semiconductor device according to claim 1, wherein the conductive semiconductor substrate made of single-crystal silicon carbide has a 4H-type crystal structure and has an n-type polarity doped with nitrogen. 前記第３電極の金属導体はアルミニウム又はニッケルからなることを特徴とする請求項１又は２に記載の半導体デバイス。   3. The semiconductor device according to claim 1, wherein the metal conductor of the third electrode is made of aluminum or nickel. 前記金属酸化膜半導体電界効果トランジスタが耐電圧２ｋＶ超を有することを特徴とする請求項１〜３のいずれかに記載の半導体デバイス。   4. The semiconductor device according to claim 1, wherein the metal oxide semiconductor field effect transistor has a withstand voltage exceeding 2 kV.

Images