JP6334777B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6334777B2
JP6334777B2 JP2017090973A JP2017090973A JP6334777B2 JP 6334777 B2 JP6334777 B2 JP 6334777B2 JP 2017090973 A JP2017090973 A JP 2017090973A JP 2017090973 A JP2017090973 A JP 2017090973A JP 6334777 B2 JP6334777 B2 JP 6334777B2
Authority
JP
Japan
Prior art keywords
wafer
temperature
bonding
chamber
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017090973A
Other languages
English (en)
Other versions
JP2017152730A (ja
Inventor
和義 前川
和義 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017090973A priority Critical patent/JP6334777B2/ja
Publication of JP2017152730A publication Critical patent/JP2017152730A/ja
Application granted granted Critical
Publication of JP6334777B2 publication Critical patent/JP6334777B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、半導体ウエハを貼り合わせる工程を有する半導体装置の製造方法に適用して有効な技術に関するものである。
デジタルスチルカメラなどに用いられる撮像素子の一種である裏面照射型のCMOS(Complementary Metal Oxide Semiconductor)イメージセンサを形成する工程では、デバイス(半導体素子)が形成された半導体ウエハ(半導体基板)の強度を補う方法として、当該半導体ウエハに他の半導体ウエハを貼り付けることが知られている。
特許文献1(特開2011−243959号公報)には、基板同士を貼り合わせる前に、基板表面をウェット処理により洗浄し、また、基板表面に対してプラズマ処理を行った後、基板に加熱処理を施すことが記載されている。また、減圧状態の処理室内で基板同士の貼り合わせを行うことが記載されている。ただし、基板の温度を室温(常温)にした状態で貼り合わせを行うことについては記載がない。
特許文献2(特開2009−4741号公報)には、基板同士を接合する前および接合時に、真空中に基板を設置することが記載されている。また、接合時に真空中で加熱することで、基板の接着層の有機成分を除去することが記載されている。ただし、基板の温度を室温(常温)にした状態で貼り合わせを行うことについては記載がない。
特開2011−243959号公報 特開2009−4741号公報
半導体ウエハ(以下単にウエハという)の貼り合わせは、ウエハの反りまたは表面状態の影響を受けやすいが、常温・常圧雰囲気下においてウエハの貼り合わせを行う場合、ウエハの表面状態を管理することは困難である。ウエハの洗浄またはウエハ同士の仮接合などの各処理、または各処理間の搬送時の雰囲気などを管理することなく、大気中でこれらの処理を行うと、ウエハ接合前にウエハ表面に吸着した水分または吸着ガスが除去されないため、接合界面にボイドが発生する。また、接合工程において、接合する2枚のウエハの温度を制御、管理しておらず、これらのウエハの温度差に起因して発生する残留歪(残留応力)により、デバイス特性の劣化が生じる問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態である半導体装置は、2枚の半導体ウエハの表面を純水を用いて洗浄した後、各半導体ウエハに熱処理を施すことで、半導体ウエハの表面に吸着している水分などを脱離させ、続いて、各半導体ウエハに対してプラズマ処理を行った後、2枚の半導体ウエハを貼り合わせ、高温で熱処理するものである。
本願において開示される一実施の形態によれば、半導体装置の信頼性を向上させることができる。
本発明の実施の形態1である半導体装置の製造工程のフローである。 本発明の実施の形態1である半導体装置の製造方法を示す俯瞰図である。 本発明の実施の形態1である半導体装置の製造方法を示す断面図である。 本発明の実施の形態1である半導体装置の製造工程中のウエハの表面状態を示す模式図である。 本発明の実施の形態1である半導体装置の製造方法を示す俯瞰図である。 本発明の実施の形態1である半導体装置の製造方法を示す断面図である。 図6に続く半導体装置の製造方法を示す断面図である。 本発明の実施の形態2である半導体装置の製造工程に用いる装置の模式図である。 本発明の実施の形態2である半導体装置の製造工程のフローである。 比較例として示す半導体装置の製造工程中のウエハの表面状態を示す模式図である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、以下の実施の形態で用いる図面においては、俯瞰図であっても図面を見易くするために部分的にハッチングを付す場合がある。
なお、本願でいう減圧状態、および減圧雰囲気とは、常圧(大気圧)よりも圧力が低められた真空状態を指すものとする。
(実施の形態1)
本実施の形態は、デバイスが形成されているウエハ(半導体基板)の主面側の面(第1面)を、他のウエハ(半導体基板)の主面側の面(第2面)と貼り合わせて接合させて形成した、裏面照射型のCMOSイメージセンサを含む半導体チップの製造方法について説明するものである。イメージセンサは、対象物から発した光を、光学系を通してイメージセンサの受光面に結像させ、その像の光による明暗を電荷の量に光電変換し、それを読み出して電気信号に変換する撮像素子である。
裏面照射型のイメージセンサでは、主面側にフォトダイオードおよびその上層の配線等が形成されたウエハ(半導体基板)に対し、当該ウエハの裏面側から当該フォトダイオードに対して光を照射することで、照射光が半導体基板の主面側に形成した配線またはトランジスタなどに遮蔽されることなく受光部に到達する。このため、ウエハの主面側から光を照射する場合に比べて受光量を大きくし、イメージセンサの感度を向上させることができる。
しかし、加工前のウエハの膜厚は例えば750μm程度であるため、ウエハを加工せずそのままの膜厚で使用すると、ウエハの裏面側から照射される光は、ウエハの主面側に形成された受光部に殆ど到達することができない。したがって、ウエハの膜厚を例えば3μm程度に薄膜化し、照射光の透過効率を向上させる必要があるが、この場合、ウエハが薄くなることでその強度が低下するため、半導体装置の強度を補強する方法として、当該ウエハの主面側に別のウエハを貼り付けることが考えられる。このような半導体装置を製造する際は、ウエハ同士の貼り合わせ(接合)工程を行った後に、一方のウエハの薄膜化を行う。なお、ここでいう受光部とは、第1ウエハの主面に形成されたフォトダイオードをいう。
以下では、2枚のウエハを接合する場合において、ウエハの接合前に各ウエハに対して加熱工程を行うことでウエハの表面状態を改善し、半導体装置の信頼性を向上させることについて、図1に示す製造工程のフローに沿って説明をする。図1は、本実施の形態の半導体装置の製造工程のフローである。
まず、図1のステップS1に示すように、第1ウエハ(第1半導体基板)および第2ウエハ(第2半導体基板)を準備する。第1ウエハは、例えば単結晶シリコンからなる半導体基板、または単結晶シリコンからなる半導体基板上に埋込み酸化膜を有し、当該埋込み酸化膜上に薄いシリコン層を有するSOI(Silicon On Insulator)基板であり、その厚さは例えば750μmである。第2ウエハは例えば単結晶シリコンからなる半導体基板、またはデバイスまたは配線などを形成した基板であり、その厚さは例えば750μmである。
次に、第1ウエハ上に、裏面照射型のCMOSイメージセンサを含むデバイス(半導体素子)を形成する(図1のステップS2)。図2に、SOI基板の主面側にフォトダイオード、トランジスタおよび配線層を含む上記デバイスを形成した第1ウエハW1と、第1ウエハW1とは別に用意した第2ウエハW2のそれぞれの俯瞰図を示す。なお、図2および後に示す図5では、図を分かりやすくするために第2ウエハW2の表面にハッチングを付している。
また、図3に、図1のステップS2により形成されたデバイス構造を含む第1ウエハW1の断面図を示す。以下に、当該デバイス構造の説明をするが、本実施の形態の主な特徴は、上記デバイスの形成後であって、2枚のウエハの接合が完了するまでの工程にあるため、ここでは第1ウエハW1上のフォトダイオードなどの形成工程の詳しい説明は省略する。
図3に示すように、第1ウエハ(第1半導体基板)W1を構成する半導体基板SB1の主面上には、埋め込み酸化膜BOXを介してシリコン層SLが形成されている。第1ウエハW1は、半導体基板SB1、埋め込み酸化膜BOXおよびシリコン層SLを含んでいる。半導体基板SB1の上面にはフォトダイオードPDが複数形成されており、第1ウエハW1上には、フォトダイオードPDに電気的に接続されたポリシリコン配線PWおよびその他のトランジスタ等(図示しない)が形成されている。フォトダイオードPDは、シリコン層SLの主面に形成されたn型の半導体層およびp型の半導体層からなる。
第1ウエハW1の主面上において、ポリシリコン配線PWは層間絶縁膜ILFに覆われている。層間絶縁膜ILFは複数の絶縁膜(図示しない)の積層膜からなり、その中には、ポリシリコン配線PW上に形成された複数の配線M1〜M3が形成されている。ポリシリコン配線PWおよび配線M1間、配線M1およびM2間、配線M2およびM3間はそれぞれビアを介して電気的に接続されている。
配線M3上には、内部にアルミニウム膜からなる配線M4を含む絶縁膜L1が形成されている。絶縁膜L1は複数積層された絶縁膜(図示しない)からなり、配線M4は配線M3に電気的に接続されている。絶縁膜L1上には、絶縁膜L2およびL3が順に積層されている。絶縁膜L1〜L3は、例えば酸化シリコン膜からなり、例えばCVD(Chemical Vapor Deposition)法により形成(堆積)されている。絶縁膜L3は、後の工程(図1のステップS6)でその上面MSSが第2ウエハと接合される接着層であり、酸化シリコン膜に限らず、窒化シリコン膜またはシリコン膜により構成されていてもよい。上記した図3に示すデバイスは、周知の半導体製造プロセスにより形成する。以下では便宜上、図3を用いて説明した構造全体を第1ウエハW1と呼ぶ。
次に、図1のステップS3に示すように、後の工程(ステップS6)で貼り合わせる第1ウエハおよび第2ウエハのそれぞれの、貼り合わせ界面となる面を洗浄する洗浄処理を行う。つまり、第1ウエハの主面側の面と、第2ウエハの主面側の面とを洗浄する。上記洗浄工程では、純水(DIW:De-Ionized Water)による洗浄、すなわち回転するウエハの上方からウエハの中心部に純水を流すことでウエハの表面を洗浄する方法を用いることができる。また、別の方法として、超音波洗浄法を用いてもよい。
第1ウエハの貼り合わせ面はデバイスを形成した側の面、すなわち主面側の上面である。つまり、ここでは第1ウエハの主面側に形成された絶縁膜L3(図3参照)の上面MSSを洗浄する。絶縁膜L3の上面MSSは例えばCMP(Chemical Mechanical Polishing)法などにより研磨され、またはエッチング法により平坦化されている。このような場合、絶縁膜L3の上面MSS上には研磨工程またはエッチング工程による残渣などの異物(パーティクル)などが残っている。ウエハの表面に異物が残っていると、2枚のウエハを貼り合わせようとすると、各ウエハ間に異物が介在することで隙間が生じ、貼り合わせが困難となるため、これらの異物を上記洗浄工程により除去する必要がある。
なお、上述したように、第1ウエハの接合面、すなわち図3に示す絶縁膜L3の表面は、酸化シリコン膜に限らず、窒化シリコン膜またはシリコン膜により構成されていてもよい。また、第2ウエハの主面または当該主面の反対側の裏面には半導体素子などを含むデバイスまたは配線などが形成されていてもよい。ここで、第2ウエハの接合面は、第1ウエハ同様に、シリコン膜に限らず、酸化シリコン膜または窒化シリコン膜により構成されていてもよい。つまり、第1ウエハと第2ウエハとを接合させる際には、対向する接合面の膜の材料の組み合わせは、例えばシリコン膜およびシリコン膜、酸化シリコン膜およびシリコン膜、酸化シリコン膜および酸化シリコン膜、窒化シリコン膜およびシリコン膜、または、酸化シリコン膜および窒化シリコン膜などが挙げられる。
次に、図1のステップS4に示すように、第1ウエハおよび第2ウエハの表面であって、後の工程(ステップS6)で貼り合わせる面に吸着している水分またはガス成分(吸着物)を除去する脱ガス処理を行う。ここでは、キセノンランプなどのランプ、またはカーボンワイヤを用いたヒータなどを用いた加熱装置により各ウエハを加熱処理することで、第1ウエハおよび第2ウエハの表面の吸着物を除去する。特に、第1ウエハはステップS3の洗浄工程により、その表面に多量の水分が付着し、または吸収されている。第1ウエハの上面には酸化シリコン膜または酸化シリコン膜からなる絶縁膜L3(図3参照)が形成されており、このような絶縁膜は単結晶シリコンからなる第2ウエハに比べて水分が吸着しやすい性質を有している。
当該熱処理により各ウエハから除去する対象は、水(HO)の他に、例えばステップS2において第1ウエハの上面に酸化シリコン膜からなる絶縁膜L3(図3参照)を形成した際に、絶縁膜L3の表面(上面MSS)に付着している残留ガスと水とが反応して生成された異物も含んでいる。
ステップS4の加熱処理による脱ガス工程では、水分等を取り除くため、加熱温度は水の沸点である100℃以上とする必要がある。また、上記加熱工程は、ウエハをチャンバ内に搬入し、チャンバ内のランプまたはヒータなどを用いて行う。ウエハから水分またはその他の不純物が十分取り除かれたかどうかを確認する方法としては、ウエハの昇温時の温度を測定する方法、チャンバ内の圧力を計測する方法、および、チャンバ内から排出された脱離ガスの成分を質量分析器により検査する方法がある。
上記のように、ウエハの昇温時の温度を管理、モニタリングし、十分な温度および時間で加熱処理を行えば、ウエハの表面から水分等が十分に脱離されていると判断することができる。また、チャンバ内の圧力を計測する場合には、例えば内部のガスを排気し続けることで減圧されているチャンバ内の真空度を真空計を用いて計測する。すると、加熱によりウエハ表面に吸着された水分が気化して膨張するため、チャンバ内の圧力が上昇する。さらに加熱およびチャンバ内のガスの排気を続けるとチャンバ内の圧力は下がるため、この圧力の変化を検知することで、脱ガス処理(熱処理)の効果を確認し、脱ガス処理の完了時を判断することができる。
また、脱離したガスの成分を検査し、水分およびその他のガスが排出されていること、およびその量を計測することで、脱離ガス処理の完了時を判断することができる。なお、上記複数の方法の中では、チャンバ内の圧力を計測する方法が特に低コストで実施可能である。本実施の形態の大きな特徴は、上記のステップS4の熱処理工程を行うことで、ウエハ表面の水分等を除去することにある。
また、ステップS4において脱ガスを行う方法としては、上記のようにウエハを100℃以上に昇温する方法の他に、100Pa程度以下の真空度の減圧雰囲気を保持する方法、または、100Pa程度以下の真空度の減圧雰囲気に保持した上で、ウエハの温度を100℃以上に昇温する方法を用いてもよい。
次に、図1のステップS5に示すように、第1ウエハおよび第2ウエハのそれぞれの表面を、減圧下でプラズマ処理等することにより活性化する。当該プラズマ処理により、各ウエハの表面を活性化することで、ウエハ同士の貼り付けを容易にし、接合した後の結合力を高めることができる。ウエハの仮接合はウエハの表面の濡れ性を利用して行うが、上記プラズマ処理および洗浄処理を行うことで、各ウエハの表面の親水性が向上するため、ウエハ同士を貼り合わせた際に、より強固に接着をすることが可能となる。なお、ステップS5の活性化処理は、ステップS3に示す洗浄工程またはステップS4に示す脱ガス工程のいずれかの工程の前に行なってもよい。ステップS5のプラズマ処理は、例えばN(窒素)またはO(酸素)の雰囲気下で、酸素プラズマまたは窒素プラズマを用い、またはAr(アルゴン)、He(ヘリウム)などの不活性ガス、もしくはこれらに水素ガスを混合した雰囲気中のプラズマを用いて行う。
次に、図1のステップS6に示すように、第1ウエハおよび第2ウエハを貼り合わせて仮接合状態とする。仮接合は、上記したように各ウエハの対向する面の濡れ性を利用するものである。つまり、ウエハの表面同士の間のファンデルワールス力により、弱い結合力を発生させて両ウエハを接合する。当該仮接合工程は、室温(常温)の温度下において行う。なお、本願でいう室温(常温)とは、例えば25℃前後の温度をいう。
次に、図1のステップS7に示すように、ステップS6で仮接合した第1ウエハおよび第2ウエハを、200℃以上の温度で加熱することで接合強度を向上させ、永久接合させる。当該加熱工程でウエハに加える温度は例えば200〜1000℃とし、ここでは300℃で行うものとする。上記加熱工程により、第1ウエハおよび第2ウエハはそれらの接合面において強固に接合される。これにより、ウエハの貼り合わせ工程が完了する。
ステップS5のプラズマ処理を行わない場合、図10に示す比較例の模式図のように、各ウエハのそれぞれの表面にはH(水素)およびO(酸素)が多く存在し、ファンデルワールス力により弱い力で仮接合される。このような表面状態のウエハ同士を永久接合させる場合は、1000℃程度の比較的高い温度の熱処理を行う必要がある。この熱処理により、第1ウエハW1および第2ウエハW2との間にはSi−O−Siの共有結合が形成され、ウエハ同士が強固に結合される。なお、図10では図の左側に、仮接合(図1のステップS6に対応)時のウエハの表面状態を示し、図の右側に、永久接合のための熱処理(図1のステップS7に対応)後のウエハ間の境界の状態を示している。図10は、比較例として示す製造工程中の半導体装置のウエハの表面状態を示す模式図である。
これに対し本実施の形態では、図1に示すステップS5のプラズマ処理によるウエハの表面の活性化により、図4の左側に示すように、ウエハの表面にSi−O−Hの構造を揃えている。ステップS6の仮接合工程では、第1ウエハW1および第2ウエハW2はファンデルワールス力により弱い力で接合される。ウエハの表面にSi−O−Hの構造が揃っている場合、200〜300℃程度の比較的低い温度の熱処理であっても、第1ウエハW1および第2ウエハW2間にSi−O−Siの共有結合を形成し、ウエハ同士を強固に結合させることができる。本願では、このように共有結合を形成して、ウエハ同士の結合力を、仮接合の状態よりも高めた状態の接合を永久接合という。
図4では図の左側に、仮接合(図1のステップS6)時のウエハの表面状態を示し、図の右側に、永久接合のための熱処理(図1のステップS7)後のウエハ間の境界の状態を示している。図4は、本実施の形態の製造工程中の半導体装置のウエハの表面状態を示す模式図である。
次に、図1のステップS8に示すように、ウエハの薄膜化、およびデバイス形成工程の続きを行う。具体的には、まず図5に示すように、第2ウエハW2に接合した第1ウエハW1を薄膜化するため、第1ウエハW1の裏面を研磨するなどして後退させる。図5では、図の左側に、図1のステップS7により接合した状態の第1ウエハW1および第2ウエハW2の俯瞰図を示し、図の右側に、図1のステップS8の研磨工程により第1ウエハW1を薄膜化した後の第1ウエハW1および第2ウエハW2の俯瞰図を示している。
また、図6に、上記研磨工程を行った第1ウエハW1の断面図を示す。図6に示す断面図は、図5に示す俯瞰図に対し上下を逆さにして示している。つまり、第2ウエハW2上に、薄膜化された第1ウエハW1が接合されている。図1のステップS8において行う上記研磨工程では、バックグラインド法、CMP法またはそれらの方法を組み合わせて半導体基板SB1の裏面BSを後退させ、半導体基板SB1を薄膜化する。これにより、半導体基板SB1の膜厚は3μm程度となる。これにより、上記した裏面照射型のイメージセンサにおいて、第1ウエハW1の裏面BS側から照射される光が受光部に到達する前に透過する半導体基板SB1の厚さを小さくし、受光量が減衰することを防いでいる。
なお、図6では第2ウエハW2上に、図3に示した第1ウエハW1の上下を逆さにして接合した構造の断面を示している。図3において図の下側に位置していた半導体基板SB1の裏面BS側は、図6においては図の最上部に示してあるが、ここでは、図6に示す図の再上面を半導体基板SB1の裏面BSと呼ぶ。本願でいうウエハ(半導体基板)の裏面とは、ウエハ(半導体基板)の主面側の面の反対側の面である。例えば、第1ウエハW1の裏面は、半導体基板SB1を含む第1ウエハW1の、フォトダイオードPDおよび配線M1〜M3などが形成されている側の面(主面)の反対側の面(裏面BS)である。
次に、図7に示すように、半導体基板SB1の裏面BS上にHf(ハフニウム)膜またはシリコン窒化膜などからなる反射防止膜RR、酸化シリコン膜からなる絶縁膜L4、光を遮蔽するタングステン膜またはアルミニウム膜などの複数のパターンからなる遮光膜CLを順次形成する。その後、絶縁膜L4上に、内部にカラーフィルターCFを含む有機膜からなるオンチップレンズOLを形成することで、図1のステップS8が完了し、本実施の形態の裏面照射型のCMOSイメージセンサを含む半導体装置が完成する。オンチップレンズの上面の凹凸は、例えばハーフトーンマスクを用いたフォトリソグラフィ技術およびエッチング法などにより形成する。
本実施の形態の製造工程により形成したイメージセンサは、図7に示すオンチップレンズOLの上方から光が照射された際に、オンチップレンズOL、絶縁膜L4、反射防止膜RRおよび半導体基板SB1を透過した光をフォトダイオードPDが取り込むことで、光電変換により光を電子に変えることができる素子である。
本実施の形態では、第1ウエハの主面側に形成された酸化シリコン膜からなる絶縁膜L3(図3参照)の表面と、単結晶シリコン基板からなる第2ウエハの表面とを接続させる場合について説明したが、上述したように絶縁膜L3はシリコン膜により構成されていてもよい。また、第1ウエハの主面側にシリコン膜が形成され、第2ウエハの主面側に酸化シリコン膜が形成されていてもよい。つまり、2枚のウエハを接合させるときには、酸化シリコン膜の表面とシリコン膜の表面とを接合させる場合と、シリコン膜の表面同士を接合させる場合とが考えられる。
以下に、本実施の形態の効果について説明する。
2枚のウエハを貼り合わせる工程を有する半導体装置の製造工程では、図1のステップS4における熱処理による脱ガス処理を行わずに、表面を純水などにより洗浄したウエハ同士を仮接合させ、その後200〜1000℃程度の高温の熱処理を施すことにより各ウエハを強固に接合することが考えられる。しかし、脱ガス処理(熱処理)を行わない場合、ウエハ間の境界には水などのガス成分が残留しており、このようなウエハ同士を仮接合した後に永久結合の熱処理を行うと、水分が膨張してウエハ間にボイドが生じ、半導体基板の信頼性が低下する問題がある。
つまり、第1ウエハおよび第2ウエハの接合面に水分またはその他のガスなどが吸着されている場合、本実施の形態の図1のステップS7に対応する高温の熱処理により、当該水分等が気化するなどして膨張し、各ウエハ間にボイド(空隙)が形成される虞がある。ウエハ間にボイドが形成された場合、第1ウエハおよび第2ウエハ間の接合強度が低下する。第2ウエハが第1ウエハから剥がれた場合、3μm程度に薄膜下された第1ウエハはその強度を保てず破損する虞がある。したがって、各ウエハ間に水分等を残留させたままウエハの接合を行うと、ウエハ間の接合強度が十分に保てないため、半導体装置の信頼性が低下する。
また、上記のように、2枚のウエハを接合させるときには、酸化シリコン膜の表面とシリコン膜の表面とを接合する場合と、シリコン膜の表面同士を接合する場合とが考えらる。また、その他にも、酸化シリコン膜の表面同士を接合する場合、シリコン膜の表面と窒化シリコン膜の表面とを接合する場合、または酸化シリコン膜の表面と窒化シリコン膜の表面とを接合する場合が考えられる。
上記のボイドの発生は、酸化シリコン膜とシリコン膜とを接合させる場合よりも、シリコン膜の表面同士を接合させる場合の方が顕著になる。これは酸化シリコン膜が水分を吸収しやすい性質を有し、酸化シリコン膜中に水分が拡散吸収されることで、ボイドの発生を抑えることができるためである。したがって、接合面に酸化シリコン膜を用いることにより、ボイドの発生を抑えることができる。
しかし、水分を吸収した酸化シリコン膜は、絶縁破壊を起こしやすく、また、配線間のリーク電流が発生しやすくなるなどの問題を有しており、絶縁膜としての機能が低い。また、酸化シリコン膜中の水分が、当該酸化シリコン膜の近傍の金属配線(例えば図7に示す配線M4)と反応することで金属配線が腐食し、配線の抵抗の上昇、または断線を引き起こす虞がある。酸化シリコン膜を用いること自体に問題はないが、その膜に水分が吸着した状態のまま、2枚のウエハを接合することで、上記の問題が生じる。
なお、本実施の形態のステップS7に相当するような、例えば100℃より高い温度での熱処理工程を用いずに、接着剤などを用いて2枚のウエハを接合することが考えられる。しかし、この場合でも、接合するウエハの表面に水分等が残っている場合には、当該水分が除去されている場合に比べて接合強度が低下する問題が生じる。また、接着剤によりウエハを接合しても、接合面に酸化シリコン膜を設けている場合には、当該酸化シリコン膜に水分が吸収されることにより、上述したように、当該酸化シリコン膜の絶縁性の低下および金属配線の腐食が起きる問題がある。
したがって、酸化シリコン膜の表面とシリコン膜の表面とを接合する場合、およびシリコン膜の表面同士を接合する場合のいずれの場合においても、ウエハの接合前にウエハの表面から水分等を除去する必要がある。
そこで、本実施の形態では、ステップS4において加熱処理を行うことにより脱ガスを行なうことで、ウエハ間の接合界面の水分等を除去している。このように、100℃以上の高温で第1ウエハおよび第2ウエハのそれぞれの表面に吸着されて水分またはその他のガス成分を脱離させ、その後に仮接合工程および永久接合のための熱処理工程を行うことで、ウエハの表面に残る水分が当該熱処理工程により膨張してウエハ間にボイドを形成することを防ぐことができる。このように、2枚のウエハを貼り合わせる前にウエハの温度を制御し、洗浄後の各ウエハの表面状態を管理することにより、接合したウエハの接合強度が低下することを防ぎ、半導体装置の信頼性を向上させることができる。
上記効果は、第1ウエハと第2ウエハの接合面がシリコン膜の表面同士である場合に顕著に得ることができる。これは、上述したように、ウエハ間の接合面に酸化シリコン膜が設けてある場合に比べて、シリコン膜同士を接合した場合はボイドの発生を抑えることが困難なためである。ただし、上記効果は、本実施の形態のように、ウエハの接合面に酸化シリコン膜を設けている場合であっても得ることができ、また、その場合には、酸化シリコン膜中に水分が吸収されることにより、当該酸化シリコン膜の絶縁性の低下または金属配線の腐食の発生を防ぐことができる。
なお、洗浄工程の前にプラズマ処理を行い、その後洗浄、脱ガス、仮接合、および永久接合の順に工程を行なってもよい。つまり、図1に示すステップS5のプラズマ処理による活性化工程は、接合表面を形成するステップS2の後であって、ステップS6の仮接合工程の前であれば、ステップS3の洗浄工程の前または後のどちらの時点で行なってもよい。ステップS3の洗浄工程は、ステップS4の脱ガス処理の直前、またはステップS5のプラズマ処理工程(活性化工程)の直前のいずれの時点で行なってもよく、また、それぞれの時点で洗浄を行なっても構わない。
また、接着剤を用いてウエハ間を接合することについて上述したが、CMOSイメージセンサは、接着剤中に含まれる不純物により影響を受けやすく、当該不純物によってその性能が劣化する虞が高い。したがって、CMOSイメージセンサの製造工程において、ウエハの貼り合わせの際に接着剤を用いることは好ましくない。これに対し、本実施の形態の接合工程のように、接着剤を用いない接合方法を採用することにより、素子の性能の低下を防ぐことができる。
(実施の形態2)
本実施の形態では、2枚のウエハを接合する工程を有する半導体装置の製造方法において、ウエハの脱ガス工程、仮接合工程、永久接合工程などの工程と、それらの工程の間のウエハの搬送とを、気圧を管理した減圧下で行う半導体装置の製造方法について説明する。
本実施の形態で行うウエハの接合に用いるマルチチャンバ装置の模式図を図8に示す。図8に示すマルチチャンバ装置MCは、中央部に搬送チャンバCH7を有し、その周囲には、複数のプロセスチャンバが接続されている。具体的には、搬送チャンバCH7に接続されているのは、脱ガスチャンバCH1、プラズマ処理チャンバCH2、ウエハ温度制御チャンバCH3、ウエハ貼り合わせチャンバCH4、ウエハ温度制御チャンバCH5、洗浄チャンバCH6、ロードロックチャンバRC1およびRC2である。搬送チャンバCH7内には、搬送用ロボットRB1が配置されている。搬送用ロボットRB1は、複数の外接するプロセスチャンバとロードロックチャンバRC1およびRC2との間でウエハを搬送するために用いられる。
マルチチャンバ装置MCは、ロードロックチャンバRC1およびRC2を介してファクトリインタフェースFIに結合されている。ファクトリインタフェースFIは、複数のウエハ格納カセットWCおよび搬送用ロボットRB2を含んでいる。搬送用ロボットRB2は、ウエハ格納カセットWCとロードロックチャンバRC1およびRC2との間でウエハを搬送するために配置されている。ファクトリインタフェースFI内の気圧は、大気圧に維持されている。
この装置を用いてウエハの貼り合わせを行う際は、ウエハ格納カセットWCに搬送された複数のウエハのうちの第1ウエハおよび第2ウエハを、搬送用ロボットRB2がロードロックチャンバRC1およびRC2のそれぞれに分けて移す。その後、第1ウエハおよび第2ウエハのそれぞれは搬送用ロボットRB1により搬送され、マルチチャンバ装置MC内の各プロセスチャンバにて処理された後、互いに接合されてウエハ格納カセットWCに戻される。
以下では、本実施の形態の半導体装置の製造方法を、図9に示すフローに沿って、図8を参照して説明する。図9に示すように、本実施の形態のフローであるステップS1、S2、S3、S4、S5、S6、S7およびS8で行う工程およびそれらのステップを行う順番は、前記実施の形態1と同様である。ただし、ステップS3の後であって、ステップS7の完了までは、前記実施の形態1と異なり、処理を行う装置内の気圧および温度を制御する。
まず、図9のステップS1のウエハの準備工程およびステップS2のデバイス形成工程を、前記実施の形態1と同様に行う。ステップS1およびステップS2は図8に示すマルチチャンバ装置MCの外で行う工程である。その後、第1ウエハおよび第2ウエハを、図8に示すウエハ格納カセットWCにセットした後、搬送用ロボットRB1、RB2により洗浄チャンバCH6内に搬送する。
ここではまず、ウエハ格納カセットWCから、第1ウエハを内部の気圧が大気圧(常圧)であるロードロックチャンバRC1内に搬送し、第2ウエハを内部の気圧が大気圧(常圧)であるロードロックチャンバRC2内に搬送する。続いて、ロードロックチャンバRC1、RC2のそれぞれとファクトリインタフェースFIとの間の扉(図示しない)を閉じ、ロードロックチャンバRC1、RC2を密閉した状態で、内部を減圧して真空状態にする。
続いて、真空(減圧)状態に保たれている搬送チャンバCH7とロードロックチャンバRC1、RC2との間の扉(図示しない)を開け、搬送用ロボットRB1により一枚のウエハを、真空(減圧)状態の洗浄チャンバCH6内に移す。その後、洗浄チャンバCH6の扉(図示しない)を閉じた後、洗浄チャンバCH6内の気圧を常圧に制御し、洗浄工程を常圧下で行うことで、ウエハの表面に付着した異物(パーティクル)を除去する(図9のステップS3)。洗浄が終了した後に、洗浄チャンバCH6内を減圧して真空状態にし、ウエハを洗浄チャンバCH6内から搬送チャンバCH7内に戻す。
なお、マルチチャンバ装置MCを構成する脱ガスチャンバCH1、プラズマ処理チャンバCH2、ウエハ温度制御チャンバCH3、ウエハ貼り合わせチャンバCH4およびウエハ温度制御チャンバCH5および搬送チャンバCH7は、洗浄チャンバCH6、ロードロックチャンバRC1およびRC2と異なり、常に減圧状態が保たれている。
次に、図9のステップS3の洗浄工程を経たウエハを、脱ガスチャンバCH1内に搬入し、キセノンランプなどを用いた高温の熱処理を行うことで、ウエハの表面の水分およびその他のガス成分をウエハから脱離させる(図9のステップS4)。ここで、ウエハを昇温して脱ガス処理を行うと、ウエハの表面から水分が気化して脱離することにより、脱ガスチャンバCH1内の気圧が一時的に上昇する。ただし、ここでは脱ガスチャンバCH1内を減圧雰囲気に保つため、ポンプを用いて常に脱ガスチャンバCH1内のガスを排気し続けていることから、上昇した気圧は徐々に低下し、脱ガスチャンバCH1内はまた元の減圧状態に戻る。
脱ガスに用いる装置には、内部のガスを排気し続けることで内部の気圧が減圧される脱ガスチャンバCH1を用いる。特に、脱ガスチャンバCH1内の雰囲気の成分は、水分が極力除去されていることが重要である。したがって、ここでは、脱ガスチャンバCH1内のガスをポンプ等を用いて排気することで減圧状態とし、または、チャンバ内にN(窒素)ガス、He(ヘリウム)ガスもしくはAr(アルゴン)ガスなどの不活性ガスを供給することで、チャンバ内を窒素雰囲気、ヘリウム雰囲気またはアルゴン雰囲気とした減圧状態とする。
このような脱ガス工程では、脱離したガスの量などをモニタする方法として、前記実施の形態1において説明したように、昇温時の温度をウエハ温度計により管理、制御する方法、脱ガスチャンバCH1内の真空度を真空計により検査する方法、または脱ガスチャンバCH1内から排気された脱離ガス成分を質量分析器を用いてを検査する方法が挙げられる。
次に、減圧雰囲気を保持した状態でウエハをプラズマ処理チャンバCH2内に搬送し、ウエハ表面を減圧下でプラズマ処理等することにより活性化する(図9のステップS5)。
次に、減圧雰囲気を保持した状態でウエハをウエハ温度制御チャンバCH3内に搬送し、ウエハを例えば常温(室温)またはその他の特定の温度になるまで冷却する(図9のステップS5a)。また、冷却に限らず、ウエハの温度が下がりすぎている場合には、ウエハ温度制御チャンバCH3内でウエハを昇温する。ここで、ウエハを冷却をする際はステージにウエハを機械的または静電チャックなどにより固定し、ステージ中を流れる液体(例えば水)によりウエハを冷却する水冷方式を用いる。また、ウエハを昇温する際には、ランプ光照射などによりウエハの温度を高める。
ここでは、デバイスが形成された第1ウエハに対し、以上に説明した図9のステップS1〜ステップS5aの工程を行い、第2ウエハに対しても、図9のステップS1、ステップS3〜ステップS5aを第1ウエハに追って行う。なお、ステップS5aにおける温度制御のタイミングを第1ウエハと第2ウエハとで合わせるため、第1ウエハをウエハ温度制御チャンバCH3内に搬送し、第2ウエハをウエハ温度制御チャンバCH5内に搬送し、それぞれを同時に温度制御してもよい。ステップS5aの温度制御工程を行うことで、ウエハ貼り合わせ(仮接合)工程(図9のステップS6)の直前の時点で、第1ウエハおよび第2ウエハは、互いにほぼ同一の温度となる。ここで、2枚のウエハの温度差は50℃以下とする。
このように貼り合わせ前の第1ウエハおよび第2ウエハの温度差を極力小さくしているのは、ウエハの熱膨張に起因する残留歪の発生を防止することにより、ボイドの発生を抑制し、また、応力起因のデバイス性能の劣化(例えばリーク電流または暗電流の発生)を防止するためである。デバイスが形成されている第1ウエハは、半導体基板上に窒化膜などの絶縁膜および金属膜を複数層形成した複雑な構造を有しており、それらの膜は温度変化による膨張率および収縮率に差があるため、第1ウエハが極度に昇温または冷却された場合には、第1ウエハ内に応力歪が発生し、第1ウエハ自体が反る場合がある。
第1ウエハに反りが生じれば第1ウエハと第2ウエハとを密着させて貼り合わせること、およびウエハ間の接合力を保つことが困難となる。また、イメージセンサは各フォトダイオードなどの位置および性能を揃えることが重要となるため、内部に歪または応力が生じることで素子の位置または性能がばらつくと、半導体装置の信頼性が低下する。また、内部に残留応力を有するウエハは、その内部の回路に暗電流が生じる虞がある。したがって、第1ウエハ内に応力または歪が生じ、ウエハ自体が反ることを防止するため、ここでは第1ウエハの温度を室温に調整している。
また、上述したように第1ウエハは窒化膜または金属膜など、シリコン膜とは異なる膨張率を有する膜を含んでいるのに対し、第2ウエハは単結晶シリコン基板のみからなる。したがって、第1ウエハと第2ウエハとではその構造が大きく異なるため、両ウエハが温度変化した際に発生する内部応力の大きさに差が生じる。特に、両ウエハ間に温度差があると、それぞれのウエハ内の応力に大きな差が生じる。したがって、ウエハ間に大きい温度差がある状態でウエハの貼り合わせ工程を行うと、貼り合わせたウエハが室温に戻った際、各ウエハが異なる収縮率で収縮し、第1ウエハおよび第2ウエハ間に大きな内部応力および歪が生じる。
このような応力および歪は、イメージセンサの性能に大きく影響するため、ウエハ内の応力の発生を防ぐ観点から、ウエハを貼り合わせる前の各ウエハと、ウエハを永久結合した後に常温になったウエハとの温度差を小さくすることが望まれる。また、ウエハ内の応力の発生を防ぐ観点から、第1ウエハと第2ウエハとの間の温度差を小さく保ったままウエハの貼り合わせおよび接合の工程を行うことが望まれる。
そこで、本実施の形態では、ウエハを貼り合わせた後の温度である室温に合わせ、ウエハを貼り合わせる前、すなわち図9のステップS6の前に、図8に示すウエハ温度制御チャンバCH3内で各ウエハの温度を室温に調整している(図9のステップS5a)。また、ここでは第1ウエハおよび第2ウエハ間に生じる応力および歪の差を小さくするため、両ウエハの温度を極力同一となるように調整を行なっている(図9のステップS5a)。
各ウエハ間の温度差は50℃とすることを上述したが、特に低歪を実現するためには、各ウエハ間の温度差を10℃以下とし、各ウエハの面内温度差を10℃以下にすることが望ましい。ここでは、第1ウエハおよび第2ウエハの温度をそれぞれ例えば25℃とする。
次に、第1ウエハおよび第2ウエハを、減圧下に保持したマルチチャンバ装置MC内を搬送してウエハ貼り合わせチャンバCH4内に配置した後、各ウエハ同士を貼り合わせて仮接合する(図9のステップS6)。この際も、ウエハ貼り合わせチャンバCH4内の気圧は大気圧よりも低い真空(減圧)状態に保たれている。また、両ウエハ間の温度差を常に小さくし、より精密に温度制御を行うため、ウエハ貼り合わせチャンバCH4内でも、貼り合わせ前および貼り合わせ中に第1ウエハおよび第2ウエハの温度制御を行う。温度制御の方法は、上述したステージまたはランプなどを用いる方法と同様の方法を用いる。
つまり、ウエハを貼り合わせる際にも、各ウエハの温度が同一になるように温度制御を行い、その際、各ウエハの温度を室温とする。ウエハを貼り合わせる際には、接合時の不良の発生を抑制するための脱ガスを目的として、ウエハを昇温しながら2枚のウエハの貼り合わせを行うことが考えられるが、この場合、接合されたウエハが室温に冷却された際、ウエハ内に残留応力が発生する。これに対して本実施の形態では、上記のように、ウエハ間での熱膨張差率または冷却時の収縮率の差に起因する応力の発生を防ぎ、第1ウエハ内に複数種類の膜が存在することに起因する応力の発生を防ぐため、第1ウエハおよび第2ウエハが過度に昇温されないように、各ウエハの温度を室温に制御して貼り合わせを行う。
次に、200℃以上の温度で加熱し、ウエハ間の接合強度を向上させ、永久接合とする(図9のステップS7)。ここでは、永久接合のための熱処理後の両ウエハ間の温度が同一となるように、ウエハ貼り合わせチャンバCH4内で温度制御をする。これにより、永久結合の後に、第1ウエハおよび第2ウエハ間に応力が発生することを防ぐ。
次に、貼り合わせて接合したウエハをマルチチャンバ装置MCの外に搬送してウエハ格納カセットWCに戻した後、前記実施の形態1と同様にデバイス形成の続きを行う。すなわち、第1ウエハを構成する半導体基板の裏面の研削およびオンチップレンズなどの形成を行うことで、裏面照射型CMOSイメージセンサを完成させる(図9のステップS8)。
上記のように、本実施の形態では、ステップS3の洗浄処理の後からステップS7の永久接合の完了までの工程をすべて減圧雰囲気下で連続処理しているが、ステップS3の洗浄処理の後からステップS6の仮接合までの工程をすべて減圧雰囲気下で連続処理し、ステップS7の永久接合は別装置で処理を行っても良い。
ここで、搬送チャンバCH7に接続されている各プロセスチャンバのそれぞれで真空状態での処理を行った場合であっても、搬送チャンバCH7内の気圧が常に大気圧であり、大気雰囲気である場合、例えば図9のステップS4により脱ガスチャンバCH1を用いて脱ガスを行ったとしても、搬送チャンバCH7内でウエハは大気に晒される。加熱されたウエハは冷却時に水分等が吸着しやすいため、脱ガスチャンバCH1内で加熱処理を終えた後にウエハを大気雰囲気下で搬送すると、再びウエハに水分が吸着するため、ボイドの発生を効果的に防ぐことができない。
つまり、脱ガス処理(図9のステップS4)以降は、ウエハの貼り合わせが終了するステップS8の完了まで、全て真空(減圧)の条件、つまり水分を含まない雰囲気下において各工程およびそれらの間の搬送を行わなければ、接合したウエハ同士の界面におけるボイドの発生およびウエハの表面の酸化シリコン膜の劣化などの問題が生じる。そこで、本実施の形態では、洗浄工程の後のマルチチャンバ装置MC内での工程を全て減圧雰囲気において行うことで、半導体装置の信頼性を向上させることを可能としている。
また、装置内の水分の量を極力低減するため、マルチチャンバ装置MCでは、内部のガスを排気することで装置内を真空状態とすると共に、装置内にN(窒素)ガス、He(ヘリウム)ガスまたはAr(アルゴン)ガスを供給することで、水分等がウエハに付着することによるウエハの表面状態の劣化を防ぐことができる。
以上に説明したように、本実親形態では貼り合わせを行う装置内の気圧および雰囲気を制御し、ウエハの温度を制御することにより、前記実施の形態1と同様の効果に加え、より効果的にウエハの接合強度を高めている。また、ウエハ内の応力などの発生により半導体装置の信頼性が低下することを防ぐことを可能としている。
(実施の形態3)
前記実施の形態2では洗浄チャンバおよびロードロックチャンバを除き減圧下で搬送および処理を行う装置を用いた半導体装置の製造方法について説明したが、本実施の形態では、当該装置内の気圧を減圧せず、例えば大気圧とし、代わりに装置内を不活性ガス雰囲気としてウエハの貼り付けのための一連の工程を行う場合について説明する。
前記実施の形態2では、水分などを含むガスを排出してマルチチャンバ装置内を減圧したが、ウエハの表面に水分が吸着することを防ぐ観点から、装置内は水分が含まれていない雰囲気であれば、必ずしも減圧雰囲気である必要はない。そこで、本実施の形態では、図8に示すマルチチャンバ装置MC内の気圧を大気圧とし、マルチチャンバ装置MC内をN(窒素)ガス、He(ヘリウム)ガス、Ar(アルゴン)ガスなどの不活性ガス、または水分を含まないドライエアーなどにより満たした状態で、前記実施の形態2において図9を用いて説明した工程と同様の工程を行う。
ただし、前記実施の形態1、2と同じく、ウエハをプラズマ処理する装置(図8に示すプラズマ処理チャンバCH2)は、プラズマ処理を行う際にその内部を減圧する。また、搬送チャンバCH7内が常圧であることから、洗浄チャンバCH6内にウエハを出し入れする際に、逐一洗浄チャンバCH6内を真空状態とする必要がない。この点は前記実施の形態2と異なる。
本実施の形態では、マルチチャンバ装置内を減圧雰囲気としなくても、貼り合わせるウエハの表面にガス成分(水分)などが吸着することを防ぐことができるため、前記実施の形態2と同様の効果を得ることができる。さらに、マルチチャンバ装置内の減圧雰囲気を保ち続ける必要がなく、また、一部のチャンバ内の圧力を減圧および昇圧する作業を省くことができるため、半導体装置の製造コストを低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態のウエハ貼り合わせの工程は、裏面照射型CMOSイメージセンサに限らず、その他のデバイスであって、ウエハの貼り合わせ工程を含む半導体装置の製造方法に適用することができる。
BOX 埋め込み酸化膜
BS 裏面
CF カラーフィルター
CH1 脱ガスチャンバ
CH2 プラズマ処理チャンバ
CH3 ウエハ温度制御チャンバ
CH4 ウエハ貼り合わせチャンバ
CH5 ウエハ温度制御チャンバ
CH6 洗浄チャンバ
CH7 搬送チャンバ
CL 遮光膜
FI ファクトリインタフェース
ILF 層間絶縁膜
L1〜L4 絶縁膜
M1〜M4 配線
MC マルチチャンバ装置
MSS 上面
OL オンチップレンズ
PD フォトダイオード
PW ポリシリコン配線
RB1、RB2 搬送用ロボット
RC1、RC2 ロードロックチャンバ
RR 反射防止膜
SB1 半導体基板
SL シリコン層
W1 第1ウエハ(第1半導体基板)
W2 第2ウエハ(第2半導体基板)
WC ウエハ格納カセット

Claims (7)

  1. 以下の工程を含む、半導体装置の製造方法:
    (a)単結晶シリコンからなり、かつ、第1の厚さからなる第1半導体基板、前記第1半導体基板の主面上に形成された酸化層、前記酸化層上に形成された半導体層、前記半導体層に形成されたフォトダイオード、および前記半導体層上に形成され、かつ、酸化シリコン膜または窒化シリコン膜からなる第1絶縁層を有する第1ウエハと、単結晶シリコンからなる第2半導体基板を有する第2ウエハと、をそれぞれ準備する工程;
    (b)前記(a)工程の後、前記第1絶縁層の表面である前記第1ウエハの表面と、前記第2ウエハの表面とを、洗浄する工程;
    (c)前記(b)工程の後、前記第1ウエハおよび前記第2ウエハのそれぞれに、100℃以上の加熱処理を施す工程;
    (d)前記(c)工程の後、前記第1ウエハの前記表面および前記第2ウエハの前記表面のそれぞれに、プラズマ処理を施す工程;
    (e)前記(d)工程の後、第1温度下において、前記第1ウエハの前記表面である前記第1絶縁層の前記表面と、前記第2ウエハの前記表面とを、互いに接触させる工程;
    (f)前記(e)工程の後、前記第1ウエハの前記表面である前記第1絶縁層の前記表面と前記第2ウエハの前記表面とを互いに接触させた状態で、前記第1ウエハおよび前記第2ウエハに、前記第1温度よりも高い第2温度の加熱処理を施す工程;
    (g)前記(f)工程の後、前記第1半導体基板の前記主面とは反対側の第1裏面を研磨することで、前記第1半導体基板の厚さを、前記第1の厚さよりも薄い第2の厚さにする工程;
    (h)前記(g)工程の後、前記(g)工程により形成された前記第2の厚さからなる前記第1半導体基板の第2裏面に、反射防止膜、第2絶縁層、遮光層、および、内部にカラーフィルターを有するオンチップレンズを順次形成する工程、
    ここで、
    前記(f)工程で使用する前記第2温度は、200〜300℃であり、
    前記(e)工程で使用する前記第1温度は、前記第2温度よりも低い室温であり、
    前記(c)工程は、100Pa以下の減圧下で行う。
  2. 前記フォトダイオードは、前記半導体層に形成されたn型の半導体層およびp型の半導体層からなる、請求項1に記載の半導体装置の製造方法。
  3. 前記第2半導体基板の主面には、デバイスまたは配線が形成されている、請求項1に記載の半導体装置の製造方法。
  4. 前記室温とは、約25度である、請求項1に記載の半導体装置の製造方法。
  5. 記(d)工程は100Pa以下の減圧下で行う、請求項1に記載の半導体装置の製造方法。
  6. 前記第1の厚さは、3桁μmであり、
    前記第2の厚さは、1桁μmである、請求項1に記載の半導体装置の製造方法。
  7. 前記第1の厚さは、750μmであり、
    前記第2の厚さは、3μmである、請求項6に記載の半導体装置の製造方法。
JP2017090973A 2017-05-01 2017-05-01 半導体装置の製造方法 Expired - Fee Related JP6334777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017090973A JP6334777B2 (ja) 2017-05-01 2017-05-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017090973A JP6334777B2 (ja) 2017-05-01 2017-05-01 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012254926A Division JP2014103291A (ja) 2012-11-21 2012-11-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017152730A JP2017152730A (ja) 2017-08-31
JP6334777B2 true JP6334777B2 (ja) 2018-05-30

Family

ID=59739210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017090973A Expired - Fee Related JP6334777B2 (ja) 2017-05-01 2017-05-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6334777B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186288A (ja) * 2018-04-03 2019-10-24 東京エレクトロン株式会社 接合方法および接合システム
US20240014153A1 (en) * 2020-12-25 2024-01-11 Tokyo Electron Limited Substrate bonding system and method for substrate bonding

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4316157B2 (ja) * 2001-05-10 2009-08-19 株式会社東芝 化合物半導体素子の製造方法及びウェハ接着装置
JP2003092250A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置及びその製造方法
JP2007201196A (ja) * 2006-01-26 2007-08-09 Matsushita Electric Works Ltd ウェハ接合装置およびウェハ接合方法
JP4756418B2 (ja) * 2006-02-28 2011-08-24 公立大学法人大阪府立大学 単結晶窒化ガリウム基板の製造方法
JP4992604B2 (ja) * 2007-08-15 2012-08-08 株式会社ニコン 接合装置、接合方法
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Soiウェーハ、その製造方法および半導体装置の製造方法
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP5665599B2 (ja) * 2011-02-24 2015-02-04 株式会社東芝 半導体装置および半導体装置の製造方法
JP5853389B2 (ja) * 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。

Also Published As

Publication number Publication date
JP2017152730A (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
JP2014103291A (ja) 半導体装置の製造方法
CN107004639B (zh) 衬底制造方法
JP5453647B2 (ja) 2つの基板を接合するための接合方法
JP5644096B2 (ja) 接合基板の製造方法及び固体撮像装置の製造方法
JP2012204501A (ja) 半導体装置、電子デバイス、及び、半導体装置の製造方法
US8980671B2 (en) Semiconductor device and manufacturing method of semiconductor device
TW201103133A (en) Method for manufacturing solid-state image device
JP6334777B2 (ja) 半導体装置の製造方法
KR101486779B1 (ko) Soi 기판의 제조 방법 및 soi기판
JP2018092991A (ja) 半導体装置、電子機器、半導体装置の製造方法、ウエハ、ウエハの製造方法
KR101671316B1 (ko) 기판 처리 방법 및 기억 매체
JP5752264B2 (ja) 不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法
KR20190110679A (ko) 기판 세정 방법, 기판 세정 장치 및 그를 이용한 반도체 소자의 제조방법
JP5865057B2 (ja) 半導体基板の再生方法、及びsoi基板の作製方法
JPH05235007A (ja) 半導体基板の製造方法
TW202338322A (zh) 用於處理基板的方法及設備
JP6032963B2 (ja) Soi基板、soi基板の製造方法および半導体装置の製造方法
US20160035766A1 (en) Semiconductor device and manufacturing method thereof
TWI604536B (zh) 用以基板接合之裝置及方法
JP4239324B2 (ja) 張り合わせsoiウェーハの製造方法
JPH0541510A (ja) 固体撮像装置の製造方法
JPH07245382A (ja) 複合素子および貼り合わせ基板の製造方法
TWI815276B (zh) 畫素感測器及製造其的方法
JP7165342B1 (ja) 化学結合法及びパッケージ型電子部品,並びに電子デバイスのハイブリッド接合法
WO2021210047A1 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180426

R150 Certificate of patent or registration of utility model

Ref document number: 6334777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees