JP6333809B2 - 一定の入力容量を有するステップ減衰器 - Google Patents

一定の入力容量を有するステップ減衰器 Download PDF

Info

Publication number
JP6333809B2
JP6333809B2 JP2015515203A JP2015515203A JP6333809B2 JP 6333809 B2 JP6333809 B2 JP 6333809B2 JP 2015515203 A JP2015515203 A JP 2015515203A JP 2015515203 A JP2015515203 A JP 2015515203A JP 6333809 B2 JP6333809 B2 JP 6333809B2
Authority
JP
Japan
Prior art keywords
attenuator
input
section
series
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015515203A
Other languages
English (en)
Other versions
JP2015523006A (ja
JP2015523006A5 (ja
Inventor
シンウェイ・ワン
シャンドン・ジャン
マーク・ジェラルド・ディシッコ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2015523006A publication Critical patent/JP2015523006A/ja
Publication of JP2015523006A5 publication Critical patent/JP2015523006A5/ja
Application granted granted Critical
Publication of JP6333809B2 publication Critical patent/JP6333809B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/22—Attenuating devices

Landscapes

  • Transmitters (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)
  • Attenuators (AREA)

Description

本出願は、本出願の譲受人に譲受され、参照によりその全体が本明細書に組み込まれている、2012年6月1日に出願した「STEP ATTENUATOR WITH CONSTANT INPUT CAPACITANCE」と題する米国仮出願第121252P1号の優先権を主張するものである。
本開示は、全体的にエレクトロニクスに関し、より具体的にはステップ減衰器に関する。
減衰器は、入力信号を受信し、減衰/低減させ、入力信号の減衰された/より小さいバージョンである出力信号を提供する回路である。ステップ減衰器は、例えば、離散的なステップで可変減衰量を提供する減衰器である。ステップ減衰器は、無線周波数(RF)で動作するように設計され得、入力RF信号を受信し、出力RF信号を提供することができる。RFステップ減衰器は、ワイヤレス通信デバイスなどの様々なエレクトロニクスデバイスのために使用され得る。例えば、RFステップ減衰器は、RF信号の一部をRF電力検出器に結合するために、送信機または受信機で使用され得る。RFステップ減衰器は、電力レベルの所望の範囲内の減衰されたRF信号がRF電力検出器に提供されるように、必要に応じてRF信号を減衰させることができる。これは、RF電力検出器への損傷を回避することができ、RF電力検出器からの電力測定の精度を向上させることもできる。
一定の入力容量(capacitance)を有し、良好な性能を有するステップ減衰器が、本明細書で開示される。ステップ減衰器の一定の入力容量は、異なる減衰量を提供するステップ減衰器であっても、ステップ減衰器に結合された他の回路の入力整合に対してより少ない影響を及ぼすステップ減衰器を結果としてもたらすことができる。
例示的な設計では、装置は、異なる減衰量に対して一定の入力容量を有するステップ減衰器を含む。ステップ減衰器は、入力信号を受信し、入力信号に対して可変減衰量を提供し、出力信号を提供する。装置は、さらに、ステップ減衰器に結合された電力検出器を含むことができる。電力検出器は、出力信号を受信し、出力信号の電力を決定することができる。
例示的な設計では、ステップ減衰器は、直列に結合された複数の減衰器部を含むことができる。各減衰器部は、複数のキャパシタを含むことができ、一定の入力容量を有することができる。複数の減衰器部のうちの少なくとも1つは、ステップ減衰器のための選択された減衰量を得るために選択または選択解除され得る。一般に、各減衰器部は、固定減衰器部であってよく、または調節可能な減衰器部であってよく、または常時選択される減衰器部であってよい。固定減衰器部は、選択されたとき、所定の減衰量を提供することができる。調節可能な減衰器部は、選択されたとき、可変の減衰量を提供することができる。常時選択される減衰部は、常に固定または可変減衰量を提供することができる。
1つの設計では、各減衰器部は、分路キャパシタと、直列キャパシタと、第1および第2のスイッチとを含むことができる。分路キャパシタおよび第1のスイッチは、直列に、かつ、減衰器部の入力と回路グランドとの間に結合され得る。直列のキャパシタおよび第2のスイッチは、並列に、かつ、減衰器部の入力と出力との間に結合され得る。各減衰器部内の分路キャパシタおよび直列キャパシタの容量値は、(i)減衰器部が選択されたとき、減衰器部によって目標減衰量を提供し、(ii)減衰器部が選択されているか選択解除されているかにかかわらず、一定の入力容量を提供するように選択され得る。
開示の様々な態様および特徴は、以下にさらに詳細に説明される。
ワイヤレス通信デバイスのブロック図である。 RF電力測定モジュールのブロック図である。 一定の入力容量を有するステップ減衰器の例示的な設計を示す図である。 一定の入力容量を有するステップ減衰器の例示的な設計を示す図である。 一定の入力容量を有するステップ減衰器の例示的な設計を示す図である。 一定の入力容量を有するステップ減衰器の例示的な設計を示す図である。 RF電力検出器の概略図である。 信号減衰および電力検出を実行するためのプロセスを示す図である。
以下に記載の詳細な説明は、本開示の例示的な設計の説明として意図され、本開示が実施され得る唯一の設計を表すようには意図されない。「例示的」という用語は、本明細書では、「例、事例、または例示として機能すること」を意味するように使用される。「例示的」として本明細書に記載される任意の設計は、必ずしも、好ましい、または他の設計より有利であるとして解釈されるできはない。詳細な説明は、本開示の例示的な設計の完全な理解を提供する目的のための具体的な詳細を含む。本明細書に記載の例示的な設計は、これらの具体的な詳細なしに実施され得ることが、当業者には明らかであろう。いくつかの事例では、周知の構造およびデバイスは、本明細書に提示される例示的な設計の新規性を不明瞭にしないために、ブロック図形式で示される。
一定の入力容量を有し、良好な性能を有するステップ減衰器が、本明細書で開示される。ステップ減衰器は、ワイヤレス通信デバイス、パーソナルデジタルアシスタント(PDA)、ハンドヘルドデバイス、ワイヤレスモデム、スマートフォン、ラップトップコンピュータ、スマートブック、ネットブック、タブレット、コードレス電話、ワイヤレスローカルループ(WLL)局、Bluetooth(登録商標)デバイス、民生用電子デバイス、などの様々な電子デバイスのために使用され得る。明確にするために、ワイヤレス通信デバイスのためのステップ減衰器の使用が、以下に説明される。
図1は、ワイヤレス通信デバイス100の例示的な設計のブロック図を示す。この設計では、ワイヤレスデバイス100は、データプロセッサ/コントローラ110と、アンテナ148に結合されたトランシーバ120とを含む。トランシーバ120は、双方向ワイヤレス通信をサポートする送信機130および受信機150を含む。一般に、ワイヤレスデバイス100は、任意の数の通信システムのための任意の数の送信機および任意の数の受信機と、任意の数の周波数帯と、任意の数のアンテナとを含むことができる。
送信経路では、データプロセッサ110は、送信すべきデータを処理することができ、アナログ出力ベースベンド信号を送信機130に提供することができる。送信機130内で、アナログ出力ベースベンド信号は、増幅器(Amp)132によって増幅され得、デジタル-アナログ変換によって生じるイメージを除去するために、ローパスフィルタ134によってフィルタリングされ得、可変利得増幅器(VGA)136によって増幅され得、アップコンバータ138によってベースベンドからRFにアップコンバートされ得る。アップコンバートされた信号は、フィルタ140によってフィルタリングされ得、適切な出力電力レベルを有する送信RF信号を得るために、電力増幅器(PA)142によって増幅され得る。送信RF信号は、方向性結合器144およびアンテナインターフェース回路146を介してルーティングされ得、アンテナ148を介して送信され得る。
受信経路では、アンテナ148は、基地局および/または他の送信局から信号を受信することができ、受信されたRF信号を提供することができ、受信されたRF信号は、アンテナインターフェース回路146を介してルーティングされ得、受信機150に提供され得る。受信機150内で、受信されたRF信号は、低ノイズ増幅器(LNA)152によって増幅され得、バンドパスフィルタ154によってフィルタリングされ得、ダウンコンバータ156によってRFからベースバンドにダウンコンバートされ得る。ダウンコンバートされた信号は、VGA158によって増幅され得、ローパスフィルタ160によってフィルタリングされ得、アナログ入力ベースベンド信号を得るために、増幅器162によって増幅され得、アナログ入力ベースベンド信号は、データプロセッサ110に提供され得る。
送信(TX)LO発生器170は、アップコンバータ138のための送信LO信号を発生させることができる。受信(RX)LO発生器174は、ダウンコンバータ156のための受信LO信号を発生させることができる。位相同期ループ(PLL)172および176は、データプロセッサ110から制御情報を受信することができ、適切な周波数で送信LO信号および受信LO信号を発生させるために、制御信号をLO発生器170および174にそれぞれ提供することができる。
ステップ減衰器180は、方向性結合器144から1つまたは複数のRF信号を受信することができる。例えば、ステップ減衰器180は、入力ポートで入力RF信号を、出力ポートで出力RF信号を、結合ポートで結合RF信号を、および/または、方向性結合器144の反射ポートで反射RF信号を受信することができる。ステップ減衰器180は、各RF信号を減衰させることができ、対応する減衰されたRF信号を電力検出器182に提供することができる。電力検出器182は、ステップ減衰器180から受信した各減衰されたRF信号の電力を測定することができる。ステップ減衰器184は、アンテナインターフェース回路146から受信機入力RF信号を受信することができ、減衰されたRF信号を電力検出器186に提供することができる。ステップ減衰器184は、(図1に示すように)LNA152の入力に、または(図1には示していない)LNA152の出力に、または受信経路内のある点に結合され得る。電力検出器186は、ステップ減衰器184から受信した減衰されたRF信号の電力を測定することができる。電力検出器182および/または186からの電力測定値は、トランシーバ120の動作を制御するために使用され得る。
一般に、ステップ減衰器および電力検出器は、トランシーバ内の任意の点で電力測定を行うことができる。電力測定は、送信RF信号の送信電力を調節するため、アンテナインピーダンスを決定するため、1つまたは複数の整合ネットワーク(例えば、PA142とアンテナ148との間の整合ネットワーク)を同調させるため、などの様々な目的のために使用され得る。
図1は、送信機130および受信機150の例示的な設計を示す。一般に、送信機および受信機での信号の調整は、増幅器、フィルタ、ミキサなどの1つまたは複数の段(stage)によって実行され得る。これらの回路は、図1に示す構成とは異なって配置され得る。さらに、図1に示されていない他の回路も、送信機および受信機で使用され得る。例えば、整合回路は、図1中の様々なアクティブ回路を整合させるために使用され得る。図1中のいくつかの回路は、また、省略され得る。トランシーバ120のすべてまたは一部は、1つまたは複数のアナログIC、RF IC(RFIC)、混合信号ICなどに実装され得る。例えば、ステップ減衰器180および/または184、ならびに電力検出器182および/または186は、RFICに実装され得る。
データプロセッサ/コントローラ110は、ワイヤレスデバイス100のための様々な機能、例えば、ワイヤレスデバイス100によって送信されるデータおよび受信されるデータのための処理を実行することができる。メモリ112は、データプロセッサ110のためのプログラムコードおよびデータを記憶することができる。データプロセッサ/コントローラ110は、1つまたは複数の特定用途向け集積回路(ASIC)および/または他のICに実装され得る。
図2は、RF電力測定モジュール200の例示的な設計のブロック図を示す。モジュール200は、ステップ減衰器220と、電力検出器230とを含む。電力検出器230は、RF電力検出器240と、ベースベンドフィルタ/増幅器250とを含む。ステップ減衰器220は、図1中のステップ減衰器180または184に対応することができる。電力検出器230は、図1中の電力検出器182または186に対応することができる。
図2に示す例示的な設計では、アンテナ同調ネットワーク210は、PA260から送信RF信号を受信することができ、送信RF信号の一部をステップ減衰器220に結合することができる。アンテナ同調ネットワーク210は、図1中のアンテナインターフェース回路146の一部であり得、PA260は、図1中のPA142に対応することができる。図2に示されていない別の例示的な設計では、方向性結合器は、PA260からの送信RF信号をステップ減衰器220に結合することができる。両方の設計では、ステップ減衰器220は、PA260からの送信RF信号の一部を含む入力RF信号を受信することができる。ステップ減衰器220は、入力RF信号を減衰させることができ、出力RF信号をRF電力検出器240に提供することができる。RF電力検出器240は、ステップ減衰器220からの出力RF信号の電力を検出することができ、出力RF信号の電力を示す包絡線信号を提供することができる。フィルタ/増幅器250は、包絡線信号をフィルタリングおよび増幅することができ、電力検出器出力信号を提供することができる。
図2に示すように、RF電力検出器240は、入力インピーダンスZdetを有することができ、Zdetは、RF電力検出器240の入力容量Cdetによって主に決定され得、すなわち、Zdet≒Xdetであり、ここで、
Figure 0006333809
 は、RF電力検出器240の入力容量による誘導抵抗である。同じく図2に示すように、
ステップ減衰器220は、入力インピーダンスZinを有することができ、Zinは、ステップ減衰器220の入力容量Cinによって主に決定され得、すなわち、Zin≒Xinであり、ここで、
Figure 0006333809
 は、ステップ減衰器220の入力容量による誘導抵抗(reactance)である。
ステップ減衰器220は、その入力容量がRF電力検出器240の入力容量にほぼ等しくなるように設計され得、すなわち、Cin≒Cdetである。これは、アンテナ同調ネットワーク210とRF電力検出器240との間の入力整合にほとんど影響を与えないステップ減衰器220をもたらすことになる。ステップ減衰器220は、また、その入力容量が減衰に対してほぼ一定となるように設計され得、すなわち、ステップ減衰器220によって提供される異なる減衰量に対してCin≒Cdetである。これは、異なる減衰量に対して、アンテナ同調ネットワーク210とRF電力検出器240との間の入力整合にほとんど影響を与えないステップ減衰器220をもたらすことになる。
ステップ減衰器220は、また、以下の望ましい特性、すなわち、
1.高電圧処理能力、
2.良好な線形性(linearity)、
3.広帯域動作、および、
4.減衰量にかかわらずその入力において一定の容量を提示する、
を有するように設計され得る。
一定の入力容量および良好な性能を有するステップ減衰器は、様々な方法で実現され得る。一定の入力容量は、値の所定の範囲内にある入力容量によって、または所定の範囲内にあるS11などのパラメータによって、またはなにか他の基準に基づいて定量化され得る。そのようなステップ減衰器のいくつかの例示的な設計は、以下に記載される。
図3は、一定の入力容量を有するステップ減衰器320の例示的な設計を示す。ステップ減衰器320は、図1中のステップ減衰器180もしくは184、または図2中のステップ減衰器220のために使用され得る。図3に示す設計では、ステップ減衰器320は、直列に結合されたK個の減衰器部340a〜340kを含み、ここでKは、任意の整数値であり得る。各減衰器部340は、(i)分路キャパシタ342およびスイッチ344の直列結合と、(ii)直列キャパシタ346およびスイッチ348の並列結合とを含む。第1の減衰器部340a内で、キャパシタ342aは、減衰器部340aの入力に結合された一方の端部と、スイッチ344aの一方の端部に結合された他方の端部とを有する。スイッチ344aの他方の端部は、回路グランドに結合される。キャパシタ346aは、減衰器部340aの入力と出力との間に結合される。スイッチ348aも、減衰器部340aの入力と出力との間に結合される。残りの減衰器部340b〜340kの各々は、第1の減衰器部340aについて説明したように結合され得る、キャパシタ342および346、ならびにスイッチ344および348を含むことができる。
ステップ減衰器320内の各減衰器部340は、任意の時点で、選択/有効または選択解除/無効のいずれかであり得る。各減衰器部340は、分路スイッチ344を閉じ、直列スイッチ348を開くことによって選択され得る。これは、結果として、キャパシタ342を減衰器部の入力と回路グランドとの間に結合させ、キャパシタ344を減衰器部の入力と出力との間に結合させる。各減衰器部340は、直列スイッチ344を開き、分路スイッチ348を閉じることによって選択解除され得る。この結果、減衰器部の入力および出力は、短絡され、分路キャパシタ342は、フローティングし、回路グランドに結合されない。
図3に示すように、ステップ減衰器320は、キャパシタ350からの負荷容量Cを観測することができ、Cは、ステップ減衰器320に結合されたRF電力検出器の入力容量をモデル化することができる。ステップ減衰器320は、約Cの入力容量を有することができ、Cは、ステップ減衰器320の負荷容量と一致するように選択され得る。
1つの設計では、各減衰器部340内のキャパシタ342および346の容量値は、(i)減衰器部が選択されたとき、目標減衰量を提供し、(ii)減衰器部が選択されているか、または選択解除されているかにかかわらず、減衰器部の入力に一定の容量Cを提供するように選択され得る。特性(ii)は、各減衰器部340が負荷容量Cを観測すると仮定することができ、Cは、RF電力検出器の入力容量、または後続の減衰器部340の入力容量に対応することができる。特性(ii)は、各減衰器部340が負荷容量Cを先行する減衰器部またはアンテナ同調ネットワークに提供することができることを保証することができる。
図3に示す設計では、各減衰器部340は、容量m・Cを有する分路キャパシタ342と、容量n・Cを有する直列キャパシタ346とを含むことができ、ここで、mは、分路キャパシタ342のサイズを示し、nは、直列キャパシタ346のサイズを示す。各減衰器部340は、Gデシベル(dB)の減衰を提供するように設計され得る。各減衰器部340内のキャパシタ342および346のキャパシタサイズmおよびnは、以下のように表され得る。
Figure 0006333809
図3に示す設計では、ステップ減衰器320のK個の減衰器部340a〜340kは、同じ減衰量を提供する。この設計では、K個の減衰器部340a〜340kは、分路キャパシタ342の同じキャパシタサイズm・Cと、直列キャパシタ346の同じキャパシタサイズn・Cとを有することができる。
ステップ減衰器320は、異なる数の減衰器部340を選択することによって、異なる減衰量を提供することができる。最小の減衰量は、減衰器部を選択しないことによって得られ得る。この場合、すべてのK個の減衰器部340a〜340k内の分路キャパシタ342a〜342kは、フロートし、すべてのK個の減衰器部340a〜340k内の直列キャパシタ346a〜346kは、短絡される。最大の減衰量は、すべてのK個の減衰器部340a〜340kを選択することによって得られ得る。この場合、すべてのK個の減衰器部340a〜340k内の分路キャパシタ342a〜342kは、グランドに短絡され、すべてのK個の減衰器部340a〜340k内の直列キャパシタ346a〜346kは、ステップ減衰器320の入力と出力との間に接続される。他の減衰量は、減衰器部340の他の組合せを選択することによって得られ得る。
図4は、一定の入力容量を有するステップ減衰器420の例示的な設計を示す。ステップ減衰器420は、また、図1中のステップ減衰器180もしくは184、または図2中のステップ減衰器220のために使用され得る。図4に示す設計では、ステップ減衰器420は、直列に結合されたK個の減衰器部440a〜440kを含み、ここでKは、任意の整数値であり得る。各減衰器部440は、図3に関して上記で説明したように結合された、(i)分路キャパシタ442およびスイッチ444の直列結合と、(ii)直列キャパシタ446およびスイッチ448の並列結合とを含む。
図4に示す設計では、k番目の減衰器部内の分路キャパシタ442は、容量mk・Cを有することができ、ここでk=1,...,Kであり、k番目の減衰器部内の直列キャパシタ446は、容量nk・Cを有することができ、ここでmkは、k番目の減衰器部のための分路キャパシタ442のサイズを示し、nkは、直列キャパシタ446のサイズを示す。k番目の減衰器部は、GkdBの減衰を提供するように設計され得る。k番目の減衰器部内のキャパシタ442および446のキャパシタサイズmkおよびnkは、以下のように表され得る。
Figure 0006333809
図4に示す設計では、異なる減衰器部440は、これらの減衰器部が選択されたとき、異なる減衰量を提供することができる。K個の減衰器部440a〜440kは、分路キャパシタ442の異なる容量サイズと、また、直列キャパシタ446の異なる容量サイズとを有することができる。各減衰器部に関するキャパシタサイズmkおよびnkは、例えば、式(3)および(4)に示すように、その減衰器部によって提供される減衰量Gkに基づいて決定され得る。
ステップ減衰器420は、異なる数の減衰器部440、または減衰器部440の異なる組合せを選択することによって、異なる減衰量を提供することができる。最小の減衰量は、減衰器部を選択しないことによって得られ得る。この場合、すべてのK個の減衰器部440a〜440k内の分路キャパシタ442a〜442kは、フロートし、すべてのK個の減衰器部440a〜440k内の直列キャパシタ446a〜446kは、短絡される。最大の減衰量は、すべてのK個の減衰器部440a〜440kを選択することによって得られ得る。この場合、すべてのK個の減衰器部440a〜440k内の分路キャパシタ442a〜442kは、グランドに短絡され、すべてのK個の減衰器部440a〜440k内の直列キャパシタ446a〜446kは、ステップ減衰器420の入力と出力との間に接続される。他の減衰量は、減衰器部440の他の組合せを選択することによって得られ得る。
図5は、一定の入力容量を有するステップ減衰器520の例示的な設計を示す。ステップ減衰器520は、また、図1中のステップ減衰器180もしくは184、または図2中のステップ減衰器220のために使用され得る。図5に示す設計では、ステップ減衰器520は、入力部530と、単一の減衰器部540とを含む。入力部530は、分圧器ネットワークとして結合されたキャパシタ532および534を含む。キャパシタ532は、入力部530の入力と出力との間に結合される。キャパシタ534は、入力部530の出力と、回路グランドとの間に結合される。減衰器部540は、図3について上記で説明したように結合された、(i)可変分路キャパシタ542およびスイッチ544の直列結合と、(ii)可変直列キャパシタ546およびスイッチ548の並列結合とを含む。
1つの設計では、各可変キャパシタ542または546は、切り替え可能なキャパシタのバンクを用いて実現され得る。各切り替え可能なキャパシタは、スイッチと直列に結合されたキャパシタを含むことができる。各切り替え可能なキャパシタは、スイッチを閉じることによって選択され得、スイッチを開くことによって選択解除され得る。切り替え可能なキャパシタは、温度計復号化(thermometer decoding)のために同じ容量を有することができ、または、バイナリもしくは幾何学的重み付けのために異なる容量を有することができる。所望の容量は、適切な数の切り替え可能なキャパシタ、または切り替え可能なキャパシタの適切な組合せを選択することによって、可変キャパシタ542または546のために得られ得る。
1つの設計では、可変分路キャパシタ542は、L個の異なる容量m1・C〜mL・Cの第1の組のうちの1つに設定され得、ここでLは、任意の整数値であり得る。可変直列キャパシタ546は、また、L個の異なる容量n1・C〜nL・Cの第2の組のうちの1つに設定され得る。第1の組のi番目の容量は、第2の組のi番目の容量と対にされ得る。したがって、i=1,...,Lについて、第1の組の容量mi・Cは、第2の組の容量ni・Cと対にされ得る。L個の容量{m1・Cおよびn1・C}〜{mL・CおよびnL・C}対が、容量の第1および第2の組で得られ得る。1つの設計では、L個の容量の対は、G1〜GLの異なる減衰量に関連付けられ得る。各対の容量mi・Cおよびni・Cは、その対のための目標減衰量Giに基づいて、nk、mk、およびxkが、それぞれni、mi、およびxiで置き換えられて、式(3)および(4)に示すように決定され得る。
ステップ減衰器520は、キャパシタ542および546の容量の異なる対を選択することによって、異なる減衰量を提供することができる。最小の減衰量は、スイッチ544を開き、スイッチ548を閉じることによって得られ得る。この場合、分路キャパシタ422は、フロートし、直列キャパシタ446は、短絡される。最大の減衰量は、キャパシタ542についてmL・Cの最小容量と、キャパシタ546についてnL・Cの最大容量とを有する最後の容量対を選択することによって得られ得る。他の減衰量は、キャパシタ542および546に関する他の容量対を選択することによって得られ得る。
図6は、一定の入力容量を有するステップ減衰器620の例示的な設計を示す。ステップ減衰器620は、また、図1中のステップ減衰器180もしくは184、または図2中のステップ減衰器220のために使用され得る。図6に示す設計では、ステップ減衰器620は、直列に結合されたK個の減衰器部640a〜640kを含み、ここでKは、任意の整数値であり得る。各減衰器部640は、図3について上記で説明したように結合された、(i)可変分路キャパシタ642およびスイッチ644の直列結合と、(ii)可変直列キャパシタ646およびスイッチ648の並列結合とを含む。
各減衰器部640について、可変分路キャパシタ642は、L個の異なる容量m1・C〜mL・Cの第1の組のうちの1つに設定され得、ここでLは、任意の整数値であり得る。可変直列キャパシタ646は、また、L個の異なる容量n1・C〜nL・Cの第2の組のうちの1つに設定され得る。第1の組のi番目の容量は、第2の組のi番目の容量と対にされ得る。各対の容量m1・Cおよびn1・Cは、その対のための目標減衰量Giに基づいて、nk、mk、およびxkが、それぞれni、mi、およびxiで置き換えられて、式(3)および(4)に示すように決定され得る。L個の容量の対は、減衰器部に関するG1〜GLの異なる減衰量に関連付けられ得る。
1つの設計では、すべてのK個の減衰器部640内の可変分路キャパシタ642は、同じ第1の容量の組に関連付けられ得る。すべてのK個の減衰器部640内の可変直列キャパシタ646は、また、同じ第2の容量の組に関連付けられ得る。この設計では、すべてのK個の減衰器部640は、K個の異なる減衰量の同じ組を提供することができる。各減衰器部640は、K個の異なる減衰量の組のうちの1つに設定され得る。
別の設計では、異なる減衰器部640内の可変分路キャパシタ642は、異なる第1の容量の組に関連付けられ得る。異なる減衰器部640内の可変直列キャパシタ646は、また、異なる第2の容量の組に関連付けられ得る。この設計では、各減衰器部640は、その減衰器部のためのK個の異なる減衰量の組のうちの1つに設定され得る。
ステップ減衰器620は、異なる数の減衰器部640、または減衰器部640の異なる組合せ、および/または各選択された減衰器部640内のキャパシタ642および646の異なる容量を選択することによって、異なる減衰量を提供することができる。1つの設計では、各減衰器部は、減衰の粗い変化を提供するように選択または選択解除され得る。各選択された減衰器部内のキャパシタは、減衰の微細な変化を提供するように変化され得る。最小の減衰量は、減衰器部を選択しないことによって得られ得る。この場合、すべてのK個の減衰器部640a〜640k内の分路キャパシタ642a〜642kは、フロートし、すべてのK個の減衰器部640a〜640k内の直列キャパシタ646a〜646kは、短絡される。最大の減衰量は、すべてのK個の減衰器部640a〜640k内の最大の減衰量に関連付けられた最後の容量対を選択することによって得られ得る。他の減衰量は、減衰器部640の他の組合せ、および/または各選択された減衰器部640に関する他の容量対を選択することによって得られ得る。
図3〜図6は、一定の入力容量を有するステップ減衰器の4つの例示的な設計を示す。一般に、一定の入力容量を有するステップ減衰器は、任意の数の減衰器部を含むことができる。各減衰器部は、(i)減衰器部の入力と回路グランドとの間に結合された分路キャパシタと、(ii)減衰器部の入力と出力との間に結合された直列キャパシタとを含むことができる。各減衰器部は、また、分路キャパシタと直列に結合された第1のスイッチと、直列キャパシタと並列に結合された第2のスイッチとを含むことができる。各キャパシタは、固定容量または可変容量を有することができる。分路キャパシタおよび直列キャパシタの容量は、所望の減衰量を得るように、かつ、減衰器部が選択されているか選択解除されているかにかかわらず、ほぼ一定の入力容量を維持するように選択され得る。
ステップ減衰器は、例えば、図3、図4、および図6に示すように、複数の減衰器部を含むことができる。この場合、異なる減衰器部は、例えば、図3に示すように、同じ容量m・Cおよびn・Cを有することができ、選択されとき、同じ減衰量を提供することができる。代替的に、異なる減衰器部は、例えば、図4に示すように、異なる容量mk・Cおよびnk・Cを有することができ、選択されたとき、異なる減衰量を提供することができる。減衰器部は、(例えば、図3および図4に示すような)固定キャパシタ、または(例えば、図6に示すような)可変キャパシタを含むことができる。ステップ減衰器は、また、固定キャパシタを有する1つまたは複数の減衰器部と、可変キャパシタを有する1つまたは複数の追加の減衰器部とを含むことができる。
図3〜図6に示す例示的な設計では、各減衰器部は、「R」回路トポロジに基づいて実装され、(i)減衰器部の入力と回路グランドとの間の分路キャパシタと、(ii)減衰器部の入力と出力との間の直列キャパシタとを含む。各減衰器部は、また、他の回路トポロジに基づいて実現され得る。別の例示的な設計では、各減衰器部は、「T」回路トポロジに基づいて実装され得、(i)減衰器部の入力と中間ノードとの間の第1のキャパシタと、(ii)中間ノードと減衰器部の出力との間の第2のキャパシタと、(iii)中間ノードと回路グランドとの間の第3のキャパシタとを含む。さらに別の例示的な設計では、各減衰器部は、「Pi」回路トポロジに基づいて実装され得、(i)減衰器部の入力と回路グランドとの間の第1のキャパシタと、(ii)減衰器部の入力と出力との間の第2のキャパシタと、(iii)減衰器部の出力と回路グランドとの間の第3のキャパシタとを含む。各減衰器部は、異なるおよび/または他の回路構成要素を含むことができる。
図3〜図6に示す例示的な設計では、各減衰器部は、減衰器部を選択または選択解除するために使用されるスイッチを含むことができる。スイッチは、(i)減衰器部を介して入力信号を単に通過させ、減衰を提供しない(すなわち、0dBの減衰)ため、または(ii)減衰器部内のキャパシタを介して入力信号を減衰させるために使用され得る。
別の設計では、減衰器部は、常に、固定または可変の減衰量を提供するように選択され得る。常時選択される減衰器部は、スイッチを含まなくてよく、(分路スイッチを介する代わりに)回路グランドに直接結合されたそれ自体の分路キャパシタを有することができる。減衰器部は、固定容量を有する固定直列キャパシタおよび固定分路キャパシタを含むことができ、所定の減衰量を提供することができる。代替的に、減衰器部は、調節可能な容量を有する可変直列キャパシタおよび可変分路キャパシタを有することができ、可変減衰量を提供することができる。いずれの場合にも、減衰器部は、特定の最小の減衰量を提供することができる。ステップ減衰器は、1つまたは複数の常時選択される減衰器部を含むことができ、特定の最小の減衰量を提供することができる。
図3〜図6は、キャパシタを用いて実装されたステップ減衰器の例示的な設計を示す。ステップ減衰器は、また、他のタイプの回路構成要素を用いて実装され得る。例えば、ステップ減衰器は、例えば、キャパシタの代わりに、またはキャパシタに加えて、抵抗器(resistor)、またはインダクタ(inductor)、または他の回路構成要素を用いて実装され得る。
ステップ減衰器内のスイッチは、様々な方法で実装され得る。例えば、スイッチは、Nチャネル金属酸化膜半導体(NMOS)トランジスタ、またはPチャネル金属酸化膜半導体(PMOS)トランジスタ、またはNMOSおよびPMOSトランジスタの両方、または他のタイプのトランジスタを用いて実装され得る。スイッチは、単一のトランジスタを用いて実装され得る。スイッチは、また、大きい電圧振幅を有する信号を処理するために、スタックに結合された複数のトランジスタを用いて実装され得る。スタック内の各トランジスタは、電圧振幅の一部のみを観測することができ、その指定された電圧限度内で動作することができる可能性がある。スイッチは、また、微小電気機械システム(MEMS)構造、ダイオード、および/または他の回路構成要素を用いて実装され得る。
RF電力検出器は、ステップ減衰器から入力RF信号を受信することができ、入力RF信号の電力を示す包絡線信号を提供することができる。RF電力検出器は、電力検出器利得と関連付けられ得、電力検出器利得は、包絡線信号と入力RF信号との間の変換利得であってよい。電力検出器利得は、入力RF信号の正確な電力測定値を提供するために、温度に対してできるだけ小さく変化すべきである。温度補償を有し、温度に対する電力検出器利得の低減した変化および向上した精度を有するRF電力検出器の例示的な設計が、以下に説明される。
図7は、温度補償を有するRF電力検出器700の例示的な設計の概略図を示す。RF電力検出器700は、図1中の電力検出器182もしくは186、または図2中のRF電力検出器240のために使用され得る。RF電力検出器700は、差動対として結合された2つの利得NMOSトランジスタ720および730を含む。NMOSトランジスタ720は、回路グランドに結合されたそのソースと、抵抗器714の一方の端部に結合されたそのゲートと、カスコードMOSトランジスタ722のソースに結合されたそのドレインとを有する。NMOSトランジスタ730は、回路グランドに結合されたそのソースと、抵抗器716の一方の端部に結合されたそのゲートと、カスコードNMOSトランジスタ732のソースに結合されたそのドレインとを有する。抵抗器714および716の他方の端部は、一緒に結合され、第1のゲートバイアス電圧(Vbias1)を印加される。NMOSトランジスタ722は、第2のバイアス電圧(Vbias2)を受けるそのゲートと、第1の出力電流(I1)を提供するそのドレインとを有する。NMOSトランジスタ732は、Vbias2電圧を受けるそのゲートと、第2の出力電流(I2)を提供するそのドレインとを有する。交流結合キャパシタ712は、入力RF信号(Vin)を受信する一方の端部と、NMOSトランジスタ720のゲートに結合された他方の端部とを有する。キャパシタ724は、NMOSトランジスタ720のドレインと回路グランドとの間に結合される。キャパシタ726は、NMOSトランジスタ722のドレインと回路グランドとの間に結合される。バイアス電圧発生器740は、NMOSトランジスタ720および730のためのVbias1電圧と、NMOSトランジスタ722および732のためのVbias2電圧とを発生させる。
電力検出器700は、NMOSトランジスタ720のゲートでVin信号を受信し、NMOSトランジスタ722および732のドレインから差動出力電流(Iout)を提供する。Iout電流とVin信号の二乗
Figure 0006333809
 との間の伝達関数は、温度に依存する可能性がある様々な項を含む。Vbias1およびVbias2電圧は、電力検出器利得が温度に対してできるだけ小さく変化するように発生され得る。所望の電力検出器利得のための適切なVbias1およびVbias2電圧は、コンピュータシミュレーション、経験的測定、などに基づいて決定され得る。
例示的な設計では、Vbias1電圧は、温度とともに低下するように、または、絶対温度(CTAT)と相補的に発生され得る。例示的な設計では、Vbias2電圧は、温度とともに上昇するように、または、絶対温度(PTAT)に比例して発生され得る。例示的な設計では、Vbias1およびVbias2電圧は、NMOSトランジスタ720および730の各々を流れるバイアス電流が特定の範囲内に維持されるように発生され得る。バイアス電流の変動を制限することは、電力検出器700の電圧クリッピングおよび線形性に関連する起こり得る問題を回避することができる。
図7の電力検出器700は、広帯域動作(例えば、1つの例示的な設計では、500MHzから2.7GHzまで)、広いダイナミックレンジ、および低消費電流などの様々な利点を有することができる。電力検出器700の電力検出器利得は、ICプロセス、電源電圧、および温度(PVT)に対して、特に温度に対して変化する可能性がある。電力検出器700は、温度に対する電力検出器利得の変動を低減するために、可変のVbias1およびVbias2電圧に基づいて補償され得る。
例示的な設計では、装置(例えば、ワイヤレスデバイス、IC、回路モジュールなど)は、異なる減衰量のための一定の入力容量を有するステップ減衰器を含むことができる。ステップ減衰器(例えば、それぞれ、図2、図3、図4、図5、または図6のステップ減衰器220、320、420、520、または620)は、入力信号を受信し、入力信号に対する可変減衰量を提供し、出力信号を提供することができる。装置は、さらに、ステップ減衰器に結合された電力検出器を含むことができる。電力検出器(例えば、それぞれ、図2または図7の電力検出器240または700)は、出力信号を受信し、出力信号の電力を決定することができる。
例示的な設計では、ステップ減衰器は、例えば、図3、図4、または図6に示すように、直列に結合された複数の減衰器部を含むことができる。各減衰器部は、複数のキャパシタを含むことができ、一定の入力容量を有することができる。複数の減衰器部のうちの少なくとも1つは、ステップ減衰器のための選択された減衰量を得るために、選択または選択解除され得る。
1つの設計では、各減衰器部は、分路キャパシタと、直列キャパシタと、第1および第2のスイッチとを含むことができる。分路キャパシタおよび第1のスイッチ(例えば、図3のキャパシタ342aおよびスイッチ344a)は、直列に、かつ、減衰器部の入力と回路グランドとの間に結合され得る。直列キャパシタおよび第2のスイッチ(例えば、図3のキャパシタ346aおよびスイッチ348a)は、並列に、かつ、減衰器部の入力と出力との間に結合され得る。
各減衰器部は、第1の容量値を有する分路キャパシタと、第2の容量値を有する直列キャパシタとを含むことができる。1つの設計では、第1および第2の容量値は、(例えば、図3または図4に示すように)固定値であり得る。固定値は、一定の入力容量、ならびに、減衰器部のための目標減衰量を得るために選択され得る。1つの設計では、複数の減衰器部は、(例えば、図3に示すように)同じ第1の容量値を有する複数の分路キャパシタと、同じ第2の容量値を有する複数の直列キャパシタとを含むことができる。別の設計では、複数の減衰器部は、(例えば、図4に示すように)異なる第1の容量値を有する複数の分路キャパシタと、異なる第2の容量値を有する複数の直列キャパシタとを含むことができる。
別の設計では、複数の減衰器部は、(例えば、図6に示すように)少なくとも1つの調節可能な減衰器部を含むことができる。各調節可能な減衰器部は、可変分路キャパシタと、可変直列キャパシタと、第1および第2のスイッチとを含むことができる。可変分路キャパシタおよび第1のスイッチ(例えば、図6のキャパシタ642aおよびスイッチ644a)は、直列に、かつ、調節可能な減衰器部の入力と回路グランドとの間に結合され得る。可変直列キャパシタおよび第2のスイッチ(例えば、図6のキャパシタ646aおよびスイッチ648a)は、並列に、かつ、調節可能な減衰器部の入力と出力との間に結合され得る。可変分路キャパシタは、容量値の第1の組のうちの1つに設定され得る。可変直列キャパシタは、容量値の第2の組のうちの1つに設定され得る。第1の組内の各容量値は、第2の組内の1つの容量値と対にされ得る。各調節可能な減衰器部は、複数の異なる減衰量をサポートすることができ、複数の異なる減衰量は、可変分路キャパシタのための容量値の第1の組と、可変直列キャパシタのための容量値の第2の組とで形成される容量値の複数の対によって決定され得る。
各減衰器部は、例えば、図3〜図6に示すように、「R」回路トポロジに基づいて実装され得る。各減衰器部は、また、「T」回路トポロジ、または「Pi」回路トポロジ、またはその他の回路トポロジに基づいて実装され得る。
一般に、ステップ減衰器の各減衰器部は、固定減衰器部、または調節可能な減衰器部、または常時選択される減衰器部であり得る。固定減衰器部は、(例えば、図3および図4に示すように)選択されたとき、所定の減衰量を提供することができる。調節可能な減衰器部は、(例えば、図6に示すように)選択されたとき、複数の異なる減衰量のうちの1つを提供することができる。常時選択される減衰器部は、固定または可変減衰量を提供するように常時選択され得る。
1つの設計では、複数の減衰器部の各々は、(例えば、図3および図4に示すように)固定減衰器部であり得る。別の設計では、複数の減衰器部の各々は、(例えば、図6に示すように)調節可能な減衰器部であり得る。さらに別の設計では、複数の減衰器部は、少なくとも1つの固定減衰器部と、少なくとも1つの調節可能な減衰器部とを含むことができる。別の設計では、複数の減衰器部は、少なくとも1つの常時選択される減衰器部を含むことができる。
別の設計では、ステップ減衰器は、(例えば、図5に示すように)単一の減衰器部を含むことができる。この減衰器部は、可変分路キャパシタと、可変直列キャパシタと、第1および第2のスイッチとを含むことができる。可変分路キャパシタおよび第1のスイッチ(例えば、キャパシタ542およびスイッチ544)は、直列に、かつ、減衰器部の入力と回路グランドとの間に結合され得る。可変直列キャパシタおよび第2のスイッチ(例えば、キャパシタ546およびスイッチ548)は、並列に、かつ、減衰器部の入力と出力との間に結合され得る。
1つの設計では、ステップ減衰器は、固定減衰量を提供する入力部を含むことができる。入力部(例えば、図5の入力部530)は、分圧器ネットワークとして結合された少なくとも2つのキャパシタを含むことができる。
図8は、信号減衰および電力検出を実行するためのプロセス800の例示的な設計を示す。入力信号は、出力信号を得るために、ステップ減衰器で減衰され得る(ブロック812)。ステップ減衰器は、入力信号の可変減衰量を提供することができる。一定の入力容量が、ステップ減衰器のために、異なる減衰量に対して維持され得る(ブロック814)。出力信号の電力は、電力検出器で検出され得る(ブロック816)。
1つの設計では、ステップ減衰器は、複数の減衰器部を含むことができる。各減衰器部は、複数のキャパシタを備えることができ、一定の入力容量を有することができる。複数の減衰器部のうちの少なくとも1つは、入力信号の選択された減衰量を得るために選択され得る。1つの設計では、少なくとも1つの減衰器部は、可変分路キャパシタと、可変直列キャパシタとを備える調節可能な減衰器部を含むことができる。入力信号の選択された減衰量を得るために、容量値の第1の組のうちの1つが可変分路キャパシタのために選択され得、容量値の第2の組のうちの1つが可変直列キャパシタのために選択され得る。
当業者は、情報および信号が様々な異なる技術および技法のいずれかを使用して表され得ることを理解するであろう。例えば、上記の説明の全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光学場もしくは光学粒子、またはこれらの任意の組合せによって表され得る。
当業者は、さらに、本明細書で開示に関連して説明した論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実現され得ることを認識するであろう。ハードウェアおよびソフトウェアのこの互換性を明確に説明するために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップが、それらの機能性に関して一般的に上記で説明されている。そのような機能性がハードウェアまたはソフトウェアのどちらとして実現されるのかは、システム全体に課される具体的な用途および設計制約に依存する。当業者は、説明された機能性を、各具体的な用途のための様々な方法で実現することができるが、そのような実現の決定は、本開示の範囲からの逸脱を引き起こすと解釈されるべきではない。
本明細書における開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、本明細書で説明された機能を実行するように設計された、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェア構成要素、またはこれらの任意の組合せで実現または実行され得る。汎用プロセッサは、マイクロプロセッサであってよいが、代替態様では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってよい。プロセッサは、また、コンピューティングデバイスの組合せとして、例えば、DSPおよびマイクロプロセッサ、複数のマイクロプロセッサ、DSPコアと協働する1つまたは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。
本明細書における開示に関連して説明された方法またはアルゴリズムのステップは、直接ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはこれら2つの組合せで具体化され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM(登録商標)、または当該技術分野で周知の任意の他の形式の記憶媒体内に存在することができる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取ることができ、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替態様では、記憶媒体は、プロセッサと一体であり得る。プロセッサおよび記憶媒体は、ASIC内に存在することができる。ASICは、ユーザ端末内に存在することができる。代替態様では、プロセッサおよび記憶媒体は、ユーザ端末内のディスクリート構成要素として存在することができる。
1つまたは複数の例示的な設計では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組合せで実現され得る。ソフトウェアで実現された場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶または伝送され得る。コンピュータ可読媒体は、コンピュータ記憶媒体と、ある場所から別の場所へのコンピュータプログラムの伝送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、汎用または専用コンピュータによってアクセスされ得る任意の利用可能な媒体であってよい。例として、限定としてではなく、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROM、もしくは他の光ディスク媒体、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または、命令もしくはデータ構造の形式で所望のプログラムコード手段を担持もしくは記憶するために使用され得、汎用もしくは専用コンピュータ、もしくは汎用もしくは専用プロセッサによってアクセスされ得る任意の他の媒体を含むことができる。また、いかなる接続部も、コンピュータ可読媒体と適切に呼ばれる。例えば、ソフトウェアがウェブサイト、サーバ、または他の遠隔ソースから、同軸ケーブル、光ファイバケーブル、ツイストペアケーブル、デジタル加入者線(DSL)、または、赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペアケーブル、デジタル加入者線(DSL)、または、赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ディスク(diskおよびdisc)は、本明細書で使用されるとき、コンパクトディスク(CD(登録商標))、レーザーディスク(登録商標)、光ディスク、デジタル多用途ディスク(DVD(登録商標))、フロッピー(登録商標)ディスク、およびBlu-ray(登録商標)ディスクを含み、ここで、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザで光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
本開示の前述の説明は、当業者が本開示を作成または使用することを可能にするために提供される。本開示に対する様々な修正は、当業者には容易に明らかとなり、本明細書で定義された一般的な原理は、本開示の要旨および範囲から逸脱することなく、他の変形形態に適用され得る。したがって、本開示は、本明細書に記載の例および設計に限定されず、本明細書に開示された原理および新規な特徴と矛盾しない最も広い範囲を与えられるべきである。
100 ワイヤレス通信デバイス
110 データプロセッサ/コントローラ
112 メモリ
120 トランシーバ
130 送信機
132 増幅器(Amp)
134 ローパスフィルタ
136 可変利得増幅器(VGA)
138 アップコンバータ
140 フィルタ
142 電力増幅器(PA)
144 方向性結合器
146 アンテナインターフェース回路
148 アンテナ
150 受信機
152 低ノイズ増幅器(LNA)
154 バンドパスフィルタ
156 ダウンコンバータ
158 VGA
160 ローパスフィルタ
162 増幅器
170 送信(TX)LO発生器
172 位相同期ループ(PLL)
174 受信(RX)LO発生器
176 位相同期ループ(PLL)
180 ステップ減衰器
182 電力検出器
184 ステップ減衰器
186 電力検出器
200 RF電力測定モジュール
210 アンテナ同調ネットワーク
220 ステップ減衰器
230 電力検出器
240 RF電力検出器
250 ベースベンドフィルタ/増幅器
260 PA
320 ステップ減衰器
340a〜340k 減衰器部
342a〜342k 分路キャパシタ
344a〜344k スイッチ
346a〜346k 直列キャパシタ
348a〜348k スイッチ
350 キャパシタ
420 ステップ減衰器
440a〜440k 減衰器部
442a〜442k 分路キャパシタ
444a〜444k スイッチ
446a〜446k 直列キャパシタ
448a〜448k スイッチ
520 ステップ減衰器
530 入力部
532 キャパシタ
534 キャパシタ
540 減衰器部
542 可変分路キャパシタ
544 スイッチ
546 可変直列キャパシタ
548 スイッチ
620 ステップ減衰器
640a〜640k 減衰器部
642a〜642k 分路キャパシタ
644a〜644k スイッチ
646a〜646k 直列キャパシタ
648a〜648k スイッチ
700 RF電力検出器
712 交流結合キャパシタ
714 抵抗器
716 抵抗器
720 NMOSトランジスタ
722 カスコードMOSトランジスタ、NMOSトランジスタ
724 キャパシタ
726 キャパシタ
730 NMOSトランジスタ
732 カスコードNMOSトランジスタ
740 バイアス電圧発生器

Claims (11)

  1. 入力信号を受信し、前記入力信号に対する可変減衰量を提供し、出力信号を提供するように構成されるステップ減衰器を備え、
    前記ステップ減衰器が、
    直列に結合される複数の減衰器部であって、各減衰器部が複数のキャパシタを備え、前記複数の減衰器部の各減衰器部が、
    直列に、かつ、前記減衰器部の入力と回路グランドとの間に結合される分路キャパシタおよび第1のスイッチと、
    並列に、かつ、前記減衰器部の前記入力と出力との間に結合される直列キャパシタおよび第2のスイッチと、
    異なる第1の容量値を有する複数の分路キャパシタと、
    異なる第2の容量値を有する複数の直列キャパシタと
    を備える、複数の減衰器部と
    を備える、装置。
  2. 入力信号を受信し、前記入力信号に対する可変減衰量を提供し、出力信号を提供するように構成されるステップ減衰器を備え、
    前記ステップ減衰器が、
    直列に結合される複数の減衰器部であって、各減衰器部が複数のキャパシタを備え、前記複数の減衰器部の各減衰器部が、
    直列に、かつ、前記減衰器部の入力と回路グランドとの間に結合される分路キャパシタおよび第1のスイッチと、
    並列に、かつ、前記減衰器部の前記入力と出力との間に結合される直列キャパシタおよび第2のスイッチと
    を備える、複数の減衰器部と
    を備え、
    前記複数の減衰器部が、少なくとも1つの調節可能な減衰器部を含み、各調節可能な減衰器部が、
    直列に、かつ、前記調節可能な減衰器部の入力と回路グランドとの間に結合される可変分路キャパシタおよび第1のスイッチと、
    並列に、かつ、前記調節可能な減衰器部の入力と出力との間に結合される可変直列キャパシタおよび第2のスイッチと
    を備え、
    各調節可能な減衰器部において、前記可変分路キャパシタのための容量値の第1の組のうちの1つが選択され、前記可変直列キャパシタのための容量値の第2の組のうちの1つが選択される、装置。
  3. 入力信号を受信し、前記入力信号に対する可変減衰量を提供し、出力信号を提供するように構成されるステップ減衰器を備え、
    前記ステップ減衰器が、
    直列に結合される複数の減衰器部であって、各減衰器部が複数のキャパシタを備え、前記複数の減衰器部の各減衰器部が、
    直列に、かつ、前記減衰器部の入力と回路グランドとの間に結合される分路キャパシタおよび第1のスイッチと、
    並列に、かつ、前記減衰器部の前記入力と出力との間に結合される直列キャパシタおよび第2のスイッチと
    を備える、複数の減衰器部と
    を備え、
    前記複数の減衰器部が、少なくとも1つの第1の減衰器部と、少なくとも1つの第2の減衰器部とを備え、各第1の減衰器部が、選択されるとき、所定の減衰量を提供し、各第2の減衰器部が、選択されるとき、複数の異なる減衰量のうちの1つを提供する、装置。
  4. 入力信号を受信し、前記入力信号に対する可変減衰量を提供し、出力信号を提供するように構成されるステップ減衰器を備え、
    前記ステップ減衰器が、
    直列に結合される複数の減衰器部であって、各減衰器部が複数のキャパシタを備え、前記複数の減衰器部の各減衰器部が、
    直列に、かつ、前記ステップ減衰器の入力と回路グランドとの間に結合される可変分路キャパシタおよび第1のスイッチと、
    並列に、かつ、前記ステップ減衰器の入力と出力との間に結合される可変直列キャパシタおよび第2のスイッチと
    を備える、複数の減衰器部と
    を備える、装置。
  5. 入力信号を受信し、前記入力信号に対する可変減衰量を提供し、出力信号を提供するように構成されるステップ減衰器を備え、
    前記ステップ減衰器が、
    分圧器ネットワークとして結合される少なくとも2つのキャパシタを備える入力部であって、前記入力部が、固定減衰量を提供する入力部と、
    直列に結合される複数の減衰器部であって、各減衰器部が複数のキャパシタを備え、前記複数の減衰器部の各減衰器部が、
    直列に、かつ、前記減衰器部の入力と回路グランドとの間に結合される分路キャパシタおよび第1のスイッチと、
    並列に、かつ、前記減衰器部の前記入力と出力との間に結合される直列キャパシタおよび第2のスイッチと
    を備える、複数の減衰器部と
    を備える、装置。
  6. 前記ステップ減衰器に結合され、前記出力信号を受信し、前記出力信号の電力を決定するように構成される電力検出器をさらに備える、請求項1〜5のいずれか一項に記載の装置。
  7. 前記複数の減衰器部のうちの少なくとも1つが、前記ステップ減衰器のための選択される減衰量を得るために選択または選択解除される、請求項1〜5のいずれか一項に記載の装置。
  8. 出力信号を得るためにステップ減衰器で入力信号を減衰させるステップであって、前記ステップ減衰器が、前記入力信号に対して可変減衰量を提供し、前記ステップ減衰器が、直列に結合される複数の調節可能な減衰器部を備え、各調節可能な減衰器部が複数のキャパシタを備え、前記複数の調節可能な減衰器部の各減衰器部が、
    直列に、かつ、前記ステップ減衰器の入力と回路グランドとの間に結合される可変分路キャパシタおよび第1のスイッチと、
    並列に、かつ、前記ステップ減衰器の前記入力と出力との間に結合される可変直列キャパシタおよび第2のスイッチと
    を備える、減衰させるステップ
    を含む、方法。
  9. 電力検出器で前記出力信号の電力を検出するステップをさらに含む、請求項8に記載の方法。
  10. 前記入力信号の選択される減衰量を得るために、前記ステップ減衰器の複数の減衰器部のうちの少なくとも1つを選択するステップをさらに含む、請求項8に記載の方法。
  11. 前記入力信号の選択される減衰量を得るために、前記可変分路キャパシタのための容量値の第1の組のうちの1つを選択するステップと、
    前記入力信号の前記選択される減衰量を得るために、前記可変直列キャパシタのための容量値の第2の組のうちの1つを選択するステップと
    をさらに含む、請求項8に記載の方法。
JP2015515203A 2012-06-01 2013-05-30 一定の入力容量を有するステップ減衰器 Expired - Fee Related JP6333809B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261654633P 2012-06-01 2012-06-01
US61/654,633 2012-06-01
US13/826,265 US9985601B2 (en) 2012-06-01 2013-03-14 Step attenuator with constant input capacitance
US13/826,265 2013-03-14
PCT/US2013/043442 WO2013181445A1 (en) 2012-06-01 2013-05-30 Step attenuator with constant input capacitance

Publications (3)

Publication Number Publication Date
JP2015523006A JP2015523006A (ja) 2015-08-06
JP2015523006A5 JP2015523006A5 (ja) 2016-06-30
JP6333809B2 true JP6333809B2 (ja) 2018-05-30

Family

ID=48670783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015515203A Expired - Fee Related JP6333809B2 (ja) 2012-06-01 2013-05-30 一定の入力容量を有するステップ減衰器

Country Status (5)

Country Link
US (1) US9985601B2 (ja)
EP (1) EP2856644A1 (ja)
JP (1) JP6333809B2 (ja)
CN (1) CN104380600B (ja)
WO (1) WO2013181445A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9473194B2 (en) * 2014-02-27 2016-10-18 Skywoods Solutions, Inc. Systems, devices and methods related to radio-frequency step attenuators
US9595937B2 (en) 2014-09-17 2017-03-14 Texas Instruments Incorporated Programmable step attenuator with cross connection
CN104377412B (zh) * 2014-11-05 2017-01-25 中北大学 基于mems开关的程控步进衰减器
US9419662B2 (en) * 2014-11-07 2016-08-16 Qualcomm Incorporated High-voltage radio-frequency attenuator
KR101776054B1 (ko) * 2016-04-06 2017-09-07 베렉스주식회사 디지털 스텝 감쇠기 회로
US9912320B2 (en) * 2016-06-13 2018-03-06 The Hong Kong University Of Science And Technology Exponentially scaling switched capacitor
US10003322B2 (en) * 2016-10-06 2018-06-19 Psemi Corporation Temperature compensated digital step attenuator
FR3061378B1 (fr) * 2016-12-26 2022-07-29 Commissariat Energie Atomique Attenuateur variable muni d'une boucle de commande
CN107196622B (zh) * 2017-04-21 2021-05-18 北京海尔集成电路设计有限公司 一种输入阻抗恒定的衰减***
FR3066338A1 (fr) 2017-05-15 2018-11-16 Stmicroelectronics Sa Attenuateur de signal radiofrequence
US10505511B1 (en) 2018-06-20 2019-12-10 Psemi Corporation High resolution attenuator or phase shifter with weighted bits
CN111404511B (zh) * 2020-05-19 2021-07-23 成都天锐星通科技有限公司 超宽带高精度差分衰减器
US11394471B1 (en) * 2021-03-24 2022-07-19 The United States Of America As Represented By The Secretary Of The Army High-power radio frequency (RF) power detector

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034698A (en) 1990-01-22 1991-07-23 Hiro Moriyasu Dual-path wideband and precision data acquisition system
JP3117229B2 (ja) 1991-02-25 2000-12-11 日本電信電話株式会社 負帰還増幅器
JP2000101390A (ja) * 1998-09-18 2000-04-07 Toshiba Corp トリミング回路
US7027790B2 (en) 2001-08-10 2006-04-11 Broadcom Corporation Transceiver front-end
JP4214710B2 (ja) 2002-04-15 2009-01-28 三菱電機株式会社 可変減衰器
KR100480071B1 (ko) 2002-11-12 2005-03-31 엘지전자 주식회사 가변 감쇠기
US7332980B2 (en) * 2005-09-22 2008-02-19 Samsung Electronics Co., Ltd. System and method for a digitally tunable impedance matching network
US7917104B2 (en) 2007-04-23 2011-03-29 Paratek Microwave, Inc. Techniques for improved adaptive impedance matching
JP2009130808A (ja) 2007-11-27 2009-06-11 Nec Electronics Corp アッテネータ
US7626474B2 (en) 2008-03-17 2009-12-01 National Instruments Corporation Compensated attenuator circuit and oscilloscope utilizing the same
CN201238286Y (zh) 2008-08-06 2009-05-13 四川九洲电器集团有限责任公司 带有误差校正功能的数控步进衰减器
JP5018727B2 (ja) 2008-10-10 2012-09-05 株式会社Ｊｖｃケンウッド 無線送信機
FR2953342B1 (fr) 2009-12-01 2012-01-20 Thales Sa Attenuateur selectif en frequences pourvu d'une structure en t aisement accordable
US9270248B2 (en) * 2012-10-12 2016-02-23 Infineon Technologies Ag Impedance matching network with improved quality factor and method for matching an impedance

Also Published As

Publication number Publication date
JP2015523006A (ja) 2015-08-06
WO2013181445A1 (en) 2013-12-05
US20140266518A1 (en) 2014-09-18
US9985601B2 (en) 2018-05-29
CN104380600A (zh) 2015-02-25
EP2856644A1 (en) 2015-04-08
CN104380600B (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
JP6333809B2 (ja) 一定の入力容量を有するステップ減衰器
JP5932145B2 (ja) 温度補償付き電力検出器
JP6073401B2 (ja) 高線形性高速ピーク検出器
US8779859B2 (en) Multi-cascode amplifier bias techniques
EP2443752B1 (en) Power and impedance measurement circuits for a wireless communication device
US7522891B2 (en) High frequency peak power detection circuit
TWI442695B (zh) 在接收器射頻前端達成高選擇性之方法
US9209768B2 (en) Radio frequency signal gain control
KR20120030154A (ko) 가변 이득 트랜스-컨덕턴스 스테이지를 구비한 튜닝가능한 적응형 필터
US20230258699A1 (en) Power detector
US7167692B2 (en) High frequency peak detector and applications thereof
JP6215457B2 (ja) 温度補償ｒｆピーク検出器
Martins et al. A Class AB Programmable Gain Amplifier for an UWB Breast Cancer Detection System
CN117674873A (zh) 低功耗接收机及通信装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180425

R150 Certificate of patent or registration of utility model

Ref document number: 6333809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees