JP6329318B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP6329318B2 JP6329318B2 JP2017501621A JP2017501621A JP6329318B2 JP 6329318 B2 JP6329318 B2 JP 6329318B2 JP 2017501621 A JP2017501621 A JP 2017501621A JP 2017501621 A JP2017501621 A JP 2017501621A JP 6329318 B2 JP6329318 B2 JP 6329318B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- processor
- accelerator
- processing apparatus
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Advance Control (AREA)
- Hardware Redundancy (AREA)
Description
データを格納する記憶デバイスであって、
前記記憶デバイスは、
前記初期化の命令を受け付ける初期設定インタフェースと、
I/Oコマンドを発行するI/O発行インタフェースと、を有し、
前記I/O発行インタフェースは、
前記第1の装置からのI/Oコマンドを受け付ける第1のI/O発行インタフェースと、
前記第2の装置からのI/Oコマンドを受け付ける第2のI/O発行インタフェースと、を含み、
前記記憶デバイスは
前記第1の装置と第2の装置から、それぞれ独立して前記I/Oコマンドを受け付け可能であることを特徴とする情報処理装置。
Claims (16)
- プロセッサとメモリを有し、1以上のアクセラレータと、1以上の記憶デバイスを含む情報処理装置であって、
前記情報処理装置は、前記プロセッサと前記アクセラレータ及び前記記憶デバイスを接続するひとつのネットワークを有し、
前記記憶デバイスは、
I/Oコマンドを受け付けるI/Oコマンド受け付け部と、を有し、
前記プロセッサが、前記I/Oコマンド受け付け部のアドレスを、前記アクセラレータに対して通知することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記I/Oコマンド受け付け部は、
前記プロセッサからのI/Oコマンドを受け付ける第1のI/Oコマンド受け付け部と、
前記1以上のアクセラレータからのI/Oコマンドをそれぞれ受け付ける1以上の第2のコマンド受け付け部と、を有し、
前記記憶デバイスは
前記プロセッサとアクセラレータから、それぞれ独立して前記I/Oコマンドを受け付け可能であることを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記プロセッサが、前記アクセラレータに対して、前記記憶デバイスに格納されたデータを処理するデータ処理コマンドを発行し、
前記データ処理コマンドを受信したアクセラレータは、前記記憶デバイスからデータを読み込んで、前記データ処理コマンドで指定された処理を実行し、
前記アクセラレータは、前記処理の結果を、前記プロセッサがアクセス可能な前記メモリに格納することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記プロセッサが、前記ネットワークに接続された1以上の記憶デバイスと、1以上のアクセラレータの情報を収集して、ネットワークの構成情報として前記メモリに格納し、
前記プロセッサは、前記ネットワークの構成情報に基づいて、所定の条件を満たす記憶デバイスとアクセラレータの割り当てを導出し、
前記プロセッサは、当該導出した割り当てに基づいて、前記記憶デバイスのI/Oコマンド受け付け部のアドレスを、前記アクセラレータに通知することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記記憶デバイスに障害が発生したときには、前記プロセッサが前記障害を検知して、前記アクセラレータに前記記憶デバイスの障害を通知することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記記憶デバイスに障害が発生したときには、前記アクセラレータが前記障害を検知して、前記プロセッサに前記記憶デバイスの障害を通知することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記アクセラレータに障害が発生したときには、前記プロセッサが前記障害を検知して、前記アクセラレータの処理を当該プロセッサで引き継ぐことを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記アクセラレータは、第1のアクセラレータと第2のアクセラレータを有し、
前記第1のアクセラレータに障害が発生したときには、前記プロセッサが前記障害を検知して、前記第1のアクセラレータが割り当てられていた前記記憶デバイスに、前記第2のアクセラレータを割り当てて、前記記憶デバイスのI/Oコマンド受け付け部のアドレスを、新たに割り当てた前記第2のアクセラレータに通知することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記プロセッサが、前記ネットワークに接続された1以上の記憶デバイスと、1以上のアクセラレータの情報を収集して、ネットワークの構成情報として前記メモリに格納し、
前記プロセッサが、前記ネットワークに新たな記憶デバイスまたは新たなアクセラレータが追加されたときには、前記ネットワークの構成情報に基づいて、所定の条件を満たす記憶デバイスとアクセラレータの割り当てを導出し、
前記プロセッサは、当該導出した新たな割り当てに基づいて、前記新たな記憶デバイスまたは前記新たなアクセラレータの割り当てを変更することを特徴とする情報処理装置。 - プロセッサとメモリを有し、複数の記憶デバイスを含む情報処理装置であって、
前記情報処理装置は、前記プロセッサと前記複数の記憶デバイスを接続するひとつのネットワークを有し、
前記記憶デバイスは、
I/Oコマンドを受け付けるI/Oコマンド受け付け部と、を有し、
前記プロセッサが、前記I/Oコマンド受け付け部のアドレスを、他の前記記憶デバイスに対して通知することを特徴とする情報処理装置。 - 請求項10に記載の情報処理装置であって、
前記I/Oコマンド受け付け部は、
前記プロセッサからのI/Oコマンドを受け付ける第1のI/Oコマンド受け付け部と、
1以上の前記他の記憶デバイスからのI/Oコマンドをそれぞれ受け付ける1以上の第2のI/Oコマンド受け付け部と、を有し、
前記記憶デバイスは
前記プロセッサと他の記憶デバイスから、それぞれ独立して前記I/Oコマンドを受け付け可能であることを特徴とする情報処理装置。 - 請求項10に記載の情報処理装置であって、
前記記憶デバイスは、データを処理するアクセラレータをそれぞれ含み、
前記プロセッサが、前記他の記憶デバイスに対して、当該記憶デバイスに格納されたデータを処理するデータ処理コマンドを発行し、
前記データ処理コマンドを受信した他の記憶デバイスは、当該記憶デバイスからデータを読み込んで、前記データ処理コマンドで指定された処理を実行し、
前記他の記憶装置は、前記処理の結果を、前記プロセッサがアクセス可能な前記メモリに格納することを特徴とする情報処理装置。 - 請求項10に記載の情報処理装置であって、
前記記憶デバイスは、データを処理するアクセラレータをそれぞれ含み、
前記プロセッサが、前記ネットワークに接続された1以上の記憶デバイスとアクセラレータの情報を収集して、ネットワークの構成情報として前記メモリに格納し、
前記プロセッサは、前記ネットワークの構成情報に基づいて、所定の条件を満たす記憶デバイスと記憶デバイスのアクセラレータの割り当てを導出し、
前記プロセッサは、当該導出した割り当てに基づいて、前記記憶デバイスのI/Oコマンド受け付け部のアドレスを、前記他の記憶デバイスに通知することを特徴とする情報処理装置。 - 請求項10に記載の情報処理装置であって、
前記記憶デバイスに障害が発生したときには、前記プロセッサが前記障害を検知して、前記他の記憶デバイスに前記記憶デバイスの障害を通知することを特徴とする情報処理装置。 - 請求項10に記載の情報処理装置であって、
前記記憶デバイスに障害が発生したときには、前記他の記憶デバイスが前記障害を検知して、前記プロセッサに前記記憶デバイスの障害を通知することを特徴とする情報処理装置。 - 請求項10に記載の情報処理装置であって、
前記記憶デバイスは、データを処理するアクセラレータをそれぞれ含み、
前記プロセッサが、前記ネットワークに接続された複数の記憶デバイスの情報を収集して、ネットワークの構成情報として前記メモリに格納し、
前記プロセッサが、前記ネットワークに新たな記憶デバイスが追加されたときには、前記ネットワークの構成情報に基づいて、所定の条件を満たす記憶デバイスとアクセラレータの割り当てを導出し、
前記プロセッサは、当該導出した新たな割り当てに基づいて、前記新たな記憶デバイスと前記記憶デバイスのアクセラレータの割り当てを変更することを特徴とする情報処理装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/055345 WO2016135875A1 (ja) | 2015-02-25 | 2015-02-25 | 情報処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018080523A Division JP2018113075A (ja) | 2018-04-19 | 2018-04-19 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016135875A1 JPWO2016135875A1 (ja) | 2017-12-07 |
JP6329318B2 true JP6329318B2 (ja) | 2018-05-23 |
Family
ID=56788307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017501621A Active JP6329318B2 (ja) | 2015-02-25 | 2015-02-25 | 情報処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10467176B2 (ja) |
JP (1) | JP6329318B2 (ja) |
CN (1) | CN107241913B (ja) |
WO (1) | WO2016135875A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6329318B2 (ja) * | 2015-02-25 | 2018-05-23 | 株式会社日立製作所 | 情報処理装置 |
US10817446B1 (en) * | 2015-04-30 | 2020-10-27 | Mobiveil, Inc. | Optimized multiport NVMe controller for multipath input/output applications |
CN106713183B (zh) * | 2015-10-30 | 2020-03-17 | 新华三技术有限公司 | 网络设备的接口板以及该网络设备和报文转发方法 |
US10789253B2 (en) * | 2016-04-27 | 2020-09-29 | Hitachi, Ltd. | Computing system and server |
WO2018004590A1 (en) * | 2016-06-30 | 2018-01-04 | Intel Corporation | Method and apparatus for remote field programmable gate array processing |
US20190196746A1 (en) * | 2017-03-30 | 2019-06-27 | Hitachi, Ltd. | Information processing device and method |
EP3616073A4 (en) * | 2017-05-03 | 2021-02-17 | Eidetic Communications Inc. | DATA ACCELERATION CONTROL APPARATUS AND METHOD |
WO2018213232A1 (en) * | 2017-05-15 | 2018-11-22 | Molex, Llc | Reconfigurable server and server rack with same |
US10719474B2 (en) * | 2017-10-11 | 2020-07-21 | Samsung Electronics Co., Ltd. | System and method for providing in-storage acceleration (ISA) in data storage devices |
CN109726153B (zh) * | 2017-10-27 | 2023-02-24 | 伊姆西Ip控股有限责任公司 | 用于存储设备的集成装置、相应存储设备及其制造方法 |
US20190243796A1 (en) * | 2018-02-06 | 2019-08-08 | Samsung Electronics Co., Ltd. | Data storage module and modular storage system including one or more data storage modules |
US10509600B2 (en) | 2018-02-27 | 2019-12-17 | Goke Us Research Laboratory | Method and apparatus for data compression and decompression using a standardized data storage and retrieval protocol |
US10452871B2 (en) | 2018-02-27 | 2019-10-22 | Goke Us Research Laboratory | Method and apparatus for data encryption using a standardized data storage and retrieval protocol |
US10509698B2 (en) | 2018-02-27 | 2019-12-17 | Goke Us Research Laboratory | Method and apparatus for data encoding and decoding using a standardized data storage and retrieval protocol |
US20190266111A1 (en) * | 2018-02-27 | 2019-08-29 | Goke Us Research Laboratory | Method and apparatus for high speed data processing |
US10585819B2 (en) * | 2018-03-05 | 2020-03-10 | Samsung Electronics Co., Ltd. | SSD architecture for FPGA based acceleration |
US10969973B2 (en) * | 2018-09-20 | 2021-04-06 | Microsoft Technology Licensing, Llc | Software filtered memory devices in computing systems |
US20240037056A1 (en) * | 2020-09-29 | 2024-02-01 | Nec Corporation | Information processing apparatus, information processing system, connection control method, and non-transitory computer readable medium storing connection control program |
KR20220056986A (ko) | 2020-10-29 | 2022-05-09 | 삼성전자주식회사 | 메모리 확장기, 이종 컴퓨팅 장치, 및 이종 컴퓨팅 장치의 동작 방법 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5247665A (en) | 1988-09-30 | 1993-09-21 | Kabushiki Kaisha Toshiba | Data base processing apparatus using relational operation processing |
JPH02178773A (ja) | 1988-12-28 | 1990-07-11 | Toshiba Corp | データ処理装置 |
JP4501916B2 (ja) * | 2006-09-20 | 2010-07-14 | 日本電気株式会社 | I/o機器の共有システムと情報処理装置共有システム及びそれらに用いる方法 |
JP2011113163A (ja) * | 2009-11-25 | 2011-06-09 | Nec Corp | Ioアクセス通信システムにおけるエンドポイント間通信制御装置および方法 |
WO2011065028A1 (ja) * | 2009-11-30 | 2011-06-03 | パナソニック株式会社 | 通信装置 |
JP5204195B2 (ja) * | 2010-10-29 | 2013-06-05 | 株式会社東芝 | データ送信システムおよびデータ送信プログラム |
US8806269B2 (en) * | 2011-06-28 | 2014-08-12 | International Business Machines Corporation | Unified, workload-optimized, adaptive RAS for hybrid systems |
US8732462B2 (en) * | 2011-07-07 | 2014-05-20 | Ziptr, Inc. | Methods and apparatus for secure data sharing |
CN102906726B (zh) | 2011-12-09 | 2015-11-25 | 华为技术有限公司 | 协处理加速方法、装置及*** |
JP2014026531A (ja) * | 2012-07-27 | 2014-02-06 | Hitachi Ltd | 情報処理装置及び情報処理装置のデータ転送方法 |
US8996781B2 (en) | 2012-11-06 | 2015-03-31 | OCZ Storage Solutions Inc. | Integrated storage/processing devices, systems and methods for performing big data analytics |
KR20140073955A (ko) * | 2012-12-07 | 2014-06-17 | 삼성전자주식회사 | 메모리 시스템 및 그 구동 방법 |
US9361116B2 (en) * | 2012-12-28 | 2016-06-07 | Intel Corporation | Apparatus and method for low-latency invocation of accelerators |
US9880935B2 (en) * | 2014-03-24 | 2018-01-30 | Intel Corporation | Efficient data transfer between a processor core and an accelerator |
JP6329318B2 (ja) * | 2015-02-25 | 2018-05-23 | 株式会社日立製作所 | 情報処理装置 |
US10425830B2 (en) * | 2015-09-07 | 2019-09-24 | Electronics And Telecommunications Research Institute | Mobile communication network system and method for composing network component configurations |
-
2015
- 2015-02-25 JP JP2017501621A patent/JP6329318B2/ja active Active
- 2015-02-25 WO PCT/JP2015/055345 patent/WO2016135875A1/ja active Application Filing
- 2015-02-25 CN CN201580074479.6A patent/CN107241913B/zh active Active
- 2015-02-25 US US15/545,461 patent/US10467176B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2016135875A1 (ja) | 2017-12-07 |
US10467176B2 (en) | 2019-11-05 |
US20180011812A1 (en) | 2018-01-11 |
CN107241913B (zh) | 2020-06-19 |
WO2016135875A1 (ja) | 2016-09-01 |
CN107241913A (zh) | 2017-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6329318B2 (ja) | 情報処理装置 | |
US9760497B2 (en) | Hierarchy memory management | |
KR20200017363A (ko) | 호스트 스토리지 서비스들을 제공하기 위한 NVMe 프로토콜에 근거하는 하나 이상의 호스트들과 솔리드 스테이트 드라이브(SSD)들 간의 관리되는 스위칭 | |
JP6703600B2 (ja) | 計算機システム及びサーバ | |
US10209922B2 (en) | Communication via a memory interface | |
US8447916B2 (en) | Interfaces that facilitate solid state storage configuration | |
JP2014021972A (ja) | 複数の仮想マシンとして動作する複数のシステムによって共有されるストレージ・キャッシングでの柔軟性を改善するための方法および構造 | |
JP6068676B2 (ja) | 計算機システム及び計算機システムの制御方法 | |
WO2013158817A1 (en) | Lun management with distributed raid controllers | |
US10049042B2 (en) | Storage device, semiconductor memory device, and method for controlling same | |
US10114772B1 (en) | Address layout over physical memory | |
US20230051825A1 (en) | System supporting virtualization of sr-iov capable devices | |
US10310758B2 (en) | Storage system and storage control method | |
JP6232936B2 (ja) | 情報処理装置、記憶装置制御回路及び記憶装置の制御方法 | |
US10437495B1 (en) | Storage system with binding of host non-volatile memory to one or more storage devices | |
JP2018113075A (ja) | 情報処理装置 | |
US9176669B2 (en) | Address resource mapping in a shared memory computer system | |
US10732901B2 (en) | Storage system and storage control method | |
US20200348874A1 (en) | Memory-fabric-based data-mover-enabled memory tiering system | |
KR20210043001A (ko) | 하이브리드 메모리 시스템 인터페이스 | |
US20230359389A1 (en) | Operation method of host configured to communicate with storage devices and memory devices, and system including storage devices and memory devices | |
US20230359567A1 (en) | Storage device, computing device including storage device and memory device, and operating method of computing device | |
US10459842B1 (en) | Data storage system with configurable prefetch buffers | |
JP5469085B2 (ja) | Mraスイッチを備えるサーバ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6329318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |