JP6326965B2 - 電源装置 - Google Patents

Description

本発明は、電源装置に関するものであって、詳しくは、複数の電源モジュールを並列に接続して構成する電源装置に関するものである。

従来から、複数の電源モジュールを並列接続して構成する電源装置が知られている（例えば、特許文献１を参照）。このような電源装置は、並列に接続された電源モジュールのそれぞれから電力が供給されるので、電源モジュール１台当たりの出力を抑えることができる。したがって、電源モジュール１台当たりの放熱を抑えることができる。また、特定の電源モジュールが故障した場合でも、電源装置全体の出力を継続させることができる。すなわち、冗長性を持たせることができる。以上のとおり、電源モジュールを並列接続して構成する電源装置は、動作の継続性や故障への耐性を向上させることができる。

特許文献１の電源装置のようにスイッチング電源装置は、商用電源等から供給される電圧をスイッチング素子によって所望する電圧に変換して供給する（出力する）。このときの変換効率は、電源装置に接続される負荷の大きさ（重さ）に応じて変動する。例えば、大きい負荷（重い負荷）が接続されたとき、スイッチング素子やインダクタの抵抗による損失の影響が大きくなるので、変換効率は低下する。また、小さい負荷（軽い負荷）が接続されたときは、スイッチング素子を駆動させるために消費される電力の影響が大きくなり、変換効率が低下する。したがって、スイッチング電源装置の変換効率は、最も高くなる負荷条件がある。

スイッチング素子を備える電源モジュールを複数並列に接続して構成される電源装置の変換効率を最も高める方法として、電源装置に接続されている負荷が小さい（軽い）ときには、並列に接続されている複数の電源モジュールのうち、一部の電源モジュールから負荷への電力供給を停止させる方法がある。すなわち、電源装置から電力が供給される負荷の大小に応じて各電源モジュールの出力を停止・開始する方法が知られている。この方法によれば、負荷の大きさに応じて、電源モジュール１つ当たりにおける変換効率が最も高くなる領域で使用することができ、電源装置全体としての変換効率を高めることができる。

上記のような電源装置は、接続されている負荷の状態が変化して大きく（重く）なったとき、出力を停止していた電源モジュールからの出力を再開させる。電源モジュールは、電力を出力しない状態から出力する状態へと遷移するときに、その出力が所定の値で安定するまでに時間を要する。この間、電源装置全体の出力電圧制御は安定しない。言い換えると、複数の電源モジュールを並列接続した従来の電源装置の場合、負荷状態の変動によって電源モジュールの動作状態が変化した後、出力電圧が安定するまで時間を要し、その間、出力電圧には大きな変動が現れる。

上記のような出力電圧の変動は、急激な負荷状態の変動時においても安定した定電圧が供給される必要がある用途では、許容できない。そこで、急激な負荷状態の変動時においても安定した定電圧が供給される必要がある負荷に用いるとき、電源装置全体の変換効率はある程度低下しても、常に全ての電源モジュールの出力を維持し続ける必要がある。すなわち、従来の電源装置では、負荷が軽い状態であっても、全ての電源モジュールは常に出力状態を維持して、部分的に電源モジュールを停止状態に遷移させることはできなかった。

ところで、電源装置を構成する電源モジュールのうち、１つを主たる電源モジュール（マスター電源モジュール）として、その他をマスター電源モジュールに追従するスレーブ電源モジュールとして動作させる方法がある。

ここで、マスター電源モジュールは、出力状態を常に維持し、スレーブ電源モジュールは、負荷条件に応じて、出力状態か又は停止状態のいずれかの状態になるように制御される。すなわち、スレーブモジュール電源モジュールは、出力状態から停止状態、または、停止状態から出力状態、のように状態が遷移する。各々のスレーブ電源モジュールは、その出力電圧を目標値に一致させるよう制御すると同時に、平行して各々の電源モジュールの出力電流が均一になるように制御する。

しかし、出力を停止していた各スレーブ電源モジュールを出力状態に移行した時、出力電流を均等にする制御が安定するまでの間、各電源モジュール間の目標値電圧のわずかな差に起因する誤差により、負荷への供給電圧にリップルが生ずる。

すなわち、電源装置の変換効率を高めつつ、負荷変動への追従性を高めるには、さらなる工夫が求められる。

そこで本発明は、複数の電源モジュールを並列接続して構成する電源装置において、接続される負荷が軽い状態から重い状態に変化しても、電源装置全体の出力電圧制御及び電源モジュール間で電流を均等化させる制御を短時間で安定化させ、出力電圧の変動を小さくする電源装置を提供することを目的とする。

本発明は、複数の電源モジュールを並列接続してなる電源装置であって、前記電源モジュールのそれぞれは、基準電圧を発生させる基準電圧発生手段と、前記基準電圧を調整する調整基準電圧を発生させる基準電圧調整手段と、前記電源装置の出力電圧と前記調整基準電圧により調整された前記基準電圧との誤差を示す誤差電圧を発生させる誤差アンプと、前記誤差電圧に基づいてスイッチング素子を駆動する駆動回路と、前記スイッチング素子からの出力電流を検出する電流検出手段と、デジタル−アナログ変換器と、を備え、前記電源モジュールは、前記電源装置の動作中において、出力電流を発生させる１つのマスターモジュールと、出力電流を発生させる動作状態と出力電流を発生させない休止状態のいずれかの状態になるスレーブモジュールと、のいずれかであり、前記動作状態のスレーブモジュールにおいて、前記デジタル−アナログ変換器は出力値が調整される調整状態になり、前記デジタル−アナログ変換器の出力は前記誤差電圧と等しくなるように調整され、前記休止状態のスレーブモジュールにおいて、前記デジタル−アナログ変換器は出力値が維持される維持状態になり、前記基準電圧調整手段は、前記デジタル−アナログ変換器の出力と前記誤差電圧との差に応じて調整基準電圧を発生させる、ことを最も主な特徴とする。

本発明によれば、接続される負荷が軽い状態から重い状態に変化しても、電源装置全体の出力電圧制御及び電源モジュール間で電流を均等化させる制御を短時間で安定化させ、出力電圧の変動を小さくすることができる。

本発明に係る電源装置の実施例を示すブロック図である。 上記電源装置を構成する電源モジュールの詳細な構成を示すブロック図である。 上記電源モジュールのうち、マスターモジュールとして機能する電源モジュールの詳細な機能ブロック図である。 上記電源モジュールのうち、スレーブモジュールとして機能し、動作状態にある電源モジュールの詳細な機能ブロック図である。 上記電源モジュールのうち、スレーブモジュールとして機能し、休止状態にある電源モジュールの詳細な機能ブロック図である。 上記電源モジュールが備える誤差アンプの詳細な構成を示す回路図である。

●電源装置の全体構成
以下、本発明に係る電源装置の実施例について、図面を参照しながら説明する。図１は、本実施例に係る電源装置１００の構成を示すブロック図である。図１に示されるように、電源装置１００は、４つの電源モジュールと、各電源モジュールの出力端子（Ｖｏｕｔ端子）に接続されるインダクタと、各インダクタに接続されるキャパシタ３０と、を有してなる。４つの電源モジュールは、それぞれ、第１モジュール１１、第２モジュール１２、第３モジュール１３、第４モジュール１４である。また、各電源モジュールの出力端子（Ｖｏｕｔ端子）に接続されるインダクタは、第１インダクタ２１、第２インダクタ２２、第３インダクタ２３、第４インダクタ２４である。

各インダクタとキャパシタ３０によりフィルタ回路が構成される。このフィルタ回路の作用により、各電源モジュールのＶｏｕｔ端子から出力される電圧は平滑化される。平滑化された電圧（出力電圧Ｖｏｕｔ５）が、負荷４０に供給される。

各電源モジュールは、入力端子であるＶｉｎ端子を備えている。各Ｖｉｎ端子には、電力供給源５０が接続されている。この電力供給源５０から供給される電圧を、入力電圧Ｖｉｎとする。電源装置１００は、入力電圧Ｖｉｎを所望する電圧である出力電圧Ｖｏｕｔ５に変換して出力する。電力供給源５０は、たとえば電池である。出力電圧Ｖｏｕｔ５は、たとえば携帯電子機器に供給する電圧である。すなわち、電源装置１００は、たとえば電池（３Ｖ〜４Ｖ）から携帯電子機器に用いる電圧（１Ｖ）を生成する。なお、以下の説明において、電源装置１００は、いわゆる「降圧型」を前提としている。しかし、本発明は、降圧型に限られるものではない。

４つの電源モジュールは、いずれも同じ構成からなる。電源装置１００は、並列された複数の電源モジュールのうち、一つをマスターモジュールとして機能させて、その他をスレーブモジュールとして機能させる。マスターモジュールとして機能する電源モジュールは、電源装置１００の動作中（電源装置１００から負荷４０に出力電圧Ｖｏｕｔ５が供給されている間）は常に出力電流Ｉｏｕｔ４を発生させる状態にある。

スレーブモジュールとして機能する電源モジュールは、電源装置１００の動作中において、出力電流Ｉｏｕｔ４を発生させる動作状態（動作状態）と、出力電流Ｉｏｕｔ４を発生させない状態（休止状態）と、を負荷４０に応じて遷移して切り替えられる。

すなわち、電源装置１００が動作中であれば、マスターモジュールは負荷４０の状態（大きさ）に関係なく、出力電流Ｉｏｕｔ４を常に発生させる。一方、スレーブモジュールは、電源装置１００が動作中であっても、負荷４０の状態に応じて、出力電流Ｉｏｕｔ４を発生するか停止するかの状態を遷移する。スレーブモジュールは、負荷４０が大きいときは、すべてのスレーブモジュールにおいて出力電流Ｉｏｕｔ４を発生させる。負荷４０が小さいときは、一部のスレーブモジュールにおいて出力電流Ｉｏｕｔを発生させ、その他のスレーブモジュールは出力電流Ｉｏｕｔ４を発生させない。

各電源モジュールは、それぞれが発生させる出力電流Ｉｏｕｔ４の大きさ（電流値）を内部で検出できる構成を備えている。また、各電源モジュールは、出力電圧Ｖｏｕｔ５も検出できる構成を備えている。

図１に示されるように、第１モジュール１１から第４モジュール１４は、それぞれクロック端子（ＣＬＫ端子）を備えている。各ＣＬＫ端子は、配線により接続されている。マスターモジュールである第１モジュール１１は、同期用のクロック信号を生成する。第１モジュール１１で生成されたクロック信号は、ＣＬＫ端子を介して、各スレーブモジュール（第２モジュール１２、第３モジュール１３、第４モジュール１４）にそれぞれ供給される。各電源モジュールは、クロック信号に応じて電力変換処理（スイッチング処理）を実行する。すなわち、並列接続されている各電源モジュールは、クロック信号によって同期して動作する。

また、図１に示されるように、第１モジュール１１から第４モジュール１４のＶｓｅｎｃｅ端子は、配線により接続されている。第１モジュール１１は、自らの出力電流Ｉｏｕｔ４を検出して、この出力電流Ｉｏｕｔ４の大きさを示す信号（例えば、電圧信号）を生成する。以下において、「出力電流Ｉｏｕｔ４の大きさを示す電圧信号」をＶｓｅｎｓｅ信号６という。マスターモジュールのＶｓｅｎｓｅ信号６は、Ｖｓｅｎｃｅ端子から出力されて、スレーブモジュールのＶｓｅｎｃｅ端子へと入力される。

スレーブモジュールである第２モジュール１２から第４モジュール１４は、第１モジュール１１からのＶｓｅｎｓｅ信号６によって、マスター電源モジュールである第１モジュール１１の出力電流Ｉｏｕｔ５の値を検知する。

また、スレーブモジュールである第２モジュール１２から第４モジュール１４は、第１モジュール１１からのＶｓｅｎｓｅ信号６を受信すると同時に、自らの出力電流Ｉｏｕｔ４を検出する。

スレーブモジュールである第２モジュール１２から第４モジュール１４は、各々の出力電流Ｉｏｕｔ４と、第１モジュール１１のＶｓｅｎｓｅ６とを比較する。これによって、スレーブモジュールである第２モジュール１２から第４モジュール１４は、自らの出力電流Ｉｏｕｔ４を第１モジュール１１の出力電流Ｉｏｕｔ４に一致させるように動作する。この制御動作によって、全ての電源モジュールの出力電流Ｉｏｕｔ４は等しい値になる。

また、第１モジュール１１から第４モジュール１４は、それぞれ、Ｉｓｉｎｋ端子とＩｓｒｃ端子を有していて、配線で接続されている。すなわち、第１モジュール１１のＩｓｉｎｋ端子と第２モジュール１２のＩｓｒｃ端子、第２モジュール１２のＩｓｉｎｋ端子と第３モジュール１３のＩｓｒｃ端子、第３モジュール１３のＩｓｉｎｋ端子と第４モジュール１４のＩｓｒｃ端子は接続されている。

このように隣接する電源モジュールのＩｓｉｎｋ端子とＩｓｒｃ端子を配線で接続することで、各電源モジュールは並列に接続される。なお、第１モジュール１１のＩｓｒｃ端子は、電力供給源５０に配線で接続されている。また、第４モジュール１４のＩｓｉｎｋは、接地されている。この配線によって、第１モジュール１１はマスターモジュールとして動作するようになり、第２モジュール１２から第４モジュール１４はスレーブモジュールとして動作する。

隣接し合う電源モジュールのＩｓｒｃ端子からＩｓｉｎｋ端子へと入力される電流の値によって、各電源モジュール間において様々な情報が伝達される。各電源モジュールにおいて伝達される情報は、例えば、接続されている電源モジュールの数、動作状態にあるスレーブモジュールの数、何番目の電源モジュールに当たるのか、などである。なお、Ｉｓｉｎｋ端子とＩｓｒｃ端子によって実現される機能の詳細な説明は省略する。

以上のように、各電源モジュールは、電力供給源５０と接続するＶｉｎ端子、負荷４０にフィルタ回路を介して接続されるＶｏｕｔ端子、及び、ＣＬＫ端子、Ｖｓｅｎｓｅ端子、Ｉｓｉｎｋ端子、Ｉｓｒｃ端子を備えている。

すでに説明したとおり、電源装置１００を構成する各電源モジュールの内部構成は同じである。しかし、電源モジュール相互の接続のされ方によって、マスターモジュールとスレーブモジュールに区別される。なお、電源装置１００は、図１に例示したように、４台の電源モジュールを並列に接続する構成に限られるものではなく、１台の電源モジュールで構成してもよいし、任意の台数を並列接続してもよい。

●電源モジュールの詳細構成
次に、電源装置１００を構成する各電源モジュールの詳細な構成について図２を用いて説明する。図２は、各電源モジュールのブロック図である。なお、図２では、Ｉｓｉｎｋ端子、Ｉｓｒｃ端子及びそれらを使って並列接続されている電源モジュールの数を検知する手段、電力を出力する状態にある電源モジュールの数を検知する手段、各々の電源モジュールの順番を検知する手段については省略している。

図２に示されるように、電源モジュールである第１モジュール１１、第２モジュール１２、第３モジュール１３、第４モジュール１４は、それぞれ同様の構成を備えている。これら電源モジュールは、基準電圧生成回路６８と、誤差アンプ６１と、ＰＷＭ波形生成回路６３と、発振回路７７と、クロックスイッチ７６と、三角波発生回路６２と、を備えている。また、駆動回路であるドライバ回路６４と、第１出力スイッチ６５と、第２出力スイッチ６６と、を備えている。さらに、出力電流検出回路６７と、第３比較器９１と、デジタル制御回路９２と、デジタル−アナログ変換器であるＤＡＣ９３と、第１切替スイッチ７５と、第２切替スイッチ７４と、第１比較器７２と、第２比較器７３と、積分回路７１と、を備えている。

基準電圧生成回路６８は、予め決められた基準電圧Ｖｒｅｆ１を生成して出力する。

誤差アンプ６１は、基準電圧生成回路６８から供給される第１基準電圧Ｖｒｅｆ１と電圧調整値Ｖａｄｊｕｓｔ１０の和である第２基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔ５とを比較し、その誤差を積分した電圧を示す第１誤差電圧Ｖｅｒｒｏｒ３を発生させる。電圧調整値Ｖａｄｊｕｓｔ１０は、調整基準電圧であって、その詳細は後述する。また、第２基準電圧Ｖｒｅｆ２は、調整基準電圧により調整された基準電圧である。

発振回路７７は、クロック信号（ＣＬＫ信号）を生成して出力する。発振回路７７は、マスターモジュールとして機能する電源モジュールにおいて動作し、スレーブモジュールでは動作しない。

クロックスイッチ７６は、発振回路７７から出力されるＣＬＫ信号を、三角波発生回路６２に入力し、また、マスターモジュールのＣＬＫ端子から出力させるためのスイッチである。クロックスイッチ７６は、マスターモジュールではオン状態であって、スレーブモジュールでは、電力を出力する状態にあるか否かに関わらずオフ状態である。

三角波発生回路６２は、発振回路７７から供給されるクロック信号（ＣＬＫ信号）に応じて、予め決められた周波数及び振幅を有する三角波を発生する。

ＰＷＭ波形生成回路６３は、誤差アンプ６１の出力（第１誤差電圧Ｖｅｒｒｏｒ３）と三角波発生回路６２の出力（三角波）とを比較し、比較結果を示す信号をドライバ回路６４に送る。ＰＷＭ波形生成回路６３が出力する信号は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号である。

ドライバ回路６４は、ＰＷＭ信号に応じて、第１出力スイッチ６５と第２出力スイッチ６６のオン・オフを制御する制御信号を出力する駆動回路である。

第１出力スイッチ６５は、ＰｃｈＭＯＳＦＥＴスイッチである。第１出力スイッチ６５は、スイッチング素子であって、ドライバ回路６４からの制御信号に応じてオン・オフが制御される。

第２出力スイッチ６６は、ＮｃｈＭＯＳＦＥＴスイッチである。第２出力スイッチ６６は、スイッチング素子であって、ドライバ回路６４からの制御信号に応じてオン・オフが制御される。

出力電流検出回路６７は、第１出力スイッチ６５と第２出力スイッチ６６から出力される出力電流Ｉｏｕｔ４を検出して、出力電流Ｉｏｕｔ４の大きさを示す情報（出力電流値に比例した電圧を示す信号）であるＶｓｅｎｓｅ信号６を出力し伝達する。マスターモジュールのＶｓｅｎｓｅ信号６は、Ｖｓｅｎｓｅ端子を介して、スレーブモジュールに伝達される。また、スレーブモジュールのＶｓｅｎｓｅ信号６は、第１比較器７２に入力される。

第１比較器７２は、スレーブモジュールとして機能する電源モジュールにおいて動作する。第１比較器７２は、スレーブモジュールが動作状態のときに動作し、休止状態のときには動作しない。第１比較器７２は、Ｖｓｅｎｓｅ端子を介して通知されるマスターモジュールのＶｓｅｎｓｅ６と、自らの出力電流Ｉｏｕｔ４に係るＶｓｅｎｓｅ６とを比較し、比較結果を出力する。

第１切替スイッチ７５は、Ｖｓｅｎｓｅ端子を介してＶｓｅｎｓｅ信号６を他の電源モジュールに向けて出力するか、他の電源モジュールからＶｓｅｎｓｅ信号６を受け取るか、を切り替えるスイッチである。
第１切替スイッチ７５は、マスターモジュールとして機能する電源モジュールでは、常にオン状態である。第１切替スイッチ７５がオン状態であるとき、出力電流検出回路６７の出力とＶｓｅｎｓｅ端子は結線される。第１切替スイッチ７５は、スレーブモジュールとして機能する電源モジュールでは、では、動作状態であるか休止状態であるかに関わらず、オフ状態である。

第２比較器７３は、スレーブモジュールとして機能する電源モジュールにおいて動作する。第２比較器７３は、スレーブモジュールが休止状態のときに動作する。第２比較器７３は、誤差アンプ６１から出力される誤差電圧Ｖｅｒｒｏｒ３と、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍとを比較し、比較結果を出力する。

ＤＡＣ９３は、マスターモジュールとして機能する電源モジュールでは、動作しない。ＤＡＣ９３は、スレーブモジュールとして機能する電源モジュールにおいて動作する。その動作モードは２つある。スレーブモジュールが動作状態のとき、ＤＡＣ９３は、その出力値を調整する「調整状態」で動作する。この「調整状態」は、ＤＡＣ９３の出力が誤差アンプ６１からの出力と等しくなるように調整される動作である。また、スレーブモジュールが休止状態のとき、ＤＡＣ９３は、その出力値を維持する「維持状態」で動作する。この「維持状態」は、ＤＡＣ９３の出力が変更されずに同じ値を出力し続ける動作である。

「調整状態」にあるＤＡＣ９３は、デジタル制御回路９２からの制御信号に応じて、アナログ電圧Ｖａｉｍの値を増減して出力する。

第３比較器９１は、誤差アンプ６１から出力される第１誤差電圧Ｖｅｒｒｏｒ３の値と、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍの値を比較し、比較結果を出力する。第３比較器９１が出力する比較結果は、アナログ電圧ＶａｉｍがＶｅｒｒｏｒ３に対して「大きい」「小さい」を示す２値の信号である。

デジタル制御回路９２は、第３比較器９１の出力に応じて、ＤＡＣ９３が出力するアナログ電圧Ｖａｉｍの値を「増加」または「減少」させる制御信号を出力する。

積分回路７１は、第１比較器７２と第２比較器７３の出力を積分して出力する。積分回路７１からの出力は、第１基準電圧Ｖｒｅｆ１を補正して調整する電圧補正値Ｖａｄｊｕｓｔ１０である。電圧補正値Ｖａｄｊｕｓｔ１０は、調整基準電圧である。積分回路７１、第１比較器７２、第２比較器７３により基準電圧調整手段が構成されている。

●マスターモジュールの説明
次に、マスターモジュールとして機能するときの電源モジュールの動作について説明する。図３は、マスターモジュールとして機能する第１モジュール１１において動作する構成のみを示した機能ブロック図である。

マスターモジュールとして機能するとき、第１モジュール１１が備える構成のうちの幾つかの構成は、動作しない状態（非動作状態）になる。図３において図示を省略しているＤＡＣ９３、第１比較器７２、第２比較器７３、第３比較器９１、デジタル制御回路９２、積分回路７１がそれに当たる。なお、マスターモジュールとして機能するとき、オフ状態になる第２切替スイッチ７４も図示を省略している。マスターモジュールとして機能するときはオン状態になる第１切替スイッチ７５とクロックスイッチ７６は、配線のみを示している。

マスターモジュールとして機能する第１モジュール１１は、動作中は常に出力電流Ｉｏｕｔ４を生成して出力している。この出力電流Ｉｏｕｔ４は、出力電流検出回路６７によって検出されて、Ｖｓｅｎｓｅ信号６が生成される。出力電流検出回路６７はＶｓｅｎｓｅ端子と配線により接続されているので、生成されたＶｓｅｎｓｅ信号６は、Ｖｓｅｎｓｅ端子を介して、スレーブモジュールへと伝達される。

誤差アンプ６１には、第２基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔ５が入力される。第２基準電圧Ｖｒｅｆ２は、第１基準電圧Ｖｒｅｆ１に対して電圧補正値Ｖａｄｊｕｓｔ１０を加算したものである。マスターモジュールとして機能する第１モジュール１１では、電圧補正値Ｖａｄｊｕｓｔ１０は生成されない。したがって、第２基準電圧Ｖｒｅｆ２は、第１基準電圧Ｖｒｅｆ１と同値になる。

誤差アンプ６１は、第２基準電圧Ｖｒｅｆ２（第１基準電圧Ｖｒｅｆ１）と出力電圧Ｖｏｕｔ５とを比較して、その差を積分する。誤差アンプ６１からは第１誤差電圧Ｖｅｒｒｏｒ３が生成されて出力される。

発振回路７７で生成されたクロック信号は、三角波発生回路６２に入力され、かつ、ＣＬＫ端子を介してスレーブモジュールへ向けて出力される。三角波発生回路６２は、入力されたクロック信号に応じて三角波信号を生成して出力する。

第１誤差電圧Ｖｅｒｒｏｒ３と三角波信号は、ＰＷＭ波形生成回路６３に入力される。ＰＷＭ波形生成回路６３は、第１誤差電圧Ｖｅｒｒｏｒ３と三角波信号の比較結果に基づくＰＷＭ波形信号を生成して出力する。

このＰＷＭ波形信号は、ドライバ回路６４に入力される。ドライバ回路６４は、入力されたＰＷＭ波形信号に基づいて、第１出力スイッチ６５と第２出力スイッチ６６を駆動する駆動信号を生成する。第１出力スイッチ６５と第２出力スイッチ６６は、駆動信号に応じてオン・オフが制御される。第１出力スイッチ６５と第２出力スイッチ６６のオン・オフ制御によって、負荷４０（図３において不図示）に所定の電圧（出力電圧Ｖｏｕｔ５）が供給される。

以上のとおり、マスターモジュールは、出力電圧Ｖｏｕｔ５が基準電圧生成回路６８から供給される電圧と等しくなるようフィードバック制御される。また、マスターモジュールからの出力電流Ｉｏｕｔ４の値は、Ｖｓｅｎｓｅ端子を介してスレーブモジュールに伝達される。これによって、スレーブモジュールの出力電流Ｉｏｕｔ４はマスターモジュールの出力電流Ｉｏｕｔｔ４と同値になるよう制御される。すなわち、電源装置１００を構成する複数の電源モジュールの出力電圧Ｖｏｕｔ５は一定の値になり、複数の電源モジュール間で基準電圧生成回路６８の出力電圧にわずかな誤差があっても、負荷を均等に分散させることができる。

●スレーブモジュールの説明
次に、スレーブモジュールとして機能するときの電源モジュールについて説明する。 スレーブモジュールとして機能するとき、第２モジュール１２から第４モジュール１４が備える構成の幾つかは、非動作状態になる。非動作状態になる構成は、スレーブモジュールが出力電流Ｉｏｕｔ４を発生する状態（動作状態）であるか、出力電流Ｉｏｕｔ４を発生しない状態（休止状態）であるか、により異なる。

図４は、スレーブモジュールとして機能する第２モジュール１２から第４モジュール１４が、動作状態であるときに動作する構成のみを示した機能ブロック図である。図４に示されるように、動作状態では、第２比較器７３と発振回路７７が非動作状態になる。また、第２切替スイッチ７４はオン状態になり、第１切替スイッチ７５とクロックスイッチ７６はオフ状態になる。図４は、非動作状態になる構成の図示を省略している。また、オン状態になるスイッチは配線のみを示し、オフ状態になるスイッチは、図示を省略している。

スレーブモジュールは、出力電圧Ｖｏｕｔ５が一定の値になるように、自らの基準電圧生成回路６８から出力される第１基準電圧Ｖｒｅｆ１を補正する。マスターモジュールと同様に、電力を出力する状態のスレーブモジュールは、出力電流Ｉｏｕｔ４を生成して出力する。この出力電流Ｉｏｕｔ４は、出力電流検出回路６７によって検出されて、Ｖｓｅｎｓｅ信号６が生成される。生成されたＶｓｅｎｓｅ信号６は、第１比較器７２へと入力される。第１比較器７２には、Ｖｓｅｎｓｅ端子を介して、マスターモジュールからのＶｓｅｎｓｅ信号６も入力される。第１比較器７２は、スレーブモジュールのＶｓｅｎｓｅ信号６とマスターモジュールのＶｓｅｎｓｅ信号６とを比較して、両者の誤差を増幅し、第２誤差電圧Ｖｅｒｒｏｒ９を出力する。

第２誤差電圧Ｖｅｒｒｏｒ９は、積分回路７１に入力される。積分回路７１は、入力された第２誤差電圧Ｖｅｒｒｏｒ９を積分して、電圧補正値Ｖａｄｊｕｓｔ１０を出力する。この電圧補正値Ｖａｄｊｕｓｔ１０と基準電圧生成回路６８から出力される第１基準電圧Ｖｒｅｆ１が加算されて、第２基準電圧Ｖｒｅｆ２が生成される。

第２基準電圧Ｖｒｅｆ２は、スレーブモジュールの第１基準電圧Ｖｒｅｆ１を、マスターモジュールの出力電流Ｉｏｕｔ４に応じて補正したものである。すなわち、第２基準電圧Ｖｒｅｆ２は、スレーブモジュールの第１基準電圧Ｖｒｅｆ１が、マスターモジュールの第１基準電圧Ｖｒｅｆ１と同値になるように、マスターモジュールからの出力に応じて補正したものである。これによって、基準電圧生成回路６８から出力される第１基準電圧Ｖｒｅｆ１のばらつきを補正することができる。

誤差アンプ６１には、第２基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔ５が入力される。
第２基準電圧Ｖｒｅｆ２は、第１基準電圧Ｖｒｅｆ１に対して電圧補正値Ｖａｄｊｕｓｔ１０を加算したものである。スレーブモジュールの電圧補正値Ｖａｄｊｕｓｔ１０は、マスターモジュールの第１基準電圧Ｖｒｅｆ１とスレーブモジュールの第１基準電圧Ｖｒｅｆ１との誤差を補正する値である。スレーブモジュールの電圧補正値Ｖａｄｊｕｓｔ１０は、スレーブモジュールの出力電流Ｉｏｕｔ４とマスターモジュールの出力電流Ｉｏｕｔ４との誤差に基づく値である。

誤差アンプ６１は、第２基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔ５とを比較して、その差を積分し、第１誤差電圧Ｖｅｒｒｏｒ３を出力する。すなわち、誤差アンプ６１は、第２基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔ５に基づいて、第１誤差電圧Ｖｅｒｒｏｒ３を生成する。

スレーブモジュールでは、ＣＬＫ端子を介してマスターモジュールの発振回路７７で生成されたクロック信号が取り込まれて、三角波発生回路６２に入力される。三角波発生回路６２は入力されたクロックに基づく三角波信号を生成して出力する。

以上のように生成された第１誤差電圧Ｖｅｒｒｏｒ３と三角波信号がＰＷＭ波形生成回路６３に入力される、ＰＷＭ波形信号が生成される。このＰＷＭ波形信号がドライバ回路６４に入力されて、第１出力スイッチ６５と第２出力スイッチ６６が駆動され、負荷４０（図３において不図示）に所定の電圧（出力電圧Ｖｏｕｔ５）が供給される。

以上のように第１出力スイッチ６５と第２出力スイッチ６６の駆動制御により発生する出力電流Ｉｏｕｔ４に基づいて、第２誤差電圧Ｖｅｒｒｏｒ９が生成され、出力電圧Ｖｏｕｔ５との比較に用いられる第２基準電圧Ｖｒｅｆ２が生成される。

以上のとおり、スレーブモジュールでは、出力電圧Ｖｏｕｔ５が基準電圧生成回路６８から供給される電圧を補正した電圧になるようフィードバック制御される。

また、動作状態にあるスレーブモジュールでは、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍが第１誤差電圧Ｖｅｒｒｏｒ３と同値になるように制御される。誤差アンプ６１で生成されて出力された第１誤差電圧Ｖｅｒｒｏｒ３は、第３比較器９１に入力される。また、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍも第３比較器９１に入力される。

第３比較器９１は、第１誤差電圧Ｖｅｒｒｏｒ３とアナログ電圧Ｖａｉｍの大小を２値化する。２値化された情報は、デジタル制御回路９２に入力される。

デジタル制御回路９２は、第３比較器９１から入力された２値化された信号に基づいて、ＤＡＣ９３を制御する信号を生成する。

第３比較器９１における比較結果が「第１誤差電圧Ｖｅｒｒｏｒ３＞アナログ電圧Ｖａｉｍ７」であるとき、デジタル制御回路９２はＤＡＣ９３の出力をインクリメントするように制御する。一方、第３比較器９１における比較結果が「第１誤差電圧Ｖｅｒｒｏｒ３＜アナログ電圧Ｖａｉｍ７」であるとき、デジタル制御回路９２はＤＡＣ９３の出力をデクリメントするように制御する。

以上の制御によって、スレーブモジュールが動作状態にあるとき、その電源モジュールでは、ＤＡＣ９３の出力（アナログ電圧Ｖａｉｍ７）が第１誤差電圧Ｖｅｒｒｏｒ３と同値になるように制御される。

図５は、休止状態にあるスレーブモジュールを示している。スレーブモジュールが休止状態にあるとき、第１比較器７２、三角波発生回路６２、ＰＷＭ波形生成回路６３、ドライバ回路６４、第１出力スイッチ６５、第２出力スイッチ６６、出力電流検出回路６７、第３比較器９１、発振回路７７は非動作状態になる。また、第１切替スイッチ７５、第２切替スイッチ７４、クロックスイッチ７６はオフ状態になる。

休止状態にあるスレーブモジュールは、第２基準電圧Ｖｒｅｆ２を生成するための補正電圧である電圧補正値Ｖａｄｊｕｓｔ１０を、自己の出力電流Ｉｏｕｔ４に基づいて得ることができない。そこで、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍを用いて、電圧補正値Ｖａｄｊｕｓｔ１０を生成し、これによって誤差アンプ６１への入力（第２基準電圧Ｖｒｅｆ２）を得る。

休止状態にあるスレーブモジュールは、誤差アンプ６１から出力される第１誤差電圧Ｖｅｒｒｏｒ３とＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍが第２比較器７３に入力される。第２比較器７３は、入力された第１誤差電圧Ｖｅｒｒｏｒ３とアナログ電圧Ｖａｉｍとを比較して、両者の誤差を増幅し、第３誤差電圧Ｖｅｒｒｏｒ８を出力する。

第３誤差電圧Ｖｅｒｒｏｒ８は、積分回路７１に入力されて積分され、電圧補正値Ｖａｄｊｕｓｔ１０が出力される。この電圧補正値Ｖａｄｊｕｓｔ１０と基準電圧生成回路６８から出力される第１基準電圧Ｖｒｅｆ１が加算されて、新たな第２基準電圧Ｖｒｅｆ２が生成される。

第２基準電圧Ｖｒｅｆ２は、スレーブモジュールの第１基準電圧Ｖｒｅｆ１を、ＤＡＣ９３から出力されるアナログ電圧Ｖａｉｍによって補正したものである。

以上のとおり、休止状態にあるスレーブモジュールでは、誤差アンプ６１の出力（第１誤差電圧Ｖｅｒｒｏｒ３）を、ＤＡＣ９３が出力する一定の値のアナログ電圧Ｖａｉｍと一致するようにフィードバック制御をする。これによって、第１基準電圧Ｖｒｅｆ１の誤差は常に補正され、また誤差アンプ６１の動作点は常に同じ状態が保たれる。このため、スレーブモジュールが休止状態から動作状態へと遷移したとき、当該スレーブモジュールの出力を、早期に定常状態へと収束させることができる。

●誤差アンプ６１の構成
次に誤差アンプ６１の詳細な構成について説明する。図６は、誤差アンプ６１の詳細な構成を示す回路図である。図４に示されるように、誤差アンプ６１は、第１分圧抵抗６１１と、第２分圧抵抗６１２と、第１補償抵抗６１３と、第１補償容量６１４と、充電容量６１５と、第２補償抵抗６１６と、第２補償容量６１７と、オペアンプ６１８と、を備えている。

オペアンプ６１８には、第１分圧抵抗６１１と第２分圧抵抗６１２により構成される抵抗回路において、出力電圧Ｖｏｕｔ５から分圧された電圧と、第２基準電圧Ｖｒｅｆ２が入力される。オペアンプ６１８の出力（入力された２つの電圧の差に対応した出力）により充電容量６１５に電荷が充電されて積分される。これによって第１誤差電圧Ｖｅｒｒｏｒ３が生成される。第１補償抵抗６１３と第１補償容量６１４、および、第２補償抵抗６１６と第２補償容量６１７は、位相補償の役割を果たす。

上記の構成により、誤差アンプ６１は、電源装置１００の出力電圧Ｖｏｕｔ５と第２基準電圧Ｖｒｅｆ２との誤差を検出し、この誤差を増幅して積分し、第１誤差電圧Ｖｅｒｒｏｒ３を出力する。

上記の誤差アンプ６１において、第１補償容量６１４と、充電容量６１５と、第２補償容量６１７とは、比較的容量が大きなものが用いられる。例えば、数ｐＦの容量が用いられる。これら容量の充放電には相応の時間が掛かる。この時間は、系の線形モデルで現した場合の積分定数に相当する。したがって、電源装置１００を起動した際は、積分定数に相当する電荷を容量に充電するための時間が必要となる。この時間は、電源装置１００の出力が安定し、定常状態に収束するまでの時間（安定化に要する時間）に相当する。

この「安定化に要する時間」は、スレーブモジュールが動作状態と休止状態のいずれに遷移する際においても同様に必要である。すなわち、スレーブモジュールが動作状態から休止状態、または、その逆に遷移するとき、誤差アンプ６１が備える第１補償容量６１４、充電容量６１５、第２補償容量６１７の充放電時間に相当する時間だけ安定化に要する。

電源装置１００は、動作状態にあるスレーブモジュールの第１誤差電圧Ｖｅｒｒｏｒ３と、休止状態にあるスレーブモジュールの第１誤差電圧Ｖｅｒｒｏｒ３が等しくなるように、第２基準電圧Ｖｒｅｆ２を調整する。すなわち、上記の積分定数は、動作状態と休止状態では違いがないように調整される。

したがって、電源装置１００は、電源モジュールが備える誤差アンプ６１の静電容量における充放電に時間を要することなく、出力電圧Ｖｏｕｔ５を早期に安定状態へと収束させることができる。これによって出力電圧Ｖｏｕｔ５の変動を小さくすることができる。

６１ 誤差アンプ
６２ 三角波発生回路
６３ ＰＷＭ波形生成回路
６４ ドライバ回路
６５ 第１出力スイッチ
６６ 第２出力スイッチ
６７ 出力電流検出回路
６８ 基準電圧生成回路
７１ 積分回路
７２ 第１比較器
７３ 第２比較器
７４ 第２切り替えスイッチ
７５ 第１切り替えスイッチ
７６ クロックスイッチ
７７ 発振回路
９１ 第３比較器
９２ デジタル制御回路
９３ ＤＡＣ

特開２００９−２１９１８４号公報

Claims (4)

1. 複数の電源モジュールを並列接続してなる電源装置であって、
   前記電源モジュールのそれぞれは、
   基準電圧を発生させる基準電圧発生手段と、
   前記基準電圧を調整する調整基準電圧を発生させる基準電圧調整手段と、
   前記電源装置の出力電圧と前記調整基準電圧により調整された前記基準電圧との誤差を示す誤差電圧を発生させる誤差アンプと、
   前記誤差電圧に基づいてスイッチング素子を駆動する駆動回路と、
   前記スイッチング素子からの出力電流を検出する電流検出手段と、
   デジタル−アナログ変換器と、
   を備え、
   前記電源モジュールは、前記電源装置の動作中において、出力電流を発生させる１つのマスターモジュールと、出力電流を発生させる動作状態と出力電流を発生させない休止状態のいずれかの状態になるスレーブモジュールと、のいずれかであり、
   前記動作状態のスレーブモジュールにおいて、
   前記デジタル−アナログ変換器は出力値が調整される調整状態になり、
   前記デジタル−アナログ変換器の出力は前記誤差電圧と等しくなるように調整され、
   前記休止状態のスレーブモジュールにおいて、
   前記デジタル−アナログ変換器は出力値が維持される維持状態になり、
   前記基準電圧調整手段は、前記デジタル−アナログ変換器の出力と前記誤差電圧との差に応じて調整基準電圧を発生させる、
   ことを特徴とする電源装置。
2. 前記スレーブモジュールは、
   前記デジタル−アナログ変換器の出力と前記誤差電圧とを比較して２値化する比較手段と、
   前記２値化された比較結果に基づいて前記デジタル−アナログ変換器の出力が前記誤差電圧と等しくなるように制御する制御回路と、を有し、
   前記比較手段と前記制御回路は、前記の動作状態において動作する、
   請求項１記載の電源装置。
3. 前記マスターモジュールは、前記電流検出手段が検出した出力電流値を示す情報を前記スレーブモジュールに伝達し、
   前記スレーブモジュールは、前記電流検出手段が検出した出力電流値を示す情報と、前記マスターモジュールから伝達された情報と、に基づいて、前記調整基準電圧を発生させる、
   請求項１または２に記載の電源装置。
4. 前記誤差アンプは、
   前記出力電圧を分圧する抵抗回路と、
   前記分圧された電圧と前記調整基準電圧により調整された基準電圧を入力とするオペアンプと、
   前記オペアンプの出力を積分して出力する積分回路と、
   を備える、
   請求項１乃至３のいずれかに記載の電源装置。

Images