JP6322197B2 - ナノワイヤサイズの光電構造及びその選択された部分を改質させる方法。 - Google Patents

ナノワイヤサイズの光電構造及びその選択された部分を改質させる方法。 Download PDF

Info

Publication number
JP6322197B2
JP6322197B2 JP2015539714A JP2015539714A JP6322197B2 JP 6322197 B2 JP6322197 B2 JP 6322197B2 JP 2015539714 A JP2015539714 A JP 2015539714A JP 2015539714 A JP2015539714 A JP 2015539714A JP 6322197 B2 JP6322197 B2 JP 6322197B2
Authority
JP
Japan
Prior art keywords
nanowire
layer
nanowires
conductive
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015539714A
Other languages
English (en)
Other versions
JP2015536566A5 (ja
JP2015536566A (ja
Inventor
スコット ブラッド ハーナー,
スコット ブラッド ハーナー,
ダニエル ブライス トンプソン,
ダニエル ブライス トンプソン,
シンシア ルメイ,
シンシア ルメイ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GLO AB
Original Assignee
GLO AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GLO AB filed Critical GLO AB
Publication of JP2015536566A publication Critical patent/JP2015536566A/ja
Publication of JP2015536566A5 publication Critical patent/JP2015536566A5/ja
Application granted granted Critical
Publication of JP6322197B2 publication Critical patent/JP6322197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、一般にナノ構造化デバイスに関し、特にナノワイヤLEDに関する。
ナノワイヤ発光ダイオード(LED)は、プレーナLEDに代わる構造として大きな関心を集めるようになっている。ナノワイヤは三次元の性質を有するので、従来のプレーナ技術によって製造されたLEDと比較して、ナノワイヤLEDは独自の特性を示し、格子整合の制約が少ないために材料の組み合わせを自由に選択でき、以前より大きな基板での処理が可能になる。
ナノワイヤLEDの利点にもかかわらず、ナノワイヤLEDのコンタクト形成にはプレーナ技術にはない新たな方法が必要である。ナノワイヤLEDはナノワイヤの大型アレイから構成されるため、アスペクト比の大きい構造を有する三次元面を形成するので、直進的処理を使用するコンタクト材料の成膜は難しい作業であり、それに代わるコンタクト形成方法が有効だろう。
1つの側面において、本発明は方法を提供する。特定の実施形態において、本発明は、平坦な支持体の上の複数のナノワイヤのアレイを備えるLED構造を物質によって処理する方法であって、物質源で物質を生成し、前記物質を線に沿ってアレイまで移動させることを含み、(i)物質がたどる線と支持体の平面とが成す角度は、支持体の中心から測定した場合に90°未満であり、且つ(ii)物質は、物質により処理される前と比較して複数のナノワイヤの部分を非導電性にさせるか又はその部分の導電率を低下させることが可能である方法を提供する。特定の実施形態において、物質は絶縁体であり、ナノワイヤの部分を被覆することにより、その部分を非導電性にさせるか又はその部分の導電率を低下させ、例えば、物質はAlを含む。
特定の実施形態において、ナノワイヤの部分を非導電性にさせるか又はその部分の導電率を低下させるために、物質はその部分と反応する。特定の実施形態において、物質はより成る。特定の実施形態において、角度は、45°未満であり、例えば30°未満である。特定の実施形態において、物質は、物理気相成長(PVD)により生成され、ナノワイヤまで移動される。特定の実施形態において、PVDは蒸着を含む。特定の実施形態において、PVDはスパッタ成膜を含む。特定の実施形態において、ナノワイヤは先端部及び側壁を備え、アレイは縁部ナノワイヤ及び中心部ナノワイヤを備え、角度は、中心部ナノワイヤが先端部で非導電性にされ且つ側壁の全体ではなく一部分に沿って非導電性にされるような角度である。特定の実施形態において、方法は、Al又はそれと同等の有機及び無機の電気絶縁性材料の成膜を含み、ナノワイヤの先端部におけるAlの深さは50〜200nmの間である。特定の実施形態において、ナノワイヤは、第1の導電型のナノワイヤコアと、第2の導電型のナノワイヤシェルとを備える。特定の実施形態において、動作中に光を発生する活性領域を構成するpn接合又はpin接合を形成するために、第1の導電型の半導体ナノワイヤコアは、第2の導電型の半導体シェルにより取り囲まれる。特定の実施形態において、第1の導電型はn型であり、第2の導電型はp型である。特定の実施形態において、支持体はn型バッファ層を備え、ナノワイヤのアレイの製造中、ナノワイヤコアはバッファ層から成長される。特定の実施形態において、バッファ層は、窒化ガリウム又は窒化アルミニウムガリウムのうち少なくとも一方より成る。特定の実施形態において、支持体は誘電体マスク層を更に備え、コアはマスク層の開口部を通ってバッファ層から突出し、シェルはマスク層の上に配置される。特定の実施形態において、支持体は、バッファ層の下に基板層を備え、それは、例えば、Alを含む基板層である。特定の実施形態において、支持体層は、Agを含む層のような反射層を更に備える。
特定の実施形態において、方法は、LED構造の第1の領域で、例えばレーザーアブレーションによりバッファ層を露出させることを更に含む。特定の実施形態において、方法は、露出されたバッファ層と接触するn電極と、物質にさらされなかったナノワイヤの側壁と接触するp電極とを形成することを更に含む。
1つの態様において、本発明は構造を提供する。
特定の実施形態において、本発明は、n−GaNバッファ層及び非導電性基板層を備える支持体と支持体上のナノワイヤのアレイとを備え、ナノワイヤは、p−GaNシェルにより取り囲まれたn−GaNコアを備えるLED構造であって、構造は、(i)n−GaNバッファ層と電気的に接触する金属コンタクトを備えるn電極領域と、(ii)p電極領域とを備え、p電極領域は、(a)ナノワイヤの先端部及び第1グループのナノワイヤの側壁の第1の部分を含むが、第1グループのナノワイヤの側壁の第2の部分を含まない非導電層と、(b)第1グループのナノワイヤの側壁の第2の部分と電気的に接触する導電層と、(c)導電層と電気的に接触する金属コンタクトとを備えるLED構造を提供する。
特定の実施形態において、非導電層は、第2グループのナノワイヤの側壁のすべてを含み、第1グループのナノワイヤはナノワイヤアレイの内側にあり、第2グループのナノワイヤはナノワイヤアレイの外側縁部にある。特定の実施形態において、非導電層は、先端部の最上部及び側壁の各部の絶縁材料層より成る。特定の実施形態において、非導電層は、Al又はそれと同等の有機及び無機の電気絶縁材料より成る。特定の実施形態において、非導電層は、導電率を低下させるか又は零にするために改質されたp−GaNシェルの改質部分から形成される。特定の実施形態において、第1グループのナノワイヤの側壁の第1の部分は、ナノワイヤの先端部から側壁に沿って下方へ400nm未満の長さで延設される。特定の実施形態において、金属コンタクトは、Alの層、Tiの層及びAuの層を備える。これらの実施形態のうちいくつかにおいて、Al層は、n電極ではn−GaNバッファ層と直接接触し且つp電極では導電層と直接接触している。特定の適切な金属は、TiAu、TiAlTiAu及びCrPdAuを含む。
図1A及び図1Bは、電流漏れを伴う例示的なナノワイヤLEDを概略的に示す図である。 図2は、複数の発光波長を有する例示的なナノワイヤLEDを概略的に示す図である。 図3は、本発明の実施形態に係るナノワイヤLEDの基礎を概略的に示す側横断面図である。 図4は、本発明の実施形態に係るバッファ層上のナノワイヤLED構造を概略的に示す側横断面図である。 図5A本発明の方法の一実施形態を示す図である。 図5Bは、本発明の方法の一実施形態を示す図である。 図5Cは、本発明の方法の一実施形態を示す図である。 図6A〜図6Fは、本発明の方法の第2の実施形態を示す図である。 図7Aは、隔離された密なナノワイヤにおける絶縁材料の成膜を示す図である。 図7Bは、隔離された密なナノワイヤにおける絶縁材料の成膜を示す図である。 図8は、15°の成膜角度による密なナノワイヤの形状を示す図である。 図9は、本発明の方法の一実施形態を示す概略図である。 図10A〜図10Gは、本発明の方法の一実施形態を示す図である。 図11は、本発明の方法の一実施形態を示すフローチャートである。 図12は、本発明の方法の一実施形態を示すフローチャートである。 図13Aは、本発明の方法の一実施形態における工程を示す概略図である。 図13Bは、本発明の方法の一実施形態における工程を示す概略図である。 図14は、先端部を除去した後のナノワイヤの横断面SEM画像を示す図である。
本発明は、ナノワイヤ系構造、特にLED、例えばナノワイヤ発光ダイオード(LED)などの光電構造の選択された領域の特性を変化させる方法、例えば、ナノワイヤLEDのナノワイヤの選択された部分の導電率を低下させるために特性を変化させる方法を提供する。本発明は、例えば本発明の方法を使用して製造できる構成を更に提供する。
平坦な面から突き出したナノワイヤから製造されるLEDは三次元であるという性質を有するため、デバイスの構成には難しい問題が伴う可能性がある。結晶面が異なれば、成長速度、材料組成及び添加不純物も異なる。その結果、例えば、デバイスには望ましくない漏れ経路や複数の発光波長が発生する。その一例は、図1A及び図1Bに示されるようなナノワイヤLEDである。本例において、ナノワイヤLED100は、n−GaNバッファ層103と電気的に接触するn−GaNコア101と、In−GaN層105、GaN層107及びp−AlGaN層109を含む中間層と、それらの中間層を覆うp−GaNの外側層111とを含み、垂直の側壁113及び円錐形の先端部115を有する。側壁113のm面にある成長面と、円錐形の先端部115のp面にある成長面という2つの成長面がある。図1Aのp面では、p−GaN111の成長速度は非常に遅い。コンタクト117がナノワイヤ100全体を覆っている場合、図1Bに示されるp面の表面の薄いp−GaN層111を通して漏れ(短絡)が起こる可能性がある。更に、図2に示されるように、p−GaNの分布が不均等であると、m面(10‐10)からの波長が短くなり、p面(10‐11)からの波長は長くなるような2つのピーク201、203を示すエレクトロルミネセンススペクトルにより示される通り、LEDからの発光波長は複数になる。
光の発生を最大にするために、短絡及び複数波長の放射を減少させるか又はなくすようにLEDのナノワイヤの特定の部分の特性を選択的に変化させることが望ましい。本発明は、ナノワイヤの選択された部分の特性を変化させる方法及び構造、特に、LEDナノワイヤにおけるナノワイヤの先端部及び角部の導電率は選択的に低下されるが、側壁の一部の導電率は全く変化されないか又はほぼ変化されないような方法及び構造を提供する。本発明のいくつかの実施形態において、絶縁材料の層は、ナノワイヤの先端部を覆うが、側壁のいずれかの部分を覆わないように選択的に成膜される。本発明の他の実施形態において、ナノワイヤの先端部の面は、その部分の導電率を低下させるために選択的に変化されるが、側壁のいずれかの部分の導電率は変化されないままであるか又はほぼ変化されないままである。本発明の方法において、材料は材料源で生成される。材料源は、材料が材料源からLEDまである角度で進むように配置される。材料は、LEDのナノワイヤの選択された面の特性を変化させるために、例えばその面を被覆するか又はその面の一部を変化させるために、その面と相互に作用する。材料源とLEDとが成す角度により、ナノワイヤのどの部分が側壁から隔離されるかを制御することができるので、変化されないままであるか又はほぼ変化されないままである側壁の部分を制御することができる。特定の実施形態において、LED構造の所望の特性を生成するために、ナノワイヤLED構造の選択された部分のレーザーアブレーションが材料の傾斜移動と組み合わされる。レーザーアブレーションは、本明細書に参照によって全内容が取り入れられている本出願と同一の出願日に出願された名称「Nanowire LED structure and method for manufacturing the same」、代理人書類番号9308‐016Pの米国特許出願で更に詳細に説明されている。
いくつかの実施形態において、絶縁材料は、ナノワイヤのLEDアレイ上に周知の技術、例えば電子ビーム物理気相成長により成膜され、その場合、絶縁材料源はLEDアレイに対してある角度を成すように配置され、ナノワイヤLEDアレイにおけるナノワイヤの先端部における所望の成膜の程度と側壁における所望の成膜の程度との関係に基づいて、その角度を選択できる。成膜中、LEDアレイは回転される。絶縁材料が成す角度が小さく且つナノワイヤの形状の性質上、すべてのナノワイヤの先端部、グループを構成するナノワイヤの外側リング及び空いたフィールド(ナノワイヤがない)のみが被覆される。斜方成膜中、内側ナノワイヤの中でナノワイヤの側壁(長さ部分)は「陰に入る」。絶縁体は、先端部では非導電性又は低導電率の層として作用し、成膜角度に応じて、ナノワイヤの側壁のすべてではなく、側壁の一部で非導電性又は低導電率の層として作用する。内側のナノワイヤの側壁のうち、どの部分に絶縁体が成膜されないかは、成膜中に絶縁体材料源とナノワイヤのLEDアレイとが成す角度によって決まる。
いくつかの実施形態において、本明細書において説明されるように、LEDの面の特性を変化させることが可能な材料、例えば導電率を低下させるH が周知の技術によりナノワイヤのLEDアレイに向けられ、材料源は、LEDアレイからある角度を成して配置され、ナノワイヤLEDアレイにおいて隔離することが望まれるナノワイヤの所望の部分に基づいて、その角度を選択できる。材料源からアレイまで材料が所定の方向に送出される間、LEDアレイは回転される。材料が成す角度が小さく且つナノワイヤの形状の性質上、すべてのナノワイヤの先端部の面、グループを構成するナノワイヤの外側リングの面及び空いたフィールド(1つ以上の側面に近接する隣接ナノワイヤがないナノワイヤ)の面のみが変化される。物質が傾斜方向に送出される間、内側ナノワイヤの中でナノワイヤの側壁(長さ部分)は「陰に入る」。材料は、ナノワイヤLED構造の選択された面の特性を変化させる。例えば、H は、p−GaNの面の導電率を低下させるようにその面と相互に作用する。内側ナノワイヤの側壁のどの部分が変化されないかは、材料がLEDアレイに向けられている間に材料源とナノワイヤのLEDアレイとが成す角度によって決まる。
ナノテクノロジーの分野では、ナノワイヤは、横寸法(例えば、円筒形のナノワイヤの場合は直径、角錐形又は六角形のナノワイヤの場合は幅)がナノ単位又はナノメートル単位であるようなナノ構造として通常解釈されるが、縦寸法に制約はない。そのようなナノ構造は、通常ナノウィスカー、一次元ナノ要素、ナノロッド、ナノチューブなどとも呼ばれる。一般に、横断面が多角形であるナノワイヤは、少なくとも2つの次元を有すると考えられ、各次元は300nmを超えない。しかし、ナノワイヤは約1μまでの直径又は幅を有してもよい。ナノワイヤは一次元の性質を有するので、独自の物理的特性、光学的特性及び電子的特性を示す。例えば、量子力学効果を利用する(例えば、量子ワイヤを使用する)デバイスを形成するために、又は格子不整合が大きいために通常は組み合わせ不可能な組成の異なる材料のヘテロ構造を形成するために、それらの特性を利用できる。ナノワイヤという用語が示唆する通り、一次元の性質は細長い形状と関連付けられる場合が多い。言い換えれば、「一次元」は、1ミクロン未満の幅又は直径及び1ミクロンを超える長さを表す。ナノワイヤは種々の横断面形状を有してもよいので、直径は有効直径を表すことを意図する。有効直径とは、構造の横断面の長軸と短軸との平均である。尚、図面には、ナノ要素は柱状であり且つナノワイヤコア、すなわちほぼ「一次元」のコアに基づくとして示されているが、コアは、正方形、六角形、八角形などの種々の多角形の底面を有する角錐のような他の幾何学形状を有してもよい。従って、本明細書において使用される場合のコアは、1ミクロン未満の幅又は直径及び1ミクロンを超える長さを有する何らかの適切なナノ要素であってもよく且つ単一の構造又は多要素構造のいずれであってもよい。例えば、コアは、1つの導電型の半導体ナノワイヤを備えてもよいが、1つの導電型の1つ以上の半導体シェルにより取り囲まれた同一の導電型の半導体ナノワイヤを備え、コアは柱状又は角錐形の形状を有してもよい。簡単にするため、以下に構成要素が1つのナノワイヤ柱状コアを説明し、図面にも示す。
基板は下部に位置しており且つナノワイヤは基板から上に向かって延設されるものと考える、上側、上部、下側、下方などの表現が用いられる。垂直はナノワイヤの長いほうの延設部分に対して平行な方向を表し、水平は基板により形成される平面と平行な方向を表す。この表記法は単に理解を容易にするために導入されただけであり、構体を特定の向きなどに限定すると考えられるべきではない。
本発明の方法において、構造の特定のナノワイヤの特定の部分の特性を選択的に変化させるが、他の部分は変化しないままにするために、例えばナノワイヤの先端部の導電率を低下させるために先端部の特性を変化させるが、ナノワイヤの側壁の一部又は全体の導電率は変化しないままにするか又はほぼ変化しないままにするために、方法の1つ以上の工程でナノワイヤLEDアレイに対する材料の傾斜方向付けが使用される。ナノワイヤアレイに対して向けられる材料は、例えば絶縁体であってもよく、あるいは、例えば本明細書において更に詳細に説明されるようにナノワイヤの選択された面の特性を変化させる材料であってもよい。側壁でなく先端部で導電率を変化させること、例えば導電率を低下させることにより先端部における漏れは減少し且つナノワイヤLEDディスプレイからの発光は更に最適になる。特定の実施形態において、本明細書において更に詳細に説明されるように、所望の結果を取得するために、ナノワイヤディスプレイの選択された部分のレーザーアブレーションが使用されてもよい。
本発明の方法において、当該技術で知られている何らかの適切なナノワイヤLED構造が使用されてよい。
ナノワイヤLEDは、通常、1つ以上のpn接合又はp−i−n接合に基づく。pn接合とp−i−n接合との相違は、p−i−n接合の活性領域のほうが広いという点である。活性領域が広いと、i領域における再結合の確率が高くなる。各ナノワイヤは、第1の導電型(例えば、n型)のナノワイヤコアと、それを取り囲む第2の導電型(例えば、p型)のシェルとを備え、コア及びシェルにより、動作中に光を発生する活性領域を構成するpn接合又はpin接合が形成される。本明細書において、第1の導電型のコアはn型半導体コアであると説明され且つ第2の導電型のシェルはp型半導体シェルであると説明されるが、それらの導電型を逆にしてもよいことを理解すべきである。
図3は、本発明のいくつかの実施形態に従って変更されたナノワイヤLED構造の基礎を概略的に示す。理論上、1つのナノワイヤLEDを形成する場合、1つのナノワイヤがあれば十分であるが、ナノワイヤは極小であるので、LED構造を形成するために何百、何千、何万、あるいはそれ以上の数のナノワイヤを並列させたアレイとしてナノワイヤを配列するのが好ましい。例示の便宜上、本明細書においては、n型ナノワイヤコア2と、ナノワイヤコア2の少なくとも一部を取り囲むp型シェル3と、その中間に位置する活性層4とを有するナノワイヤ1から個別のLEDデバイスが構成されるものとして説明する。しかし、本発明の実施形態に関して、ナノワイヤLEDはこの構造に限定されない。例えば、ナノワイヤコア2、活性層4及びp型シェル3は、多数の層又はセグメントから構成されてもよい。成長条件を制御することにより、完成後のLEDは、細長い「柱状構造」から相対的に広い底面を有する角錐形構造まで広い範囲にわたる形状を示すことができる。
別の実施形態において、コア2のみが1μ以下の幅又は直径を有することによりナノ構造又はナノワイヤを構成し、シェル3は1ミクロンを超える幅又は直径を有してもよい。
ナノワイヤを製造する場合、高速低出力の電子回路の製造を容易にする特性を有することから、III〜V族半導体が特に関心を集めている。ナノワイヤはどのような半導体材料から形成されてもよく、ナノワイヤに適する材料は、GaAs(p)、InAs、Ge、ZnO、InN、GaInN、GaN、AlGaInN、BN、InP、InAsP、GaInP、InGaP:Si、InGaP:Zn、GaInAs、AlInP、GaAlInP、GaAlInAsP、GaInSb、InSb、Siなどであるが、それらに限定されない。例えばGaPに対して使用可能なドナー不純物はSi、Sn、Te、Se、Sなどであり、同じ材料に対するアクセプタ不純物はZn、Fe、Mg、Be、Cdなどである。尚、ナノワイヤ技術によりGaN、InN及びAlNなどの窒化物の使用が可能になったため、従来の技術では簡単に実現できなかった波長領域の光を発するLEDの製造が容易になった。商業的に特に重要である他の材料の組み合わせは、GaAs、GaInP、GaAlInP、GaPの各系であるが、それらに限定されない。典型的な不純物添加レベルは1018〜1020の範囲である。当業者は上記の材料及び他の材料を周知しており、他の材料及び材料の組み合わせも可能であることを理解している。
ナノワイヤLEDに好適な材料は、III族窒化物半導体(例えば、GaN、AlInGaN、AlGaN及びInGaNなど)又は他の半導体(例えば、InP、GaAs)のようなIII〜V族半導体である。LEDとして機能するためには、各ナノワイヤ1のn側及びp側でコンタクトが形成されなければならず、本発明は、LED構造のナノワイヤのn側及びp側でコンタクトを形成することに関連する方法及び組成を提供する。
本明細書において説明される例示的な製造方法は、ナノワイヤ製造方法に関連して本明細書に参照によって取り入れられている、例えばSeifert他の米国特許第7,829,443号で説明されるように、コア−シェル型ナノワイヤを形成するためにコア上に半導体シェル層を成長させるようにナノワイヤコアを利用するのが好ましいが、本発明はそれに限定されない。例えば、別の実施形態において、コアのみがナノ構造(例えば、ナノワイヤ)を構成し、シェルは、典型的なナノワイヤシェルより大きい寸法を任意に有してもよい。更に、デバイスは、多くのファセットを含むように形成可能であり、異なる種類のファセットの面積比が制御されてもよい。このことは、図において「角錐」形ファセット及び垂直側壁ファセットにより例示される。主要な角錐形ファセット又は側壁ファセットを備えるテンプレート上に発光層が形成されるように、LEDを製造可能である。発光層の形状とは関係なく、コンタクト層についても同じことが言える。
連続(例えばシェル)層を使用すると、その結果、完成後の個々のデバイス(pnデバイス又はpinデバイス)は、デバイスの長軸に対して垂直な横断面が円形又は六角形又は他の多角形である角錐形(すなわち、上部又は先端部で狭く、底面は広い)と柱形状(例えば先端部と底面の幅がほぼ同一)との間の何らかの形状を有するようになってもよい。従って、シェルが完成した状態の個別のデバイスは、種々の大きさを有してもよい。例えば、底面の幅は100nm〜1μm未満のように100nmから数(例えば5)μmの範囲であり、高さは数百nm〜数(例えば10)μmのような種々の大きさを有してもよい。
図4は、ナノワイヤの支持体を構成する例示的な構造を示す。ナノワイヤ1の位置を規定し且つ底部境界面領域を確定するために成長マスク、すなわち誘電体マスク層6(例えば、窒化シリコン誘電体マスク層などの窒化物層)を任意に使用して、成長基板5上にナノワイヤ1を成長させることにより、基板5は少なくとも処理中に基板5から突出するナノワイヤ1の支持体として機能する。ナノワイヤの底部境界面領域は、誘電体マスク層6の各開口部の内側にあるコア2の領域である。基板5は、本明細書に参考として全内容が取り入れられているスウェーデン特許出願第SE1050700−2号(GLO ABに譲渡されている)に記載されるように、III〜V族半導体又はII〜VI族半導体、Si、Ge、Al、SiC、石英、ガラスなどの異なる材料から形成されてもよい。基板に適する他の材料はGaAs、GaP、GaP:Zn、GaAs、InAs、InP、GaN、GaSb、ZnO、InSb、SOI(Silicon−On−Insulator)、CdS、ZnSe、CdTeなどであるが、それらに限定されない。一実施形態において、ナノワイヤ1は成長基板5上で直接成長される。
誘電体マスク(成長マスク)層が使用される実施形態において、例えば本明細書に参照によって全内容が取り入れられている米国特許第7,829,443号で説明されるように、ナノワイヤを成長させるための開口部を設けるために、フォトリソグラフィにより成長マスク6がパターニングされてもよい。この実現形態では、ナノワイヤは、nパッド領域、非活性領域、LED領域(すなわち発光する領域)及びpパッド領域に分類される。しかし、本発明の実施形態はこれに限定されない。例えば、本明細書に参照によって全内容が取り入れられている2010年2月4日出願のKonsek他の国際公開第WO2010/014032A1号で説明されるように、pパッド領域はナノワイヤLED構造の発光部分を形成するナノワイヤの上部に配置され、そのため、pパッド領域とLED領域とが一致してもよい。
基板5は、各ナノワイヤ1のn側に接続する電流搬送層として機能するように更に構成されるのが好ましい。これは、図4に示されるように、Si基板5上のGaN及び/又はAlGaNバッファ層7のような、例えば基板5のナノワイヤ1に面する面にIII族窒化物層を介して配置されたバッファ層7を備える基板5を使用することにより実現可能である。バッファ層7は、通常所望のナノワイヤ材料に適合され、従って製造処理中に成長テンプレートとして機能する。n型コア2の場合、バッファ層7も不純物添加n型であるのが好ましい。バッファ層7は、単一の層(例えば、GaN)であってもよいが、いくつかの部分層(例えば、GaN及びAlGaN)を含むか又はAl含有量の多いAlGaNからAl含有量の少ないAlGaN又はGaNまで漸次変化する傾斜層であってもよい。ナノワイヤは、どの半導体材料から形成されてもよいが、ナノワイヤLEDの場合、III族窒化物半導体(例えばGaN、AlInGaN、AlGaN及びInGaNなど)のようなIII〜V族半導体又は他の半導体(例えばInP、GaAs)が通常好適である。ナノワイヤの成長は、すべて参照によって本明細書に全内容が取り入れられている米国特許第7,396,696号、第7,335,908号及び第7,829,443号、並びに国際公開第WO201014032号、第WO2008048704号及び第WO2007102781号で説明される方法を利用することにより実現可能である。
尚、ナノワイヤ1は、いくつかの異なる材料から形成されてもよい(例えばGaNのコア、InGaNの活性層及び活性層とは異なるIn対Ga比を有するInGaNシェル)。一般に、本明細書において、基板5及び/又はバッファ層7はナノワイヤの支持体又は支持体層と呼ばれる。特定の実施形態において、基板5及び/又はバッファ層7の代わりに又はそれに加えて、導電層(例えばミラーコンタクト又は透明コンタクト)が使用されてもよい。従って、「支持体層」又は「支持体」という用語は、それらの要素のうちいずれか1つ以上を含んでもよい。
連続(例えばシェル)層の使用により、完成後の個々のデバイス(例えばpnデバイス又はpinデバイス)は、角錐形又は先細形状(すなわち上部又は先端部で狭く、底面は広い)と、デバイスの長軸に対して垂直な横断面が円形又は六角形又は他の多角形である柱形状(例えば先端部と底面とがほぼ同一の幅)との間の何らかの形状を有してもよい。従って、シェルが完成した状態の個別のデバイスは、種々の大きさを有してよい。例えば、デバイスは、100nm〜1μ未満のような100nm〜数(例えば5)μmの範囲の底面幅と、数百nm〜数(例えば10)μmの範囲の高さとを有する種々の大きさであってもよい。バッファ層7により、ナノワイヤ1のn側に接触するための構造が設けられる。以上のLED構造の例示的な一実施形態の説明は、本発明の方法及び構成を説明するための基礎として役立つだろう。しかし、本発明から逸脱することなく、当業者には明らかであるような必要な変更を加えた上で、何らかの適切なナノワイヤLED構造又は他の適切なナノワイヤ構造が本発明の方法及び構成で使用されてもよい。
特定の実施形態において、本発明は、ナノワイヤLED構造の各部分の特性を選択的に変化させるために構造を処理する方法を提供する。
特定の実施形態において、本発明は、平坦な支持体の上の複数のナノワイヤアレイを備えるLED構造を処理する方法であって、物質源で物質を生成し、該物質を線に沿ってアレイまで移動させることを含み、(i)物質がたどる線と支持体とが成す角度は、支持体の中心で測定した場合、90°未満であり、且つ(ii)物質は、物質で処理される前と比較してナノワイヤの一部分を非導電性にさせるか又はその部分の導電率を低下させることが可能である方法を提供する。物質源で生成される物質に構造の異なる部分をさらすために、LED構造は、通常1つの軸又はいくつかの軸に沿って回転される。その場合、支持体の中心は、回転軸と支持体とが交差する点であると考えられる。
これらの実施形態のうち特定の実施形態において、物質は絶縁体であり、ナノワイヤの一部分を被覆することにより、その部分を非導電性にさせるか又はその部分の導電率を低下させる。絶縁体として使用するのに適する誘電体材料には、Al、iZnO、SiO、TiO、SiN及びHfOがある。特定の実施形態において、物質はAlである。
これらの実施形態のうち特定の実施形態において、ナノワイヤの一部分を非導電性にさせるか又はその部分の導電率を低下させるために、物質はその部分と反応する。例えば、特定の実施形態において、物質はH より成る。
角度は、LED構造の所望の部分の導電率の低下を実現するための何らかの適切な角度であってもよい。特定の実施形態において、角度は、ナノワイヤの各部分が物質により変化されないようにそれらの部分を物質にさらさないように選択される。角度は、例えば80°未満、70°未満、60°未満、50°未満、45°未満、40°未満、30°未満、25°未満、20°未満、15°未満、10°未満又は5°未満であってもよい。特定の実施形態において、角度は45°未満である。特定の実施形態において、角度は30°未満である。特定の実施形態において、角度は25°未満である。特定の実施形態において、角度は15°のように20°未満である。特定の実施形態において、角度は、2〜60°のように1〜85°の範囲であり、例えば5〜35°のように5〜50°の範囲である。
特定の実施形態において、絶縁性物質などの物質は、物質源から生成され、電子ビーム蒸着又はスパッタ蒸着などの物理気相成長(PVD)により、あるいは原子層成膜(ALD)により、LED構造のナノワイヤまで移動される。
ナノワイヤは先端部及び側壁を備えてもよく、アレイは縁部ナノワイヤ及び中央部ナノワイヤを備えてもよい。そのような実施形態において、特定の実施形態における角度は、中央部ナノワイヤが先端部に沿って非導電性にされ且つ側壁の全体ではなく一部分に沿って非導電性にされるような角度である。例えば、方法はAlの成膜を含んでもよく、ナノワイヤの先端部のAlの厚さは50〜200nmである。特定の実施形態において、ナノワイヤは、第1の導電型のナノワイヤコアと第2の導電型のナノワイヤシェルとを備え、例えば、動作中に光を発生する活性領域を構成するpn接合又はpin接合を形成するために、第1の導電型の半導体コアは第2の導電型の半導体シェルにより取り囲まれる。第1の導電型はn型であってもよく、第2の導電型はp型であってもよい。特定の実施形態において、支持体は、窒化ガリウム又は窒化アルミニウムガリウムのうち少なくとも一方のようなn型バッファ層を備え、ナノワイヤのアレイの製造中、ナノワイヤコアはこのバッファ層から成長される。特定の実施形態において、支持体は誘電体マスク層を更に備え、コアは、マスク層の開口部を通してバッファ層から突出し、シェルはマスク層の上に配置される。支持体は、バッファ層の下に基板層を更に備えてもよく、それは、例えば、Alを含む基板層である。特定の実施形態において、支持層はAgを含む層のような反射層を更に備える。
特定の実施形態において、方法は、例えばレーザーアブレーションによって上部の層を除去することにより、LED構造の第1の領域でバッファ層を露出させることを更に含んでもよい。露出されたバッファ層と接触するn電極と、物質にさらされなかったナノワイヤの側壁と接触するp電極とが形成されてもよい。本明細書において説明されるように、これは、例えばバッファ層をレーザーアブレーションによって露出させ、次に、n電極を形成するために、例えばAl、Ti及びAu又は他の適切な金属、あるいは透明導電性酸化物を含むコンタクトをバッファ層の上に形成することにより実行されてもよい。ナノワイヤの側壁のp−GaNシェルと接触している導電層を覆うように、p電極に同様の金属層が形成されてもよい。
絶縁材料の斜方成膜は、何らかの適切な技術により実行されてもよい。特定の実施形態において、成膜は電子ビーム蒸着による。イオン注入などの当該技術において知られている方法により、H の注入が実行されてもよい。例えば、すべて本明細書に参考によって全内容が取り入れられているAppl. Phys. Lett.、73号、1877ページ(1998年)、Appl.Phys. Lett.、69号、1879ページ(1996年)及びJ. Appl. Phys.、78号、3008ページ(1995年)を参照。イオン注入は、高エネルギー帯電原子又は分子を基板の中へ直接導入する処理である。注入の結果、原子又は分子は基板の表面下で静止するようになる。
図5A〜図5Cに示される例示的な一実施形態において、図5Aに示されるようなLED構造に対して以下の工程が実行される。LED構造8は、支持体の上に配列された先細形状のナノワイヤなどの複数のナノワイヤ1を含み、ナノワイヤは、動作中に光を発生する活性領域(図3及び図4に示される中間活性層4、図5Aには図示せず)を提供するpn接合又はpin接合を形成するように構成された第1の導電型の半導体コア2(図5Aには図示せず)及び第2の導電型の半導体シェル3を備える。中実の支持体は、底部基板層5と、ナノワイヤ2と電気的に接触しているバッファ層7(例えばnGaN)と、ナノワイヤシェル3をバッファ層から絶縁する誘電体マスク層6とを含む(図4のナノワイヤコア2、誘電体マスク層6及びナノワイヤシェル3、図5Aには図示せず)。図5Aには、支持体上に任意に設けられる中間層501が更に示され、この中間層501はuGaN、すなわち不純物無添加GaNより成る。この不純物無添加GaN層は、ナノワイヤの結晶欠陥の密度を低減する。
図5Bは、ナノワイヤLED構造に対する絶縁材料の斜方成膜の一般的方法を示す。絶縁体としてAlが示されるが、iZnO、SiO、SiN、HfO、TiOなどの誘電体材料のような何らかの適切な絶縁体が使用されてもよい。ナノワイヤLED構造は、支持体が図示されるように平面にあり且つナノワイヤ1がその平面に対して垂直の向きになるように所定の場所に保持される。ナノワイヤLED構造は、外側ナノワイヤ及び内側ナノワイヤを有すると考えることができ、外側ナノワイヤはナノワイヤLED構造の最終ナノワイヤ列である。絶縁材料9、例えばAlの供給源は、供給源がナノワイヤLED構造の平面から角度αにあるように位置決めされ、αは、絶縁材料の供給源の中心とLED構造の中心とを結ぶ線と、ナノワイヤLED構造の平面とが成す角度として測定される。LED構造の形状が不規則である場合、中心は回転軸がLED構造の平面と交差する点であると考えられる(以下の説明を参照)。回転軸は、基板8の中心と一致してもよいが、一致しなくてもよい。複数の回転軸があってもよい。例えば電子ビーム蒸着又は他の適切な技術、例えばスパッタ成膜により、絶縁材料の分子又は複数の部分が気相に入るように、絶縁材料源にエネルギーが供給される。絶縁材料の分子又は他の分離した単位は、供給源の材料から離脱し、ナノワイヤLED構造と交差した絶縁材料はナノワイヤ1の先端部及び側壁に成膜される。交点10でLED構造と交差する軸で成膜が起こるにつれて、ナノワイヤLED構造は中心に関して回転される。外側ナノワイヤの側壁は完全に被覆されてもよいが、内側ナノワイヤは成膜処理からは陰になり、内側ナノワイヤの側壁は一部被覆される。ナノワイヤのどの部分が被覆されるかは、角度αによって決まる。一般に、αが小さいほど、内側ナノワイヤの側壁で被覆される部分は狭くなる。ナノワイヤLED構造は、空隙又は隔離ナノワイヤを含んでもよく、その場合、空隙の広さ又は隔離の程度と角度αとに応じて、空隙の縁部のナノワイヤ又は隔離ナノワイヤの側壁の一部又はすべてが被覆されてもよい。
レーザーアブレーション、コンタクトの形成などの更なる処理は、例えば、本明細書に参照によって全内容が取り入れられている本出願と同一の出願日に出願された名称「Nanowire LED structure and method for manufacturing the same」、代理人書類番号9308‐016Pの米国特許出願で説明されるように実行されてもよい。最終結果の一例が図5Cに示される。この場合、絶縁層(例えばAl)503の斜方成膜後、絶縁材料で被覆されなかったナノワイヤのp−GaN側壁と電気的に接触させてp電極を設けるために、例えばスパッタ成膜などの何らかの適切な方法により、構造全体にITOなどの透明導電性酸化物(TCO)505が成膜される。特定の領域でnGaNバッファ層7を露出させるためにレーザーアブレーションが実行され、n電極を設けるために露出されたバッファ層7にN金属コンタクト507が形成される。P金属コンタクトがTCO層505に形成される。ナノワイヤの最上部の絶縁層(図5CのAl絶縁体)は、ナノワイヤの先端部を通る電流漏れを阻止するか又は大幅に減少させることにより、電流が側壁の露出領域へ誘導されるように作用する。
図9は、本発明の方法の一実施形態の別の概略図であり、本実施形態において、pコンタクト領域を形成するためにレーザーアブレーションが使用され、ナノワイヤの先端部はAlによって絶縁される。P側コンタクト領域901を形成するために、グループを構成するナノワイヤ1はレーザーアブレーションにより除去され(図9、工程1)、次にP側コンタクト領域901及びナノワイヤ1を覆うが、ナノワイヤ1の間には成膜されないように、絶縁材料503(例えばAl)の斜方成膜が実行される(工程2)。次に、デバイスの全面にITO又は別のP側電極材料505が形成される(ナノワイヤの間も含む、工程3)。次に、n型バッファ層7を露出させるために、ITO層505、絶縁材料503、ナノワイヤ1及びマスク層6をアブレートすることにより、N側コンタクト領域903が形成される(工程4)。次に、リフトオフ又は金属成膜及びフォトリソグラフィによるパターニングにより、N側コンタクト領域903及びP側コンタクト領域901にN側コンタクト507及びP側コンタクト905が形成される。
図11及び図12は、本発明の方法1100、1200の2つの実施形態の処理フローチャートである。方法1100、1200は、共に、図3及び図5Aに示されるようにナノワイヤLED構造を形成すること(例えば図11のブロック1101〜1111、図12のブロック1201〜1211)と、Alによってナノワイヤの先端部を絶縁すること(例えば図11のブロック1113及び図12のブロック1217)と、ITOを成膜すること(例えば図11のブロック1115及び図12のブロック1213)とを含んでもよい。図11において、方法1100は、Alによってナノワイヤの先端部を絶縁すること(ブロック1113)と、ITOを成膜すること(ブロック1115)とを更に含む。方法1100は、N側金属コンタクト及びP側金属コンタクトをそれぞれ形成するためのドライエッチング処理を更に含み、この処理は、N側コンタクト領域及びデバイスの領域(すなわち「メサ」)を規定するために第1のフォトレジスト層を成膜し且つフォトリソグラフィにより第1のフォトレジスト層をパターニングすること(ブロック1117)と、N側コンタクト領域でナノワイヤを除去し且つn型バッファ層を露出させるため並びにデバイスを隔離するため(すなわち「メサ」エッチング)にドライエッチングを実行すること(ブロック1119)と、N側金属コンタクト領域及びP側金属コンタクト領域を規定するために第2のフォトレジスト層を成膜し且つフォトリソグラフィにより第2のフォトレジスト層をパターニングすること(ブロック1121)と、蒸着により金属コンタクトの材料(例えばAl/Ti/Au)を成膜すること(ブロック1123)と、金属及びフォトレジストをリフトオフして、各コンタクト領域にN側金属コンタクト及びP側金属コンタクトを残すこと(ブロック1125)とを更に含む。図12において、方法1200は、ITOを成膜すること(ブロック1213)と、メサ並びに後にnコンタクト領域及びpコンタクト領域になる部分をレーザーアブレートすること(ブロック1215)と、斜方蒸着によりAlを成膜すること(ブロック1217)と、N側金属コンタクト領域及びP側金属コンタクト領域を規定するためにフォトレジスト層を成膜し且つフォトリソグラフィによりフォトレジスト層をパターニングすること(ブロック1219)と、蒸着により金属コンタクトの材料(例えばAl/Ti/Au)を成膜すること(ブロック1221)と、金属及びフォトレジストをリフトオフして、各コンタクト領域にN側金属コンタクト及びP側金属コンタクトを残すこと(ブロック1223)とを含む。図11及び図12に示されるいくつかの工程は組み合わされてもよい。
図6A〜図6Fに示される別の例示的な実施形態は、ナノワイヤLED構造のナノワイヤの各部分を改質させるためにの注入が使用され、コンタクトを設けるために、更なる処理を伴うレーザーアブレーションが使用される。図6Aに示されるように、LED構造8は、支持体上に配列された先細形状のナノワイヤのような複数のナノワイヤ1を含み、ナノワイヤは、動作中に光を発生する活性領域(図3及び図4の中間活性層、図6Aには図示せず)を提供するpn接合又はpin接合を形成するように構成された第1の導電型の半導体コア2(図6Aには図示せず)及び第2の導電型のシェル3を備える。中実の支持体は、底部基板層5(図6A〜図6Fには図示せず)と、ナノワイヤコア2と電気的に接触しているバッファ層7と、ナノワイヤシェル3をバッファ層7から絶縁する誘電体マスク層6とを含む。図5Aに示されるように、支持体5上に中間層(例えばuGaN)が任意に設けられてもよい。この不純物無添加uGaN層はナノワイヤの結晶欠陥の密度を低下させる。結晶欠陥はLEDにより発生される光の量を減少させる。
図6Bに示されるように、ナノワイヤLED構造の選択的領域がレーザーアブレーションにより露出されてもよい。本実施形態において、n−GaNバッファ層7を露出させるために、ナノワイヤ1と任意にマスク層6のすべて又は一部とが除去されてもよい。他の実施形態において、図6Bに示されるように、マスク層6を露出させるためにナノワイヤ1が除去されてもよく、マスク層6によりn型バッファ層7の各部分が露出される。レーザーアブレーションはp側コンタクト領域601を規定してもよい。レーザーアブレーションは、本明細書に参照によって全内容が取り入れられている2012年10月26日出願、名称「Nanowire LED Structure and Method for Manufacturing the Same」、代理人書類番号9308‐016Pの米国特許出願第61/719,108号で更に詳細に説明されている。
次に、図6Cに示されるように、H の斜方注入が実行される。原理は、先に説明した絶縁材料の成膜の場合と同じであるが、水素注入の場合、H イオンはウェハに向けられる。水素分子又は水素原子は基板に浅く注入され、注入深さは、注入される物質のエネルギー及び種が面に衝突する角度により制御される。当該技術で知られているように、水素は、半導体の活性アクセプタ及び/又はドナードーパントをパッシベートすることにより、半導体の導電率を低下させるか又は半導体を非導電性にさせる。図6Cの陰影をつけた領域602により概略的に示されるように、レーザーアブレーションにより露出されていたn−GaNバッファ層と、ナノワイヤのp−GaNの先端部及び側壁の一部とは、H にさらされることによってパッシベートされるので、それらの部分の導電率が低下されるか又はそれらの部分は非導電性にされる。絶縁材料の斜方成膜と同様に、注入される水素に内側ナノワイヤの側壁のどの部分がさらされるかは、角度αによって決まる。側壁の外側ナノワイヤはすべてさらされてもよい。
図6Dは、内側ナノワイヤの露出された側壁のp−GaNへの電気的接続を成立させるためのTCO層505、例えばITOの成膜を示す。その他の場所では、TCOへの電気的接続は、ナノワイヤの先端部及び先の工程でレーザーアブレーションにより露出されたn−GaNバッファ層7の領域の双方で、パッシベートされた層602により阻止される。次に、n−GaNバッファ層7は、レーザーアブレーションなどの何らかの適切な方法により、又は図6Eに示されるようなドライエッチング(フォトリソグラフィ及びドライエッチング)により、選択されたn側コンタクト領域603で再び露出される。デバイスの大きさは、図6Eに示される工程により規定され、図6Eには1つのデバイスしか示されていないが、ウェハ上には数百又は数千のデバイスがあってもよい。それらのデバイスは、メサエッチングと呼ばれるこのエッチングにより互いに隔離される。導電性のn−GaNバッファ層7を露出させるために、領域603からTCO層505、ナノワイヤ1、マスク層6及びすべての水素注入領域602が除去される。
pコンタクト905及びnコンタクト507を形成するために、図6Fに示されるように、フォトリソグラフィに続いて金属成膜が実行され、次にフォトレジストがリフトオフされる。例示的な金属成膜スタックはAl/Ti/Auであり、Alは、n−GaN(nコンタクト)又はTCO、例えばITO(pコンタクト)のいずれか一方と接触する。
上記の実施形態において、絶縁材料の斜方成膜の代わりに、注入される水素への斜方露出が使用されてもよく、逆に、注入水素への斜方露出の代わりに斜方成膜が使用されてもよい。
ナノワイヤLEDは、ナノワイヤの側壁、ナノワイヤの最上部から、例えばp電極を通して発光するか、又はナノワイヤの底部から、例えば支持体層を通して(例えば導電層及び/又はバッファ層及び/又は基板を通して)発光することを意図しており、コンタクトの材料を選択する場合には、このことを考慮に入れなければならない。本明細書で使用される場合の用語「発光」は、可視光(例えば青色光又は紫色光)並びにUV放射又はIR放射の双方を含む。上記の実施例で説明したようなトップエミッション型ナノワイヤLEDの場合、光はナノワイヤの底面から先端方向に射出され、最上部のコンタクト材料は透明でなければならず、例えばITO又は非常に薄い金属が使用される。以下に説明するように、銀又はアルミニウムなどの反射層が支持体の一部を構成してもよい。ボトムエミッション型ナノワイヤLEDの場合、最上部のコンタクト材料は、以下に説明するように、銀又はアルミニウムなどの反射層であってもよい。一般に、ボトムエミッション型ナノ構造の構成は、発射された光を逆方向にデバイスのバッファ層を通して誘導するように個別の発光ナノ要素の上部又はその付近に、すなわち発光ナノ要素に近接して、ミラーなどの反射構造を設けることを必要とする。ボトムエミッション型電極は、共に本明細書に参照によって全内容が取り入れられている2011年6月17日出願の米国特許公開第2011/0309382号及び国際出願第PCT/US11/40932号で更に説明されている。
金属の中でも、銀は、光スペクトルの可視領域の中で最良の反射係数を示すが、密封せずに通常の大気中で使用した場合、腐食による損傷を受けやすい。被覆層として、Si、SiO、Al又は他の何らかの安定した誘電体を使用できる。アルミニウムは、可視領域内で銀より幾分低い反射係数を有するが、乾燥した大気環境の中で非常に優れた耐食性を示す。デバイスの信頼性を向上するために、先に説明したような更に反射層を覆う別の誘電体被覆層が望まれる場合もある。透明な最上部コンタクト層の場合、先に説明したような酸化インジウムスズ(ITO)、あるいは高導電率及び高透過率を有する導電性酸化亜鉛のような他の透明化合物又は高ドープ半導体が使用されてもよい。
ナノワイヤLEDの選択された部分の特性を変化させることに関して本発明を説明したが、電界効果トランジスタ、ダイオード、特に、光検出器、太陽電池、レーザーなどの吸光又は発光を含むデバイスのようなナノワイヤを利用する他の半導体デバイスに関しても同様にしてコンタクトを形成できること、及び特にどのようなナノワイヤ構造に対しても角度変化法を実現できることを理解すべきである。
一実施形態において、先端部に損傷を与えるためにプラズマが使用され、プラズマは、Ar又はOなどの種々の適切な種のうちの1つであってもよい。プラズマはナノワイヤの先端部に向けられ、ワイヤの底部はフォトレジストなどの保護層により被覆される。ナノワイヤの先端部はプラズマからの損傷を受けるので、電流は優先的に側壁を通って流れる。これにより、先端部のp面の代わりにm面が優先的に明るくなる。
一実施形態において、p型GaNの抵抗率及び接触抵抗を増加させるための処理にArが使用される。p型GaNを高エネルギーArイオンにさらすことにより、GaNのシート抵抗は増加する。Arで処理されないpGaN面と比較して、処理されたpGaN面ではITO−pGaN間の接触抵抗も増加する。pGaNのシート抵抗及び/又は接触抵抗の増加は、pGaNで起こる漏れ電流を十分に減少させる。ナノワイヤを含むウェハは、100mTorrのアルゴンを入れたチャンバの中に配置され、100Wの出力でプラズマが発射されると、Arイオンは、ナノワイヤの先端部(p面)並びにナノワイヤの間の空隙に衝突する。pGaN膜が最も薄い(〜5nm)ナノワイヤの先端部は最も大きな損傷を受け、pGaNがはるかに厚い(>100nm)m面の側壁は、かすめて通るイオンを受けるだけであるので、m面の側壁に対する損傷は最小限になる。
図10は、ナノワイヤの先端部がArで処理される本発明の方法の一実施形態の概略図である。図10Aは、先に説明したような複数のナノワイヤ1を示す。図10Bに示されるように、その後のプラズマ処理(例えばAr処理)から保護するために、ナノワイヤ1の先端部を露出させるが、ナノワイヤの側壁にはフォトレジストが残る高さまで、ナノワイヤ1を覆うようにフォトレジスト層1001が任意に形成されてもよい(例えばフォトレジストをスピニングし、露光し、現像することにより)。図10Cにおいて、ナノワイヤ1は高エネルギーArイオンにさらされ、Arイオンは、ナノワイヤ1の先端部を選択的に損傷させ、側壁と比較して先端部の抵抗を増加させる。次に、図10Dにおいて、フォトレジスト層1001は剥離されてもよい。図10Eに示されるように、ナノワイヤ1の上にITO層505が成膜されてもよく、続いて、先に説明したように、フォトリソグラフィによるパターニング及びエッチング(図10F)が実行され、P側金属コンタクト905及びN側金属コンタクト507がそれぞれ形成される(図10G)。
本発明の別の態様において、GaNナノワイヤの先端部は除去される。好適な一実施形態において、ナノワイヤの先端部は選択的に除去され、m面の側壁は損なわれることなく元のまま残る。この先端部除去技術は、誘電体障壁(例えばAl膜)及び/又はアルゴン中のエッチングによるpGaNの接触抵抗及び抵抗率の増加と組み合わせて使用されてもよい。ナノワイヤの先端部を除去する方法の一実施形態が図13A及び図13Bで説明される。図14は、塩素含有エッチング媒体によって先端部がエッチングされたナノワイヤのグループのSEMである。
先端部を除去する方法の一実施形態は次の通りである。
1.レーザーアブレーション又はマスク及びエッチングのいずれかにより、nパッド領域及びpパッド領域1301からナノワイヤ1が除去される(工程1)。これは、後に実行される工程でnからpへの短絡が起こるのを阻止し且つ後にワイヤボンディングに使用される領域を平坦化する。
2.次に、ウェハ上に誘電体1303が成膜される(工程2)。誘電体1303は、スピンオン法、化学気相成長又は物理気相成長により成膜可能である。好適な方法は、スピンオンガラス、すなわちSOGとしても知られるガラス(SiO)のスピンオン成膜である。好適な一実施形態において、ナノワイヤの高さは約2.5μmであり、誘電体の厚さは、底部の平坦な面で測定した場合、約1,000〜約6,000Åであり、約3,000Åであるのが最も好ましい。
3.次に、パッド領域にフォトレジストのマスク(図示せず)が塗布され、マスクで覆われていない領域1305からウェットエッチング又はドライエッチングにより誘電体1303が除去される(工程3)。プラズマ損傷を回避するために、フッ化水素酸(HF)によるウェットエッチングが好ましい。ナノワイヤの先端部及び側壁からSiOを除去しつつ、ナノワイヤ1の底面に多少の誘電体1303(例えばSiO)を残すのが好ましい。SiOがスピンオン法で成膜された場合、膜は側壁で薄く、底部で厚い。そのため、短時間のHFエッチングによって側壁から膜を除去し、底部には厚い膜を残すことができる。ホウ素添加SiO(BSG)、リン添加SiO(PSG)、ホウ素及びリン添加SiO(BPSG)、Si−C−O−Hなどの低誘電率誘電体、Al又はHfOなどの高誘電率誘電体膜及び他の適切な誘電体などの他の誘電体膜も使用されてよい。
4.次に、酸化インジウムスズ(ITO)などの透明導電性酸化物(TCO)膜505が成膜される。アルミニウム添加酸化亜鉛などの他のTCO膜も使用可能である。膜は、蒸着又はスパッタリングなどの物理的方法により、CVDにより、又はそれらの方法の組み合わせにより成膜可能である。膜は、pGaNを損傷しないスパッタリング法により成膜されるのが好ましい。ITO膜の厚さは約100Å〜約10,000Åであってもよく、約8,000Åであるのが最も好ましい。次に、ITO505の最上部にSiOなどの誘電体膜1307が成膜される。誘電体1307は、スピンオン法、蒸着又はスパッタリング、あるいはCVDにより成膜可能である。膜は、先端部で薄膜を形成し、平坦であるワイヤの底面では厚い膜を形成するスピンオン法により成膜されるのが最も好ましい。
5.次の工程(工程5)において、ウェハ上のマスクなしで塩素ガスプラズマの中でウェハがドライエッチングされる。塩素はSiO、ITO及びGaNをエッチングする。GaNは、3つの膜の中で最も速いエッチング速度を有するので、図13Aの工程5の処理フローチャート及び図14のSEM画像で示されるような断面形状になる。エッチングは異方性であるので、先端部は側壁より速くエッチングされる。図13の工程4で成膜されたSiO1307は、側壁のITO505をエッチングから保護する。ナノワイヤの底面ではエッチング速度が遅く且つ膜が厚いので、GaNのナノワイヤ先端部がエッチングにより除去された後も、底面の膜は残る。
6.次の工程(工程6、図13B)において、フォトレジストによってメサパターンをマスクするために標準のリソグラフィが使用され、デバイスを規定し且つ隔離するために、後にnコンタクトになる領域1309及びメサ縁部の周囲で膜が除去される。
7.次に、デバイスの側壁及び部分的にエッチングされ、露出されたナノワイヤ1をパッシベートするために、誘電体1311(例えばSOG)が成膜される(工程7)。
8.最後に、nコンタクト領域1313及びpコンタクト領域1315を除くすべての構造を被覆するマスク(例えばレジスト)を成膜するために、標準のフォトリソグラフィが使用される。露出されたnコンタクト領域1313及びpコンタクト領域1315は、それらの領域から誘電体1311を除去して、nGaNバッファ層7及びITO505をそれぞれ露出させるために、ウェットエッチングされるか又はドライエッチングされる(工程8)。次に、Al、Ti及びAuから構成される金属コンタクトスタックは、蒸着により成膜される。次に、ウェハから金属と共にフォトレジストマスクがリフトオフされ、P金属コンタクト905及びN金属コンタクト507が残される(工程9)。
以上説明したナノワイヤの先端部を除去する方法は、当業者により適切に変形されてもよく、当業者が工程を先に特定して説明した順序ではなく、何らかの適切な順序で実行してもよいことは明らかである。
本発明は、LED構造を更に提供する。
特定の実施形態において、本発明は、n−GaNバッファ層及び非導電性基板層を備える支持体と支持体上のナノワイヤのアレイとを備え、ナノワイヤは、p−GaNシェルにより取り囲まれたn−GaNコアを備えるLED構造であって、構造は、(i)n−GaNバッファ層と電気的に接触する金属コンタクトを備えるn電極領域と、(ii)p電極領域とを備え、p電極領域は、(a)ナノワイヤの先端部及び第1グループのナノワイヤの側壁の第1の部分を含むが、第1グループのナノワイヤの側壁の第2の部分を含まず、任意に第2グループのナノワイヤのすべての側壁を含み、第1グループのナノワイヤはナノワイヤアレイの内側にあり且つ第2グループのナノワイヤはナノワイヤアレイの外側縁部にある非導電層と、(b)第1グループのナノワイヤの側壁の第2の部分と電気的に接触する導電層と、(c)導電層と電気的に接触する金属コンタクトとを備えるLED構造を提供する。
これらの実施形態のうち特定の実施形態において、非導電層は、先端部の最上部及び側壁の各部分にあるAlより成る層のような絶縁材料層を備える。他の実施形態において、非導電層は、導電率を低下させるか又は零にするように改質されたp−GaNシェルの改質部分を備える。この部分は、例えば、先に説明したように、導電率を低下させるようににさらされることにより改質された部分であってもよい。
特定の実施形態において、第1グループのナノワイヤの側壁の第1の部分は、ナノワイヤの先端部から側壁に沿って下方へ300nm未満のように400nm未満、例えば200nm以下の長さだけ延設される。特定の実施形態において、第1グループのナノワイヤの第1の部分は、側壁の長さの50%未満、例えば30%未満、更には20%未満のような40%未満の長さだけ延設される。
特定の実施形態において、金属コンタクトは、Alより成る層、Tiより成る層及びAuより成る層を備え、例えば、Al層は、n電極のn−GaNバッファ層及びp電極の導電層と直接接触する。
LEDナノワイヤの選択された部分の導電率を低下させるために、それらの部分の特性を変化させることに関連して実施形態を説明したが、LEDナノワイヤの特定の部分の導電率を増加させるために類似の技術が使用されてもよいことは理解されるだろう。例えば、ナノワイヤの先端部と選択的に接触するように導電性材料が成膜されてもよい。
特に、図面は、柱状の形状を有し、ナノワイヤコア、すなわち「一次元」のコアに基づく実施形態を示すことが強調されるべきであるが、成長条件を変更することにより、コアが角錐形などの他の形状を有してもよいことは理解されるべきである。また、成長条件を変更することにより、完成後のナノ要素は、角錐形又は柱状と角錐形との間の何らかの形状を有することも可能である。
<実施例>
実施例1.斜方成膜による誘電体絶縁層の形成
絶縁層を設けるために、ナノワイヤLED構造をAlで選択的に被覆した。電子ビーム蒸着物理気相成長を使用し、角度αを28°に設定した。ナノワイヤの側壁で〜100nmの厚さを実現するように、成膜を制御した。図7Aに示されるように、半隔離されたナノワイヤ、すなわちごく近接する隣接ナノワイヤを持たないナノワイヤは、側壁に沿ってAl2O3成膜を示した。p面における成膜は102.3nmと測定された。図7Bは、密な構造、すなわち他のナノワイヤにより取り囲まれた内側ナノワイヤにおける成膜を示す。この場合、ナノワイヤの先端部にAlが成膜され、ナノワイヤの側壁の下半分にはAlの成膜は見られなかった。
本実施例は、絶縁材料の斜方成膜により先端部を選択的に被覆できるが、内側ナノワイヤの側壁の部分を被覆できないことを示す。
実施例2.側壁被覆に対する成膜角度の鋭角度の影響
角度αを15°に設定することを除き、実施例1と同様の条件を使用した。図8に示されるように、密な構造(内側ナノワイヤ)では、Al被膜は、先端部の角部から下方へ200nm未満の長さだけ延設され、これはナノワイヤ側壁の半分より相当に上の位置である。
本実施例は、成膜角度を制御することにより、内側ナノワイヤの側壁のどの部分が絶縁材料にさらされるかを制御でき、その結果、先端部及び側壁の選択された部分には成膜できるが、側壁の大部分は絶縁材料に被覆されないままであることを示す。
実施例3.pGaNへの注入及び導電率に対する効果
サファイア基板の上面にp型GaN膜を備える平坦なウェハの2つの異なる場所にITOコンタクトを形成し、コンタクトに電圧を印加して、電流を測定した。ITOコンタクトの前にpGaNにH を注入した同様のウェハを形成し、1つのケースでは、注入条件を2.5e14/cm2の量で30keVのとし、別のケースでは、注入条件を5e14/cm2の量で120keVのとした。を注入したウェハにおいて、pGaNの導電率は、注入なしの対照用ウェハと比較して6桁を超える低下を示した。
本明細書で引用されるすべての文献及び特許は、個々の文献又は特許が特別且つ個別に参照によって取り入れられているのと同様に参照によって本明細書に取り入れられており且つ引用されたそれらの文献と関連して方法及び/又は材料を開示し且つ説明するために本明細書に取り入れられている。どの文献の引用も、本出願の出願日以前に開示されたための引用であり、そのような先行発明があることによって本発明の日付がその文献に先行する権利を持たないことの承認であると解釈されるべきではない。更に、提示される文献の公表の日付は、独自に確認される必要がある実際の公表の日付とは異なる場合もある。

Claims (15)

  1. 平坦な支持体の上のナノワイヤのアレイを備えるLED構造を物質によって処理する方法であって、物質源で前記物質を生成し、前記物質を線に沿って前記アレイまで移動させることを含み、
    (i)前記物質がたどる前記線と前記支持体の平面とが成す角度は、前記支持体の中心から測定した場合に90°未満であり、且つ
    (ii)前記物質は、前記物質により処理される前と比較して前記ナノワイヤの部分を非導電性にさせるか又は前記部分の導電率を低下させることが可能であることを特徴とする方法。
  2. 前記物質は絶縁体であり、前記ナノワイヤの前記部分を被覆することにより、前記部分を非導電性にさせるか又は前記部分の導電率を低下させるか、
    前記物質はSiO、Al、SiN、TiO、HfO又はそれらの組み合わせ又は合金を含むか、
    前記物質はSiO、SiCOH、SiN又はTiOを含むか、又は
    前記物質はH原子又はH 分子を含むことを特徴とする請求項1に記載の方法。
  3. 前記ナノワイヤの前記部分を非導電性にさせるか又は前記部分の導電率を低下させるために、前記物質は前記部分と反応することを特徴とする請求項1に記載の方法。
  4. 前記物質はHe、N、N 又はArを含むことを特徴とする請求項2に記載の方法。
  5. 前記角度は45°未満であることを特徴とする請求項1に記載の方法。
  6. 前記物質は、物理気相成長(PVD)により形成され且つ前記ナノワイヤまで移動されることを特徴とする請求項1に記載の方法。
  7. 前記ナノワイヤは先端部及び側壁を備え、前記アレイは縁部ナノワイヤ及び中央部ナノワイヤを備え、前記角度は、前記中央部ナノワイヤが前記先端部で非導電性にされ且つ前記側壁の全体ではなく一部に沿って非導電性にされるような角度であることを特徴とする請求項1に記載の方法。
  8. 前記方法は、Al又は他の何らかの誘電体の成膜を含み、前記ナノワイヤの先端部におけるAlの深さは50〜200nmの間であることを特徴とする請求項7に記載の方法。
  9. 前記ナノワイヤは、第1の導電型のナノワイヤコアと、第2の導電型のナノワイヤシェルとを備え、
    動作中に光を発生する活性領域を構成するpn接合又はpin接合を形成するために、前記第1の導電型の半導体ナノワイヤコアは、前記第2の導電型の半導体シェルにより取り囲まれるか、又は、
    前記支持体の層は反射層を更に備えることを特徴とする請求項1に記載の方法。
  10. n−GaNバッファ層及び非導電性基板層を備える支持体と、前記支持体上のナノワイヤのアレイとを備え、前記ナノワイヤがp−GaNシェルにより取り囲まれたn−GaNコアを備えるLED構造であって、
    (i)前記n−GaNバッファ層と電気的に接触する金属コンタクトを備えるn電極領域と、
    (ii)p電極領域と
    を備え、前記p電極領域は、
    (a)ナノワイヤの先端部及び第1グループのナノワイヤの垂直の側壁の第1の部分を含むが、前記第1グループのナノワイヤの前記垂直の側壁の第2の部分を含まない非導電層と、
    (b)前記第1グループのナノワイヤの前記側壁の前記第2の部分と電気的に接触する導電層と、
    (c)前記導電層と電気的に接触する金属コンタクトと
    を備えることを特徴とするLED構造。
  11. n−GaNバッファ層及び非導電性基板層を備える支持体と、前記支持体上のナノワイヤのアレイとを備え、前記ナノワイヤがp−GaNシェルにより取り囲まれたn−GaNコアを備えるLED構造であって、
    (i)前記n−GaNバッファ層と電気的に接触する金属コンタクトを備えるn電極領域と、
    (ii)p電極領域と
    を備え、前記p電極領域は、
    (a)ナノワイヤの先端部及び第1グループのナノワイヤの側壁の第1の部分を含むが、前記第1グループのナノワイヤの前記側壁の第2の部分を含まない非導電層と、
    (b)前記第1グループのナノワイヤの前記側壁の前記第2の部分と電気的に接触する導電層と、
    (c)前記導電層と電気的に接触する金属コンタクトと
    を備え、
    前記非導電層は、第2グループのナノワイヤのすべての側壁を含み、前記第1グループのナノワイヤは前記ナノワイヤのアレイの内側にあり且つ前記第2グループのナノワイヤは前記ナノワイヤのアレイの外側縁部にあることを特徴とするLED構造。
  12. 前記非導電層は、前記先端部の最上部及び前記垂直の側壁の各部の絶縁材料層を含むことを特徴とする請求項10に記載のLED構造。
  13. 前記非導電層は、導電率を低下させるか又は零にするために改質されたp−GaNシェルの改質部分を含むことを特徴とする請求項10に記載のLED構造。
  14. 前記金属コンタクトは、Alの層、Tiの層及びAuの層を含むことを特徴とする請求項10に記載のLED構造。
  15. 前記Alの層は、前記n電極では前記n−GaNバッファ層と直接接触し、前記p電極では前記導電層と直接接触していることを特徴とする請求項14に記載のLED構造。
JP2015539714A 2012-10-26 2013-10-22 ナノワイヤサイズの光電構造及びその選択された部分を改質させる方法。 Active JP6322197B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261718884P 2012-10-26 2012-10-26
US61/718,884 2012-10-26
PCT/US2013/066151 WO2014066371A1 (en) 2012-10-26 2013-10-22 Nanowire sized opto-electronic structure and method for modifying selected portions of same

Publications (3)

Publication Number Publication Date
JP2015536566A JP2015536566A (ja) 2015-12-21
JP2015536566A5 JP2015536566A5 (ja) 2016-12-08
JP6322197B2 true JP6322197B2 (ja) 2018-05-09

Family

ID=50545182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015539714A Active JP6322197B2 (ja) 2012-10-26 2013-10-22 ナノワイヤサイズの光電構造及びその選択された部分を改質させる方法。

Country Status (5)

Country Link
US (2) US9178106B2 (ja)
EP (1) EP2912698B1 (ja)
JP (1) JP6322197B2 (ja)
TW (1) TW201427080A (ja)
WO (1) WO2014066371A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012101718A1 (de) * 2012-03-01 2013-09-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US9076945B2 (en) * 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same
JP6293157B2 (ja) 2012-10-26 2018-03-14 グロ アーベーGlo Ab ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
WO2014066371A1 (en) 2012-10-26 2014-05-01 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
US10079331B2 (en) 2013-03-15 2018-09-18 Glo Ab High index dielectric film to increase extraction efficiency of nanowire LEDs
FR3004006B1 (fr) * 2013-03-28 2016-10-07 Aledia Dispositif electroluminescent a nanofils actifs et nanofils de contact et procede de fabrication
US9522821B2 (en) * 2013-04-18 2016-12-20 Bo Cui Method of fabricating nano-scale structures and nano-scale structures fabricated using the method
TWI636952B (zh) * 2013-12-13 2018-10-01 瑞典商Glo公司 使用介電膜以減少奈米線發光二極體中之透明導電氧化物之電阻率
KR102188497B1 (ko) * 2014-03-27 2020-12-09 삼성전자주식회사 나노구조 반도체 발광소자
DE102014107167B4 (de) * 2014-05-21 2022-04-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen und strahlungsemittierendes Halbleiterbauelement mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen
DE102014117892A1 (de) * 2014-12-04 2016-06-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement sowie optoelektronisches Bauteil
EP3127747A1 (fr) * 2015-08-07 2017-02-08 Valeo Vision Dispositif d'éclairage et/ou de signalisation pour véhicule automobile
US10665451B2 (en) * 2015-10-20 2020-05-26 King Abdullah University Of Science And Technology Nanowires-based light emitters on thermally and electrically conductive substrates and of making same
DE102015120778B4 (de) * 2015-11-30 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102016102876A1 (de) * 2016-02-18 2017-08-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
CN207396531U (zh) 2017-01-31 2018-05-22 杭州探真纳米科技有限公司 一种悬臂末端纳米探针
US10840223B2 (en) * 2017-03-23 2020-11-17 Intel Corporation Augmented reality display systems with super-lambertian LED source
JP7007547B2 (ja) * 2017-04-11 2022-01-24 日亜化学工業株式会社 発光素子の製造方法
US10418499B2 (en) 2017-06-01 2019-09-17 Glo Ab Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof
GB201718897D0 (en) 2017-11-15 2017-12-27 Microsoft Technology Licensing Llc Superconductor-semiconductor fabrication
US10707374B2 (en) 2017-09-15 2020-07-07 Glo Ab Etendue enhancement for light emitting diode subpixels
JP7137066B2 (ja) 2018-10-23 2022-09-14 日亜化学工業株式会社 発光素子の製造方法
US11024792B2 (en) 2019-01-25 2021-06-01 Microsoft Technology Licensing, Llc Fabrication methods

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988429B2 (ja) * 2001-10-10 2007-10-10 ソニー株式会社 半導体発光素子、画像表示装置及び照明装置とその製造方法
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US7132677B2 (en) 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
US7276389B2 (en) * 2004-02-25 2007-10-02 Samsung Electronics Co., Ltd. Article comprising metal oxide nanostructures and method for fabricating such nanostructures
US20070158661A1 (en) 2006-01-12 2007-07-12 Rutgers, The State University Of New Jersey ZnO nanostructure-based light emitting device
KR101375435B1 (ko) 2006-03-08 2014-03-17 큐나노 에이비 Si 상의 에피택셜 반도체 나노와이어를 금속 없이 합성하기 위한 방법
NZ570678A (en) 2006-03-10 2010-10-29 Stc Unm Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
WO2008034823A1 (en) * 2006-09-18 2008-03-27 Qunano Ab Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
WO2008140611A2 (en) 2006-12-18 2008-11-20 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
CN102255018B (zh) * 2006-12-22 2013-06-19 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
KR101524319B1 (ko) 2007-01-12 2015-06-10 큐나노 에이비 시준 리플렉터를 갖는 나노구조 led 어레이
WO2008085129A1 (en) 2007-01-12 2008-07-17 Qunano Ab Nitride nanowires and method of producing such
US7869032B2 (en) * 2007-04-05 2011-01-11 The Board Of Trustees Of The University Of Illinois Biosensors with porous dielectric surface for fluorescence enhancement and methods of manufacture
WO2008129861A1 (ja) * 2007-04-18 2008-10-30 Panasonic Corporation 発光素子
JP4954039B2 (ja) * 2007-11-29 2012-06-13 三菱電機株式会社 半導体装置の製造方法
JP2009147140A (ja) 2007-12-14 2009-07-02 Panasonic Corp 発光素子および発光素子の製造方法
EP2289106A4 (en) * 2008-06-13 2014-05-21 Qunano Ab CAPACITOR MOS NANOSTRUCTURE
JP5836122B2 (ja) 2008-07-07 2015-12-24 グロ アーベーGlo Ab ナノ構造のled
KR20100080094A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 방사형 이종접합 구조의 나노 막대를 이용한 발광 다이오드
US8080468B2 (en) * 2009-06-26 2011-12-20 California Institute Of Technology Methods for fabricating passivated silicon nanowires and devices thus obtained
US20110079766A1 (en) * 2009-10-01 2011-04-07 Isaac Harshman Wildeson Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
KR101134493B1 (ko) 2010-03-19 2012-04-13 삼성엘이디 주식회사 발광 다이오드 및 이의 제조 방법
SG186261A1 (en) 2010-06-18 2013-01-30 Glo Ab Nanowire led structure and method for manufacturing the same
EP2586062A4 (en) 2010-06-24 2015-06-03 Glo Ab SUBSTRATE WITH BUFFER LAYER FOR ALIGNED NANODRAHT GROWTH
KR101710159B1 (ko) 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
WO2012050888A2 (en) 2010-09-28 2012-04-19 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
KR20120040550A (ko) * 2010-10-19 2012-04-27 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
KR20120055390A (ko) * 2010-11-23 2012-05-31 삼성엘이디 주식회사 발광소자 및 그 제조방법
KR20120070809A (ko) * 2010-12-22 2012-07-02 엘지이노텍 주식회사 발광 소자, 및 발광 소자 패키지
US8409892B2 (en) * 2011-04-14 2013-04-02 Opto Tech Corporation Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
DE112012003376T5 (de) 2011-08-16 2014-06-12 Brightedge Technologies, Inc. Seitenberichterstattung
US8350249B1 (en) 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US8921141B2 (en) * 2012-09-18 2014-12-30 Glo Ab Nanopyramid sized opto-electronic structure and method for manufacturing of same
WO2014066371A1 (en) 2012-10-26 2014-05-01 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
JP6293157B2 (ja) 2012-10-26 2018-03-14 グロ アーベーGlo Ab ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
US9076945B2 (en) 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same

Also Published As

Publication number Publication date
EP2912698A4 (en) 2016-04-06
EP2912698A1 (en) 2015-09-02
US9799796B2 (en) 2017-10-24
US9178106B2 (en) 2015-11-03
TW201427080A (zh) 2014-07-01
US20160141450A1 (en) 2016-05-19
EP2912698B1 (en) 2018-04-04
JP2015536566A (ja) 2015-12-21
WO2014066371A1 (en) 2014-05-01
US20140117307A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
JP6322197B2 (ja) ナノワイヤサイズの光電構造及びその選択された部分を改質させる方法。
JP6486519B2 (ja) ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
JP6353845B2 (ja) ナノワイヤled構造の製造方法
US9741895B2 (en) Removal of 3D semiconductor structures by dry etching
TW201515269A (zh) 用於平整化及界定奈米線裝置之活化區的絕緣層
JP2016519421A (ja) ナノワイヤledの抽出効率を向上させる高誘電体膜
US9196787B2 (en) Nanowire LED structure with decreased leakage and method of making same
US20140284551A1 (en) Nanowire LED Structure with Decreased Leakage and Method of Making Same
US9059355B2 (en) Stopping an etch in a planar layer after etching a 3D structure
TW201511334A (zh) 具有經減低漏電之奈米線發光二極體結構及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180406

R150 Certificate of patent or registration of utility model

Ref document number: 6322197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250