JP6321346B2 - Multilayer electronic components - Google Patents
Multilayer electronic components Download PDFInfo
- Publication number
- JP6321346B2 JP6321346B2 JP2013201728A JP2013201728A JP6321346B2 JP 6321346 B2 JP6321346 B2 JP 6321346B2 JP 2013201728 A JP2013201728 A JP 2013201728A JP 2013201728 A JP2013201728 A JP 2013201728A JP 6321346 B2 JP6321346 B2 JP 6321346B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electronic component
- ceramic
- electrode layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、積層型電子部品に関する。 The present invention relates to a multilayer electronic component.
従来より、複数のセラミック層と複数の内部電極層とを交互に積み重ねた後、一体的に焼成して作製された積層型の電子部品が知られている（例えば、特許文献１を参照）。このような積層型電子部品において、セラミック層および内部電極層の積層数が例えば数百層にも及ぶものにおいては、内部電極層とともにセラミック層も同様に薄層化されていることから、積層型電子部品に電圧が印加された際に、セラミック層が受ける電界強度が高くなり、これにより耐電圧が低下するという問題がある（例えば、特許文献１を参照）。 2. Description of the Related Art Conventionally, there has been known a multilayer electronic component manufactured by alternately stacking a plurality of ceramic layers and a plurality of internal electrode layers and then firing them integrally (see, for example, Patent Document 1). In such a multilayer electronic component, when the number of ceramic layers and internal electrode layers reaches several hundreds, for example, the ceramic layers are similarly thinned together with the internal electrode layers. When a voltage is applied to an electronic component, there is a problem that the electric field strength received by the ceramic layer is increased, thereby reducing the withstand voltage (see, for example, Patent Document 1).
従って、本発明の目的は、高い耐電圧を得ることのできる積層型電子部品を提供することにある。 Accordingly, an object of the present invention is to provide a multilayer electronic component capable of obtaining a high withstand voltage.
本発明の積層型電子部品は、セラミック層と内部電極層とが交互に積層された電子部品本体を備えている積層型電子部品であって、前記内部電極層を挟んで上下両側に配置される前記セラミック層同士が前記内部電極層を部分的に貫通するセラミック結合材と一体化されているとともに、前記内部電極層は、前記電子部品本体を断面視したときに、前記セラミック層を介して配置された２層間で、積層方向の同じ位置に重ならないように配置されていることを特徴とする。 The multilayer electronic component of the present invention is a multilayer electronic component including an electronic component body in which ceramic layers and internal electrode layers are alternately stacked, and is disposed on both upper and lower sides with the internal electrode layer interposed therebetween. The ceramic layers are integrated with a ceramic binder that partially penetrates the internal electrode layer, and the internal electrode layer is disposed via the ceramic layer when the electronic component main body is viewed in cross section. The two layers are arranged so as not to overlap at the same position in the stacking direction.
本発明によれば、高い耐電圧を示す積層型電子部品を得ることができる。 According to the present invention, a multilayer electronic component exhibiting a high withstand voltage can be obtained.
図１（ａ）は、本発明の積層型電子部品の一実施形態を示す外観斜視図であり、（ｂ）は、（ａ）のＡ−Ａ線断面図、（ｃ）は、（ｂ）におけるＣ部の拡大図、（ｄ）は、（ａ）のＢ−Ｂ線断面図である。図１（ｂ）において、ｗ１、ｗ２およびｗ３として記した部分は、セラミック層５を介して配置された内部電極層７の２層間で、積層方向の同じ位置に重ならない部分の幅を示すものであり、この場合、２層の内部電極層７間の両層に内部電極層７の無い部位の割合は、（ｗ１＋ｗ２＋ｗ３）／ｗ０の関係で表される。また、図１（ｄ）は、積層型電子部品を積層方向に透視したときの内部電極層７を示したものであ
るが、内部電極層７の面内に形成した白い部分は内部電極層７を貫通しているセラミック結合材９を表したものである。図２（ａ）は、従来の積層型電子部品に対して電圧が印加されたときの電界分布を部分的に示したものであり、図２（ｂ）は、本実施形態の積層型電子部品に電圧が印加されたときの電界分布を部分的に示したものである。
FIG. 1A is an external perspective view showing an embodiment of a multilayer electronic component of the present invention, FIG. 1B is a cross-sectional view taken along line AA of FIG. 1A, and FIG. The enlarged view of the C section in (d) is the BB sectional drawing of (a). In FIG. 1B, the portions indicated as w 1 , w 2, and w 3 are the widths of portions that do not overlap at the same position in the stacking direction between the two layers of the internal electrode layer 7 disposed via the ceramic layer 5. In this case, the ratio of the portion where the internal electrode layer 7 is not present in both layers between the two internal electrode layers 7 is represented by the relationship of (w 1 + w 2 + w 3 ) / w 0 . FIG. 1 (d) shows the internal electrode layer 7 when the multilayer electronic component is seen through in the stacking direction. The white portion formed in the plane of the internal electrode layer 7 is the internal electrode layer 7. The ceramic bonding material 9 which penetrates through is shown. FIG. 2A partially shows an electric field distribution when a voltage is applied to a conventional multilayer electronic component, and FIG. 2B shows the multilayer electronic component of the present embodiment. 2 partially shows the electric field distribution when a voltage is applied to.
本発明の積層型電子部品は、セラミック層と内部電極層とが交互に積層された電子部品本体を備えている積層型電子部品であって、前記内部電極層を挟んで上下両側に配置される前記セラミック層同士が前記内部電極層を部分的に貫通するセラミック結合材と一体化されているとともに、前記内部電極層は、前記電子部品本体を断面視したときに、前記セラミック層を介して配置された２層の積層方向の同じ位置に、前記内部電極層の無い部位を有し、断面視したときの平均アスペクト比が４．１以下であることを特徴とする。 The multilayer electronic component of the present invention is a multilayer electronic component including an electronic component body in which ceramic layers and internal electrode layers are alternately stacked, and is disposed on both upper and lower sides with the internal electrode layer interposed therebetween. The ceramic layers are integrated with a ceramic binder that partially penetrates the internal electrode layer, and the internal electrode layer is disposed via the ceramic layer when the electronic component main body is viewed in cross section. The two layers are characterized by having a portion without the internal electrode layer at the same position in the stacking direction and having an average aspect ratio of 4.1 or less when viewed in cross section .
本実施形態の積層型電子部品は、図１（ａ）に示すように、電子部品本体１の対向する両端部に外部電極３を有している。電子部品本体１は、図１（ｂ）（ｃ）および（ｄ）に示すように、セラミック層５と内部電極層７とが交互に複数層に亘って積層された構成となっている。内部電極層７は外部電極３側に延出されて外部電極３に接続されている。 As shown in FIG. 1A, the multilayer electronic component of the present embodiment has external electrodes 3 at opposite ends of the electronic component main body 1. As shown in FIGS. 1B, 1C, and 1D, the electronic component body 1 has a structure in which ceramic layers 5 and internal electrode layers 7 are alternately stacked over a plurality of layers. The internal electrode layer 7 extends to the external electrode 3 side and is connected to the external electrode 3.
本実施形態の積層型電子部品では、図１（ｃ）に示すように、内部電極層７を挟んで上下両側に配置されるセラミック層５同士が内部電極層７を部分的に貫通するセラミック結合材９と一体化されている。この場合、セラミック結合材９の場所は、図１（ｃ）において、セラミック層５の主面に平行な方向（横方向）に途切れて並んだ内部電極層７間に形成された部分（図１（ｃ）の符号９）である。 In the multilayer electronic component of the present embodiment, as shown in FIG. 1C, the ceramic bonding in which the ceramic layers 5 arranged on both upper and lower sides with the internal electrode layer 7 interposed therebetween partially penetrates the internal electrode layer 7. It is integrated with the material 9. In this case, the location of the ceramic bonding material 9 is a portion formed between the internal electrode layers 7 arranged in a row in a direction parallel to the main surface of the ceramic layer 5 (lateral direction) in FIG. Reference numeral 9) of (c).
これにより、内部電極層７を介して配置されたセラミック層５同士の接合性を高めることが可能になる。 Thereby, it becomes possible to improve the bondability of the ceramic layers 5 arranged via the internal electrode layer 7.
また、本実施形態の積層型電子部品において、内部電極層７は、電子部品本体１を断面視したときに、セラミック層５を介して配置された２層間で、積層方向の同じ位置に重ならないように配置されている。 In the multilayer electronic component of the present embodiment, the internal electrode layer 7 does not overlap at the same position in the stacking direction between the two layers arranged via the ceramic layer 5 when the electronic component body 1 is viewed in cross section. Are arranged as follows.
通常、セラミック層５と内部電極層７とが多層に積層された積層型電子部品においては、静電容量等を高めるという理由から、セラミック層５間に配置された内部電極層７は、その有効面積を極力広く確保することが効果的であると言われている。 Usually, in the multilayer electronic component in which the ceramic layer 5 and the internal electrode layer 7 are laminated in multiple layers, the internal electrode layer 7 disposed between the ceramic layers 5 is effective for increasing the capacitance and the like. It is said that it is effective to secure an area as wide as possible.
ところが、図２（ａ）に示す従来の積層型電子部品の場合のように、内部電極層７が断面視したときの面内で連結しており、内部電極層７同士のほとんどが積層方向の同じ位置に重なっているような構造においては、セラミック層５を介して配置されている２層の内部電極層７間に分布する電気力線１１がセラミック層５の主面にほぼ垂直な方向となる。 However, as in the case of the conventional multilayer electronic component shown in FIG. 2A, the internal electrode layers 7 are connected in a plane when viewed in cross section, and most of the internal electrode layers 7 are in the stacking direction. In a structure where they overlap at the same position, the electric lines of force 11 distributed between the two internal electrode layers 7 arranged via the ceramic layer 5 are in a direction substantially perpendicular to the main surface of the ceramic layer 5. Become.
これに対し、本実施形態の積層型電子部品では、図２（ｂ）に示すように、電子部品本体１を断面視したときに、内部電極層７がセラミック層５を介して配置された２層の内部電極層７間で積層方向の同じ位置に内部電極層７の無い部位を有する構成となっている。言い換えると、セラミック層５を介して配置された２層の内部電極層７の積層方向の同じ位置において、どちらかに内部電極層７の無い部位があり、両層の内部電極層７が重ならないように配置された構成となっている。 On the other hand, in the multilayer electronic component of the present embodiment, as shown in FIG. 2B, when the electronic component main body 1 is viewed in cross section, the internal electrode layer 7 is disposed 2 with the ceramic layer 5 interposed therebetween. The internal electrode layers 7 of the layers are configured to have a portion without the internal electrode layer 7 at the same position in the stacking direction. In other words, at the same position in the stacking direction of the two internal electrode layers 7 arranged via the ceramic layer 5, there is a portion without the internal electrode layer 7 on either side, and the internal electrode layers 7 of both layers do not overlap. The arrangement is as follows.
これにより、本実施形態の積層型電子部品では、セラミック層５を介して配置されている２層の内部電極層７間に分布する電気力線１１が、図２（ｂ）に示すように、セラミック層５の主面に垂直な方向から有限の角度（θ）で斜め方向に向いた状態となる。 Thereby, in the multilayer electronic component of the present embodiment, the electric lines of force 11 distributed between the two internal electrode layers 7 arranged via the ceramic layer 5 are, as shown in FIG. From the direction perpendicular to the main surface of the ceramic layer 5, the ceramic layer 5 faces in a diagonal direction at a finite angle (θ).
つまり、図２（ｂ）に基づけば、電気力線１１の長さａ’は、ａ／ｃｏｓθとなり（ａ’＝ａ／ｃｏｓθ）、内部電極層７間の最短距離である垂直方向の距離ａよりも長くなる。 That is, based on FIG. 2B, the length a ′ of the electric field lines 11 is a / cos θ (a ′ = a / cos θ), and the vertical distance a that is the shortest distance between the internal electrode layers 7. Longer than.
このため、本実施形態の積層型電子部品では、図２（ａ）に示した従来の積層型電子部品に比較して、セラミック層５を介して配置された２層の内部電極層７間に広がる電気力線１１の密度が低くなることから、セラミック層５における電界強度が低くなる。 For this reason, in the multilayer electronic component of the present embodiment, compared to the conventional multilayer electronic component shown in FIG. 2A, between the two internal electrode layers 7 arranged via the ceramic layer 5. Since the density of the spreading lines of electric force 11 decreases, the electric field strength in the ceramic layer 5 decreases.
その結果、図２（ａ）（ｂ）に示した内部電極層７の構造の異なる積層型電子部品に対して、同じ値の電圧を印加した場合には、図２（ｂ）に示した本実施形態の積層型電子部品の方が、図２（ａ）に示した従来の積層型電子部品に比較して耐電圧を高くすることができる。 As a result, when the same voltage is applied to the multilayer electronic components having different internal electrode layer 7 structures shown in FIGS. 2A and 2B, the book shown in FIG. The multilayer electronic component according to the embodiment can have a higher withstand voltage than the conventional multilayer electronic component shown in FIG.
なお、図１（ｃ）および図２（ｂ）においては、内部電極層７の無い部位はセラミック結合材９が存在する構成となっているが、内部電極層７の無い部位が空隙であっても良い。また、内部電極層７の無い部位の頻度としては、積層型電子部品における全層のうちの５０％以上の層に少なくとも１カ所以上形成されていることが望ましく、特には、各層に形成されていることが望ましい。 In FIG. 1C and FIG. 2B, the portion without the internal electrode layer 7 has a structure in which the ceramic binder 9 exists, but the portion without the internal electrode layer 7 is a void. Also good. The frequency of the portion without the internal electrode layer 7 is preferably formed in at least one place in 50% or more of all the layers in the multilayer electronic component, and in particular, formed in each layer. It is desirable.
本実施形態の積層型電子部品では、電子部品本体１を断面視したときに、セラミック層５を介して配置された２層の内部電極層７の積層方向の同じ位置に内部電極層７の無い部位を有することが望ましい。セラミック層５を介して配置された２層の内部電極層７の積層方向の同じ位置に内部電極層７の無い部位を有する構造であると、内部電極層７がさらにまばらに存在するようになることから、セラミック層７を介して対向する内部電極層７間の電気力線１１の長さａ’がさらに長くなり、また、電気力線１１の密度が低下するため、電界強度がさらに低下し、耐電圧が向上する。 In the multilayer electronic component of the present embodiment, when the electronic component main body 1 is viewed in cross section, the internal electrode layer 7 is not present at the same position in the stacking direction of the two internal electrode layers 7 disposed via the ceramic layer 5. It is desirable to have a site. The internal electrode layer 7 is more sparse when the internal electrode layer 7 is disposed at the same position in the stacking direction of the two internal electrode layers 7 arranged via the ceramic layer 5. Accordingly, the length a ′ of the electric lines of force 11 between the internal electrode layers 7 facing each other through the ceramic layer 7 is further increased, and the density of the electric lines of force 11 is reduced, so that the electric field strength is further reduced. The withstand voltage is improved.
また、本実施形態の積層型電子部品では、図１（ｂ）（ｃ）および図２（ｂ）に示す方向から見たときの断面に露出した内部電極層７は平均アスペクト比が３以下であることが望ましい。セラミック結合材９間に露出した内部電極層７の平均アスペクト比が３以下であると、内部電極層７の断面の形状が細長いというよりは楕円形状に近くなるために、内部電極層７の平均アスペクト比が３よりも大きい場合に比較して、対向する内部電極層７へ向かう電気力線１１が内部電極層７の周囲にも回り込むように分布するようになる。その結果、セラミック層５の主面に垂直な方向に向く電気力線１１の密度をさらに低下させることができる。こうして積層型電子部品の耐電圧をさらに高めることができる。 In the multilayer electronic component of this embodiment, the internal electrode layer 7 exposed in the cross section when viewed from the directions shown in FIGS. 1B, 1C, and 2B has an average aspect ratio of 3 or less. It is desirable to be. If the average aspect ratio of the internal electrode layer 7 exposed between the ceramic bonding materials 9 is 3 or less, the cross-sectional shape of the internal electrode layer 7 is closer to an elliptical shape than an elongated shape. Compared with the case where the aspect ratio is larger than 3, the electric lines of force 11 directed to the opposing internal electrode layer 7 are distributed so as to go around the internal electrode layer 7 as well. As a result, the density of the electric lines of force 11 directed in the direction perpendicular to the main surface of the ceramic layer 5 can be further reduced. Thus, the withstand voltage of the multilayer electronic component can be further increased.
ここで、内部電極層７のアスペクト比とは、図２（ｂ）に示すように、積層型電子部品を断面に露出した個々の内部電極層７の最大径Ｌと、これの中央部における垂直な方向の長さＳとの比（Ｌ／Ｓ）として表される値のことであり、平均アスペクト比は、内部電極層７のアスペクト比を測定した、例えば、１０カ所以上の箇所で測定した値から求めた平均値である。 Here, as shown in FIG. 2B, the aspect ratio of the internal electrode layer 7 refers to the maximum diameter L of each internal electrode layer 7 where the multilayer electronic component is exposed in the cross section, and the vertical in the central portion thereof. It is a value expressed as a ratio (L / S) to the length S in a specific direction, and the average aspect ratio was measured at, for example, 10 or more locations by measuring the aspect ratio of the internal electrode layer 7. It is an average value obtained from the value.
本実施形態の積層型電子部品では、セラミック結合材９は、セラミック層５と同じ主成分を有するものであることが望ましい。セラミック結合材９がセラミック層５と同じ主成分を有するものであると、セラミック層５とセラミック結合材９とが一体化しやすくなり、内部電極層７を介して配置されたセラミック層５同士の接合性をさらに高めることができる。また、セラミック層５とセラミック結合材９との熱膨張係数が近いことから熱サイクル等において両者間に発生する歪みも小さくなり破壊し難いものとなる。 In the multilayer electronic component of this embodiment, it is desirable that the ceramic binder 9 has the same main component as the ceramic layer 5. When the ceramic binder 9 has the same main component as the ceramic layer 5, the ceramic layer 5 and the ceramic binder 9 are easily integrated, and the ceramic layers 5 arranged via the internal electrode layer 7 are joined to each other. The sex can be further enhanced. In addition, since the thermal expansion coefficients of the ceramic layer 5 and the ceramic binder 9 are close to each other, the distortion generated between the two in a thermal cycle or the like becomes small and is difficult to break.
また、本実施形態の積層型電子部品では、セラミック層７を介して配置された２層の内部電極層７において、積層方向の同じ位置に内部電極層７の無い部位の長さの割合が、単位長さあたり３０〜９０％であることが望ましい。積層方向の同じ位置に内部電極層７の無い部位の長さの割合が単位長さあたり３０％以上であると、図２（ｂ）に示した内部電極層７間のセラミック層５内に分布する電気力線１１の長さａ’がより長くなるために、
積層型電子部品の内部のセラミック層５間における電界強度をさらに低くすることができる。
Further, in the multilayer electronic component of the present embodiment, in the two internal electrode layers 7 disposed via the ceramic layer 7, the ratio of the length of the portion where the internal electrode layer 7 is not present at the same position in the stacking direction is It is desirable that it is 30 to 90% per unit length. When the ratio of the length of the portion where the internal electrode layer 7 is not present at the same position in the stacking direction is 30% or more per unit length, it is distributed in the ceramic layer 5 between the internal electrode layers 7 shown in FIG. In order that the length a ′ of the electric field lines 11 to be
The electric field strength between the ceramic layers 5 in the multilayer electronic component can be further reduced.
一方、積層方向の同じ位置に内部電極層７の無い部位の長さの割合が、単位長さあたり９０％以下である場合には、内部電極層７の有効面積を確保することができることから、静電容量などの誘電特性を向上させることができる。 On the other hand, when the ratio of the length of the portion without the internal electrode layer 7 at the same position in the stacking direction is 90% or less per unit length, the effective area of the internal electrode layer 7 can be secured, Dielectric properties such as capacitance can be improved.
内部電極層７の無い部位の長さの割合（または、セラミック結合材９間に在る内部電極層７の長さの割合）は、積層型電子部品を断面研磨した試料を、走査型電子顕微鏡を用いて観察し、撮影した写真から図１（ｃ）に示すような方法によって求める。 The ratio of the length of the portion without the internal electrode layer 7 (or the ratio of the length of the internal electrode layer 7 between the ceramic binders 9) is obtained by scanning a cross-sectionally polished sample of a multilayer electronic component with a scanning electron microscope. Is obtained from a photograph taken by a method as shown in FIG.
内部電極層７の平均アスペクト比は、内部電極層７の長さの割合を求めた画像の写真を用いて、図２（ｂ）に示すような方法により求める。 The average aspect ratio of the internal electrode layer 7 is obtained by a method as shown in FIG. 2B using a photograph of an image in which the ratio of the length of the internal electrode layer 7 is obtained.
また、本実施形態の積層型電子部品では、セラミック層５がチタン酸バリウムを主成分として含有するとともに、ジルコニウムを含んでいることが望ましい。セラミック層をチタン酸バリウムにより形成し、これにさらにジルコニウム（ここでは、例えば、アルカリ土類元素の酸化物と化合したジルコン酸化合物の状態で存在する）を含ませるようにすると、チタン酸バリウムを主成分とする結晶粒子の粒子径のばらつきを小さくすることができるとともに、ジルコニウムがチタン酸バリウムを主成分とする結晶粒子の表面付近に固溶するため、結晶粒子の表面付近のショットキー障壁が高くなり、これにより耐電圧をさらに高めることができる。 In the multilayer electronic component of the present embodiment, it is desirable that the ceramic layer 5 contains barium titanate as a main component and also contains zirconium. If the ceramic layer is formed of barium titanate and further contains zirconium (for example, present in the form of a zirconate compound combined with an oxide of an alkaline earth element), the barium titanate is added. It is possible to reduce the variation in the particle diameter of the crystal particles containing the main component, and because zirconium dissolves in the vicinity of the surface of the crystal particles containing barium titanate as the main component, there is no Schottky barrier near the crystal particle surface. As a result, the withstand voltage can be further increased.
本実施形態の積層型電子部品を構成する内部電極層７の金属としては、ニッケル（１２．８×１０−６／℃）、銅（１６．８×１０−６／℃）、パラジウム（１１．８×１０−６／℃）および銀（１８．９×１０−６／℃）から選ばれる１種もしくはこれらの合金を適用することが好ましい。 As the metal of the internal electrode layer 7 constituting the multilayer electronic component of the present embodiment, nickel (12.8 × 10 −6 / ° C.), copper (16.8 × 10 −6 / ° C.), palladium (11. It is preferable to apply one or an alloy selected from 8 × 10 −6 / ° C. and silver (18.9 × 10 −6 / ° C.).
セラミック層５の材料としては、コンデンサ、アクチュエータ、インダクタ、フィルタなどに適用されるセラミック材料が好ましく、例えば、チタン酸バリウム、チタンジルコン酸鉛、フェライト、マグネシア，カルシア，五酸化ニオブおよび二酸化チタン等から選ばれる少なくとも２種の金属酸化物により構成される複合酸化物などが好ましい。これらの材料の熱膨張係数としては９×１０−６〜１１×１０−６／℃であることが好ましい。 The material of the ceramic layer 5 is preferably a ceramic material applied to capacitors, actuators, inductors, filters, etc., for example, from barium titanate, lead zirconate titanium, ferrite, magnesia, calcia, niobium pentoxide and titanium dioxide. A composite oxide composed of at least two selected metal oxides is preferable. The thermal expansion coefficient of these materials is preferably 9 × 10 −6 to 11 × 10 −6 / ° C.
また、上述した積層型電子部品の場合、セラミック層５の平均厚みは０．６〜３０μｍ、内部電極層７の平均厚みは０．５〜２０μｍであり、また、内部電極層７の積層数は１００層以上であることが望ましい。 In the case of the above-described multilayer electronic component, the average thickness of the ceramic layer 5 is 0.6 to 30 μm, the average thickness of the internal electrode layer 7 is 0.5 to 20 μm, and the number of stacked internal electrode layers 7 is It is desirable to have 100 layers or more.
次に、本実施形態の積層型電子部品を製造する方法についてコンデンサを例にして説明する。まず、セラミック層５の材料として、誘電体粉末を準備し、これに有機ビヒクルを加えてセラミックスラリを調製し、次いで、ドクターブレード法またはダイコータ法などのシート成形法を用いてセラミックグリーンシートを作製する。 Next, a method for manufacturing the multilayer electronic component of the present embodiment will be described using a capacitor as an example. First, a dielectric powder is prepared as a material for the ceramic layer 5, an organic vehicle is added thereto to prepare a ceramic slurry, and then a ceramic green sheet is produced using a sheet forming method such as a doctor blade method or a die coater method. To do.
次に、ニッケル粉末を主成分金属とする電極ペーストを調製する。この場合、ニッケル粉末としては、ニッケル粉末中に平均粒径が０．２μｍ以下の微粒のニッケル粉末を含んでいるものを用いることが望ましい。 Next, an electrode paste containing nickel powder as a main component metal is prepared. In this case, as the nickel powder, it is desirable to use a nickel powder containing fine nickel powder having an average particle size of 0.2 μm or less.
次に、電極ペーストを用いてセラミックグリーンシートの主面上に矩形状の内部電極パターンの形成されたパターンシートを形成する。 Next, a pattern sheet having a rectangular internal electrode pattern is formed on the main surface of the ceramic green sheet using an electrode paste.
このとき、内部電極層７の断面の形状が図１（ｃ）（ｄ）に示すような構造となるようにするためには、電極パターンを形成するときの条件を調整し、電極パターンの面内に厚い部分と薄い部分とがほぼ交互に繰り返されるような形状にする。具体的には、従来の積層型電子部品を構成する内部電極層を形成する印刷用スクリーンよりも、線径が太くかつ開口率を低下させたものを用いる。また、内部電極パターンを印刷したパターンシートを積層する際に、交互に１〜２０μｍほどずらすようにする。 At this time, in order to have the cross-sectional shape of the internal electrode layer 7 as shown in FIGS. 1C and 1D, the conditions for forming the electrode pattern are adjusted, and the surface of the electrode pattern The shape is such that the thick and thin portions are repeated alternately. Specifically, a screen having a larger wire diameter and a lower aperture ratio than a printing screen for forming an internal electrode layer constituting a conventional multilayer electronic component is used. Further, when the pattern sheets on which the internal electrode patterns are printed are stacked, they are alternately shifted by about 1 to 20 μm.
また、このとき、電極パターンとなる電極ペースト中に内部電極層７の主成分金属の焼結速度を遅らせる助剤を添加してもよい。助剤としては、アルカリ土類元素を含むジルコン酸化合物が好ましい。 Moreover, you may add the adjuvant which delays the sintering rate of the main component metal of the internal electrode layer 7 in the electrode paste used as an electrode pattern at this time. As an auxiliary agent, a zirconate compound containing an alkaline earth element is preferable.
次に、パターンシートを複数層重ねてコア積層体を形成する。次に、このコア積層体の上下面に電極パターンを形成していないセラミックグリーンシートを所定の枚数だけ重ね、加圧加熱処理を行って電子部品本体１となる積層体を複数個有する母体積層体を形成する。 Next, a core laminated body is formed by stacking a plurality of pattern sheets. Next, a matrix laminate having a plurality of laminates to be the electronic component main body 1 by stacking a predetermined number of ceramic green sheets on which the electrode pattern is not formed on the upper and lower surfaces of the core laminate, and performing pressure heating treatment Form.
次に、この母体積層体を切断することにより積層体にする。次に、作製した積層体を所定の条件にて焼成することにより電子部品本体１を作製する。次に焼成により得られた電子部品本体１の内部電極層７が露出した端面を含む端部に外部電極３を形成して積層型電子部品を完成させる。 Next, the base laminate is cut to obtain a laminate. Next, the electronic component main body 1 is manufactured by baking the manufactured laminated body on predetermined conditions. Next, the external electrode 3 is formed on the end portion including the end face where the internal electrode layer 7 of the electronic component main body 1 obtained by firing is exposed, thereby completing the multilayer electronic component.
こうして得られた積層型電子部品は、内部電極層７が、セラミック層５を介して配置された２層間で、積層方向の同じ位置に重ならないように配置された部位を有しているために、セラミック層５における電界分布の密度が低くなり、これによりセラミック層５内の電界強度が低くなることから、耐電圧の高い積層型電子部品を得ることができる。 The multilayer electronic component obtained in this way has a portion where the internal electrode layer 7 is disposed so as not to overlap the same position in the stacking direction between the two layers disposed via the ceramic layer 5. Since the density of the electric field distribution in the ceramic layer 5 is lowered and the electric field strength in the ceramic layer 5 is thereby lowered, a multilayer electronic component having a high withstand voltage can be obtained.
以上はコンデンサを例に説明したが、本発明はコンデンサに限らず、アクチュエータ、インダクタおよびフィルタなど、セラミック層５と内部電極層７とが多層に積層された他の積層型電子部品にも幅広く適用することができる。この場合、アクチュエータ、インダクタおよびフィルタなどを製造する場合には、それぞれに適用されるセラミック層５用の材料および内部電極層７の材料ならびに製造方法を適用することは言うまでもない。 Although the capacitor has been described above as an example, the present invention is not limited to the capacitor, but can be widely applied to other multilayer electronic components in which the ceramic layer 5 and the internal electrode layer 7 are laminated in multiple layers, such as an actuator, an inductor, and a filter. can do. In this case, when manufacturing an actuator, an inductor, a filter, and the like, it goes without saying that the material for the ceramic layer 5, the material for the internal electrode layer 7, and the manufacturing method applied thereto are applied.
以下、具体的に積層型のコンデンサを作製して本発明の効果を確認した。まず、セラミック層用の材料として以下の誘電体粉末を調製した。誘電体粉末の原料粉末として、チタン酸バリウム粉末、ＭｇＯ粉末、Ｙ２Ｏ３粉末およびＭｎＣＯ３粉末を準備した。これらの各種粉末を、チタン酸バリウム粉末量を１００モルとしたときに、ＭｇＯ粉末を０．５モル、Ｙ２Ｏ３粉末を１モル、ＭｎＣＯ３粉末を０．５モル添加し、さらに、チタン酸バリウム粉末１００質量部に対して、ガラス粉末（ＳｉＯ２＝５５，ＢａＯ＝２０，ＣａＯ＝１５，Ｌｉ２Ｏ＝１０（モル％））を１質量部添加して誘電体粉末を調製した。次いで、この誘電体粉末を直径５ｍｍのジルコニアボールを用いて、溶媒としてトルエンとアルコールとからなる混合溶媒を添加し湿式混合した。 Hereinafter, a multilayer capacitor was specifically manufactured to confirm the effect of the present invention. First, the following dielectric powder was prepared as a material for the ceramic layer. Barium titanate powder, MgO powder, Y 2 O 3 powder and MnCO 3 powder were prepared as raw material powders for the dielectric powder. These various powders, when the barium titanate powder amount is 100 mol, 0.5 mol of MgO powder, Y 2 O 3 powder 1 mol, and 0.5 mol addition of MnCO 3 powder, further, titanium A dielectric powder was prepared by adding 1 part by mass of glass powder (SiO 2 = 55, BaO = 20, CaO = 15, Li 2 O = 10 (mol%)) to 100 parts by mass of barium acid powder. Next, this dielectric powder was wet mixed using a zirconia ball having a diameter of 5 mm and a mixed solvent composed of toluene and alcohol as a solvent.
次に、湿式混合した粉末を、ポリビニルブチラール樹脂を溶解させたトルエンおよびアルコールの混合溶媒中に投入し、直径５ｍｍのジルコニアボールを用いて湿式混合してセラミックスラリを調製し、ドクターブレード法により厚みが約４μｍのセラミックグリーンシートを作製した。 Next, the wet-mixed powder is put into a mixed solvent of toluene and alcohol in which polyvinyl butyral resin is dissolved, wet-mixed using a zirconia ball having a diameter of 5 mm, and a ceramic slurry is prepared. Produced a ceramic green sheet of about 4 μm.
次に、このセラミックグリーンシートの上面に矩形状の電極パターンを形成してパターンシートを形成した。電極パターンを形成するための電極ペーストは、Ｎｉ粉末４５質量
％に対して、共材としてチタン酸バリウム粉末を２０質量％と、エチルセルロース５質量％およびオクチルアルコール９５質量％からなる有機ビヒクル３０質量％を３本ロールで混練したものを用いた。Ｎｉ粉末は粒度分布において累積％表示したときに１０〜９０％の範囲にある粒径が０．０５〜０．２μｍであるものを用いた。また、電極ペーストとして、さらにジルコン酸バリウム粉末を１０質量％の割合で添加したものを調製した。
Next, a rectangular electrode pattern was formed on the upper surface of the ceramic green sheet to form a pattern sheet. The electrode paste for forming the electrode pattern is 30% by mass of organic vehicle comprising 20% by mass of barium titanate powder as a co-material, 5% by mass of ethyl cellulose and 95% by mass of octyl alcohol with respect to 45% by mass of Ni powder. Was kneaded with three rolls. Ni powder having a particle size in the range of 10 to 90% in the range of 10 to 90% in terms of cumulative percentage in the particle size distribution was used. Moreover, what added barium zirconate powder in the ratio of 10 mass% as electrode paste was prepared.
電極パターンの印刷には、従来の構造の積層型電子部品用の内部電極パターンを形成するのに用いた印刷用メッシュの線形を１としたときに、線径が１．２〜１．４倍、開口率が０．７〜１．０倍であるものを用いた。また、電極パターンを印刷したパターンシートを積層する際に、積層ずれの長さを含めて３〜５μｍほど積層方向に交互にずらして積層した。 For electrode pattern printing, the wire diameter is 1.2 to 1.4 times when the alignment of the mesh for printing used to form the internal electrode pattern for the multilayer electronic component having the conventional structure is 1. The one having an aperture ratio of 0.7 to 1.0 times was used. Further, when laminating the pattern sheets on which the electrode patterns were printed, the layers were alternately shifted in the laminating direction by about 3 to 5 μm including the length of misalignment.
次に、電極パターンを有するパターンシートを複数層重ね、次いで、この積層体の上下面にそれぞれ電極パターンを形成していないセラミックグリーンシートを重ね、加圧加熱処理を行って電子部品本体となる積層体を複数個有する母体積層体を形成した。この後、この母体積層体を、所定の寸法に切断して積層体を形成した。積層体における内部電極層の積層数は１４７層とした。 Next, a plurality of pattern sheets having electrode patterns are stacked, and then a ceramic green sheet having no electrode pattern formed thereon is stacked on the upper and lower surfaces of the stacked body, and a heat treatment is performed to form an electronic component main body. A base laminate having a plurality of bodies was formed. Then, this base material laminated body was cut | disconnected to the predetermined dimension, and the laminated body was formed. The number of laminated internal electrode layers in the laminate was 147.
次に、作製した積層体を大気中にて脱脂した後、水素−窒素の混合ガス雰囲気にて酸素分圧が１０−８Ｐａの条件にて、最高温度を１１５０℃として最高温度での保持時間を２時間として焼成を行い、電子部品本体を作製した。作製した電子部品本体のサイズは１００５型に相当するものであり、そのサイズはおおよそ、０．９５ｍｍ×０．５０ｍｍ×０．５０ｍｍであった。また、セラミック層の平均厚みは２．０μｍ、積層部の中央に位置する内部電極層の１層の平均厚みは１．０μｍであった。 Next, the prepared laminate is degreased in the air, and then the maximum temperature is 1150 ° C. and the maximum temperature is maintained in a hydrogen-nitrogen mixed gas atmosphere under a condition where the oxygen partial pressure is 10 −8 Pa. Was fired for 2 hours to produce an electronic component body. The size of the manufactured electronic component main body corresponds to 1005 type, and the size was approximately 0.95 mm × 0.50 mm × 0.50 mm. The average thickness of the ceramic layer was 2.0 μm, and the average thickness of one internal electrode layer located in the center of the laminated portion was 1.0 μm.
なお、作製した電子部品本体から得られる静電容量の設計値（セラミック絶縁体層を挟んで内部電極層が上下で重なっている有効面積の領域に空隙が無い状態で発現する静電容量）は１．１μＦと見積もった。 In addition, the design value of the capacitance obtained from the manufactured electronic component main body (capacitance expressed in a state where there is no void in the area of the effective area where the internal electrode layers overlap each other with the ceramic insulator layer sandwiched therebetween) is Estimated to be 1.1 μF.
次に、作製した電子部品本体に窒素雰囲気中（酸素分圧：１０−６Ｐａ）、９００〜１０００℃で５時間の熱処理を行った。 Next, the produced electronic component main body was heat-treated at 900 to 1000 ° C. for 5 hours in a nitrogen atmosphere (oxygen partial pressure: 10 −6 Pa).
次に、作製した電子部品本体にバレル研磨処理を行い、電子部品本体の端面に内部電極層を十分に露出させた。 Next, barrel polishing treatment was performed on the manufactured electronic component main body to sufficiently expose the internal electrode layer on the end surface of the electronic component main body.
次に、バレル研磨した電子部品本体の端部に銅ペーストを塗布し、約８００℃、酸素分圧を１Ｐａ、最高温度の保持時間を０．２時間とする条件で加熱して外部電極を形成した。 Next, a copper paste is applied to the end of the barrel-polished electronic component body and heated under conditions of about 800 ° C., oxygen partial pressure of 1 Pa, and maximum temperature holding time of 0.2 hours to form external electrodes. did.
次に、この外部電極の表面に、順に、電解めっき法によりＮｉメッキ膜およびＳｎメッキ膜を形成して積層型のコンデンサを作製した。 Next, an Ni plating film and an Sn plating film were sequentially formed on the surface of the external electrode by electrolytic plating to produce a multilayer capacitor.
次に、作製した積層型のコンデンサについて以下の評価を行った。 Next, the following evaluation was performed on the manufactured multilayer capacitor.
内部電極層の形成状態は、研磨した積層型電子部品の断面を走査型電子顕微鏡によって観察し、撮影した画像写真を用いて評価した。 The formation state of the internal electrode layer was evaluated by observing a cross section of the polished multilayer electronic component with a scanning electron microscope and using the photographed image.
作製した試料は、いずれも内部電極層を挟んで上下両側に配置されるセラミック層同士が内部電極層を部分的に貫通するセラミック結合材と一体化されていた。 In each of the prepared samples, the ceramic layers arranged on both the upper and lower sides across the internal electrode layer were integrated with a ceramic binder that partially penetrates the internal electrode layer.
また、ジルコン酸バリウムを添加した電極ペーストを用いて作製したコンデンサは、走査型電子顕微鏡に付設の元素分析器での分析から、セラミック層中にジルコニウム成分が拡散していることが確認された。この場合、ジルコニウムは酸化物となって存在していた。 Moreover, it was confirmed from the analysis with the element analyzer attached to the scanning electron microscope that the capacitor produced using the electrode paste to which barium zirconate was added diffused the zirconium component in the ceramic layer. In this case, zirconium was present as an oxide.
セラミック層を介して配置された２層の内部電極層間で、積層方向の同じ位置に内部電極層が重ならない部位の割合の評価は、積層型電子部品の積層断面の上層、中層および下層の３カ所について電子部品本体内のセラミック層の主面に平行な方向の中央部分を、それぞれ１００μｍ×１００μｍの範囲で断面の写真を撮り、図１（ｃ）に示した方法によって内部電極層の無い部位の割合を求めた。この場合、内部電極層の無い部位の割合は、撮影した３カ所の平均値とした。また、同じ写真の画像から内部電極層の平均アスペクト比を求めた。 The evaluation of the ratio of the portion where the internal electrode layers do not overlap at the same position in the stacking direction between the two internal electrode layers arranged via the ceramic layer is based on the evaluation of the upper layer, the middle layer and the lower layer of the multilayer cross section of the multilayer electronic component. About the central part in the direction parallel to the main surface of the ceramic layer in the electronic component main body, a cross-sectional photograph is taken in the range of 100 μm × 100 μm, respectively, and the part without the internal electrode layer is obtained by the method shown in FIG. The ratio was calculated. In this case, the ratio of the part without the internal electrode layer was the average value of the three locations photographed. Further, the average aspect ratio of the internal electrode layer was determined from the same photograph image.
静電容量は温度２５℃、周波数１．０ｋＨｚ、測定電圧を１Ｖｒｍｓとして測定し、その平均値を求めた。試料数は各３０個とした。耐電圧は絶縁抵抗計を用いて測定した。試料数は各１０個とした。 The capacitance was measured at a temperature of 25 ° C., a frequency of 1.0 kHz, and a measurement voltage of 1 Vrms, and the average value was obtained. The number of samples was 30 each. The withstand voltage was measured using an insulation resistance meter. The number of samples was 10 each.
表１の結果から明らかなように、コンデンサを断面視したときに、セラミック層を介して配置された２層間で、積層方向の同じ位置に重ならないように内部電極層が配置されている構成とした試料Ｎｏ．２〜６では耐電圧がいずれも２５５Ｖ以上であった。これらの試料は、コンデンサを断面視したときに、セラミック層を介して配置された２層の内部電極層の積層方向の同じ位置に内部電極層の無い部位を有するものであった。 As is clear from the results of Table 1, when the capacitor is viewed in cross section, the internal electrode layer is disposed so as not to overlap the same position in the stacking direction between the two layers disposed via the ceramic layer. Sample No. In 2-6, the withstand voltage was 255 V or more. These samples had a portion without the internal electrode layer at the same position in the stacking direction of the two internal electrode layers disposed via the ceramic layer when the capacitor was viewed in cross section.
この中で、２層の内部電極層間で、積層方向の同じ位置に内部電極層の無い部位の長さの割合が単位長さあたり３８〜８３％であった試料Ｎｏ．２〜５では、静電容量が０．９７μＦ以上であった。 Among them, the sample No. 2 in which the ratio of the length of the portion having no internal electrode layer at the same position in the stacking direction between the two internal electrode layers was 38 to 83% per unit length. 2 to 5, the capacitance was 0.97 μF or more.
また、コンデンサを断面視したときの評価で、内部電極層の平均アスペクト比が３以下であった試料Ｎｏ．３〜６では、耐電圧が２８０Ｖ以上であった。 In addition, in the evaluation when the capacitor was viewed in cross section, the sample No. 3 in which the average aspect ratio of the internal electrode layer was 3 or less. In 3-6, the withstand voltage was 280V or more.
また、セラミック層にジルコニウムを含有させた試料（試料Ｎｏ．４、５）では、耐電圧が３０５Ｖ以上であった。 Moreover, the withstand voltage of the sample (sample Nos. 4 and 5) containing zirconium in the ceramic layer was 305 V or more.
これに対し、電子部品本体を断面視したときに、セラミック層を介して配置された２層の内部電極層間で、内部電極層が積層方向の同じ位置に重ならないように配置された部位
を有しない（断面において内部電極層が連結している）試料（試料Ｎｏ．１）では、耐電圧が２３０Ｖと低かった。
On the other hand, when the electronic component body is viewed in cross-section, there is a portion arranged so that the internal electrode layers do not overlap at the same position in the stacking direction between the two internal electrode layers arranged via the ceramic layer. In the sample (sample No. 1) in which the internal electrode layer was connected in the cross section, the withstand voltage was as low as 230V.
１・・・電子部品本体
３・・・外部電極
５・・・セラミック層
７・・・内部電極層
９・・・セラミック結合材
DESCRIPTION OF SYMBOLS 1 ... Electronic component main body 3 ... External electrode 5 ... Ceramic layer 7 ... Internal electrode layer 9 ... Ceramic binder
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013201728A JP6321346B2 (en) | 2013-09-27 | 2013-09-27 | Multilayer electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013201728A JP6321346B2 (en) | 2013-09-27 | 2013-09-27 | Multilayer electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015070048A JP2015070048A (en) | 2015-04-13 |
| JP6321346B2 true JP6321346B2 (en) | 2018-05-09 |
Family
ID=52836473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013201728A Active JP6321346B2 (en) | 2013-09-27 | 2013-09-27 | Multilayer electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6321346B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190116144A (en) * | 2019-07-29 | 2019-10-14 | 삼성전기주식회사 | Multilayered electronic component |
| JP2022191910A (en) * | 2021-06-16 | 2022-12-28 | 株式会社村田製作所 | Multilayer ceramic electronic component |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0352211A (en) * | 1989-07-20 | 1991-03-06 | Matsushita Electric Ind Co Ltd | Laminated ceramic capacitor |
| JPH0590062A (en) * | 1991-09-26 | 1993-04-09 | Matsushita Electric Ind Co Ltd | Laminated grain boundary insulation type semiconductor ceramic capacitor |
| JPH10172855A (en) * | 1996-12-05 | 1998-06-26 | Taiyo Yuden Co Ltd | Laminated layer chip parts and conductive paste used for the parts |
| JP2005085823A (en) * | 2003-09-04 | 2005-03-31 | Murata Mfg Co Ltd | Laminated ceramic capacitor |
| JP4635928B2 (en) * | 2006-03-27 | 2011-02-23 | Ｔｄｋ株式会社 | Multilayer electronic component and manufacturing method thereof |
-
2013
- 2013-09-27 JP JP2013201728A patent/JP6321346B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015070048A (en) | 2015-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101533411B1 (en) | Lamination type ceramic electronic part | |
| JP5293971B2 (en) | Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component | |
| TWI436387B (en) | Laminated ceramic electronic parts and manufacturing method thereof | |
| JP5998724B2 (en) | Multilayer ceramic capacitor | |
| JP2012253338A (en) | Multilayer ceramic electronic component | |
| JP2012253337A (en) | Multilayer ceramic electronic component | |
| KR101576163B1 (en) | Laminated ceramic electronic component | |
| JP4753275B2 (en) | Multilayer ceramic electronic components | |
| JP2015053526A (en) | Multilayer ceramic capacitor | |
| JP5975170B2 (en) | Dielectric ceramic composition and multilayer ceramic capacitor using the same | |
| JP5780856B2 (en) | Multilayer ceramic capacitor | |
| JP5527404B2 (en) | Multilayer ceramic electronic components | |
| JP6301629B2 (en) | Multilayer electronic components | |
| JP6321346B2 (en) | Multilayer electronic components | |
| JP2017174945A (en) | Multilayer electronic component | |
| JP6781065B2 (en) | Capacitor | |
| JP3918095B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP6971036B2 (en) | Laminated electronic components | |
| JP2018056292A (en) | Layered electronic component | |
| JP5527405B2 (en) | Multilayer ceramic electronic components | |
| JP6306311B2 (en) | Multilayer electronic components | |
| JP6317119B2 (en) | Multilayer electronic components | |
| JP2018182107A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP2014232850A (en) | Lamination type electronic part | |
| JP6117557B2 (en) | Multilayer electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180405 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6321346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |