JP6312197B2 - クロック生成回路 - Google Patents

Description

本発明は、クロック生成回路に関し、特に、スペクトラム拡散機能を有するＰＬＬ回路を含むクロック生成回路に関する。

クロック生成回路は、典型的には、マイクロプロセッサ（ＭＰＵ）等の論理回路を含む電子デバイスの動作に必要なクロックを生成するためのＰＬＬ回路を含んで構成される。かかるＰＬＬ回路は、例えば、位相検出回路と、チャージポンプ回路と、ループフィルタと、電圧制御発振回路（ＶＣＯ：Voltage-controlled oscillator）と分周器とを含んで構成され、基準クロックと参照クロックとの周波数及び位相が等しく保持されるロック状態を維持するように動作する。

一般に、ＰＬＬ回路では、例えば製造プロセスによる素子特性のバラツキに起因してジッタ特性や応答特性といった各種の特性にバラツキが生じる。例えばチャージポンプ回路の駆動電流の量にバラツキが生じた場合、ＰＬＬ回路におけるジッタ（位相雑音）が増大し、応答特性が悪化するという問題が生じる。チップ内に寄生する種々の寄生素子も、ジッタ特性や応答特性の悪化の一因となる。

また、近年のクロックの高周波数化に伴い、ＰＬＬ回路は、基準クロック自体の高周波成分や該回路内の各回路素子に起因する高周波成分の伝搬の観点から、広いレンジのループ帯域幅を持つ必要がある。即ち、これは、ＰＬＬ回路には高い応答特性が求められることを意味する。一方で、ＰＬＬ回路のループ帯域幅のレンジが広いほど、即ち、ＰＬＬ回路に高い応答特性が求められるほど、ジッタが増大し、ＰＬＬ回路全体の動作が不安定になる。このため、一般的には、ＰＬＬ回路のループ帯域幅は、応答特性とジッタ特性とのバランスを考慮して、基準クロックの周波数の１０分の１程度の値とするのが理想的とされている。

従って、ＰＬＬ回路は、前述した製造プロセスの素子特性のバラツキや寄生素子に起因する特性のバラツキを解消した上で、さらに、クロックの高周波数化に対応するために、応答特性とジッタ特性とのバランスを考慮しながら、高い応答特性とジッタ発生の抑制を実現するように設計されることが求められる。

ＰＬＬ回路のさらなる高い応答特性とジッタの発生の抑制とを実現する方法として、基準クロックと参照クロックとの位相差に応じてチャージポンプ回路の駆動電流の量を制御する方法がある。

例えば、下記特許文献１は、基準クロックと参照クロックとの位相差に応じてＰＬＬ回路のジッタの発生やロック時間の増大を解消し、制御電圧信号に高周波成分のノイズが重畳する問題を改善する機能を備えたＰＬＬ回路を開示する。具体的には、特許文献１のＰＬＬ回路は、電圧制御発振回路と、位相検出回路と、チャージポンプ回路と、ループフィルタ回路と、参照クロックのパルス数をカウントするパルスカウンターと、チャージポンプの電流能力を制御するチャージポンプ駆動能力切換え回路と、位相検出回路の出力信号の波形を整形するパルス波形整形回路と、該パルス波形整形回路の特性を選択する波形選択回路とを備える。該ＰＬＬ回路は、パワーオン直後においてはチャージポンプの電流能力の切り替えによって、それ以外の場合においては位相比較器の出力信号に対する波形整形によって、該ＰＬＬ回路の各特性の調整を行う。これにより、該ＰＬＬ回路は、ジッタの発生やロック時間の増大を解消し、制御電圧信号に高周波成分のノイズが重畳する問題を改善する機能を実現している。

また、電子デバイスの高速化への要求に基づくクロックの高周波数化は、上述したジッタの増大といった問題以外に、電磁妨害ＥＭＩ（ＥＭＩ：Electromagnetic Interference）の増大という問題も引き起こしている。クロックの高周波数化は、ＬＳＩ自体やその周辺回路、他の電子デバイス等に対してＥＭＩが与える影響をさらに増大させることから、ＥＭＩを効果的に低減するＳＳＣＧ（Spread Spectrum Clock Generator）技術の重要性は高まっている。

ＳＳＣＧ技術は、スペクトラム拡散機能を付加したクロック生成技術である。スペクトラム拡散機能を有するクロック生成技術としては、典型的には、ＰＬＬ回路を用いたアナログ方式、及び遅延回路を用いたデジタル方式が知られている。具体的には、ＳＳＣＧ技術は、電子デバイス等が放射する電磁妨害（ＥＭＩ：Electromagnetic Interference）のエネルギーのスペクトルが特定の周波数帯域に集中しないように、クロックの周波数を変調し、これにより、ＥＭＩのエネルギーを所定の周波数帯域に分散し、そのピーク値を抑圧することができる。

クロック生成回路がスペクトラム拡散機能を有する場合、ジッタが発生しやすくなるため、該ジッタの発生を抑制する必要がある。

例えば、下記特許文献２は、参照クロックのカウント回数に応じてプログラマブル分周器の分周比を変動させ、該プログラマブル分周器の分周比の周期に基づいて、チャージポンプ回路の駆動電流の量を制御するクロック生成回路を開示する。具体的には、特許文献２のクロック生成回路は、電圧制御発振回路と、プログラマブル分周器と、分周器と、位相比較器と、チャージポンプ回路とを有するＰＬＬ回路を備え、カウンタと、分周比変更手段と、チャージポンプ回路の駆動電流の量の制御手段とを備える。該クロック生成回路は、該プログラマブル分周器の分周比を定期的に増減させて、周波数が変調されたクロックを生成するスペクトラム拡散機能を有する。これにより、該クロック生成回路は、ジッタの発生を抑制するとともに、残ピークノイズを低減させる機能を実現している。

特開２０００−２２４０３５号公報 特開２０１２−１６５０３６号公報

クロックの高周波数化に伴い、高い応答特性が求められるＰＬＬ回路において、ＥＭＩ対策は極めて重要である。しかしながら、ＥＭＩを解消するためにスペクトラム拡散機能をＰＬＬ回路に対して用いた場合、変調は基準クロックに対して常に行われ続けるため、基準クロックに対する参照クロックのスキューは、スペクトラム拡散機能を使用しない状態よりも増大してしまう。これにより、スペクトラム拡散機能を有するＰＬＬ回路の応答特性は、該機能を用いていないＰＬＬ回路に比べて悪化するという問題がある。また、スペクトラム拡散機能を有するＰＬＬ回路においては、該ＰＬＬ回路よりも後段に接続される論理回路や、それらを含んだ半導体集積回路全体の設計における各クロック信号間のタイミング調整が難化する為、該半導体集積回路に必要な回路素子数が増え、該半導体集積回路の回路規模や設計工数が増大してしまう。

上述した特許文献１に開示される従来のＰＬＬ回路は、製造プロセスによる素子特性のバラツキに起因する特性のバラツキを解消しつつ、高い応答性の確保とジッタの発生の抑制とを実現するため、基準クロックと参照クロックとの位相差に基づいてチャージポンプ回路の駆動電流の量を制御するものの、スペクトラム拡散機能を備えるものではなかった。従って、スペクトラム拡散機能が付加されることにより増大する、基準クロックに対する参照クロックのスキューに対する考慮は一切なされていなかった。

また、上述した特許文献２に開示されるクロック生成回路は、ジッタ特性の悪化を抑制するにあたって、スペクトラム拡散機能による参照クロックの周波数変調の変動周期によるジッタ特性への影響を考慮していたものの、その他の要因（例えば、温度変化や、製造プロセスによる素子特性のバラツキや、出力負荷の変動や、ＥＭＩ等）による影響に対する考慮は一切なされていなかった。

そこで、本発明は、スペクトラム拡散機能を行いつつ、スペクトラム拡散周波数変調に起因する基準クロックに対する参照クロックのスキューの増大を、ジッタ特性の悪化を抑制しながら低減することができる、クロック生成回路を提供することを目的とする。

上記課題を解決するための本発明は、以下の技術的特徴乃至は発明特定事項を含んで構成される。

即ち、ある観点に従う本発明は、スペクトラム拡散周波数変調された基準クロックに基づいて出力クロックを生成し、出力するクロック生成回路であって、前記基準クロックと前記出力クロックに対応する参照クロックとの位相差を検出する位相比較器と、前記位相比較器により検出された前記位相差と所定の電流制御信号とに基づいて電流量を制御した駆動信号を出力するチャージポンプ回路と、前記チャージポンプ回路から出力された駆動信号に応じた周波数を有する前記出力クロックを出力する電圧制御発振回路と、前記基準クロックと前記参照クロックとの間のスキューの値の時間的変動に基づいて、前記所定の電流制御信号を生成し、該所定の電流制御信号を前記チャージポンプ回路に出力する、スキュー調整回路と、を備えるクロック生成回路である。

ここで、前記スキュー調整回路は、所定のカウンタクロックに従って、前記基準クロックと前記参照クロックとの間のスキューの値を計測しても良い。

また、前記スキュー調整回路は、前記スキューの値が極大値から極小値に至るまでの経過時間に基づいて、前記所定の電流制御信号を生成し出力しても良い。

さらに、前記スキュー調整回路は、前記スキューの値が前記極大値から前記極小値に至るまでに前記スキューの値を計測した回数をカウントし、該カウントした回数に基づいて前記経過時間を決定しても良い。

さらにまた、前記スキュー調整回路は、前記カウントした回数が所定回数より多い場合に、前記チャージポンプ回路の駆動電流の量を増大させるように前記電流制御信号を制御し、前記カウントした回数が前記所定回数より少ない場合に、前記チャージポンプ回路の駆動電流の量を減少させるように前記電流制御信号を制御しても良い。

また、前記スキュー調整回路は、前記スペクトラム拡散周波数変調の変調極性が負である場合、前記スキューの値の計測を停止しても良い。

また、前記チャージポンプ回路は、前記所定の電流制御信号に基づいて、電源線から前記駆動信号を出力するためのチャージポンプ出力線に電流を供給することにより、前記駆動信号の電流量を制御しても良い。

また、前記チャージポンプ回路は、前記所定の電流制御信号に基づいて、前記駆動信号を出力するためのチャージポンプ出力線から接地線に電流を引き抜くことにより、前記駆動信号の電流量を制御しても良い。

さらに、別の観点に従う本発明は、スペクトラム拡散周波数変調された基準クロックに基づいて出力クロックを生成し、出力するクロック生成回路であって、前記基準クロックと前記出力クロックに対応する参照クロックとの位相差を検出する位相比較器と、前記位相比較器により検出された前記位相差と所定の電流制御信号とに基づいて電流量を制御した駆動信号を出力するチャージポンプ回路と、前記チャージポンプ回路から出力された駆動信号に応じた周波数を有する前記出力クロックを出力する電圧制御発振回路と、前記スペクトラム拡散周波数変調の変調極性が正の場合、前記基準クロックを基準信号として出力するとともに、前記参照クロックを参照信号として出力し、前記変調極性が負の場合、前記参照クロックを前記基準信号として出力し、前記基準クロックを前記参照信号として出力する入力切替回路と、前記基準信号と前記参照信号との間のスキューの値の時間的変動に基づいて、前記所定の電流制御信号を生成し、該所定の電流制御信号を前記チャージポンプ回路に出力する、スキュー調整回路と、を備えるクロック生成回路である。

前記入力切替回路は、前記変調極性が正の場合に前記基準クロックを前記基準信号として選択し、前記変調極性が負の場合に前記参照クロックを前記基準信号として選択する第１の選択回路と、前記変調極性が正の場合に前記参照クロックを前記参照信号として選択し、前記変調極性が負の場合に前記基準クロックを前記参照信号として選択する第２の選択回路と、を備えても良い。

本発明によれば、スペクトラム拡散機能を有するＰＬＬ回路を含むクロック生成回路は、ジッタ特性の悪化を抑制しながら、基準クロックに対する参照クロックのスキューの増大を低減できるようになる。

本発明の他の技術的特徴、目的、及び作用効果乃至は利点は、添付した図面を参照して説明される以下の実施形態により明らかにされる。

本発明の一実施形態に係るクロック生成回路の構成の一例を示す図である。 図１に示したＰＬＬ回路及びスキュー調整回路の構成の概略回路図を示す図である。 図２に示したチャージポンプ回路の構成の概略回路図を示す図である。 本発明の実施形態に係るクロック生成回路における、各種特性と経過時間との関係を数値計算シミュレーションにより示した図である。 本発明の実施形態に係るクロック生成回路におけるスキュー調整回路の概略回路構成の他の例を示す図である。

次に、本発明の実施の形態について、図面を参照しつつ説明する。

図１は、本発明の一実施形態に係るクロック生成回路の構成の一例を示す図である。同図に示すように、クロック生成回路１は、例えば、ＳＳＣＧ回路１０と、ＰＬＬ回路２０と、スキュー調整回路３０とを含んで構成される。

ＳＳＣＧ回路１０は、入力クロックＩＣＬＫに対して、予め定められた変調プロファイルに基づいてスペクトラム拡散周波数変調を行い、該変調した信号を基準クロックＲＣＬＫとして、ＰＬＬ回路２０及びスキュー調整回路３０へ出力する。また、ＳＳＣＧ回路１０は、入力クロックＩＣＬＫに対する周波数変調の極性を、変調極性信号ＭＣＮＴとして、スキュー調整回路３０へ出力する。具体的には、ＳＳＣＧ回路１０は、該周波数変調の極性が「正」である場合、変調極性信号ＭＣＮＴの電位を電源線ＶＤＤの電位、即ち“Ｈ”に遷移させる。また、ＳＳＣＧ回路１０は、該周波数変調の極性が「正」でない場合、変調極性信号ＭＣＮＴの電位を接地線ＧＮＤの電位、即ち“Ｌ”に遷移させる。変調プロファイルは、ＳＳＣＧ回路１０において、入力クロックへの周波数変調における、経過時間に対する周波数の変動量を表す特性である。変調プロファイルは、例えばＳＳＣＧ回路１０を構成する各回路素子のパラメータや該回路の回路構成によって定められる。なお、ＳＳＣＧ回路１０は、ＰＬＬ回路を用いたアナログ方式、遅延回路を用いたデジタル方式のどちらの方式で構成されても構わない。

ＰＬＬ回路２０は、ＳＳＣＧ回路１０から基準クロックＲＣＬＫを受け、スキュー調整回路３０から入力される電流制御信号ＩＣＮＴに基づいて、後述するチャージポンプ回路２２の駆動電流を調整し、該クロックを所望の周波数に変調し、変調した該クロックを出力クロックＯＣＬＫとして出力する。また、ＰＬＬ回路２０は、出力クロックＯＣＬＫを分周することで参照クロックＦＣＬＫを生成し、該クロックを位相比較器２１（図２参照）にフィードバックすることで、基準クロックＲＣＬＫの位相に対して出力クロックＯＣＬＫの位相の同期をとるとともに、参照クロックＦＣＬＫをスキュー調整回路３０に出力する。

スキュー調整回路３０は、ＳＳＣＧ回路１０から基準クロックＲＣＬＫを受けるとともに、ＰＬＬ回路２０から参照クロックＦＣＬＫを受け、基準クロックＲＣＬＫと参照クロックＦＣＬＫとの位相差に基づいて、後述するように、ＰＬＬ回路２０内のチャージポンプ回路２２における駆動電流の量を決定し、該駆動電流の量を電流制御信号ＩＣＮＴとして、ＰＬＬ回路２０に出力する。また、スキュー調整回路３０は、ＳＳＣＧ回路１０からクロック変調極性信号ＭＣＮＴを受け、該信号の電位が“Ｈ”、即ちＳＳＣＧ回路１０の変調極性が「正」である場合上述した動作を実施し、該信号の電位が“Ｌ”、即ち該変調極性が「正」でない場合は上述した動作を停止する。

図２は、図１に示したＰＬＬ回路及びスキュー調整回路の構成の概略回路図を示す図である。同図に示すように、ＰＬＬ回路２０は、例えば、位相比較器２１と、チャージポンプ回路２２と、ローパスフィルタ２３と、電圧制御発振回路２４と、分周器２５とを含んで構成される。

位相比較器２１は、ＳＳＣＧ回路１０から基準クロックＲＣＬＫを受けるとともに、分周器２５から参照クロックＦＣＬＫを受け、該クロックの位相を比較し、比較結果に応じて該クロックの間の位相差を、一対の位相誤差信号ＵＰ及びＤＮとして、チャージポンプ回路２２に出力する。

チャージポンプ回路２２は、位相比較器２１から出力される位相誤差信号ＵＰ及びＤＮを、スキュー調整回路３０から出力される電流制御信号ＩＣＮＴに基づいて、信号電流に変換し、該信号電流を駆動信号ＩＣＰとして、ローパスフィルタ２３に出力する。チャージポンプ回路２２において、チャージポンプ出力線Ｗ＿ＩＣＰの電位の増減は位相誤差信号ＵＰ及びＤＮによって決定され、該出力線に流れる電流は電流制御信号ＩＣＮＴによって決定される。また、チャージポンプ回路２２は、バイアス電源ＶＢ１及びＶＢ２に基づいて、後述するトランジスタＴＲ３及びＴＲ４のゲートを、所定の電位に保持する。

ローパスフィルタ２３は、チャージポンプ回路２２から出力される駆動信号ＩＣＰを受け、該信号に対して平滑化を行い信号電位に変換し、信号電位に変換した該信号を電位制御信号ＶＣＮＴとして電圧制御発振回路２４に出力する。

電圧制御発振回路２４は、ローパスフィルタ２３から出力される電位制御信号ＶＣＮＴを受け、該信号の電位に応じた周波数で発振することによって、出力クロックＯＣＬＫを生成し、該信号を分周器２５に出力し、また該信号をクロック生成回路１の出力信号として外部に出力する。

分周器２５は、電圧制御発振回路２４から出力される出力クロックＯＣＬＫを受け、所定の分周数だけ分周を行うことで参照クロックＦＣＬＫを生成し、該クロックを位相比較器２１に出力する。

また、同図に示すように、スキュー調整回路３０は、例えば、リングオシレータ３１と、リングクロックカウンタ３２と、コンパレータ３３と、サイクルカウンタ３４と、チャージポンプ電流制御回路３５とを含んで構成される。

リングオシレータ３１は、例えば、奇数個の遅延素子（インバータ）（図示せず）をリング状に接続されることによって構成される発振回路である。リングオシレータ３１は、所定の周波数で発振し、カウンタクロックＲＧＣＬＫをリングクロックカウンタ３２に出力する。

リングクロックカウンタ３２は、ＳＳＣＧ回路１０から出力される基準クロックＲＣＬＫを測定開始端子ＳＴＡで受けるとともに、ＰＬＬ回路２０から出力される参照クロックＦＣＬＫを測定終了端子ＥＮＤで受け、基準クロックＲＣＬＫに対する参照クロックＦＣＬＫの遅延時間、即ちスキューを、リングオシレータ３１から出力されるカウンタクロックＲＧＣＬＫによってカウントする。リングクロックカウンタ３２は、該カウントによって得た該スキューを、スキューカウント信号ＳＣＮＴとして該信号を出力端子ＯＵＴからコンパレータ３３に出力する。また、リングクロックカウンタ３２は、ＳＳＣＧ回路１０から変調極性信号ＭＣＮＴをイネーブル端子ＥＮで受け、該信号の電位が“Ｈ”である場合のみ前述した動作を行い、該信号の電位が“Ｌ”である場合は該回路の動作を停止する。

コンパレータ３３は、例えば、複数のレジスタ及び比較回路によって構成される（図示せず）。コンパレータ３３は、リングクロックカウンタ３２からスキューカウント信号ＳＣＮＴを受け、該信号が保持する基準クロックＲＣＬＫに対する参照クロックＦＣＬＫのスキューの値の時間変動に応じて、カウントクロックＰＬＳ及びリセット信号ＲＥＳを制御し、それらの信号をサイクルカウンタ３４に出力する。

具体的には、コンパレータ３３は、リングクロックカウンタ３２からスキューカウント信号ＳＣＮＴを受け、該信号が示す基準クロックＲＣＬＫに対する参照クロックＦＣＬＫのスキューの値を、内部のレジスタに保存する。コンパレータ３３は、内部のレジスタに保存された該カウント数の（Ｍ−２）乃至Ｍ回目の値を比較し、該カウント数の（Ｍ−１）回目の値が該カウント数の（Ｍ−２）及びＭ回目の値よりも大きい場合、即ち該カウント数の値が極大値であると判断した場合、カウントクロックＰＬＳの出力を開始するとともに、リセット信号ＲＥＳの電位を“Ｌ”に遷移させる。また、コンパレータ３３は、該カウント数の（Ｍ−１）回目の値が、該カウント数の（Ｍ−２）回目及びＭ回目の値よりも小さい場合、即ち該カウント数の値が極小値であると判断した場合、カウントクロックＰＬＳの出力を停止するとともに、リセット信号ＲＥＳの電位を“Ｈ”に遷移させ、さらに内部レジスタ及び比較回数をリセットする。なお、カウントクロックＰＬＳは、該クロックがサイクルカウンタ３４に出力されている間、スキュー信号ＳＣＮＴがリングクロックカウンタ３２からコンパレータ３３へ入力される毎に交番する。また、コンパレータ３３は、パワーオン直後において、内部レジスタ及び比較回数のリセットを行い、リセット信号ＲＥＳの電位を“Ｈ”に遷移させる。

サイクルカウンタ３４は、コンパレータ３３から入力されるリセット信号ＲＥＳに基づいて、該回路から入力されるカウントクロックＰＬＳの立ち上がり又は立下りエッジの数をカウントし、該カウント回数をループ帯域幅カウント信号ＢＣＮＴとして、チャージポンプ電流制御回路３５に出力する。具体的には、サイクルカウンタ３４は、リセット信号ＲＥＳの電位が“Ｌ”の間、カウントクロックＰＬＳの立ち上がり又は立下がりエッジの数をカウントする。次に、サイクルカウンタ３４は、リセット信号ＲＥＳの電位が“Ｈ”になった時、該カウント数をループ帯域幅カウント信号ＢＣＮＴとしてチャージポンプ電流制御回路３５に出力し、該カウント回数をリセットする。続いて、サイクルカウンタ３４は、リセット信号ＲＥＳの電位が“Ｈ”の間、動作を停止し、再び該信号の電位が“Ｌ”となった時、前述した動作と同様の動作を行う。

チャージポンプ電流制御回路３５は、サイクルカウンタ３４からループ帯域幅カウント信号ＢＣＮＴを受け、該信号が保持するカウントクロックＰＬＳのカウント回数に応じて、チャージポンプ回路２２の駆動電流の量を決定し、該駆動電流の量を電流制御信号ＩＣＮＴとして、ＰＬＬ回路２０に出力する。

具体的には、チャージポンプ電流制御回路３５は、ループ帯域幅カウント信号ＢＣＮＴが保持するカウントクロックＰＬＳのカウント回数が所定回数（例えば５回）より多いか少ないか或いは同じであるかを判断する。チャージポンプ電流制御回路３５は、該カウント数が所定回数より多いと判断した場合、ＰＬＬ回路２０のループ帯域幅のレンジが広い、即ち応答特性が適正より低いとみなし、チャージポンプ回路２２の駆動電流を増やすように電流制御信号ＩＣＮＴを制御する。また、チャージポンプ電流制御回路３５は、該カウント数が所定回数より少ないと判断した場合、ＰＬＬ回路２０のループ帯域幅のレンジが狭い、即ち応答特性が適正より高いとみなし、チャージポンプ回路２２の駆動電流を減らすように電流制御信号ＩＣＮＴを制御する。さらにチャージポンプ電流制御回路３５は、該カウント数が所定回数と同じであると判断した場合、ＰＬＬ回路２０のループ帯域幅のレンジは適正である、即ち応答特性は適正であるとみなし、チャージポンプ回路２２の駆動電流を維持するように電流制御信号ＩＣＮＴを制御する。

図３は、図２に示したチャージポンプ回路の概略回路図である。同図に示すように、チャージポンプ回路２２は、例えばトランジスタＴＲ１と、トランジスタＴＲ２と、Ｎ個のトランジスタＴＲ３と、Ｎ個のトランジスタＴＲ４と、Ｎ個の電源スイッチＳＷＰと、Ｎ個の電源スイッチＳＷＮとを含んで構成される。

トランジスタＴＲ１は、例えばＰ型ＭＯＳＦＥＴを含んで構成される。即ち、トランジスタＴＲ１のドレインはノード（ｐ）に接続され、ソースはトランジスタＴＲ２のソース及びチャージポンプ出力線Ｗ＿ＩＣＰに接続され、ゲートは位相誤差入力端子Ｗ＿ＵＰに接続される。これによって、トランジスタＴＲ１は、位相比較器２１から入力される位相誤差信号ＵＰに基づいて、電源線ＶＤＤからチャージポンプ出力線Ｗ＿ＩＣＰへの電流供給のオン／オフを切り替える。

トランジスタＴＲ２は、例えばＮ型ＭＯＳＦＥＴを含んで構成される。即ち、トランジスタＴＲ２のドレインはノード（ｑ）に接続され、ソースはトランジスタＴＲ１のソース及びチャージポンプ出力線Ｗ＿ＩＣＰに接続され、ゲートは位相誤差入力端子Ｗ＿ＤＮに接続される。これによって、トランジスタＴＲ２は、位相比較器２１から入力される位相誤差信号ＤＮに基づいて、チャージポンプ出力線Ｗ＿ＩＣＰから接地線ＧＮＤへの電流引き抜きのオン／オフを切り替える。

複数のトランジスタＴＲ３のそれぞれは、例えばＰ型ＭＯＳＦＥＴを含んで構成される。即ち、トランジスタＴＲ３のドレインは電源線ＶＤＤに接続され、トランジスタＴＲ３(0)のソースはノード（ｐ）に接続され、トランジスタＴＲ３(1)〜(n)のソースは電源スイッチＳＷＰに接続され、ゲートはバイアス電源ＶＢ１に接続される。これによって、トランジスタＴＲ３は、バイアス電源ＶＢ１に基づく所定の電流を、電源線ＶＤＤからトランジスタＴＲ１を介してチャージポンプ出力線Ｗ＿ＩＣＰに供給する。

複数のトランジスタＴＲ４のそれぞれは、例えばＮ型ＭＯＳＦＥＴを含んで構成される。即ち、トランジスタＴＲ４のドレインは接地線ＧＮＤに接続され、トランジスタＴＲ４(0)のソースはノード（ｑ）に接続され、トランジスタＴＲ４(1)〜(n)のソースは電源スイッチＳＷＮに接続され、ゲートはバイアス電源ＶＢ２に接続される。これによって、トランジスタＴＲ４は、バイアス電源ＶＢ２に基づく所定の電流を、チャージポンプ出力線Ｗ＿ＩＣＰからトランジスタＴＲ２を介して接地線ＧＮＤに引き抜く。

複数の電源スイッチＳＷＰのそれぞれは、例えばＮ型ＭＯＳＦＥＴを含んで構成される。即ち、電源スイッチＳＷＰ(1)〜(n)は、それぞれトランジスタＴＲ３(1)〜(n)とノード（ｐ）の間に設けられ、該スイッチの制御端子にはそれぞれ電流制御信号線Ｗ＿ＩＣＰＣＮＴ(1)〜(n)が接続される。これによって、電源スイッチＳＷＰは、スキュー調整回路３０から入力される電流制御信号ＩＣＮＴに基づいて、電源線ＶＤＤからチャージポンプ出力線Ｗ＿ＩＣＰへ電流供給を行う際の、該出力線に対する電流供給量を調整する。

複数の電源スイッチＳＷＮのそれぞれは、例えばＮ型ＭＯＳＦＥＴを含んで構成される。即ち、電源スイッチＳＷＮ(1)〜(n)は、それぞれトランジスタＴＲ４(1)〜(n)とノード（ｑ）の間に設けられ、該スイッチの制御端子にはそれぞれ電流制御信号線Ｗ＿ＩＣＰＣＮＴ(1)〜(n)が接続される。これによって、電源スイッチＳＷＮは、スキュー調整回路３０から入力される電流制御信号ＩＣＮＴに基づいて、チャージポンプ出力線Ｗ＿ＩＣＰから接地線ＧＮＤへ電流引き抜きを行う際の、該出力線に対する電流引き抜き量を調整する。

なお、本例ではトランジスタＴＲ１及びＴＲ３は、Ｐ型ＭＯＳＦＥＴにより構成されているが、これに限られるものでなく、Ｎ型ＭＯＳＦＥＴであっても良いし、或いは、バイポーラトランジスタ等であっても良い。また、トランジスタＴＲ２、ＴＲ４、電源スイッチＳＷＰ及びＳＷＮは、Ｎ型ＭＯＳＦＥＴにより構成されているが、これに限られるものでなく、Ｐ型ＭＯＳＦＥＴであっても良いし、或いは、バイポーラトランジスタ等であっても良い。

前述した通り、一般的にＰＬＬ回路のループ帯域幅は、基準クロックの周波数の１０分の１程度の値であることが理想とされる。従って、本発明に係るクロック生成回路１のループ帯域幅もまた、基準クロックＲＣＬＫの周波数の例えば１０分の１程度の値となるように調整される。即ち、クロック生成回路１は、基準クロックＲＣＬＫに対する参照クロックＦＣＬＫのスキューの時間的変動からループ帯域幅を取得し、取得したループ帯域幅と基準クロックＲＣＬＫの周波数とを比較し、該比較結果に基づいて、チャージポンプ回路２２の駆動電流の量を調整することによって、ループ帯域幅を調整する。

図４は、本発明の実施形態に係るクロック生成回路における、各種特性と経過時間との関係を数値計算シミュレーションにより示した図である。同図において、横軸は経過時間を示し、縦軸はそれぞれ、基準クロックＲＣＬＫの周波数の変動、変調極性信号ＭＣＮＴの論理及び基準クロックＲＣＬＫに対する参照クロックＦＣＬＫのスキューを示す。

同図上段は、基準クロックＲＣＬＫの周波数の変動量と経過時間の関係、即ちＳＳＣＧ回路１０における変調プロファイルの特性を示す。同図上段に示すように、ＳＳＣＧ回路１０における変調プロファイルは、例えば三角波である。即ち、ＳＳＣＧ回路１０は、入力信号ＩＣＬＫに対して、所定の時間間隔で周波数上昇変調と周波数下降変調を繰り返し行い、基準クロックＲＣＬＫとして、該信号をＰＬＬ回路２０及びスキュー調整回路３０に出力する。また、ＳＳＣＧ回路１０は、前述した所定の時間間隔に基づいて、変調極性信号ＭＣＮＴの論理を遷移させる。即ち、ＳＳＣＧ回路１０は、基準クロックＲＣＬＫに対して周波数上昇変調が行われる点（ａ）乃至点（ｅ）の区間において、変調極性信号ＭＣＮＴの論理を“Ｈ”に遷移させ、基準クロックＲＣＬＫに対して周波数下降変調が行われる点（ｅ）乃至点（ｆ）の区間において、変調極性信号ＭＣＮＴの論理を“Ｌ”に遷移させる。

同図下段に示すように、基準クロックＲＣＬＫに対する参照クロックＦＣＬＫのスキューは、ＳＳＣＧ回路１０における変調プロファイルに基づいて変動する。即ち、該スキューは、基準クロックＲＣＬＫに対して周波数上昇変調が行われる区間（例えば、点（ａ）乃至点（ｅ）の区間）においては「正」の値となり、基準クロックＲＣＬＫに対して周波数下降変調が行われる区間（例えば、点（ｅ）乃至点（ｆ）の区間）において、「負」の値となる。また、該スキューの値は、クロック生成回路１におけるループ帯域幅と基準クロックＲＣＬＫの周波数が所定の関係になるまで、増減を繰り返す。クロック生成回路１におけるループ帯域幅は、基準クロックＲＣＬＫに対する参照クロックＦＣＬＫの追従速度であるため、該ループ帯域幅は、該スキューの値の時間的変動から得ることができる。ここで、該スキューの値が１つの極大値から次の極大値までに到達するまで（例えば点（ｂ）乃至点（ｄ））の区間における経過時間は、ループ帯域幅の周期に等しい。また、該スキューの値が１つの極大値から次の極小値までに到達するまで（例えば点（ｂ）乃至点（ｃ））の区間における経過時間は、ループ帯域幅の周期の半分の期間に等しい。

クロック生成回路１は、該スキューの値が１つの極大値から次の極小値に到達するまで（例えば、点（ｂ）乃至点（ｃ））の区間における経過時間を測定し、該経過時間を基準クロックＲＣＬＫの周期と比較することで、ループ帯域幅が前述した理想値に対してどの程度ずれているかを判断する。具体的には、クロック生成回路１は該区間における経過時間を、基準クロックＲＣＬＫでカウントすることで測定する。該カウント回数は、ループ帯域幅の周期を２で除した値を基準クロックＲＣＬＫの周期で除した値に概ね等しい。該回路におけるループ帯域幅の周期の理想値は、基準クロックＲＣＬＫの周期の１０倍であるため、クロック生成回路１が前述した理想的な特性を得るためには、該カウント回数は例えば５回であることが求められる。従って、クロック生成回路１は、該カウント回数が所定回数（例えば５回）に対して大きいか小さいか或いは同じであるかを判断し、該比較結果に応じて、チャージポンプ回路２２の駆動電流の量を調整する。なお、本例では、該カウント回数の比較対象を例えば５回としたが、これに限られるものでなく、種々の要因に対応するために別の値としても良い。

クロック生成回路１は、上述した動作を繰り返し実施して、該回路のループ帯域幅を前述した理想的な値に調整することによって、ジッタ特性とのバランスが考慮された応答特性を得る。即ち、クロック生成回路１は、ジッタ特性の悪化を抑制しながら十分に高い応答特性を得る。ここで、クロック生成回路１における、基準クロックＲＣＬＫに対する参照クロックＦＣＬＫのスキューは、該回路の応答特性に応じて増減するため、クロック生成回路１が高い応答特性を得る場合、該回路の該スキューは減少する。従って、本発明に係るクロック生成回路１は、スペクトラム拡散機能による基準クロックＲＣＬＫの周波数変調に起因する基準クロックＲＣＬＫに対する参照クロックＦＣＬＫのスキューの増大を、該スキューの変動のピーク区間からループ帯域幅を取得し該ループ帯域幅を調整することで、ジッタ特性の悪化を抑制しながら低減することができる。

図５は、本発明の実施形態に係るクロック生成回路におけるスキュー調整回路の概略回路構成の他の例を示す図である。即ち、本実施形態に係るスキュー調整回路３０’は、上述したスキュー調整回路３０におけるリングクロックカウンタ３２に代えてリングクロックカウンタ３２’を含んで構成される。また、本実施形態に係るスキュー調整回路３０’は、上述したスキュー調整回路３０の構成に対して、入力切替回路３６が付加された構成となっている。

入力切替回路３６は、例えば選択回路ＭＵＸ１及びＭＵＸ２を含んで構成される。入力切替回路３６は、ＳＳＣＧ回路１０から入力される変調極性信号ＭＣＮＴに基づいて、ＳＳＣＧ回路１０から入力される基準クロックＲＣＬＫ及びＰＬＬ回路２０から入力される参照クロックＦＣＬＫのうち、何れか一方を基準信号ＲＥＦとして、何れか他方を参照信号ＦＥＢとして、これら両方の信号を後述するリングクロックカウンタ３２’に出力する。

選択回路ＭＵＸ１は、例えばマルチプレクサを含んで構成される。選択回路ＭＵＸ１は、入力端子Ａ１で基準クロックＲＣＬＫを受けるとともに、入力端子Ａ２で参照クロックＦＣＬＫを受け、選択端子ＳＥＬに入力される変調極性信号ＭＣＮＴに基づいて、基準クロックＲＣＬＫ及び参照クロックＦＣＬＫの何れかを、基準信号ＲＥＦとして選択し、該信号を出力端子Ｙから後述するリングクロックカウンタ３２’に出力する。具体的には、選択回路ＭＵＸ１は、変調極性信号ＭＣＮＴの電位が“Ｈ”である場合基準クロックＲＣＬＫを選択する一方、変調極性信号ＭＣＮＴの電位が“Ｌ”である場合参照クロックＦＣＬＫを選択して、該信号をリングクロックカウンタ３２’に出力する。

選択回路ＭＵＸ２もまた、例えばマルチプレクサを含んで構成される。選択回路ＭＵＸ２は、入力端子Ａ１で参照クロックＦＣＬＫを受けるとともに、入力端子Ａ２で基準クロックＲＣＬＫを受け、選択端子ＳＥＬに入力される変調極性信号ＭＣＮＴに基づいて、参照クロックＦＣＬＫ及び基準クロックＲＣＬＫの何れかを、参照信号ＦＥＢとして選択し、該信号を出力端子Ｙから後述するリングクロックカウンタ３２’に出力する。具体的には、選択回路ＭＵＸ２は、変調極性信号ＭＣＮＴの電位が“Ｈ”である場合参照クロックＦＣＬＫを選択する一方、変調極性信号ＭＣＮＴの電位が“Ｌ”である場合基準クロックＲＣＬＫを選択して、該信号をリングクロックカウンタ３２’に出力する。

リングクロックカウンタ３２’は、上述したリングクロックカウンタ３２と異なり、イネーブル端子ＥＮの値が常に“Ｈ”に固定されている。具体的には、リングクロックカウンタ３２’は、入力切替回路３６から出力される基準信号ＲＥＦを測定開始端子ＳＴＡで、参照信号ＦＥＢを測定終了端子ＥＮＤで受け、基準信号ＲＥＦに対する参照信号ＦＥＢの遅延時間、即ちスキューを、リングオシレータ３１から出力されるカウンタクロックＲＧＣＬＫによってカウントする。リングクロックカウンタ３２’は、該カウントによって得た該スキューをスキューカウント信号ＳＣＮＴとして、該信号を出力端子ＯＵＴからコンパレータ３３に出力する。また、リングクロックカウンタ３２’は、ＳＳＣＧ回路１０の変調極性に依らず、前述した動作を行う。

本実施形態によれば、基準クロックＲＣＬＫに対する参照クロックＦＣＬＫの遅延時間の測定だけなく、参照クロックＦＣＬＫに対する基準クロックＲＣＬＫの遅延時間の測定も行うことができるようになる。即ち、本実施形態によれば、ＳＳＣＧ回路１０が制御する変調極性が「負」である場合においても、上述したスペクトラム拡散機能に起因する基準クロックＲＣＬＫに対する参照クロックＦＣＬＫのスキューの増大を、ジッタ特性の悪化を抑制しながら低減することができるようになる。

上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。

例えば、本明細書に開示される方法においては、その結果に矛盾が生じない限り、ステップ、動作又は機能を並行して又は異なる順に実施しても良い。説明されたステップ、動作及び機能は、単なる例として提供されており、ステップ、動作及び機能のうちのいくつかは、発明の要旨を逸脱しない範囲で、省略でき、また、互いに結合させることで一つのものとしてもよく、また、他のステップ、動作又は機能を追加してもよい。

また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ（技術的事項）を、適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。

本発明は、ＭＯＳＦＥＴを用いた増幅器を含む半導体集積回路の分野に広く利用することができる。

１…クロック生成回路
１０…ＳＳＣＧ回路
２０…ＰＬＬ回路
２１…位相比較器
２２…チャージポンプ回路
２３…ローパスフィルタ
２４…電圧制御発振回路
２５…分周器
３０…スキュー調整回路
３１…リングオシレータ
３２…リングクロックカウンタ
３３…コンパレータ
３４…サイクルカウンタ
３５…チャージポンプ電流制御回路
３６…入力切替回路

Claims (10)

1. スペクトラム拡散周波数変調された基準クロックに基づいて出力クロックを生成し、出力するクロック生成回路であって、
   前記基準クロックと前記出力クロックに対応する参照クロックとの位相差を検出する位相比較器と、
   前記位相比較器により検出された前記位相差と所定の電流制御信号とに基づいて電流量を制御した駆動信号を出力するチャージポンプ回路と、
   前記チャージポンプ回路から出力された駆動信号に応じた周波数を有する前記出力クロックを出力する電圧制御発振回路と、
   前記基準クロックと前記参照クロックとの間のスキューの値の時間的変動に基づいて、前記所定の電流制御信号を生成し、該所定の電流制御信号を前記チャージポンプ回路に出力する、スキュー調整回路と、
   を備えるクロック生成回路。
2. 前記スキュー調整回路は、所定のカウンタクロックに従って、前記基準クロックと前記参照クロックとの間のスキューの値を計測する、請求項１記載のクロック生成回路。
3. 前記スキュー調整回路は、前記スキューの値が極大値から極小値に至るまでの経過時間に基づいて、前記所定の電流制御信号を生成し出力する、請求項１記載のクロック生成回路。
4. 前記スキュー調整回路は、前記スキューの値が前記極大値から前記極小値に至るまでに前記スキューの値を計測した回数をカウントし、該カウントした回数に基づいて前記経過時間を決定する、請求項３記載のクロック生成回路。
5. 前記スキュー調整回路は、
   前記カウントした回数が所定回数より多い場合に、前記チャージポンプ回路の駆動電流の量を増大させるように前記電流制御信号を制御し、
   前記カウントした回数が前記所定回数より少ない場合に、前記チャージポンプ回路の駆動電流の量を減少させるように前記電流制御信号を制御する、請求項４記載のクロック生成回路。
6. 前記スキュー調整回路は、前記スペクトラム拡散周波数変調の変調極性が負である場合、前記スキューの値の計測を停止する、請求項１記載のクロック生成回路。
7. 前記チャージポンプ回路は、前記所定の電流制御信号に基づいて、電源線から前記駆動信号を出力するためのチャージポンプ出力線に電流を供給することにより、前記駆動信号の電流量を制御する、請求項１記載のクロック生成回路。
8. 前記チャージポンプ回路は、前記所定の電流制御信号に基づいて、前記駆動信号を出力するためのチャージポンプ出力線から接地線に電流を引き抜くことにより、前記駆動信号の電流量を制御する、
   請求項１記載のクロック生成回路。
9. スペクトラム拡散周波数変調された基準クロックに基づいて出力クロックを生成し、出力するクロック生成回路であって、
   前記基準クロックと前記出力クロックに対応する参照クロックとの位相差を検出する位相比較器と、
   前記位相比較器により検出された前記位相差と所定の電流制御信号とに基づいて電流量を制御した駆動信号を出力するチャージポンプ回路と、
   前記チャージポンプ回路から出力された駆動信号に応じた周波数を有する前記出力クロックを出力する電圧制御発振回路と、
   前記スペクトラム拡散周波数変調の変調極性が正の場合、前記基準クロックを基準信号として出力するとともに、前記参照クロックを参照信号として出力し、前記変調極性が負の場合、前記参照クロックを前記基準信号として出力し、前記基準クロックを前記参照信号として出力する入力切替回路と、
   前記基準信号と前記参照信号との間のスキューの値の時間的変動に基づいて、前記所定の電流制御信号を生成し、該所定の電流制御信号を前記チャージポンプ回路に出力する、スキュー調整回路と、
   を備えるクロック生成回路。
10. 前記入力切替回路は、
    前記変調極性が正の場合に前記基準クロックを前記基準信号として選択し、前記変調極性が負の場合に前記参照クロックを前記基準信号として選択する第１の選択回路と、
    前記変調極性が正の場合に前記参照クロックを前記参照信号として選択し、前記変調極性が負の場合に前記基準クロックを前記参照信号として選択する第２の選択回路と、を備える、
    請求項９記載のクロック生成回路。