JP6309283B2 - Electret, method for manufacturing the same, and power generation apparatus using the same - Google Patents

Electret, method for manufacturing the same, and power generation apparatus using the same Download PDF

Info

Publication number
JP6309283B2
JP6309283B2 JP2014011084A JP2014011084A JP6309283B2 JP 6309283 B2 JP6309283 B2 JP 6309283B2 JP 2014011084 A JP2014011084 A JP 2014011084A JP 2014011084 A JP2014011084 A JP 2014011084A JP 6309283 B2 JP6309283 B2 JP 6309283B2
Authority
JP
Japan
Prior art keywords
electret
porous
layer
sio
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014011084A
Other languages
Japanese (ja)
Other versions
JP2015138930A (en
Inventor
誠司 青柳
誠司 青柳
昌人 鈴木
昌人 鈴木
高橋　智一
智一 高橋
泰弘 吉川
泰弘 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Kansai University
Original Assignee
Rohm Co Ltd
Kansai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Kansai University filed Critical Rohm Co Ltd
Priority to JP2014011084A priority Critical patent/JP6309283B2/en
Priority to PCT/JP2015/051804 priority patent/WO2015111689A1/en
Publication of JP2015138930A publication Critical patent/JP2015138930A/en
Application granted granted Critical
Publication of JP6309283B2 publication Critical patent/JP6309283B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/02—Electrets, i.e. having a permanently-polarised dielectric
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N1/00—Electrostatic generators or motors using a solid moving electrostatic charge carrier
    • H02N1/06—Influence generators
    • H02N1/08—Influence generators with conductive charge carrier, i.e. capacitor machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Description

本発明は、エレクトレットとその製造方法、並びに、これを用いた発電装置に関する。   The present invention relates to an electret, a manufacturing method thereof, and a power generation apparatus using the same.

近年、低消費電力の電子機器（無線センサネットワークなど）向けに期待されている電源として、環境中の振動から電力を生み出す振動型の環境発電装置（ＶＥＨ［vibrating energy harvester］）が広く開発されている。環境中における振動の周波数は、一般に数Ｈｚ〜数十Ｈｚのオーダーであるので、エレクトレットを用いた静電型ＶＥＨで生成される電力は、磁石を用いた電磁型ＶＥＨで生成される電力よりも一般的に高い。   In recent years, a vibration-type energy harvesting device (VEH [vibrating energy harvester]) that generates power from vibrations in the environment has been widely developed as a power source expected for low-power-consumption electronic devices (such as wireless sensor networks). Yes. Since the vibration frequency in the environment is generally on the order of several Hz to several tens of Hz, the electric power generated by the electrostatic VEH using the electret is more than the electric power generated by the electromagnetic VEH using the magnet. Generally high.

なお、ＭＥＭＳ［micro electromechanical system］技術を用いて製造されるＶＥＨに関連する背景技術としては、例えば、本願の出願人らによって提案された特許文献１〜３を挙げることができる。また、エレクトレットに関連する背景技術としては、例えば、非特許文献１〜３を挙げることができる。   In addition, as a background art relevant to VEH manufactured using MEMS [micro electromechanical system] technology, patent documents 1-3 proposed by applicants of this application can be mentioned, for example. Moreover, as background art relevant to an electret, a nonpatent literature 1-3 can be mentioned, for example.

特開２０１１−６６９６１公報JP 2011-66961 A 特開２０１３−５５７２４公報JP2013-55724A 特開２０１３−１５０３８７公報JP 2013-150387 A

K.Kashiwagi,K.Okano,T.Miyajima,Y.Sera,N.Tanabe,Y.Morizawa,and Y.Suzuki,"Nano-cluster-enhanced high-performance perfluoro-polymer electrets for energy harvesting",J.Micromech.Microeng.21(2011)125016(8pp)K. Kashiwagi, K. Okano, T. Miyajima, Y. Sera, N. Tanabe, Y. Morizawa, and Y. Suzuki, "Nano-cluster-enhanced high-performance perfluoro-polymer electrets for energy harvesting", J. Micromech .Microeng.21 (2011) 125016 (8pp) N.Behrendt,C.Greiner,F.Fischer,T.Frese,V.altstadt,H.-W.Schmidt,R.Giesa,J.Hillenbrand,and G.M.Sessler,"Morphology and electret behaviour of microcellular high glass temperature films",Appl.Phys.A85,87-93(2006)N.Behrendt, C.Greiner, F.Fischer, T.Frese, V.altstadt, H.-W.Schmidt, R.Giesa, J.Hillenbrand, and GMSessler, "Morphology and electret behavior of microcellular high glass temperature films ", Appl.Phys.A85,87-93 (2006) M.Wegener,W.Wirges,and B.Tiersch,"Porous polytetrafluoroethylene(PTTE) electret films: porosity and time dependent charging behavior of the free surface",J Porous Mater(2007) 14:111-118M. Wegener, W. Wirges, and B. Tiersch, "Porous polytetrafluoroethylene (PTTE) electret films: porosity and time dependent charging behavior of the free surface", J Porous Mater (2007) 14: 111-118

エレクトレットの表面電荷密度は、ＶＥＨ用途において最も重要な特性である。なぜなら、ＶＥＨで生成される電力は、理論上エレクトレットの表面積に比例するからである。従来、エレクトレットの素材としては、フッ化炭素ポリマーや二酸化珪素（ＳｉＯ2）が最も多く用いられている。これは、上記の素材が他の素材に比べてより多くの電荷を保持できるからである。ＣＹＴＯＰ［登録商標］は、エレクトレット素材としてよく知られているフッ化炭素ポリマーである。ＣＹＴＯＰの表面電荷密度や経時的安定性は、ＳｉＯ2のそれよりも優れている。ＣＹＴＯＰに捕捉される電荷密度は、ＣＹＴＯＰにナノクラスターを導入することにより高めることができる（図２の左欄を参照）。これは、電荷がナノクラスターとＣＹＴＯＰとの界面で捕捉されるからである。しかしながら、ＣＹＴＯＰの熱耐性は、ＳｉＯ2の熱耐性よりも低い。これは、ＣＹＴＯＰが有機素材であることに起因する。 The electret surface charge density is the most important property in VEH applications. This is because the electric power generated by VEH is theoretically proportional to the surface area of the electret. Conventionally, fluorocarbon polymers and silicon dioxide (SiO 2 ) are most often used as the material for electrets. This is because the above materials can hold more charges than other materials. CYTOP [registered trademark] is a fluorocarbon polymer well known as an electret material. The surface charge density and stability over time of CYTOP are superior to that of SiO 2 . The charge density captured by CYTOP can be increased by introducing nanoclusters into CYTOP (see left column in FIG. 2). This is because charges are trapped at the interface between the nanoclusters and CYTOP. However, the heat resistance of CYTOP is lower than that of SiO 2 . This is because CYTOP is an organic material.

本発明は、上記の課題に鑑み、高い表面電位と高い熱耐性を併せ持つエレクトレット及びその製造方法、並びに、これを用いた発電装置を提案する。   In view of the above problems, the present invention proposes an electret having both a high surface potential and high heat resistance, a method for manufacturing the same, and a power generation apparatus using the electret.

本発明に係るエレクトレットは、少なくとも一部がポーラス構造を持つ無機絶縁体によって形成されている構成（第１の構成）とされている。   The electret according to the present invention has a configuration (first configuration) in which at least a part is formed of an inorganic insulator having a porous structure.

なお、上記第１の構成から成るエレクトレットは、非ポーラス構造のベース層とポーラス構造のポーラス層とを有する構成（第２の構成）にするとよい。   Note that the electret having the first configuration may have a configuration (second configuration) including a non-porous base layer and a porous layer.

また、上記第２の構成から成るエレクトレットにおいて、前記ベース層と前記ポーラス層は、交互に複数積層されている構成（第３の構成）にするとよい。   In the electret having the second configuration, the base layer and the porous layer may have a plurality of layers alternately stacked (third configuration).

また、上記第１〜第３いずれかの構成から成るエレクトレットにおいて、前記無機絶縁体は、無機半導体または無機導体の酸化物、窒化物、若しくは、炭化物である構成（第４の構成）にするとよい。   In the electret having any one of the first to third configurations, the inorganic insulator may have a configuration (fourth configuration) that is an oxide, nitride, or carbide of an inorganic semiconductor or an inorganic conductor. .

また、上記第４の構成から成るエレクトレットは、前記無機半導体または前記無機導体によって形成された下地層をさらに有する構成（第５の構成）にするとよい。   Moreover, the electret which consists of said 4th structure is good to set it as the structure (5th structure) which further has a base layer formed with the said inorganic semiconductor or the said inorganic conductor.

また、上記第４または第５の構成から成るエレクトレットにおいて、前記無機半導体はドーパントが添加されたシリコンである構成（第６の構成）にするとよい。   Moreover, the electret which consists of said 4th or 5th structure WHEREIN: The said inorganic semiconductor is good to set it as the structure (6th structure) which is the silicon | silicone to which the dopant was added.

また、本発明に係るエレクトレットの製造方法は、無機半導体または無機導体にポーラス化処理を施すステップと、前記ポーラス化処理が施された無機半導体または無機導体に絶縁化処理を施すステップと、を有する構成（第７の構成）とされている。   Moreover, the manufacturing method of the electret which concerns on this invention has the step which performs the porous-izing process to an inorganic semiconductor or an inorganic conductor, and the step which performs the insulation process to the inorganic semiconductor or the inorganic conductor to which the said porous-ized process was performed The configuration (seventh configuration) is adopted.

なお、上記第７の構成から成るエレクトレットの製造方法は、前記ポーラス化処理によって前記無機半導体または前記無機導体を第１の深さまでポーラス化するとともに、前記絶縁化処理によって前記無機半導体または前記無機導体を前記第１の深さよりも大きい第２の深さまで絶縁化することにより、非ポーラス構造のベース層とポーラス構造のポーラス層を有する無機絶縁体を形成する構成（第８の構成）にするとよい。   In addition, the manufacturing method of the electret which consists of the said 7th structure makes the said inorganic semiconductor or the said inorganic conductor porous to the 1st depth by the said porous processing, and the said inorganic semiconductor or the said inorganic conductor by the said insulation processing It is good to make it the structure (8th structure) which forms the inorganic insulator which has the base layer of a non-porous structure, and the porous layer of a porous structure by insulating to 2nd depth larger than the said 1st depth. .

また、上記第８の構成から成るエレクトレットの製造方法は、無機半導体または無機導体を積層形成するステップをさらに有し、前記ポーラス化処理は、前記無機半導体または前記無機導体を積層形成する毎に実施され、前記絶縁化処理は、一層分のポーラス化処理が完了する毎に実施される、或いは、複数層分のポーラス化処理が完了する毎に実施される、若しくは、全ての層のポーラス化処理が完了した後に実施される構成（第９の構成）にするとよい。   The method of manufacturing an electret having the eighth configuration further includes a step of forming an inorganic semiconductor or an inorganic conductor in layers, and the porous treatment is performed each time the inorganic semiconductor or the inorganic conductor is formed in a stack. The insulating treatment is performed every time the porous processing for one layer is completed, or is performed every time the porous processing for a plurality of layers is completed, or the porous processing for all layers is performed. It is good to set it as the structure implemented after completion of (9th structure).

また、上記第７〜第９いずれかの構成から成るエレクトレットの製造方法で、前記ポーラス化処理は、アノードエッチング処理である構成（第１０の構成）にするとよい。   In the electret manufacturing method having any one of the seventh to ninth configurations, the porous treatment may be an anode etching process (tenth configuration).

また、上記第１０の構成から成るエレクトレットの製造方法において、前記アノードエッチング処理に用いられるエッチング溶液は、フッ化水素、イオン交換水、及び、エタノールを含む構成（第１１の構成）にするとよい。   In the electret manufacturing method having the tenth configuration, the etching solution used for the anode etching treatment may have a configuration (eleventh configuration) containing hydrogen fluoride, ion-exchanged water, and ethanol.

また、上記第７〜第１１いずれかの構成から成るエレクトレットの製造方法において、前記絶縁化処理は、酸化処理、窒化処理、または、炭化処理である構成（第１２の構成）にするとよい。   In the electret manufacturing method having any one of the seventh to eleventh configurations, the insulating treatment may be an oxidation treatment, a nitriding treatment, or a carbonization treatment (a twelfth configuration).

また、上記第１２の構成から成るエレクトレットの製造方法にて、前記酸化処理は、水蒸気雰囲気中で実施される構成（第１３の構成）にするとよい。   In the electret manufacturing method having the twelfth configuration, the oxidation treatment may be performed in a steam atmosphere (a thirteenth configuration).

また、本発明に係る発電装置は、少なくとも一部がポーラス構造を持つ無機絶縁体によって形成されたエレクトレットを有し、振動に伴う静電容量の変化を利用して発電を行う構成（第１４の構成）とされている。   The power generation device according to the present invention includes an electret formed of an inorganic insulator having at least a porous structure, and generates power by using a change in electrostatic capacity associated with vibration (fourteenth aspect). Composition).

なお、上記第１４の構成から成る発電装置において、前記エレクトレットは、非ポーラス構造のベース層とポーラス構造のポーラス層とを有する構成（第１５の構成）にするとよい。   Note that in the power generation device having the fourteenth configuration, the electret may be configured to have a non-porous base layer and a porous porous layer (fifteenth configuration).

また、上記第１５の構成から成る発電装置において、前記ポーラス層の厚みは、０μｍよりも大きく２μｍよりも小さい構成（第１６の構成）にするとよい。   In the power generation device having the fifteenth configuration, the porous layer may have a thickness greater than 0 μm and smaller than 2 μm (sixteenth configuration).

また、上記第１５または第１６の構成から成る発電装置において、前記ベース層の厚みは、０．２μｍ以上である構成（第１７の構成）にするとよい。   In the power generation device having the fifteenth or sixteenth configuration, the base layer may have a thickness (a seventeenth configuration) in which the thickness of the base layer is 0.2 μm or more.

また、上記第１４〜第１７いずれかの構成から成る発電装置は、誘電体をさらに有し、振動を受けて前記誘電体と前記エレクトレットとの距離が変化することにより発電を行う構成（第１８の構成）にするとよい。   In addition, the power generation device having any one of the fourteenth to seventeenth configurations further includes a dielectric, and generates power when the distance between the dielectric and the electret changes due to vibration (18th). (Configuration).

また、上記第１４〜第１７いずれかの構成から成る発電装置は、所定のギャップ距離を隔てて前記エレクトレットと相対する対向電極をさらに有し、振動を受けて前記対向電極と前記エレクトレットとの重なり面積が変化することにより発電を行う構成（第１９の構成）にするとよい。   The power generation device having any one of the fourteenth to seventeenth configurations further includes a counter electrode facing the electret at a predetermined gap distance, and receives the vibration to overlap the counter electrode and the electret. A configuration in which power generation is performed by changing the area (a nineteenth configuration) is preferable.

また、上記第１９の構成から成る発電装置において、前記エレクトレットの表面は、前記対向電極と同一の間隔でパターニングされている構成（第２０の構成）にするとよい。   In the power generation device having the nineteenth configuration, the surface of the electret may be configured to be patterned at the same interval as the counter electrode (twentieth configuration).

本発明によれば、高い表面電位と高い熱耐性を併せ持つエレクトレットを実現することが可能となる。   According to the present invention, it is possible to realize an electret having both high surface potential and high heat resistance.

エレクトレットと強誘電体を用いた発電装置の概略図Schematic of power generator using electret and ferroelectric 高い表面電荷密度を持つポーラスＳｉＯ2エレクトレットの概念図Conceptual diagram of porous SiO 2 electret with high surface charge density ポーラスＳｉＯ2エレクトレットを製造するためのプロセスフロー図Process flow diagram for manufacturing porous SiO 2 electrets ベースＳｉＯ2上に形成されたポーラスＳｉＯ2の概略断面図Schematic sectional view of porous SiO 2 formed on base SiO 2 ＦＥ−ＳＥＭ写真の一例を示す図The figure which shows an example of a FE-SEM photograph エレクトレットに対する電荷注入用コロナ放電の機構図Mechanism diagram of corona discharge for charge injection to electret ベースＳｉＯ2上のポーラスＳｉＯ2の厚みと表面電位との相関図Correlation diagram between porous SiO 2 thickness and surface potential on base SiO 2 ベースＳｉＯ2上のポーラスＳｉＯ2の表面電荷密度の時間依存性を示す図It shows the time dependence of the surface charge density of the porous SiO 2 on the base SiO 2 加熱温度と正規化表面電荷密度との相関図Correlation diagram between heating temperature and normalized surface charge density 自由振動による発電確認用の実験機構図Experimental mechanism diagram for power generation confirmation by free vibration 負荷抵抗と出力電力との相関図Correlation diagram between load resistance and output power 表面電位の時間依存性を示す図（ベース0.8um、ポーラス0-1um）Diagram showing time dependence of surface potential (base 0.8um, porous 0-1um) 表面電位の時間依存性を示す図（ベース0.4um、ポーラス0-1um）Diagram showing time dependence of surface potential (base 0.4um, porous 0-1um) 表面電位の時間依存性を示す図（ベース0.4um/0.8um、ポーラス0.2um）Diagram showing time dependence of surface potential (base 0.4um / 0.8um, porous 0.2um) 表面電位の時間依存性を示す図（ベース0.2/0.4/0.8um、ポーラス1.0um）Diagram showing time dependence of surface potential (base 0.2 / 0.4 / 0.8um, porous 1.0um) ポーラス膜厚と発電量との相関図（ベース0.4/0.8um）Correlation diagram between porous film thickness and power generation (base 0.4 / 0.8um) ナノポーラス層とベース層の多層化を実現する第１のプロセスフロー図First process flow diagram realizing multi-layering of nanoporous layer and base layer ナノポーラス構造の一例を示す模式断面図Schematic cross section showing an example of nanoporous structure ナノポーラス層とベース層の多層化を実現する第２のプロセスフロー図Second process flow diagram realizing multi-layering of nanoporous layer and base layer 発電装置の第１構成例を示す模式図Schematic diagram showing a first configuration example of the power generation device 発電装置の第２構成例を示す模式図Schematic diagram showing a second configuration example of the power generation device エレクトレットのパターニング例を示す模式断面図Schematic sectional view showing an example of electret patterning パターニングを実現する第１のプロセスフロー図First process flow diagram for realizing patterning パターニングを実現する第２のプロセスフロー図Second process flow diagram for realizing patterning

＜序論＞
エレクトレットは、半永久的に電荷を保持する誘電材料である。本願の発明者らは、これまでにも、エレクトレットを用いた静電型ＶＥＨを多数開発している。また、本願の発明者らは、図１で示すように、ベース電極上の固定エレクトレットと、対向電極と共に垂直振動バネで懸架された強誘電体平板（チタン酸バリウム（ＢａＴｉＯ3）など）とから成る新規なＶＥＨも開発している。なお、図１（ａ）は初期状態、図１（ｂ）はプルーフマスが下方に変位した状態、及び、図１（ｃ）はプルーフマスが上方に変位した状態をそれぞれ示している。 <Introduction>
An electret is a dielectric material that retains a charge semipermanently. The inventors of the present application have so far developed a number of electrostatic VEHs using electrets. In addition, as shown in FIG. 1, the inventors of the present application, from a fixed electret on a base electrode, and a ferroelectric flat plate (barium titanate (BaTiO 3 ) etc.) suspended by a vertical vibration spring together with a counter electrode. We are also developing a new VEH. 1A shows an initial state, FIG. 1B shows a state in which the proof mass is displaced downward, and FIG. 1C shows a state in which the proof mass is displaced upward.

本明細書では、ナノポーラス構造を持つＳｉＯ2によって形成された新規なエレクトレットを提案する。ナノポーラスＳｉＯ2中に存在する多くのボイドは、ＣＹＴＯＰ中のナノクラスターと同様の挙動を示すことが期待される。そのため、ナノポーラスＳｉＯ2エレクトレットは、高い表面電荷密度と熱耐性を併せ持つことが期待される。 In this specification, a novel electret formed of SiO 2 having a nanoporous structure is proposed. Many voids present in nanoporous SiO 2 are expected to behave like nanoclusters in CYTOP. Therefore, nanoporous SiO 2 electret is expected to have both high surface charge density and heat resistance.

図２は、今回提案するナノポーラスＳｉＯ2エレクトレットの概念図である。なお、図２において、右欄には今回提案するナノポーラスＳｉＯ2エレクトレットが描写されており、左欄にはナノクラスター（アミノシラン）を導入したポリマーエレクトレットが対比のために描写されている。 FIG. 2 is a conceptual diagram of the nanoporous SiO 2 electret proposed here. In FIG. 2, the nanoporous SiO 2 electret proposed this time is depicted in the right column, and the polymer electret introduced with nanoclusters (aminosilane) is depicted in the left column for comparison.

本明細書では、エレクトレットとして用いられるナノポーラスＳｉＯ2の製造方法とその諸特性（表面電荷密度の熱的安定性を含む）を提供する。また、ナノポーラスＳｉＯ2エレクトレットを用いたＶＥＨの出力電力についても後ほど紹介する。 The present specification provides a method for producing nanoporous SiO 2 used as an electret and various properties thereof (including thermal stability of surface charge density). The output power of VEH using nanoporous SiO 2 electret will be introduced later.

＜実験及び結果＞
１．ナノポーラスＳｉＯ2エレクトレットの製造
図３は、ナノポーラスＳｉＯ2エレクトレットを製造するためのプロセスフロー図である。本実験ではナノポーラスＳｉＯ2をナノポーラスＳｉの熱酸化によって製造した。 <Experiment and results>
1. Production of Nanoporous SiO 2 Electret FIG. 3 is a process flow diagram for producing a nanoporous SiO 2 electret. In this experiment, nanoporous SiO 2 was produced by thermal oxidation of nanoporous Si.

まず、低抵抗のシリコン基板（ｐ型、面方位（１００）、＜０．０１Ω・ｃｍ、厚み５００μｍ、図３（ａ）を参照）をフッ化水素酸溶液中でアノードエッチングすることにより、シリコン基板の表面上にナノポーラス層を形成した（図３（ｂ）を参照）。アノードエッチング処理に用いたエッチング溶液は、フッ化水素１０％、イオン交換水１０％、及び、エタノール８０％を配合したものである。また、本実験では、エッチング電流を１０ｍＡ／ｃｍ2とし、電極間距離を２ｃｍとしてアノードエッチング処理を行った。 First, silicon is etched by anodic etching of a low resistance silicon substrate (p-type, plane orientation (100), <0.01 Ω · cm, thickness 500 μm, see FIG. 3A) in a hydrofluoric acid solution. A nanoporous layer was formed on the surface of the substrate (see FIG. 3B). The etching solution used for the anode etching treatment is a mixture of 10% hydrogen fluoride, 10% ion-exchanged water, and 80% ethanol. In this experiment, the anode etching process was performed with an etching current of 10 mA / cm 2 and a distance between the electrodes of 2 cm.

次に、１０００℃のイオン交換水の水蒸気雰囲気中において、ナノポーラス層が形成されたシリコン基板を熱酸化させた（図３（ｃ）を参照）。酸素はナノポーラスシリコン層を急速に拡散するので、ナノポーラスシリコン層の酸化とともに、ナノポーラスシリコン層下の非ナノポーラスシリコン層も酸化された（図３（ｄ）を参照）。本明細書では、ナノポーラスＳｉＯ2の下層にある通常（すなわち非ナノポーラス）のＳｉＯ2層を「ベースＳｉＯ2」と呼ぶ。ナノポーラスＳｉＯ2の厚み（ｔporous）とベースＳｉＯ2の厚み（ｔbase）は、それぞれ、アノードエッチング時間と熱酸化時間によって制御した。 Next, the silicon substrate on which the nanoporous layer was formed was thermally oxidized in a steam atmosphere of ion exchange water at 1000 ° C. (see FIG. 3C). Since oxygen diffuses rapidly through the nanoporous silicon layer, the non-nanoporous silicon layer under the nanoporous silicon layer was oxidized along with the oxidation of the nanoporous silicon layer (see FIG. 3D). In this specification, the SiO 2 layer normal (i.e., non-nanoporous) underlying the nanoporous SiO 2 is referred to as a "base SiO 2". The nanoporous SiO 2 thickness (t porous ) and the base SiO 2 thickness (t base ) were controlled by the anode etching time and the thermal oxidation time, respectively.

本明細書では、図４で示すように２種類の試料を作成した。第１試料では、厚いベースＳｉＯ2（ｔbase＝０．８μｍ）上に厚みの異なるナノポーラスＳｉＯ2（ｔporous＝０−１．０μｍ）を形成した（図４（ａ）を参照）。一方、第２試料では、薄いベースＳｉＯ2（ｔbase＝０．２μｍ）上に厚みの異なるナノポーラスＳｉＯ2（ｔporous＝０−１．０μｍ）を形成した（図４（ｂ）を参照）。なお、第１試料生成時の熱酸化時間は６時間であり、第２試料生成時の熱酸化時間は２０分程度である。 In this specification, two types of samples were prepared as shown in FIG. In the first sample, nanoporous SiO 2 (t porous = 0 to 1.0 μm) having different thicknesses was formed on a thick base SiO 2 (t base = 0.8 μm) (see FIG. 4A). On the other hand, in the second sample, nanoporous SiO 2 (t porous = 0 to 1.0 μm) having different thicknesses was formed on a thin base SiO 2 (t base = 0.2 μm) (see FIG. 4B). The thermal oxidation time at the time of generating the first sample is 6 hours, and the thermal oxidation time at the time of generating the second sample is about 20 minutes.

図５は、ベースＳｉＯ2上に形成されたナノポーラスＳｉＯ2のＦＥ−ＳＥＭ［field emission - scanning electron microscopy］写真である。なお、図５（ａ）〜（ｃ）はナノポーラスＳｉ（熱酸化前）の平面図及び断面図であり、図５（ｄ）〜（ｆ）はベースＳｉＯ2上に形成されたナノポーラスＳｉＯ2（熱酸化後）の平面図及び断面図である。これらの写真から、ナノポーラスＳｉＯ2中のボイドサイズが数十ｎｍオーダーであることが分かる。 FIG. 5 is an FE-SEM (field emission-scanning electron microscopy) photograph of nanoporous SiO 2 formed on the base SiO 2 . 5A to 5C are a plan view and a cross-sectional view of nanoporous Si (before thermal oxidation), and FIGS. 5D to 5F are nanoporous SiO 2 (on the base SiO 2 ). It is the top view and sectional drawing after thermal oxidation. From these photographs, it can be seen that the void size in the nanoporous SiO 2 is on the order of several tens of nm.

次に、負電荷（電子）をコロナ放電法によってそれぞれの試料に注入した。図６は、エレクトレットに対する電荷注入用コロナ放電の機構図である。各試料の表面電荷密度は、静電電圧計（Ｍｏｄｅｌ２７９、Monroe Electronics社製）で測定した各々の表面電位から算出した。   Next, negative charges (electrons) were injected into each sample by the corona discharge method. FIG. 6 is a mechanism diagram of corona discharge for charge injection with respect to the electret. The surface charge density of each sample was calculated from each surface potential measured with an electrostatic voltmeter (Model 279, manufactured by Monroe Electronics).

比較用のエレクトレットとして通常のＳｉＯ2とＣＹＴＯＰ膜も製造した。ベースＳｉＯ2上のナノポーラスＳｉＯ2、ないし、通常のＳｉＯ2において、低抵抗のシリコン基板は、ベース電極として機能する。一方、ＣＹＴＯＰ膜は、アルミニウム電極を持つ石英基板上に形成した。 Ordinary SiO 2 and CYTOP films were also manufactured as electrets for comparison. Nanoporous SiO 2 on the base SiO 2, to not, in normal SiO 2, a silicon substrate of low resistance, serves as a base electrode. On the other hand, the CYTOP film was formed on a quartz substrate having an aluminum electrode.

２．ベースＳｉＯ2上のナノポーラスＳｉＯ2に注入した電荷の時間依存性と熱的安定性
図７は、ベースＳｉＯ2上に形成されたナノポーラスＳｉＯ2の厚み（ｔporous）と、電荷注入直後の初期表面電位Ｖとの相関図である。本図で示すように、表面電荷密度に比例する初期表面電位Ｖは、ｔbaseとｔporousの双方に依存する。高い表面電位を得るには比較的厚いベースＳｉＯ2が必要であることが分かる。 2. Time dependence of the charge injected into nanoporous SiO 2 on the base SiO 2 thermal stability 7 includes a base SiO 2 on the formed nanoporous SiO 2 thickness (t Porous), immediately after the charge injection initial surface It is a correlation diagram with the electric potential V. As shown in the figure, the initial surface potential V proportional to the surface charge density depends on both t base and t porous . It can be seen that a relatively thick base SiO 2 is required to obtain a high surface potential.

図８は、ベースＳｉＯ2上に形成されたナノポーラスＳｉＯ2の表面電荷密度（ａ）及び正規化表面電荷密度（ｂ）の時間依存性を示す図である。本図で示したように、ベースＳｉＯ2が厚い（ｔbase＝０．８μｍ）とき、ナノポーラスＳｉＯ2（ｔporous＝０．６μｍ）中における電荷密度の減少率は、ＣＹＴＯＰ中の電荷減少率と同程度であった。これは、通常のＳｉＯ2中における電荷密度の減少率よりも非常に良好な結果である。ベースＳｉＯ2が薄い（ｔbase＝０．２μｍ）とき、ナノポーラスＳｉＯ2中の電荷密度は急速に減少した。これらの結果は、ベースＳｉＯ2がナノポーラスＳｉＯ2から基礎を成すＳｉ基板への電荷消失を妨げるバリア層として働くことを示している。 FIG. 8 is a diagram showing the time dependence of the surface charge density (a) and normalized surface charge density (b) of nanoporous SiO 2 formed on the base SiO 2 . As shown in this figure, when the base SiO 2 is thick (t base = 0.8 μm), the charge density reduction rate in the nanoporous SiO 2 (t porous = 0.6 μm) is equal to the charge reduction rate in CYTOP. It was about the same. This is a much better result than the rate of decrease of charge density in normal SiO 2 . When the base SiO 2 was thin (t base = 0.2 μm), the charge density in the nanoporous SiO 2 decreased rapidly. These results indicate that the base SiO 2 acts as a barrier layer that prevents charge loss from the nanoporous SiO 2 to the underlying Si substrate.

次に、ベースＳｉＯ2上のナノポーラスＳｉＯ2、非ナノポーラスＳｉＯ2、及び、ＣＹＴＯＰのそれぞれについて、試料加熱時における表面電荷密度の減少挙動を測定した。図９は、加熱温度と正規化表面電荷密度との相関図である。加熱試験の結果として、ナノポーラスＳｉＯ2または通常ＳｉＯ2中の電荷量は、試料温度が約１３０℃よりも高くなる条件下において、試料温度が高いほど徐々に減少した。一方、ＣＹＴＯＰ中における電荷量は、試料温度１５０℃近傍で急速に減少した。このことから、ナノポーラスＳｉＯ2の熱耐性は、非ナノポーラスＳｉＯ2やＣＹＴＯＰと比べて最良であることが証明された。 Next, for each of nanoporous SiO 2 , non-nanoporous SiO 2 , and CYTOP on the base SiO 2 , the decrease behavior of the surface charge density during sample heating was measured. FIG. 9 is a correlation diagram between the heating temperature and the normalized surface charge density. As a result of the heating test, the amount of charge in nanoporous SiO 2 or normal SiO 2 gradually decreased as the sample temperature increased under the condition that the sample temperature was higher than about 130 ° C. On the other hand, the amount of charge in CYTOP decreased rapidly around the sample temperature of 150 ° C. Therefore, the heat resistance of nanoporous SiO 2 has proven to be the best as compared to non-nanoporous SiO 2 and CYTOP.

３．発電試験
次に、自由振動によるＶＥＨの出力電力を示す。本試験では、ベースＳｉＯ2上のナノポーラスＳｉＯ2、通常のＳｉＯ2、または、ＣＹＴＯＰ膜をエレクトレットとして用いた。図１０は、出力電力測定用の実験機構図（概略図（ａ）及び写真（ｂ））である。本実験機構では、プルーフマスがコイルバネ（バネ定数：０．３４Ｎ／ｍｍ）を用いてケースに懸架されている。ステンレス鋼製のケースは、振動発生器（ＰＥＴ−０５、ＩＭＶ社製）に固定されている。強誘電体（ＢａＴｉＯ3）板の厚みと面積は、それぞれ０．２ｍｍ及び１６５ｍｍ2である。プルーフマス（アルミニウム製）は７０ｇｆである。オーバーラップ面積は、強誘電体板の面積と同一である。出力電力を評価するために１００ｋΩの抵抗に生じる電圧を測定した。振動振幅と周波数は、それぞれ０．４ｍｍ及び２０Ｈｚ（加速度０．６５Ｇ）である。 3. Power generation test Next, the output power of VEH by free vibration is shown. In this test, nanoporous SiO 2 on the base SiO 2, conventional SiO 2, or, with CYTOP film as an electret. FIG. 10 is an experimental mechanism diagram (schematic diagram (a) and photograph (b)) for measuring output power. In this experimental mechanism, the proof mass is suspended from the case using a coil spring (spring constant: 0.34 N / mm). The stainless steel case is fixed to a vibration generator (PET-05, manufactured by IMV). The thickness and area of the ferroelectric (BaTiO 3 ) plate are 0.2 mm and 165 mm 2 , respectively. The proof mass (made of aluminum) is 70 gf. The overlap area is the same as the area of the ferroelectric plate. In order to evaluate the output power, the voltage generated in a 100 kΩ resistor was measured. The vibration amplitude and frequency are 0.4 mm and 20 Hz, respectively (acceleration 0.65 G).

図１１は、負荷抵抗と出力電力との相関図である。本図で示すように、厚いベースＳｉＯ2（ｔbase＝０．８μｍ）上のナノポーラスＳｉＯ2（ｔporous＝０．６μｍ）をエレクトレットとして用いたときに２７０μＷの最高パフォーマンスが得られた。 FIG. 11 is a correlation diagram between the load resistance and the output power. As shown in the figure, the maximum performance of 270 μW was obtained when nanoporous SiO 2 (t porous = 0.6 μm) on a thick base SiO 2 (t base = 0.8 μm) was used as an electret.

＜結論＞
上記では、ナノポーラスＳｉＯ2エレクトレットの表面電荷密度と熱耐性について述べた。ナノポーラスＳｉＯ2は、低抵抗シリコン基板のアノードエッチングと熱酸化によって製造した。製造されたナノポーラスＳｉＯ2中のボイドサイズは、数十ｎｍオーダーであった。ナノポーラスＳｉＯ2層下に存在するベースＳｉＯ2層の厚みは、厚み表面電荷密度の経時的安定性に影響を及ぼす。これは、おそらくベースＳｉＯ2が注入電荷の基板への散逸を妨げているからである。ベースＳｉＯ2の厚みが０．８μｍであるとき、ベースＳｉＯ2上のナノポーラスＳｉＯ2のエレクトレットとしての経時的安定性及び熱的安定性は、非ナノポーラスＳｉＯ2やＣＹＴＯＰと比べて最良であった。また、ナノポーラスＳｉＯ2エレクトレットを用いたＶＥＨで生成される出力電力は、通常のＳｉＯ2エレクトレットやポリマーエレクトレットを用いた場合よりも大きいことが証明された。 <Conclusion>
In the above, the surface charge density and heat resistance of the nanoporous SiO 2 electret have been described. Nanoporous SiO 2 was produced by anodic etching and thermal oxidation of a low resistance silicon substrate. The void size in the produced nanoporous SiO 2 was on the order of several tens of nm. The thickness of the base SiO 2 layer existing under the nanoporous SiO 2 layer affects the temporal stability of the thickness surface charge density. This is probably because the base SiO 2 prevents the dissipation of the injected charge to the substrate. When the thickness of the base SiO 2 is 0.8 [mu] m, stability over time and thermal stability as an electret nanoporous SiO 2 on the base SiO 2 it was best compared to non-nanoporous SiO 2 and CYTOP. Further, it has been proved that the output power generated by VEH using nanoporous SiO 2 electrets is larger than that when ordinary SiO 2 electrets or polymer electrets are used.

＜ナノポーラスＳｉＯ2の表面電位測定＞
まず、ナノポーラスＳｉＯ2の厚みによる表面電位の推移について、図１２及び図１３を参照しながら説明する。図１２及び図１３は、それぞれ、ベースＳｉＯ2の厚みを０．８μｍ及び０．４μｍに固定し、ナノポーラスＳｉＯ2の厚みを０μｍ〜１μｍとした試料の表面電位が時間の経過と共にどのように変化するかを示すものである。 <Measurement of surface potential of nanoporous SiO 2 >
First, the transition of the surface potential depending on the thickness of the nanoporous SiO 2 will be described with reference to FIGS. 12 and 13 show how the surface potential of the sample with the thickness of the base SiO 2 fixed to 0.8 μm and 0.4 μm and the thickness of the nanoporous SiO 2 changed from 0 μm to 1 μm with time. It shows what to do.

実験では、表面をナノポーラス化した試料にコロナ放電を行い、表面電位の推移を測定した。放電条件は、印加電圧−９．０ｋＶ、グリッド電圧−１．５ｋＶで、放電時間は３分である。酸化は水蒸気酸化であり、ナノポーラス層を超えて酸化を行っている。試料としては、各厚みの試料を３枚ずつ（０．８μｍのみ２枚）作製した。その中から電荷注入直後の表面電位が高かったものを示す。なお、試料のエレクトレット部の総膜厚は、ナノポーラスＳｉＯ2の厚みにベースＳｉＯ2の厚みを加えた値（グラフの凡例の値＋０．４μｍないし＋０．８μｍ）となる。 In the experiment, corona discharge was performed on a sample with a nanoporous surface, and the transition of the surface potential was measured. The discharge conditions are an applied voltage of -9.0 kV, a grid voltage of -1.5 kV, and a discharge time of 3 minutes. Oxidation is steam oxidation, and oxidation is performed beyond the nanoporous layer. As samples, three samples of each thickness were prepared (two at 0.8 μm). Among them, the one having a high surface potential immediately after the charge injection is shown. Note that the total film thickness of the electret portion of the sample is a value obtained by adding the thickness of the base SiO 2 to the thickness of the nanoporous SiO 2 (the value in the graph legend +0.4 μm to +0.8 μm).

次に、ベースＳｉＯ2の厚みによる表面電位の推移について、図１４及び図１５を参照しながら説明する。図１４は、ナノポーラスＳｉＯ2の厚みを０．２μｍに固定し、ベースＳｉＯ2の厚みを０．４μｍまたは０．８μｍとした試料の表面電位が時間の経過と共にどのように変化するかを示すものである。同様に、図１５は、ナノポーラスＳｉＯ2の厚みを１．０μｍに固定し、ベースＳｉＯ2の厚みを０．２μｍ、０．４μｍ、０．８μｍとした試料の表面電位が時間の経過と共にどのように変化するかを示すものである。 Next, the transition of the surface potential depending on the thickness of the base SiO 2 will be described with reference to FIGS. FIG. 14 shows how the surface potential of a sample with nanoporous SiO 2 thickness fixed to 0.2 μm and base SiO 2 thickness of 0.4 μm or 0.8 μm changes with time. It is. Similarly, FIG. 15 shows how the surface potential of a sample with nanoporous SiO 2 fixed at 1.0 μm and base SiO 2 thickness of 0.2 μm, 0.4 μm, and 0.8 μm over time. It shows whether it changes to.

＜ナノポーラス膜厚及びベース膜厚による発電量の違い＞
ナノポーラスＳｉＯ2及びベースＳｉＯ2の厚みがそれぞれ発電量にどのように影響するかを知るために、先出の図１ないし後出の図２０に示す発電装置を用いて、大型加振による発電実験を行った。図１６は、ナノポーラスＳｉＯ2の膜厚と発電量との相関図である。ナノポーラスＳｉＯ2の膜厚ｔporousは０μｍ〜１．０μｍの８パターンであり、ベースＳｉＯ2の膜厚ｔbaseは０．４μｍと０．８μｍの２パターンである。コロナ放電の条件は、印加電圧−９．０ｋＶ、グリッド電圧−１．５ｋＶ、放電時間３分である。コロナ放電後、一日放置して表面電位を落ち着かせた後実験を行った。発電実験直前の表面電位は、ｔbase＝０．８μｍの試料では−５００Ｖ程度（ただしｔporous＝０．５μｍの試料では−４００Ｖ）であり、ｔbase＝０．４μｍの試料では−３００Ｖ程度であった。 <Difference in power generation due to nanoporous film thickness and base film thickness>
In order to know how the thicknesses of the nanoporous SiO 2 and the base SiO 2 respectively affect the power generation amount, a power generation experiment by large-scale excitation is performed using the power generation apparatus shown in FIG. 1 to FIG. 20 described above. Went. FIG. 16 is a correlation diagram between the film thickness of nanoporous SiO 2 and the power generation amount. The film thickness t porous of nanoporous SiO 2 is 8 patterns of 0 μm to 1.0 μm, and the film thickness t base of base SiO 2 is 2 patterns of 0.4 μm and 0.8 μm. The conditions for corona discharge are an applied voltage of -9.0 kV, a grid voltage of -1.5 kV, and a discharge time of 3 minutes. After the corona discharge, the experiment was conducted after the surface potential was settled by leaving it for one day. The surface potential immediately before the power generation experiment is about −500 V for the sample of t base = 0.8 μm (however, −400 V for the sample of t porous = 0.5 μm) and about −300 V for the sample of t base = 0.4 μm. there were.

なお、ナノポーラスＳｉＯ2及びベースＳｉＯ2の最適な厚みは、エレクトレットの素材や用途（所望の表面電荷密度など）に応じて異なる。例えば、今回の発電実験に用いた発電装置用のエレクトレットについて言えば、本実験の結果から、ナノポーラスＳｉＯ2及びベースＳｉＯ2の好適な厚み範囲は、それぞれ、０μｍ＜ｔporous＜２μｍ（より好ましくは０．１μｍ＜ｔporous＜０．８μｍ）、及び、ｔbase≧０．２μｍ（より好ましくはｔbase≧０．８μｍ）であることが分かる。 The optimum thickness of the nanoporous SiO 2 and the base SiO 2 varies depending on the material of the electret and the use (desired surface charge density, etc.). For example, regarding the electret for the power generator used in this power generation experiment, from the results of this experiment, the preferred thickness ranges of the nanoporous SiO 2 and the base SiO 2 are 0 μm <t porous <2 μm (more preferably It can be seen that 0.1 μm <t porous <0.8 μm) and t base ≧ 0.2 μm (more preferably t base ≧ 0.8 μm).

先の図７で示したように、ナノポーラスＳｉＯ2の厚みを２倍にしても、エレクトレットの表面電荷密度は２倍にならない。この事実を鑑みると、エレクトレット中の電荷は、ナノポーラスＳｉＯ2中に均等分布しているのではなく、ナノポーラスＳｉＯ2とベースＳｉＯ2の界面付近に多く捕捉されているものと考えられる。 As shown in FIG. 7, even if the thickness of the nanoporous SiO 2 is doubled, the surface charge density of the electret does not double. In view of this fact, the charge in the electret is, rather than being evenly distributed in the nanoporous SiO 2, is considered to have been many trapped near the interface of the nanoporous SiO 2 and the base SiO 2.

一方、ナノポーラスＳｉＯ2の誘電率は空隙層の誘電率よりも高いので、ナノポーラスＳｉＯ2の厚みが大き過ぎると、プルーフマスの変位に伴う静電容量の変化が小さくなってしまうので発電量が減少に転じる。このような原理により、ナノポーラスＳｉＯ2の厚みには上限値が存在すると考えられる。なお、先に示したｔporousの上限値２μｍは、本実験の結果と上記の原理を鑑みて外挿的に求めた理論値である。 On the other hand, since the dielectric constant of nanoporous SiO 2 is higher than the dielectric constant of the void layer, if the thickness of nanoporous SiO 2 is too large, the change in capacitance due to the displacement of the proof mass will be small, resulting in a decrease in power generation. Turn to. Based on this principle, it is considered that there is an upper limit for the thickness of the nanoporous SiO 2 . The upper limit value 2 μm of t porous shown above is a theoretical value extrapolated in view of the result of this experiment and the above principle.

＜ナノポーラスＳｉＯ2層とベースＳｉＯ2層の多層化＞
図１７は、ナノポーラスＳｉＯ2層とベースＳｉＯ2層の多層化を実現する第１のプロセスフロー図である。なお、本図のプロセスフローは、（ａ１）欄から（ａ６）欄に向けて順次進行していく。 <Multi-layering of nanoporous SiO 2 layer and base SiO 2 layer>
FIG. 17 is a first process flow diagram for realizing a multi-layered nanoporous SiO 2 layer and a base SiO 2 layer. In addition, the process flow of this figure advances sequentially from the (a1) column to the (a6) column.

（ａ１）欄では、エレクトレットの基材となる無機半導体として、ドーパント（ホウ素やアルミニウムなどのアクセプタ、或いは、リンやヒ素などのドナー）が添加された導電性のシリコン（Ｓｉ）基板が描写されている。ただし、エレクトレットの基材としては、これ以外の無機半導体や無機導体を用いることも可能である。   In the column (a1), a conductive silicon (Si) substrate to which a dopant (acceptor such as boron or aluminum or donor such as phosphorus or arsenic) is added as an inorganic semiconductor serving as a base material for the electret is depicted. Yes. However, as the base material of the electret, other inorganic semiconductors or inorganic conductors can be used.

（ａ２）欄では、シリコン基板に対して第１の深さまでアノードエッチング処理（ナノポーラス化処理）を施すことにより、ナノポーラスＳｉ層を形成するステップが描写されている。なお、シリコン基板のアノード酸化により、ナノポーラスＳｉ層ではＳｉＯ2が生成されているが、熱酸化処理後のナノポーラスＳｉＯ2層と明確に区別すべく、ここではナノポーラスＳｉ層と呼んでいる。ナノポーラスＳｉ層に含まれるボイドは、必ずしも各個が分離されたものではなく、アノードエッチング溶液の浸潤に伴って縦方向や横方向に連結した構造（スポンジ構造）となっている（図１８を参照）。なお、アノードエッチング処理に際しては、基材となるシリコン基板の裏面中央部に正電圧を印加することにより、シリコン基板の表面を均一にナノポーラス化することが可能となる。 In the column (a2), a step of forming a nanoporous Si layer by performing an anodic etching process (nanoporous process) on the silicon substrate to the first depth is depicted. Note that SiO 2 is generated in the nanoporous Si layer due to the anodic oxidation of the silicon substrate, but here it is referred to as a nanoporous Si layer in order to clearly distinguish it from the nanoporous SiO 2 layer after the thermal oxidation treatment. The voids contained in the nanoporous Si layer are not necessarily separated from each other, but have a structure (sponge structure) connected in the vertical and horizontal directions as the anode etching solution infiltrates (see FIG. 18). . In the anode etching process, it is possible to make the surface of the silicon substrate uniformly nanoporous by applying a positive voltage to the center of the back surface of the silicon substrate as a base material.

（ａ３）欄では、ナノポーラスＳｉ層が形成されたシリコン基板に対して、第１の深さよりも大きい第２の深さまで熱酸化処理（絶縁化処理）を施すことにより、非ナノポーラス構造のベースＳｉＯ2層と、ナノポーラス構造のナノポーラスＳｉＯ2層とを形成するステップが描写されている。 In the column (a3), the silicon substrate on which the nanoporous Si layer is formed is subjected to a thermal oxidation process (insulating process) to a second depth larger than the first depth, whereby a non-nanoporous base SiO 2 The steps of forming two layers and a nanoporous SiO 2 layer with a nanoporous structure are depicted.

ここまでのプロセスは、先出の図３で説明したものと同様であり、当該プロセスによって製造されるエレクトレットは、非ナノポーラス構造のベース層とナノポーラス構造のナノポーラス層とを一層ずつ有する無機絶縁体（Ｓｉ酸化物（ＳｉＯ2））となる。なお、シリコン基板の絶縁化処理としては、熱酸化処理以外にも窒化処理や炭化処理を用いることも可能である。その場合、エレクトレットを形成する無機絶縁体は、窒化物（ＳｉＮ）や炭化物（ＳｉＣ）となる。また、ベース層とナノポーラス層の形成手法についても、上記に限定されるものではなく、別個独立に形成されたベース層とナノポーラス層を互いに貼り合わせてエレクトレットを形成することも可能である。 The process up to this point is the same as that described above with reference to FIG. 3, and the electret manufactured by the process has an inorganic insulator having a non-nanoporous base layer and a nanoporous nanoporous layer one by one. Si oxide (SiO 2 )). In addition, as a silicon substrate insulating process, a nitriding process or a carbonizing process can be used in addition to the thermal oxidation process. In that case, the inorganic insulator forming the electret is nitride (SiN) or carbide (SiC). Further, the formation method of the base layer and the nanoporous layer is not limited to the above, and the base layer and the nanoporous layer that are separately formed can be bonded to each other to form the electret.

また、上記の熱酸化処理に際して、シリコン基板の下地層を熱酸化させずに残しておけば、導電性を持つ下地層をエレクトレットのベース電極として活用することができる。もちろん、シリコン基板を完全に熱酸化させて全体をエレクトレット化し、これに別途形成したベース電極を取り付けても構わない。   Further, in the above thermal oxidation treatment, if the base layer of the silicon substrate is left without being thermally oxidized, the conductive base layer can be used as the base electrode of the electret. Of course, the silicon substrate may be completely thermally oxidized to make the whole electret, and a separately formed base electrode may be attached thereto.

さらに、図１７で提案するエレクトレットの製造プロセスは、（ａ４）欄で示す通り、ナノポーラスＳｉＯ2層の上に別途新たなシリコン層を積層形成するステップを有する。なお、新たなシリコン層の積層形成手法としては、物理蒸着法（ＰＶＤ［physical vapor deposition］）や化学蒸着法（ＣＶＤ［chemical vapor deposition］）などの既存技術を用いればよい。 Further, the electret manufacturing process proposed in FIG. 17 includes a step of separately forming a new silicon layer on the nanoporous SiO 2 layer as shown in the column (a4). In addition, as a new silicon layer stacking method, an existing technique such as physical vapor deposition (PVD [physical vapor deposition]) or chemical vapor deposition (CVD [chemical vapor deposition]) may be used.

（ａ５）欄では、新たなシリコン層に対して所定の深さまでアノードエッチング処理を施すことにより、２層目のナノポーラスＳｉ層を形成するステップが描写されている。なお、基材となるシリコン基板と新たなシリコン層との間には絶縁性のベースＳｉＯ2層及びナノポーラスＳｉＯ2層が存在する。従って、新たなシリコン層のアノードエッチング処理に際しては、新たなシリコン層の側端面（ないしは表面の側端部）から正電圧を印加しなければならない点に留意しておく必要がある。 In the column (a5), a step of forming a second nanoporous Si layer by performing an anodic etching process on a new silicon layer to a predetermined depth is depicted. An insulating base SiO 2 layer and nanoporous SiO 2 layer exist between the silicon substrate serving as the base material and the new silicon layer. Therefore, it should be noted that in the anode etching process of a new silicon layer, a positive voltage must be applied from the side end surface (or the side end portion of the surface) of the new silicon layer.

（ａ６）欄では、新たなシリコン層全体に熱酸化処理を施すことにより、２層目のベースＳｉＯ2層とナノポーラスＳｉＯ2層を形成するステップが描写されている。このように、ベースＳｉＯ2層とナノポーラスＳｉＯ2層を交互に複数積層したエレクトレットであれば、ボイドとＳｉＯ2との界面が増えるので、より多くの電荷をより強くトラップすることが可能となる。なお、（ａ４）欄〜（ａ６）欄の各ステップ（新たなシリコン層の積層処理、アノードエッチング処理、及び、熱酸化処理）は、所望の積層数に応じて適宜繰り返せばよい。 In the column (a6), a step of forming a second base SiO 2 layer and a nanoporous SiO 2 layer by performing a thermal oxidation process on the entire new silicon layer is depicted. In this way, if the electret is formed by alternately laminating a plurality of base SiO 2 layers and nanoporous SiO 2 layers, the interface between the void and the SiO 2 increases, so that more charges can be trapped more strongly. In addition, what is necessary is just to repeat suitably each step (Lamination | stacking process of a new silicon layer, anode etching process, and thermal oxidation process) of the (a4) column-(a6) column according to the desired number of lamination | stacking.

また、本プロセスでは、新たなシリコン層を積層形成する毎にアノードエッチング処理が実施されると共に、一層分のアノードエッチング処理が完了する毎に新たなシリコン層全体の熱酸化処理が実施される。従って、ナノポーラスＳｉＯ2層とベースＳｉＯ2層を２層目、３層目、４層目と増やしていく場合であっても、最表面のシリコン層に対する熱酸化処理のみを繰り返せばよいので、熱酸化処理の確実性を高めることが可能となる。 Further, in this process, an anode etching process is performed every time a new silicon layer is laminated and a new thermal oxidation process is performed on the entire silicon layer every time one layer of the anode etching process is completed. Therefore, even when the nanoporous SiO 2 layer and the base SiO 2 layer are increased to the second, third, and fourth layers, it is only necessary to repeat the thermal oxidation process on the outermost silicon layer. It becomes possible to improve the certainty of the oxidation treatment.

図１９は、ナノポーラスＳｉＯ2層とベースＳｉＯ2層の多層化を実現する第２のプロセスフロー図である。なお、本図のプロセスフローは、（ｂ１）欄から（ｂ５）欄に向けて順次進行していく。 FIG. 19 is a second process flow diagram for realizing multilayering of the nanoporous SiO 2 layer and the base SiO 2 layer. In addition, the process flow of this figure advances sequentially from the (b1) column to the (b5) column.

（ｂ１）欄及び（ｂ２）欄では、シリコン基板に対して第１の深さまでアノードエッチング処理を施すことにより、ナノポーラスＳｉ層を形成するステップが描写されている。ここまでのプロセスは、図１７の（ａ１）欄及び（ａ２）欄と全く同様である。   In the (b1) column and the (b2) column, a step of forming a nanoporous Si layer by performing an anodic etching process on the silicon substrate to the first depth is depicted. The process so far is exactly the same as the columns (a1) and (a2) in FIG.

本プロセスでは、次にシリコン基板の熱酸化処理を実施するのではなく、（ｂ３）欄で示したように、ナノポーラスＳｉ層上に別途新たなシリコン層が積層形成される。なお、新たなシリコン層の積層形成手法としては、図１７の（ａ４）欄と同様、ＰＶＤやＣＶＤを用いればよい。   In this process, the silicon substrate is not thermally oxidized next, but a new silicon layer is separately formed on the nanoporous Si layer as shown in the column (b3). Note that PVD or CVD may be used as a new method for forming a stacked layer of silicon layers, as in the column (a4) of FIG.

（ｂ４）欄では、新たなシリコン層に対して所定の深さまでアノードエッチング処理を施すことにより、２層目のナノポーラスＳｉ層を形成するステップが描写されている。なお、本プロセスでは、基材となるシリコン基板と新たなシリコン層との間に絶縁層が存在しない。従って、新たなシリコン層のアノードエッチング処理に際しては、基材となるシリコン基板の裏面中央部に正電圧を印加することにより、新たなシリコン層の表面を均一にナノポーラス化することが可能となる。なお、（ｂ３）欄及び（ｂ４）欄の各ステップ（新たなシリコン層の積層処理、及び、アノードエッチング処理）は、所望の積層数に応じて適宜繰り返せばよい。   In the (b4) column, a step of forming a second nanoporous Si layer by performing an anodic etching process on a new silicon layer to a predetermined depth is depicted. In this process, there is no insulating layer between the silicon substrate serving as the base material and the new silicon layer. Therefore, in the anode etching process of a new silicon layer, it is possible to make the surface of the new silicon layer uniformly nanoporous by applying a positive voltage to the center of the back surface of the silicon substrate as a base material. In addition, what is necessary is just to repeat suitably each step (lamination process of a new silicon layer, and anode etching process) of the (b3) column and the (b4) column according to the desired number of lamination | stacking.

（ｂ５）欄では、シリコン基板上に形成された１層目のナノポーラスＳｉ層より深い位置まで熱酸化処理を施すことにより、２層分のベースＳｉＯ2層とナノポーラスＳｉＯ2層を一気に形成するステップが描写されている。このようなプロセスで製造されたエレクトレットは、図１７のプロセスで製造されたエレクトレットと同じく、ベースＳｉＯ2層とナノポーラスＳｉＯ2層を交互に複数積層した構造となるので、より多くの電荷をより強くトラップすることが可能となる。 In the column (b5), a step of forming a base SiO 2 layer and a nanoporous SiO 2 layer for two layers at a time by applying a thermal oxidation process to a position deeper than the first nanoporous Si layer formed on the silicon substrate. Is depicted. The electret manufactured by such a process has a structure in which a plurality of base SiO 2 layers and nanoporous SiO 2 layers are alternately stacked, as in the electret manufactured by the process of FIG. It becomes possible to trap.

また、本プロセスでは、新たなシリコン層を積層形成する毎にアノードエッチング処理が実施されると共に、全ての層のアノードエッチング処理が完了した後に全体の熱酸化処理が実施される。従って、（ｂ４）欄の説明でも述べたように、各層毎のアノードエッチング処理に際して、基材となるシリコン基板の裏面中央部から正電圧を印加することができるので、新たなシリコン層の表面を均一にナノポーラス化することが可能となる。   In this process, the anode etching process is performed every time a new silicon layer is formed, and the entire thermal oxidation process is performed after the anode etching process of all layers is completed. Therefore, as described in the description of the column (b4), a positive voltage can be applied from the center of the back surface of the silicon substrate that is the base material during the anode etching process for each layer. It becomes possible to make it nanoporous uniformly.

ただし、本プロセスでは、非ナノポーラス構造のシリコン層が下層への酸素流入経路を遮断するように積層形成されているので、最後に熱酸化処理を行っても所望の深さまで酸素が行き渡らないおそれがある。このような不具合を回避するためには、例えば、複数層分（熱酸化処理の実施に際して支障とならない程度の積層数）のアノードエッチング処理が完了する毎に熱酸化処理を実施するプロセスが有効であると考えられる。   However, in this process, since the non-nanoporous silicon layer is laminated so as to block the oxygen inflow path to the lower layer, there is a possibility that oxygen will not reach the desired depth even if the thermal oxidation treatment is finally performed. is there. In order to avoid such a problem, for example, a process of performing a thermal oxidation process every time the anode etching process for a plurality of layers (the number of layers that does not interfere with the thermal oxidation process) is completed is effective. It is believed that there is.

＜発電装置＞
図２０は、発電装置の第１構成例を示す模式図（横方向から見た断面図）であり、第１構成例の発電装置１０は、基本的に先出の図１と同一の構成であり、誘電体１１と、エレクトレット１２と、下部電極１３と、抵抗１４と、上部電極１５と、基板１６と、空隙層１７とを有する。なお、図２０の上段には、発電装置１０の第１状態（誘電体１１とエレクトレット１２とが離間した状態）が描写されており、図２０の下段には、発電装置１０の第２状態（誘電体１１とエレクトレット１２とが接近した状態）が描写されている。 <Power generation device>
FIG. 20 is a schematic diagram (a cross-sectional view seen from the side) of the first configuration example of the power generation device, and the power generation device 10 of the first configuration example has basically the same configuration as FIG. And includes a dielectric 11, an electret 12, a lower electrode 13, a resistor 14, an upper electrode 15, a substrate 16, and a gap layer 17. In addition, the 1st state (state in which the dielectric material 11 and the electret 12 were spaced apart) of the electric power generating apparatus 10 is drawn in the upper stage of FIG. 20, and the 2nd state (the electric generator 10 is shown in the lower stage of FIG. A state in which the dielectric 11 and the electret 12 are close to each other is depicted.

以下では、説明の便宜上、特に断りのない限り、紙面の上端側を鉛直上方向と定義し、誘電体１１が上下方向（鉛直方向）に振動する構成を前提とした説明を行うが、誘電体１１の振動方向はこれに限定されるものではなく、例えば、紙面を９０度回転させることにより、誘電体が左右方向（水平方向）に振動する構成とすることも当然に可能である。   In the following, for convenience of explanation, unless otherwise specified, the upper end side of the paper surface is defined as the vertical upward direction, and the description is made on the assumption that the dielectric 11 vibrates in the vertical direction (vertical direction). The vibration direction of 11 is not limited to this. For example, it is naturally possible to adopt a configuration in which the dielectric vibrates in the left-right direction (horizontal direction) by rotating the paper surface by 90 degrees.

誘電体１１は、発電装置１０に与えられる振動によってエレクトレット１２に対する相対位置が変化する可動体である。誘電体１１の下面は、空隙層１７を挟んでエレクトレット１２の上面と対向している。誘電体１１としては、チタン酸ジルコン酸鉛（ＰＺＴ）やチタン酸バリウム（ＢＴＯ）などを用いることができる。誘電体１１は、板状に形成してもよいし膜状に形成してもよい。例えば、基板自体を誘電体で形成してもよいし、基板上に薄膜印刷技術で誘電体膜を形成してもよいし、或いは、別途の工程で形成しておいた板状の誘電体を基板上に貼り付けてもよい。   The dielectric 11 is a movable body whose relative position with respect to the electret 12 changes due to vibration applied to the power generation device 10. The lower surface of the dielectric 11 is opposed to the upper surface of the electret 12 with the gap layer 17 in between. As the dielectric 11, lead zirconate titanate (PZT), barium titanate (BTO), or the like can be used. The dielectric 11 may be formed in a plate shape or a film shape. For example, the substrate itself may be formed of a dielectric, a dielectric film may be formed on the substrate by a thin film printing technique, or a plate-like dielectric formed in a separate process may be used. You may affix on a board | substrate.

エレクトレット１２は、電荷を半永久的に保持する部材である。エレクトレット１２としては、高い表面電荷密度と高い熱耐性を持つ先述のナノポーラスＳｉＯ2エレクトレットを用いることが望ましい。エレクトレット１２は、下部電極１３の全面を被覆するように形成されている。このように、下部電極１３を露出させない構成とすることにより、エレクトレット１２への電荷注入に際して、露出した下部電極１３への電荷流出を防止することができるので、エレクトレット１２への電荷注入効率を高めることが可能となる。 The electret 12 is a member that holds a charge semipermanently. As the electret 12, it is desirable to use the aforementioned nanoporous SiO 2 electret having a high surface charge density and high heat resistance. The electret 12 is formed so as to cover the entire surface of the lower electrode 13. In this way, by adopting a configuration in which the lower electrode 13 is not exposed, it is possible to prevent the outflow of electric charge to the exposed lower electrode 13 when injecting electric charge to the electret 12, thereby increasing the efficiency of charge injection to the electret 12. It becomes possible.

下部電極１３は、エレクトレット１２の下面側（誘電体１１と対向していない側）に接続された第１電極（ベース電極）に相当する。下部電極１３は、抵抗１４を介して接地端に接続されている。下部電極１３としては、先にも述べたように、ナノポーラスＳｉＯ2エレクトレットの下地層（導電性を持つシリコン基板）を活用してもよいし、或いは、別途のアルミニウム電極などを用いてもよい。 The lower electrode 13 corresponds to a first electrode (base electrode) connected to the lower surface side of the electret 12 (side not facing the dielectric 11). The lower electrode 13 is connected to the ground terminal via the resistor 14. As described above, a nanoporous SiO 2 electret underlayer (conductive silicon substrate) may be used as the lower electrode 13, or a separate aluminum electrode may be used.

抵抗１４は、発電装置１０の振動によって下部電極１３と接地端との間に流れる電流を電圧として取り出すための負荷である。   The resistor 14 is a load for taking out a current flowing between the lower electrode 13 and the ground terminal as a voltage due to the vibration of the power generation device 10.

上部電極１５は、誘電体１１の上面（エレクトレット１２と対向していない側）に接続された第２電極（対向電極）に相当する。上部電極１５は接地端に直接接続されている。上部電極１５としては、アルミニウム電極などを用いることができる。   The upper electrode 15 corresponds to a second electrode (counter electrode) connected to the upper surface of the dielectric 11 (the side not facing the electret 12). The upper electrode 15 is directly connected to the ground terminal. As the upper electrode 15, an aluminum electrode or the like can be used.

基板１６は、エレクトレット１２及び下部電極１３を担持するための板状部材である。基板１６としては、石英基板や酸化膜付きシリコンウェハなどを用いることができる。ただし、寄生容量抑制の観点から言えば、酸化膜付きシリコンウェハよりも石英基板などを用いる方が望ましい。   The substrate 16 is a plate-like member for supporting the electret 12 and the lower electrode 13. As the substrate 16, a quartz substrate, a silicon wafer with an oxide film, or the like can be used. However, from the viewpoint of suppressing parasitic capacitance, it is preferable to use a quartz substrate or the like rather than a silicon wafer with an oxide film.

空隙層１７は、誘電体１１とエレクトレット１２との間に挟まれた空間である。空隙層１７の厚み（誘電体１１とエレクトレット１２を隔てるギャップ距離）は、振動に伴う誘電体１１の変位によって変化する。空隙層１７は、低真空状態（高真空状態や超高真空状態ではない状態）としてもよいし、若しくは、空気、不活性ガス（Ｎ2など）、或いは、放電防止効果のあるガス（例えば主成分としてＳＦ6を含むガス）等を充填してもよい。空隙層１７を低真空状態とする場合、脱気工程を用いてもよいし、或いは、何らかの高温処理時に空隙層１７からガスが抜けて自然に低真空状態となる現象を利用してもよい。空隙層１７を高真空状態や超高真空状態にしない方が好ましい理由は、エレクトレット１２の放電を回避するためである。なお、本明細書中において、「低真空状態」とは大気圧〜１０-1Ｐａの状態を指し、「高真空状態」とは１０-1〜１０-5Ｐａの状態を指し、「超高真空状態」とは１０-5以下の状態を指すものとする。また、空隙層１７に水分が含まれていると、エレクトレット１２の表面に水分子が付着して電荷が抜けやすくなるので、空隙層１７に含まれる水分は十分に除去して湿度の低い状態としておくことが望ましい。 The gap layer 17 is a space sandwiched between the dielectric 11 and the electret 12. The thickness of the air gap layer 17 (gap distance separating the dielectric 11 and the electret 12) varies depending on the displacement of the dielectric 11 due to vibration. The gap layer 17 may be in a low vacuum state (a state that is not a high vacuum state or an ultra-high vacuum state), or air, an inert gas (such as N 2 ), or a gas that has a discharge preventing effect (for example, a main vacuum layer). A gas containing SF 6 as a component may be filled. When the gap layer 17 is in a low vacuum state, a deaeration process may be used, or a phenomenon in which gas is released from the gap layer 17 during some high-temperature treatment and naturally becomes a low vacuum state may be used. The reason why it is preferable not to place the gap layer 17 in a high vacuum state or an ultrahigh vacuum state is to avoid discharge of the electret 12. In this specification, “low vacuum state” refers to a state of atmospheric pressure to 10 −1 Pa, “high vacuum state” refers to a state of 10 −1 to 10 −5 Pa, “Vacuum state” refers to a state of 10 −5 or less. In addition, if the void layer 17 contains moisture, water molecules adhere to the surface of the electret 12 and the charge is easily released. Therefore, the moisture contained in the void layer 17 is sufficiently removed to reduce the humidity. It is desirable to keep it.

上記したように、第１構成例の発電装置１０は、少なくとも一対の誘電体１１とエレクトレット１２を有し、誘電体１１とエレクトレット１２とのギャップ距離が変化することによって発電を行う構成（振動に伴う静電容量の変化を利用して発電を行う構成）とされている。以下では、その発電原理について説明する。   As described above, the power generation device 10 of the first configuration example includes at least a pair of dielectrics 11 and electrets 12, and generates power by changing the gap distance between the dielectrics 11 and the electrets 12 (for vibration). In other words, the power generation is performed using the accompanying change in capacitance. Hereinafter, the principle of power generation will be described.

図２０の上段で示したように、発電装置１０の第１状態（誘電体１１とエレクトレット１２とが離間した状態）では、エレクトレット１２に保持された負の固定電荷（図２０では、白色の四角印にマイナス符号を付したシンボルとして描写）に引き寄せられて、下部電極１３の表面（エレクトレット１２との界面）に金属内正電荷（図２０では、白色の丸印にプラス符号を付したシンボルとして描写）が誘起される。この金属内正電荷は、下部電極１３（金属）中のある箇所から自由電子が排除された結果、周囲に存在する自由電子との電位差により正電荷としての性質を帯びたものである。従って、上記の物理現象については、エレクトレット１２に保持された負の固定電荷によって、下部電極１３内の正電荷が引き寄せられると言うよりも、下部電極１３内の自由電子が遠ざけられると言う方が正しい。なお、下部電極１３内の金属内正電荷は接地端から供給される（下部電極１３内の自由電子は接地端に移動する）ので、下部電極１３の電位は０Ｖのままである。   As shown in the upper part of FIG. 20, in the first state of the power generation device 10 (the state where the dielectric 11 and the electret 12 are separated), the negative fixed charge held by the electret 12 (in FIG. 20, the white square Drawn as a symbol with a minus sign attached to the mark), and a positive charge in the metal on the surface of the lower electrode 13 (interface with the electret 12) (in FIG. 20, as a symbol with a plus sign added to a white circle) Depiction) is induced. The positive charge in the metal has a property as a positive charge due to a potential difference from the free electrons existing in the periphery as a result of the elimination of the free electrons from a certain position in the lower electrode 13 (metal). Therefore, with respect to the physical phenomenon described above, it is better to say that the free electrons in the lower electrode 13 are moved away than the positive charges in the lower electrode 13 are attracted by the negative fixed charges held in the electret 12. correct. Note that the positive charge in the metal in the lower electrode 13 is supplied from the ground terminal (the free electrons in the lower electrode 13 move to the ground terminal), so the potential of the lower electrode 13 remains 0V.

一方、図２０の下段で示したように、発電装置１０が上記の第１状態から第２状態（誘電体１１とエレクトレット１２とが接近した状態）に遷移すると、エレクトレット１２に保持された負の固定電荷によって誘電体１１の内部が分極され、誘電体１１の下面に正の分極電荷（図２０では、黒色の丸印にプラス符号を付したシンボルとして描写）が局在化する。このとき、第１状態で生じていたエレクトレット１２内の負電荷と下部電極１３内の正電荷との対応関係（の一部）が解消される。この現象により、下部電極１３内には一時的に余剰の正電荷が生じる。ただし、下部電極１３は抵抗１４を介して接地端に接続されているので、一時的に上昇した下部電極１３の電位が０Ｖになるまで、下部電極１３から接地端に向けた余剰の正電荷の移動（電流）が生じる。なお、図２０の下段では、下部電極１３から正電荷の一部が移動した後の状態が示されている。下部電極１３から流出しなかった残りの電荷がＱ１である。   On the other hand, as shown in the lower part of FIG. 20, when the power generation device 10 transitions from the first state to the second state (the state in which the dielectric 11 and the electret 12 are close to each other), the negative The inside of the dielectric 11 is polarized by the fixed charge, and a positive polarization charge (depicted as a symbol in which a plus sign is added to a black circle in FIG. 20) is localized on the lower surface of the dielectric 11. At this time, the correspondence relationship (a part) between the negative charge in the electret 12 and the positive charge in the lower electrode 13 that has occurred in the first state is eliminated. Due to this phenomenon, excessive positive charges are temporarily generated in the lower electrode 13. However, since the lower electrode 13 is connected to the ground terminal via the resistor 14, the excess positive charge from the lower electrode 13 toward the ground terminal until the potential of the temporarily raised lower electrode 13 becomes 0V. Movement (current) occurs. In the lower part of FIG. 20, a state after a part of the positive charge has moved from the lower electrode 13 is shown. The remaining charge that did not flow out from the lower electrode 13 is Q1.

また、上記とは逆に、発電装置１０が第２状態から第１状態に遷移したときには、接地端から下部電極１３に向けた正電荷の移動（すなわち電流）が生じるので、この電流を電気エネルギーとして取り出すことができる。   Contrary to the above, when the power generation device 10 transitions from the second state to the first state, a positive charge movement (that is, current) from the ground end toward the lower electrode 13 occurs. Can be taken out as.

なお、発電装置１０の第２状態では、誘電体１１の内部分極によって誘電体１１の上面に負の分極電荷（図２０では、黒色の丸印にマイナス符号を付したシンボルとして描写）が局在化する。従って、上部電極１５の上面（誘電体１１との界面）には、上記した負の分極電荷に引き寄せられて金属内正電荷が誘起される。ただし、上部電極１５内の金属内正電荷は接地端から供給されるので、上部電極１５の電位は０Ｖのままである。   Note that, in the second state of the power generation device 10, negative polarization charges (depicted as symbols with a black circle plus a minus sign) are localized on the upper surface of the dielectric 11 due to the internal polarization of the dielectric 11. Turn into. Therefore, on the upper surface of the upper electrode 15 (interface with the dielectric 11), a positive charge in the metal is induced by being attracted by the negative polarization charge described above. However, since the positive charge in the metal in the upper electrode 15 is supplied from the ground end, the potential of the upper electrode 15 remains 0V.

電磁気学的に見ると、発電装置１０の第２状態は、第１状態よりも静電ポテンシャルエネルギーが低い状態（第１状態よりも正電荷と負電荷との距離が近い安定状態）である。従って、外部から運動エネルギー（振動）を与えることにより、発電装置１０を第１状態と第２状態との間で遷移させてやれば、運動エネルギーを電気エネルギーに変換することが可能となる。   When viewed electromagnetically, the second state of the power generation apparatus 10 is a state in which the electrostatic potential energy is lower than that in the first state (a stable state in which the distance between the positive charge and the negative charge is closer than in the first state). Therefore, if kinetic energy (vibration) is applied from the outside to cause the power generation device 10 to transition between the first state and the second state, the kinetic energy can be converted into electric energy.

特に、第１構成例の発電装置１０は、誘電体１１の上面に上部電極１５が設けられると共に、この上部電極１５が接地端に接続された構成とされている。このような構成とすることにより、発電装置１０の第２状態において、上部電極１５の内部に電位差を生じることがないので、第２状態のポテンシャルエネルギーを引き下げて発電効率を高めることが可能となる。ただし、上部電極１５は、発電装置１０にとって必須の構成要素ではなく、デバイス作製の容易性を優先する場合には、上部電極１５を省略することも可能である。また、両構成の折衷案として、上部電極１５を完全に排除するのではなく、これを電気的にフローティング状態の金属体に置き換えることも考えられる。   In particular, the power generation device 10 of the first configuration example is configured such that the upper electrode 15 is provided on the upper surface of the dielectric 11 and the upper electrode 15 is connected to the ground terminal. With such a configuration, in the second state of the power generation apparatus 10, no potential difference is generated inside the upper electrode 15, so that it is possible to increase the power generation efficiency by lowering the potential energy in the second state. . However, the upper electrode 15 is not an essential component for the power generation apparatus 10, and the upper electrode 15 can be omitted when priority is given to the ease of device fabrication. Further, as a compromise of both configurations, it is conceivable to replace the upper electrode 15 with an electrically floating metal body instead of completely removing the upper electrode 15.

図２１は、発電装置の第２構成例を示す模式図（横方向から見た断面図）である。第２構成例の発電装置２０は、上部基板２１と、下部基板２２と、エレクトレット２３と、対向電極２４と、ベース電極２５と、バネ２６とを有する。なお、図２１の上段には、発電装置２０の第１状態（エレクトレット２３と対向電極２４とがオーバーラップした状態）が描写されており、図２１の下段には、発電装置２０の第２状態（エレクトレット２３と対向電極２４とがオーバーラップしていない状態）が描写されている。   FIG. 21 is a schematic diagram (cross-sectional view seen from the lateral direction) illustrating a second configuration example of the power generation device. The power generation device 20 of the second configuration example includes an upper substrate 21, a lower substrate 22, an electret 23, a counter electrode 24, a base electrode 25, and a spring 26. 21 shows the first state of the power generator 20 (the state in which the electret 23 and the counter electrode 24 overlap), and the lower part of FIG. 21 shows the second state of the power generator 20. (The state in which the electret 23 and the counter electrode 24 do not overlap) is depicted.

このように、第２構成例の発電装置２０は、所定のギャップ距離を維持しながらエレクトレット２３と対向電極２４とのオーバーラップ面積を２軸平面方向（Ｘ方向、Ｙ方向）の振動によって変化させることにより、対向電極２４に誘導される電荷の変化分を電流として得る構成（振動に伴う静電容量の変化を利用して発電を行う構成）とされている。   Thus, the power generator 20 of the second configuration example changes the overlap area between the electret 23 and the counter electrode 24 by vibration in the biaxial plane direction (X direction, Y direction) while maintaining a predetermined gap distance. Thus, the configuration is such that the amount of change in the charge induced in the counter electrode 24 is obtained as a current (configuration in which power generation is performed using the change in electrostatic capacitance associated with vibration).

＜エレクトレットのパターニング＞
なお、第２構成例の発電装置２０においても、エレクトレット２３としては、高い表面電荷密度と高い熱耐性を持つ先述のナノポーラスＳｉＯ2エレクトレットを用いることが望ましい。ただし、水平振動型である発電装置２０への適用に際しては、対向電極２４の櫛葉と各々対向するエレクトレット２３を個別に形成するのではなく、単一のベース電極２５（シリコン基板）上に形成されたエレクトレット２３の表面を対向電極２４の櫛葉と同一の間隔でパターニングする方が効率的である。以下、その手法について説明する。 <Electret patterning>
In the power generation apparatus 20 of the second configuration example, it is desirable to use the above-described nanoporous SiO 2 electret having high surface charge density and high heat resistance as the electret 23. However, when applied to the power generation apparatus 20 of the horizontal vibration type, the electrets 23 respectively opposed to the comb leaves of the counter electrode 24 are not individually formed but formed on a single base electrode 25 (silicon substrate). It is more efficient to pattern the surface of the electret 23 at the same interval as the comb leaves of the counter electrode 24. The method will be described below.

図２３は、ナノポーラスＳｉＯ2エレクトレットのパターニングを実現する第１のプロセスフロー図である。なお、本図のプロセスフローは、（ｃ１）欄から（ｃ６）欄に向けて順次進行していく。 FIG. 23 is a first process flow diagram for realizing patterning of the nanoporous SiO 2 electret. In addition, the process flow of this figure advances sequentially from the (c1) column to the (c6) column.

（ｃ１）欄〜（ｃ４）欄では、ドープ済みシリコン基板に対してアノードエッチング処理と熱酸化処理を施すことにより、ベースＳｉＯ2層とナノポーラスＳｉＯ2層が形成されている。このような処理の内容については、先の図３（ａ）〜（ｄ）や図１７（ａ１）〜（ａ３）と同様である。 In the columns (c1) to (c4), the base SiO 2 layer and the nanoporous SiO 2 layer are formed by subjecting the doped silicon substrate to an anode etching process and a thermal oxidation process. About the content of such a process, it is the same as that of previous FIG. 3 (a)-(d) and FIG. 17 (a1)-(a3).

ただし、本図のプロセスフローでは、ナノポーラスＳｉＯ2エレクトレットのパターニングを実現すべく、（ｃ２）欄で示すように、シリコン基板のアノードエッチング処理前に、シリコン基板のパターニング処理（トレンチ形成処理）が実施される。なお、シリコン基板をパターニングする手法は、ウェットエッチングでもドライエッチングでもよい。 However, in the process flow of this figure, as shown in the column (c2), the silicon substrate patterning process (trench formation process) is performed before the silicon substrate anode etching process in order to realize the patterning of the nanoporous SiO 2 electret. Is done. The method for patterning the silicon substrate may be wet etching or dry etching.

このように、基材となるシリコン基板を予めパターニングしておけば、これ以降、先と同様のアノードエッチング処理や熱酸化処理を実施するだけで、図２２で示したパターニング済みのナノポーラスＳｉＯ2エレクトレットを製造することができる。 Thus, if the silicon substrate as a base material is patterned in advance, the patterned nanoporous SiO 2 electret shown in FIG. 22 can be obtained simply by performing the same anode etching process and thermal oxidation process as before. Can be manufactured.

なお、（ｃ４）欄までの工程で製造されるナノポーラスＳｉＯ2エレクトレットは、表面の凹凸（対向電極２４とのギャップ差）のみに依存して保持電荷の分布にコントラストを付けている。このコントラストをさらに高めたければ、（ｃ５）欄及び（ｃ６）欄で示すように、ナノポーラスＳｉＯ2エレクトレットの凸部上にレジスト層を形成してエッチング処理を施すことにより、凸部のナノポーラスＳｉＯ2層を残しつつ、凹部のナノポーラスＳｉＯ2層を除去すればよい。このような処理を追加すれば、凸部の電荷密度と凹部の電荷密度との間に差を付けることができるので、電荷分布のコントラストを一層高めることが可能となる。 Note that the nanoporous SiO 2 electret manufactured in the steps up to the column (c4) gives a contrast to the distribution of retained charges depending only on the surface irregularities (gap difference with the counter electrode 24). If you want further enhance the contrast, (c5) as shown in the column and (c6) column, and then an etching process may be performed by forming a resist layer on nanoporous SiO 2 electret protrusions on nanoporous of protrusions SiO 2 while leaving the layer may be removed nanoporous SiO 2 layer of the recess. If such a process is added, a difference can be made between the charge density of the convex portion and the charge density of the concave portion, so that the contrast of the charge distribution can be further increased.

図２４は、ナノポーラスＳｉＯ2エレクトレットのパターニングを実現する第２のプロセスフロー図である。なお、本図のプロセスフローは、（ｄ１）欄から（ｄ５）欄に向けて順次進行していく。 FIG. 24 is a second process flow diagram for realizing patterning of the nanoporous SiO 2 electret. In addition, the process flow of this figure advances sequentially from the (d1) column to the (d5) column.

（ｄ１）欄〜（ｄ３）欄では、ドープ済みシリコン基板に対してアノードエッチング処理と熱酸化処理を施すことにより、ベースＳｉＯ2層とナノポーラスＳｉＯ2層が形成されている。このような処理の内容については、先の図３（ａ）〜（ｄ）や図１７（ａ１）〜（ａ３）と同様である。 In the columns (d1) to (d3), the base SiO 2 layer and the nanoporous SiO 2 layer are formed by subjecting the doped silicon substrate to an anodic etching process and a thermal oxidation process. About the content of such a process, it is the same as that of previous FIG. 3 (a)-(d) and FIG. 17 (a1)-(a3).

さらに、本図のプロセスフローでは、ナノポーラスＳｉＯ2エレクトレットのパターニングを実現すべく、（ｄ４）欄及び（ｄ５）欄で示すように、ナノポーラスＳｉＯ2層の表面上に所望パターンのレジスト層を形成してエッチング処理が実施される。 Furthermore, in the process flow of this figure, in order to realize the patterning of the nanoporous SiO 2 electret, as shown in the columns (d4) and (d5), a resist layer having a desired pattern is formed on the surface of the nanoporous SiO 2 layer. Etching is performed.

すなわち、第２のプロセスフローは、先に説明した第１のプロセスフローからシリコン基板のパターニング処理（図２４の（ｃ２）欄）を省略したものである。当該プロセスで作成されたナノポーラスＳｉＯ2エレクトレットでも、ナノポーラスＳｉＯ2層の有無によって保持電荷の分布にコントラストを付けることが可能である。 That is, in the second process flow, the silicon substrate patterning process (column (c2) in FIG. 24) is omitted from the first process flow described above. Even with the nanoporous SiO 2 electret produced by this process, it is possible to contrast the distribution of retained charges depending on the presence or absence of the nanoporous SiO 2 layer.

＜アプリケーション＞
各種センサや無線機器（例えば、ＺｉｇＢｅｅ［登録商標］・３００ＭＨｚ帯特定小電力無線機器）用の電源として、上記の発電装置を適用することにより、無線センサや無線センサネットワークによるユビキタス環境を構築することができる。すなわち、各種のセンサや無線装置の電源配線が不要となるので、各々の機器を分散配置して、ネットワーク内での情報連携を実現することが可能となる。 <Application>
As a power source for various sensors and wireless devices (for example, ZigBee [registered trademark] 300 MHz band specific low-power wireless devices), a ubiquitous environment based on wireless sensors and wireless sensor networks is constructed by applying the above power generator. Can do. That is, since various types of sensors and wireless devices need no power supply wiring, it is possible to realize information linkage in the network by distributing each device.

なお、一部で実用化されているタイヤ空気圧モニタリングシステム（ＴＰＭＳ［tire pressure monitoring system］）への応用のほか、上記の発電装置を用いたユビキタス環境の使用シーンとしては、例えば、医療・健康分野（健康管理や安否確認）、構造物監視（ワイヤ断線やボルト緩みの監視）、プラント監視（設備異常の監視）、並びに、物流管理（流通状態や品質の監視）などを挙げることができる。また、モータ等の電動機は電源周波数（５０Ｈｚまたは６０Ｈｚ）で振動するので、発電装置に組み込まれたばね系の共振条件を上記の電源周波数に合わせれば、さらに大きな発電量が期待されることから、この発電電力をデータ処理装置等の電源として使用することが考えられる。さらに、上記の発電装置を人体に取り付けて発電するアプリケーションや、上記の発電装置を携帯電話等のモバイル機器に搭載して発電するアプリケーションなども想定される。   In addition to application to tire pressure monitoring systems (TPMS) that have been put into practical use in part, ubiquitous environment usage scenes using the above power generators include, for example, the medical and health fields. (Health management and safety confirmation), structure monitoring (wire disconnection and bolt looseness monitoring), plant monitoring (equipment abnormality monitoring), logistics management (distribution status and quality monitoring), and the like. In addition, since an electric motor such as a motor vibrates at a power supply frequency (50 Hz or 60 Hz), if the resonance condition of the spring system incorporated in the power generation device is adjusted to the above power supply frequency, a larger power generation amount is expected. It is conceivable to use the generated power as a power source for a data processing device or the like. Furthermore, an application for generating power by attaching the above power generation device to a human body, an application for generating power by mounting the above power generation device on a mobile device such as a mobile phone, and the like are also assumed.

＜その他の変形例＞
なお、本発明の構成は、上記実施形態ないし変形例のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。 <Other variations>
It should be noted that the configuration of the present invention can be variously modified within the scope of the gist of the invention in addition to the above-described embodiment or modification. That is, the above-described embodiment is an example in all respects and should not be considered as limiting, and the technical scope of the present invention is not the description of the above-described embodiment, but the claims. It should be understood that all modifications that come within the meaning and range of equivalents of the claims are included.

本発明に係るエレクトレットを用いた発電装置は、例えば、各種センサや無線機器（無線センサネットワークやヘルスモニタリングなど）に用いられる電源として、好適に利用可能な技術である。   The power generator using the electret according to the present invention is a technology that can be suitably used as a power source used for various sensors and wireless devices (wireless sensor network, health monitoring, etc.), for example.

１０ 発電装置
１１ 誘電体
１２ エレクトレット
１３ 下部電極
１４ 抵抗
１５ 上部電極
１６ 基板
１７ 空隙層
２０ 発電装置
２１ 上部基板
２２ 下部基板
２３ エレクトレット
２４ 対向電極
２５ ベース電極
２６ バネ DESCRIPTION OF SYMBOLS 10 Power generation device 11 Dielectric 12 Electret 13 Lower electrode 14 Resistance 15 Upper electrode 16 Substrate 17 Gap layer 20 Power generation device 21 Upper substrate 22 Lower substrate 23 Electret 24 Counter electrode 25 Base electrode 26 Spring

Claims (16)

シリコン層のアノードエッチングにより形成したポーラスシリコン層を絶縁化したポーラス構造のポーラス層と、
前記シリコン層を絶縁化した非ポーラス構造のベース層と、
を交互に複数積層して成ることを特徴とするエレクトレット。 A porous layer having a porous structure in which a porous silicon layer formed by anodic etching of a silicon layer is insulated;
A non-porous base layer obtained by insulating the silicon layer;
An electret comprising a plurality of layers alternately stacked . 前記ポーラス層と前記ベース層は、前記シリコン層の酸化物、窒化物、若しくは、炭化物であることを特徴とする請求項１に記載のエレクトレット。 The electret according to claim 1, wherein the porous layer and the base layer are an oxide, a nitride, or a carbide of the silicon layer . 前記シリコン層によって形成された下地層をさらに有することを特徴とする請求項１または請求項２に記載のエレクトレット。 The electret of claim 1 or claim 2, characterized in that it further comprises a base layer formed by the silicon layer. 前記シリコン層は、ドーパントが添加されたシリコンから成ることを特徴とする請求項１〜請求項３のいずれか一項に記載のエレクトレット。 The electret according to any one of claims 1 to 3, wherein the silicon layer is made of silicon to which a dopant is added. シリコン層にアノードエッチング処理を用いたポーラス化処理を施すステップと、
前記ポーラス化処理が施されたシリコン層に絶縁化処理を施すステップと、
を有することを特徴とするエレクトレットの製造方法。 Applying a porous process using an anode etching process to the silicon layer ;
Applying an insulating treatment to the porous silicon layer ;
A method for producing an electret, comprising: 前記ポーラス化処理によって前記シリコン層を第１の深さまでポーラス化するとともに、前記絶縁化処理によって前記シリコン層を前記第１の深さよりも大きい第２の深さまで絶縁化することにより、非ポーラス構造のベース層とポーラス構造のポーラス層を形成することを特徴とする請求項５に記載のエレクトレットの製造方法。 By making the silicon layer porous to the first depth by the porous treatment, and insulating the silicon layer to a second depth larger than the first depth by the insulation treatment, a non-porous structure is obtained. The method for producing an electret according to claim 5 , wherein a base layer and a porous layer having a porous structure are formed. 前記シリコン層を積層形成するステップをさらに有し、
前記ポーラス化処理は、前記シリコン層を積層形成する毎に実施され、
前記絶縁化処理は、一層分のポーラス化処理が完了する毎に実施される、或いは、複数層分のポーラス化処理が完了する毎に実施される、若しくは、全ての層のポーラス化処理が完了した後に実施される、
ことを特徴とする請求項５または請求項６に記載のエレクトレットの製造方法。 Further comprising the step of laminating the silicon layer ,
The porous treatment is performed every time the silicon layer is laminated,
The insulation process is performed each time the porous process for one layer is completed, or is performed every time the porous process for a plurality of layers is completed, or the porous process for all layers is completed. Will be carried out after
The manufacturing method of the electret of Claim 5 or Claim 6 characterized by the above-mentioned. 前記アノードエッチング処理に用いられるエッチング溶液は、フッ化水素、イオン交換水、及び、エタノールを含むことを特徴とする請求項５〜請求項７のいずれか一項に記載のエレクトレットの製造方法。 The method for producing an electret according to any one of claims 5 to 7, wherein an etching solution used for the anode etching treatment contains hydrogen fluoride, ion-exchanged water, and ethanol. 前記絶縁化処理は、酸化処理、窒化処理、または、炭化処理であることを特徴とする請求項５〜請求項８のいずれか一項に記載のエレクトレットの製造方法。 The method of manufacturing an electret according to any one of claims 5 to 8 , wherein the insulation treatment is an oxidation treatment, a nitridation treatment, or a carbonization treatment. 前記酸化処理は、水蒸気雰囲気中で実施されることを特徴とする請求項９に記載のエレクトレットの製造方法。 The method of manufacturing an electret according to claim 9 , wherein the oxidation treatment is performed in a steam atmosphere. エレクトレットを有し、振動に伴う静電容量の変化を利用して発電を行う発電装置であって、
前記エレクトレットは、
シリコン層のアノードエッチングにより形成したポーラスシリコン層を絶縁化したポーラス構造のポーラス層と、
前記シリコン層を絶縁化した非ポーラス構造のベース層と、
を有し、
前記ポーラス層の厚みは、０μｍよりも大きく２μｍよりも小さいことを特徴とする発電装置。 A power generation device that has an electret and performs power generation by using a change in capacitance caused by vibration,
The electret is
A porous layer having a porous structure in which a porous silicon layer formed by anodic etching of a silicon layer is insulated;
A non-porous base layer obtained by insulating the silicon layer;
Have
The thickness of the porous layer, power generation device it is smaller than larger 2μm than 0 .mu.m. 前記ベース層の厚みは、０．２μｍ以上であることを特徴とする請求項１１に記載の発電装置。 The power generator according to claim 11 , wherein the base layer has a thickness of 0.2 µm or more. エレクトレットを有し、振動に伴う静電容量の変化を利用して発電を行う発電装置であって、
前記エレクトレットは、
シリコン層のアノードエッチングにより形成したポーラスシリコン層を絶縁化したポーラス構造のポーラス層と、
前記シリコン層を絶縁化した非ポーラス構造のベース層と、
を有し、
前記ベース層の厚みは、０．２μｍ以上であることを特徴とする発電装置。 A power generation device that has an electret and performs power generation by using a change in capacitance caused by vibration,
The electret is
A porous layer having a porous structure in which a porous silicon layer formed by anodic etching of a silicon layer is insulated;
A non-porous base layer obtained by insulating the silicon layer;
Have
The thickness of the base layer, power generation device you wherein a is 0.2μm or more. 誘電体をさらに有し、振動を受けて前記誘電体と前記エレクトレットとの距離が変化することにより発電を行うことを特徴とする請求項１１〜請求項１３のいずれか一項に記載の発電装置。 The power generator according to any one of claims 11 to 13 , further comprising a dielectric, wherein the power is generated by changing a distance between the dielectric and the electret in response to vibration. . 所定のギャップ距離を隔てて前記エレクトレットと相対する対向電極をさらに有し、振動を受けて前記対向電極と前記エレクトレットとの重なり面積が変化することにより発電を行うことを特徴とする請求項１１〜請求項１３のいずれか一項に記載の発電装置。 Further comprising the electret as opposed counter electrode at a predetermined gap distance, claims 11 to, characterized in that for generating electric power by changing the overlapping area between the and the counter electrode by receiving vibration electret The power generation device according to claim 13 . 前記エレクトレットの表面は、前記対向電極と同一の間隔でパターニングされていることを特徴とする請求項１５に記載の発電装置。 The power generation device according to claim 15 , wherein a surface of the electret is patterned at the same interval as the counter electrode.
JP2014011084A 2014-01-24 2014-01-24 Electret, method for manufacturing the same, and power generation apparatus using the same Active JP6309283B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014011084A JP6309283B2 (en) 2014-01-24 2014-01-24 Electret, method for manufacturing the same, and power generation apparatus using the same
PCT/JP2015/051804 WO2015111689A1 (en) 2014-01-24 2015-01-23 Electret and method for manufacturing same, and power generation device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014011084A JP6309283B2 (en) 2014-01-24 2014-01-24 Electret, method for manufacturing the same, and power generation apparatus using the same

Publications (2)

Publication Number Publication Date
JP2015138930A JP2015138930A (en) 2015-07-30
JP6309283B2 true JP6309283B2 (en) 2018-04-11

Family

ID=53681486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014011084A Active JP6309283B2 (en) 2014-01-24 2014-01-24 Electret, method for manufacturing the same, and power generation apparatus using the same

Country Status (2)

Country Link
JP (1) JP6309283B2 (en)
WO (1) WO2015111689A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017099208A (en) * 2015-11-27 2017-06-01 日本電信電話株式会社 Electret and method for manufacturing electret
JP6839573B2 (en) * 2017-03-14 2021-03-10 シチズン時計株式会社 Manufacturing method of substrate for electrostatic induction device and substrate for electrostatic induction device
US10424441B2 (en) * 2017-07-05 2019-09-24 Honeywell International Inc. Ultra-high charge density electrets and method of making same
DE102019008601A1 (en) * 2019-12-12 2021-06-17 Forschungszentrum Jülich GmbH Component structural unit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283373A (en) * 1996-04-15 1997-10-31 Matsushita Electric Works Ltd Silicon oxide film electret
JP4141679B2 (en) * 2000-12-07 2008-08-27 日本バイリーン株式会社 Electretization method, electretization apparatus, and electret body manufacturing method
JP4138421B2 (en) * 2002-09-24 2008-08-27 株式会社リコー Droplet discharge head
JP4514782B2 (en) * 2006-11-10 2010-07-28 三洋電機株式会社 Electret element and electrostatic operation device
JP2009190150A (en) * 2008-02-18 2009-08-27 Sanyo Electric Co Ltd Microelectromechanical device and its manufacturing method
JP2010258890A (en) * 2009-04-27 2010-11-11 Nippon Hoso Kyokai <Nhk> Electrostatically induced conversion element
BR112013000010A2 (en) * 2010-07-07 2016-05-10 3M Innovative Properties Co fibrous nonwoven electret blankets and method for making a fibrous nonwoven electret mat
JP5304877B2 (en) * 2011-03-09 2013-10-02 カシオ計算機株式会社 Power generation device and electronic device

Also Published As

Publication number Publication date
JP2015138930A (en) 2015-07-30
WO2015111689A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
Tao et al. Piezoelectric ZnO thin films for 2DOF MEMS vibrational energy harvesting
Ghosh et al. Self‐poled efficient flexible “Ferroelectretic” nanogenerator: a new class of piezoelectric energy harvester
JP6309283B2 (en) Electret, method for manufacturing the same, and power generation apparatus using the same
US8865498B2 (en) Method for manufacturing three-dimensionally shaped comb-tooth electret electrode
US9293689B2 (en) Method of manufacturing a piezoelectric micro energy harvester
US9929679B2 (en) Electrostatic induction-type vibration power generation device and method of manufacturing the same
CN104671186B (en) Mems
KR101903420B1 (en) Microphone and method of fabricating thereof
US8661635B2 (en) Method of manufacturing a piezoelectronic device
US10102981B2 (en) Method of producing a super-capacitor
CN110164851B (en) Method for manufacturing three-dimensional solid-state capacitor, and electronic device
US20140065318A1 (en) Method For Forming Electret Containing Positive Ions
CN107947633B (en) Piezoelectric-electrcombinedc combinedc vibrational energy collector and preparation method thereof
Ma et al. Low cost electrostatic vibration energy harvesters based on negatively-charged polypropylene cellular films with a folded structure
WO2015174486A1 (en) Electricity-generating device
TW201419554A (en) Energy storage devices with at least one porous polycrystalline substrate
JP2013201346A (en) Piezoelectric element and manufacturing method of piezoelectric element
KR101471770B1 (en) Piezoelectric-magnetic micro device, magnetic sensor including the same, and fabrication method of piezoelectric-magnetic micro device
CN108002341B (en) Electromagnetic vibration energy collector and preparation method thereof
KR101308908B1 (en) Layered energy harvesting apparatus using nano piezo-electirc resonator and mehtod thereof
Boughey et al. Energy Harvesting: Energy Harvesting
Vyas On-chip electrochemical capacitors and piezoelectric energy harvesters for self-powering sensor nodes
JP2017099208A (en) Electret and method for manufacturing electret
Xu Energy harvesting for microsystems
Asanuma et al. A spontaneous polarization electret for electrostatic vibration energy harvesting

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20161220

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161222

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180314

R150 Certificate of patent or registration of utility model

Ref document number: 6309283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250