以下に、実施形態のインバータ装置および車両について図面を参照して詳細に説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1実施形態に係るインバータ装置および車両の構成例を模式的に表すブロック図である。
本実施形態の車両は、インバータ装置と、直流負荷としての直流電源30と、交流負荷としてモータ40と、モータ40の動力により駆動される車軸と、を備えている。本実施形態のインバータ装置は、変換器回路10と、制御回路20と、を備え、直流電源30と、モータ40とに接続されている。
インバータ装置は、例えば、コネクタなどを介して直流電源30及び負荷40に着脱自在に接続される。なお、本明細書において、「接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して電気的に接続される場合も含むものとする。また、トランスなどを介して磁気的に結合している場合も、「接続」に含むものとする。
直流電源30は、直流電力をインバータ装置に供給する。直流電源30は、例えば、系統電力を整流して安定電力を生成するものであっても良く、2次電池やキャパシタなどの蓄電手段であってもよい。直流電源30は、例えば、ガスタービンエンジンなどでもよい。直流電源30は、直流電力を供給可能な任意の電源であれば上記以外のものでも構わない。直流電源30が蓄電手段である場合には、後述するインバータINVを介してモータ40が発電する電力を蓄電可能である。
モータ40は、電気エネルギーを駆動エネルギーへと変換させ、モータ40の主軸を回転させる部分である。モータ40は、例えば、永久磁石を使用した永久磁石(PM)モータであってもよく、永久磁石のないリラクタンスモータであってもよい。モータ40は、電力を動力に変換する任意のモータであれば上記以外のものでも構わない。本実施形態では、モータ40は、例えば、3相のPMモータである。
インバータ装置は、直流電源30から供給される直流電力をモータ40に対応した交流電力に変換し、変換後の交流電力をモータ40に出力する。インバータ装置は、有効電力又は有効電力と無効電力とをモータ40に出力する。インバータ装置は、いわゆるモータドライバ、可変電圧可変周波数(VVVF)インバータである。インバータ装置の出力する交流電力の電圧は、例えば、48V(実効値)あるいは100V(実効値)である。インバータ装置の出力する交流電力の周波数は、例えば、0Hz以上500Hz以下で可変である。
変換器回路10は、インバータINVと、電力検出部12U〜12Wと、を含む。
インバータINVの直流ラインは、直流電源30に接続されている。インバータINVの交流ラインは、モータ40に接続されている。インバータINVは、直流電源30から供給される直流電力を交流電力に変換する。本実施形態では、インバータINVは、直流電源30から供給される直流電力をモータ40に対応した交流電力に変換する3相交流インバータである。
電力検出部12U〜12Wは、変換器回路10の出力電力を検出する。電力検出部12U〜12Wは、電圧検出器と、電流検出器と、を含む。電圧検出器は、変換器回路10の出力電圧を検出する。電流検出器は、インバータINVとモータ40との間に接続された交流ラインの出力電流を検出する。例えば、インバータINVが三相インバータである場合には、電圧検出器が三相交流電力の各相の出力電圧を検出し、電流検出器が三相交流電力の各相の出力電流を検出する。電圧検出器及び電流検出器は、制御回路20に接続されている。電圧検出器は、検出した出力電圧を制御回路20に供給する。電流検出器は、検出した出力電流を制御回路に供給する。すなわち、電力検出部12U〜12Wは、制御回路20に接続され、検出した出力電力を制御回路20に入力する。
この例では、電力検出部12U〜12Wが、電圧検出器と電流検出器とを含んでいるが、これに限定されるものではない。例えば、電力検出部12U〜12Wは、電圧検出器と電流検出器との少なくとも一方を含んでいればよい。すなわち、電力検出部12U〜12Wは、変換器回路10の出力電圧及び変換器回路10の出力電流の少なくとも一方を、交流ラインの出力電力の情報として検出すればよい。なお、本実施形態では、3相の出力電力を検出しているが、少なくとも2相の出力検出を行えばよい。
インバータINVは、高電位入力端子10aと、低電位入力端子10bと、複数のレグLG1、LG2、LG3と、を含む。高電位入力端子10aは、直流電源30の陽極に接続される。低電位入力端子10bは、直流電源30の陰極に接続される。インバータINVは、各入力端子10a、10bを介して直流電源30と電気的に接続される。直流電源30から供給される直流電力は、各入力端子10a、10b間に入力される。
本実施形態において、インバータINVは、第1レグLG1と第2レグLG2と第3レグLG3との3つのレグを含む。
第1レグLG1は、第1上側アームUA1と第1下側アームLA1との2つのアームを含む。第1上側アームUA1は、高電位入力端子10aに接続される。第1下側アームLA1は、第1上側アームUA1と低電位入力端子10bとの間に接続される。
第2レグLG2は、第2上側アームUA2と第2下側アームLA2との2つのアームを含む。第2上側アームUA2は、高電位入力端子10aに接続される。第2下側アームLA2は、第2上側アームUA2と低電位入力端子10bとの間に接続される。
第3レグLG3は、第3上側アームUA3と第3下側アームLA3との2つのアームを含む。第3上側アームUA3は、高電位入力端子10aに接続される。第3下側アームLA3は、第3上側アームUA3と低電位入力端子10bとの間に接続される。
第1レグLG1、第2レグLG2、第3レグLG3の夫々は、各入力端子10a、10bの間(直流ライン間)に並列に接続される。なお、各レグLG1、LG2、LG3において、「上側」及び「下側」は、上下方向の配置を意味するものではない。各レグLG1、LG2、LG3において、「上側」とは、入力された直流電力の電位の高い側を意味し、「下側」とは、入力された直流電力の電位の低い側を意味する。各上側アームUA1、UA2、UA3は、換言すれば、高電位側のアームである。各下側アームLA1、LA2、LA3は、換言すれば、低電位側のアームである。
本実施形態では、インバータINVは、3レグ6アームの、いわゆる三相インバータである。インバータINVは、直流電力を三相交流電力に変換する。したがって、変換器回路10の出力電力(又はインバータ装置の出力電力)は、三相交流電力である。変換器回路10の出力電力は、モータ40の構成に応じて設定すればよい。
第1レグLG1の第1上側アームUA1は、第1上側スイッチング素子U1と、第2上側スイッチング素子U2と、第3上側スイッチング素子U3とを含む。第1上側スイッチング素子U1は、各入力端子10a、10bの間に接続されている。第2上側スイッチング素子U2は、第1上側スイッチング素子U1と高電位入力端子10aとの間に接続されている。第3上側スイッチング素子U3は、第2上側スイッチング素子U2と高電位入力端子10aとの間に接続される。
第1レグLG1の第1下側アームLA1は、第1下側スイッチング素子X1と、第2下側スイッチング素子X2と、第3下側スイッチング素子X3と、を含む。第1下側スイッチング素子X1は、第1上側スイッチング素子U1と低電位入力端子10bとの間に接続されている。第2下側スイッチング素子X2は、第1下側スイッチング素子X1と低電位入力端子10bとの間に接続されている。第3下側スイッチング素子X3は、第2下側スイッチング素子X2と低電位入力端子10bとの間に接続されている。
また、第1レグLG1は、第1電荷蓄積素子CU1と、第2電荷蓄積素子CU2と、を含む。第1電荷蓄積素子CU1の一端は、第1上側スイッチング素子U1と第2上側スイッチング素子U2との間に接続される。第1電荷蓄積素子CU1の他端は、第1下側スイッチング素子X1と第2下側スイッチング素子X2との間に接続される。第2電荷蓄積素子CU2の一端は、第2上側スイッチング素子U2と第3上側スイッチング素子U3との間に接続される。第2電荷蓄積素子CU2の他端は、第2下側スイッチング素子X2と第3下側スイッチング素子X3との間に接続される。
第2レグLG2の第2上側アームUA2は、第1上側スイッチング素子V1と、第2上側スイッチング素子V2と、第3上側スイッチング素子V3とを含む。第1上側スイッチング素子V1は、各入力端子10a、10bの間に接続されている。第2上側スイッチング素子V2は、第1上側スイッチング素子V1と高電位入力端子10aとの間に接続されている。第3上側スイッチング素子V3は、第2上側スイッチング素子V2と高電位入力端子10aとの間に接続される。
第2レグLG2の第2下側アームLA2は、第1下側スイッチング素子Y1と、第2下側スイッチング素子Y2と、第3下側スイッチング素子Y3とを含む。第1下側スイッチング素子Y1は、第1上側スイッチング素子V1と低電位入力端子10bとの間に接続されている。第2下側スイッチング素子Y2は、第1下側スイッチング素子Y1と低電位入力端子10bとの間に接続されている。第3下側スイッチング素子Y3は、第2下側スイッチング素子Y2と低電位入力端子10bとの間に接続されている。
また、第2レグLG2は、第1電荷蓄積素子CV1と、第2電荷蓄積素子CV2とを含む。第1電荷蓄積素子CV1の一端は、第1上側スイッチング素子V1と第2上側スイッチング素子V2との間に接続される。第1電荷蓄積素子CV1の他端は、第1下側スイッチング素子Y1と第2下側スイッチング素子Y2との間に接続される。第2電荷蓄積素子CV2の一端は、第2上側スイッチング素子V2と第3上側スイッチング素子V3との間に接続される。第2電荷蓄積素子CV2の他端は、第2下側スイッチング素子Y2と第3下側スイッチング素子Y3との間に接続される。
第3レグLG3の第3上側アームUA3は、第1上側スイッチング素子W1と、第2上側スイッチング素子W2と、第3上側スイッチング素子W3とを含む。第1上側スイッチング素子W1は、各入力端子10a、10bの間に接続されている。第2上側スイッチング素子W2は、第1上側スイッチング素子W1と高電位入力端子10aとの間に接続されている。第3上側スイッチング素子W3は、第2上側スイッチング素子W2と高電位入力端子10aとの間に接続される。
第3レグLG3の第3下側アームLA3は、第1下側スイッチング素子Z1と、第2下側スイッチング素子Z2と、第3下側スイッチング素子Z3とを含む。第1下側スイッチング素子Z1は、第1上側スイッチング素子W1と低電位入力端子10bとの間に接続されている。第2下側スイッチング素子Z2は、第1下側スイッチング素子Z1と低電位入力端子10bとの間に接続されている。第3下側スイッチング素子Z3は、第2下側スイッチング素子Z2と低電位入力端子10bとの間に接続されている。
また、第3レグLG3は、第1電荷蓄積素子CW1と、第2電荷蓄積素子CW2とを含む。第1電荷蓄積素子CW1の一端は、第1上側スイッチング素子W1と第2上側スイッチング素子W2との間に接続される。第1電荷蓄積素子CW1の他端は、第1下側スイッチング素子Z1と第2下側スイッチング素子Z2との間に接続される。第2電荷蓄積素子CW2の一端は、第2上側スイッチング素子W2と第3上側スイッチング素子W3との間に接続される。第2電荷蓄積素子CW2の他端は、第2下側スイッチング素子Z2と第3下側スイッチング素子Z3との間に接続される。
第1電荷蓄積素子CU1、CV1、CW1の夫々には、例えば、コンデンサが用いられる。第1電荷蓄積素子CU1、CV1、CW1の夫々は、例えば、フライングキャパシタと呼ばれる。すなわち、インバータINVは、いわゆるフライングキャパシタ回路方式のインバータである。
インバータINVでは、アームUA1、UA2、UA3、LA1、LA2、LA3のそれぞれに、3つのスイッチング素子が直列に接続されている。第2電荷蓄積素子CU2は、直流電源30と第1電荷蓄積素子CU1との中間の電圧を生じさせる。第1電荷蓄積素子CU1は、第2電荷蓄積素子CU2と基準電位との中間の電圧を生じさせる。同様に、第2電荷蓄積素子CV2は、直流電源30と第1電荷蓄積素子CV1との中間の電圧を生じさせる。第1電荷蓄積素子CV1は、第2電荷蓄積素子CV2と基準電位との中間の電圧を生じさせる。同様に、第3電荷蓄積素子CW2は、直流電源30と第1電荷蓄積素子CW1との中間の電圧を生じさせる。第1電荷蓄積素子CW1は、第2電荷蓄積素子CW2と基準電位との中間の電圧を生じさせる。このため、各電荷蓄積素子CU1、CU2、CV1、CV2、CW1、CW2は、中間コンデンサと呼ばれる場合もある。
これにより、インバータINVでは、各レグで3レベル、これに基準電位のレベルを加えた計4レベルに出力電圧のレベルを変化させることができる。すなわち、インバータINVは、各相4レベルのマルチレベルインバータである。
なお、アームUA1、UA2、UA3、LA1、LA2、LA3の夫々に設けられるスイッチング素子の数は、2つでもよいし、4つ以上でもよい。インバータINVから出力される各相の電圧のレベルは、3レベルでもよいし、5レベル以上でもよい。
このように、出力電圧のレベルを4レベルに変化させるインバータINVを用いた場合、一素子あたりのスイッチング周波数を一定とした場合、出力される電圧の周波数(等価キャリア周波数)は2レベル出力の場合に比べて、各相で(レベル数―1)倍の3倍となる。
一方で、各スイッチング時のデッドタイムによる電圧誤差の値は、レベル数を上げることにより1/3と小さくなるが、等価キャリア周波数が3倍高くなっているために、デッドタイムの出現頻度が3倍となる。そのため、デッドタイムによる電圧誤差平均値は、2レベルの場合と比較して変わらない。この観点から、等価キャリア周波数を低くして使用すれば、デッドタイム電圧誤差の値を小さくすることができる。言い換えれば、レベル数を上げる代わりに、一素子あたりのスイッチング周波数を下げて使用することができ、デッドタイム電圧誤差平均値そのものを小さくできる。
インバータINVは、各第1上側スイッチング素子U1、V1、W1と、各第2上側スイッチング素子U2、V2、W2と、各第1下側スイッチング素子X1、Y1、Z1と、各第2下側スイッチング素子X2、Y2、Z2と、各第1電荷蓄積素子CU1、CV1、CW1を少なくとも含んでいればよい。各アームUA1、UA2、UA3、LA1、LA2、LA3に3つ以上のスイッチング素子を設ける場合には、インバータに複数の電荷蓄積素子が設けられる。電荷蓄積素子の数は、各アームUA1、UA2、UA3、LA1、LA2、LA3のスイッチング素子の数から1を引いた値である。各電荷蓄積素子の一端は、上側アームの隣り合う2つのスイッチング素子の接続点に接続される。各電荷蓄積素子の他端は、下側アームの隣り合う2つのスイッチング素子の接続点に接続される。
インバータINVでは、第1上側アームUA1と第1下側アームLA1との接続点、及び、第2上側アームUA2と第2下側アームLA2との接続点、第3上側アームUA3と第3下側アームLA3との接続点が、交流出力点となる。換言すれば、第1上側スイッチング素子U1と第1下側スイッチング素子X1との接続点、及び、第1上側スイッチング素子V1と第1下側スイッチング素子Y1との接続点、及び、第1上側スイッチング素子W1と第1下側スイッチング素子Z1との接続点が、交流出力点となる。
各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3には、例えば、自己消弧型の素子が用いられる。より具体的には、例えば、GTO(Gate Turn-Off thyristor)やIGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor)などが用いられる。
各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3は、一対の主電極と、各主電極間に流れる電流を制御する制御電極と、を含む。制御電極は、例えば、ゲート電極である。各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3は、各主電極において直列に接続される。
各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3は、制御電極に印加される電圧に応じて、オン状態とオフ状態とに変化する。各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3は、W1〜W3、Z1〜Z3は、例えば、第1電圧を制御電極に印加した時にオン状態になる。各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3は、第1電圧よりも低い第2電圧を制御電極に印加した時、または、制御電極に電圧を印加していない時に、オフ状態になる。オフ状態は、各主電極間に実質的に電流が流れない状態である。オフ状態は、例えば、インバータでの電力変換に影響を与えない範囲の微弱な電流が各主電極間に流れる状態でもよい。換言すれば、オン状態は、各主電極間に電流が流れる第1状態である。オフ状態は、各主電極間に流れる電流が、第1状態よりも低い第2状態である。本実施形態において、各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3は、ノーマリオフ型である。なお、各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3は、ノーマリオン型でもよい。
また、各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3には、ダイオードが接続されている。各ダイオードは、各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3のそれぞれの各主電極に対して並列に接続される。また、各ダイオードの順方向は、各主電極間に流れる電流の方向に対して逆向きに設定される。すなわち、各ダイオードは、いわゆる還流ダイオードである。なお、各ダイオードは寄生ダイオードであっても構わない。
なお、変換器回路10は、例えば、ノイズカットフィルタやトランスなどを、さらに含んでもよい。ノイズカットフィルタは、例えば、直流電源30とインバータINVとの間に設けられ、直流電源30から供給される直流電力に含まれるノイズを抑制する。トランスは、例えば、変換器回路10とモータ40との間に設けられ、変換器回路10から出力された交流電力を変圧する。
制御回路20は、インバータINVの各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3に接続されている。より具体的には、制御回路20は、各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3のそれぞれの制御電極に接続されている。制御回路20は、各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3のオン・オフを制御する。制御回路20は、例えば、各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3の制御電極に制御信号を入力し、制御信号の電圧を変化させることによって、各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3のオン・オフを制御する。制御信号は、いわゆるゲート信号である。これにより、制御回路20は、直流電力をモータ部に応じた電圧及び周波数の交流電力に変換する。
制御回路20は、例えば、CPUやMPUなどのプロセッサである。制御回路20は、例えば、メモリMから所定のプログラムを読み出し、そのプログラムを逐次処理することによって、インバータ装置の各部を統括的に制御する。制御回路20は、具体的には、インバータINVが直流電力から交流電力へ変換する動作を制御する。プログラムを記憶したメモリMは、制御回路20内に設けてもよいし、制御回路20と別に設け、制御回路20に接続してもよい。なお、制御回路20は、上記の構成に限定されるものではなく、以下に説明する機能がハードウエアにより実現されてもよくソフトウエアにより実現されてもよく、ハードウエアとソフトウエアとの組み合わせにより実現されてもよい。
制御回路20は、交流値検出部27と、dq変換部21と、非干渉制御部22と、電流制御部23d、23qと、速度制御部24と、逆dq変換部25と、比較部26と、キャリア生成部28と、メモリMと、を含む。
交流値検出部27は、dq変換部21の前段に配置されている。交流値検出部は、電力検出部12U〜12Wで検出された変換器回路10の出力電力が入力される。交流値検出部には、例えば、電圧検出部で検出された変換器回路10の出力電圧、及び、電流検出部で検出された変換器回路10の出力電流の少なくとも一方が入力される。交流値検出部は、検出された変換器回路10の出力電力の交流値を検出する。交流値検出部は、例えば、変換器回路10の出力電力の周波数及び振幅の最大値を交流値として取得する。主回路部(交流ライン)の出力電力の交流値は、変換器回路10の出力電流の交流値である。なお、出力電力の交流値は変換器回路10の出力電圧の交流値でもよい。
dq変換部21は、ベクトル変換部であって、交流値検出部で検出された出力電流の交流値を基に、変換器回路10の3相出力電流をベクトル値であるd軸電流とq軸電流に変換し、直流電流として扱う。通常、有効電力分がq軸上に変換される。すなわち、dq変換部21は、出力電流の有効分と無効分とに変換し、直流換算値を算出する。
電流制御部23d、23qは、dq変換部21で得られたd軸電流とq軸電流とを所望の電流値に追従させるための制御を行う。電流制御部23d、23qは、例えば、各軸電流の指令値id *、iq *と、応答値との差分を取り、PI制御を行うPI制御器を含む。このときの制御対象は各軸のインダクタンス、抵抗であり、制御量は各軸の電圧となる。すなわち、PI制御器の出力は電圧次元である。電流制御部23d、23qの出力値には、非干渉制御部22の出力値が加算或いは減算され、dq軸間の干渉を取り除くための非干渉制御が用いられる。
速度制御部24は、電流制御部23qのアウターループに用いられ、速度指令値ωm *と速度応答値ω(d/dt・θ)との差をPI制御器に入力して電流指令値を生成する。この制御出力はq軸の電流指令値iq *となり、電流制御部23qへ供給される。速度応答値は速度センサなどにより直接計測してもいし、エンコーダやホールセンサ等から得られる回転角情報θを微分してもよい。
逆dq変換部25は、逆ベクトル変換部であって、電流制御部23d、23qで生成された電圧指令値をUVWの3相交流の電圧指令値νu *、νv *、νw *に逆変換する。すなわち逆dq変換部25の出力が3相インバータINVの電圧指令値νu *、νv *、νw *となる。なお、3相に変換された電圧指令値は変調波と呼ばれることもある。また、変調波の振幅を変調率と呼ぶこともある。
キャリア生成部28は、電圧指令値νu *、νv *、νw *を受信し、後述するように、変調率に基づいて、キャリア信号の等価キャリア周波数が2レベル回路のキャリア周波数と同程度(例えば10kHz以上50kHz以下)となるように設定する。例えば、一スイッチング素子のキャリア信号の周波数を一定とする場合、キャリア生成部28は、等価キャリア周波数を(レベル数―1)で除した値をキャリア信号の周波数とする。
比較部26は、逆dq変換部25から出力された3相の電圧指令値νu *、νv *、νw *と、キャリア信号とを受信する。比較部26は、各相の電圧指令値νu *、νv *、νw *と、各相のキャリア信号とを比較して、各相のスイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3の制御信号(ゲート信号)を変換器回路10へ出力する。
図2は、第1実施形態に係るインバータ装置の制御回路の動作の一例を説明する図である。
制御回路20の比較部26は、キャリア信号CS1〜CS3と変調波MWとを基に、各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3がオン又はオフする動作を制御する制御信号を生成する。
図2(a)では、第1レグLG1の各スイッチング素子U1〜U3、X1〜X3の制御に用いられるキャリア信号CS1〜CS3及び変調波MWの一例を表している。変調波MWは、各レグLG1、LG2、LG3毎に設定され、本実施形態では、3つの変調波MWが設定される。
キャリア信号は、各レグLG1、LG2、LG3において、各上側スイッチング素子U1〜U3、V1〜V3、W1〜W3毎、または、各下側スイッチング素子X1〜X3、Y1〜Y3、Z1〜Z3毎に設定される。すなわち、本実施形態では、9つのキャリア信号が設定される。なお、第1レグLG1の各スイッチング素子U1〜U3、X1〜X3に設定されたキャリア信号を、第2レグLG2の各スイッチング素子V1〜V3、Y1〜Y3、第3レグLG3の各スイッチング素子W1〜W3、Z1〜Z3に共通に用いることもできる。従って、本実施形態において、少なくとも3種類のキャリア信号を用意すればよい。
キャリア信号CS1は、第1上側スイッチング素子U1の制御に用いられるキャリア信号の一例である。キャリア信号CS2は、第2上側スイッチング素子U2の制御に用いられるキャリア信号の一例である。キャリア信号CS3は、第3上側スイッチング素子U3の制御に用いられるキャリア信号の一例である。
図2(b)は、変調波MW及びキャリア信号CS1を基に生成される第1上側スイッチング素子U1の制御信号の一例である。
図2(c)は、変調波MW及びキャリア信号CS2を基に生成される第2上側スイッチング素子U2の制御信号の一例である。
図2(d)は、変調波MW及びキャリア信号CS3を基に生成される第3上側スイッチング素子U3の制御信号の一例である。
変調波MW及び各キャリア信号CS1〜CS3は、周期的に変化する。変調波MWは、例えば、正弦波である。変調波MWの周波数は、変換器回路10から出力される交流電力の周波数および制御回路20内で用いられる速度指令値ωm *に応じて設定される。変調波MWの周波数は、例えば、0Hzから500Hzと可変である。キャリア信号CS1〜CS3の夫々は、例えば、三角波である。各キャリア信号CS1〜CS3は、鋸波や台形波などでもよい。キャリア信号CS1〜CS3それぞれの周波数は、変調波MWの周波数よりも高い。キャリア信号CS1〜CS3それぞれの周波数は、例えば、0.5kHz以上50kHz以下程度である。本実施形態では、キャリア信号CS1〜CS3のそれぞれの周波数は、実質的に同じである。
また、キャリア信号CS1〜CS3は、互いに120度ずつ位相をずらして設定される。キャリア信号の位相は、キャリア信号の数に応じて設定される。例えば、各アームが2つのスイッチング素子を含む3レベルのインバータの場合、2つのキャリア信号が設定され、各キャリア信号の位相が180度ずつずらされる。このため、この場合のインバータの変調方式は、キャリア位相シフト信号生成方式と呼ばれる場合もある。
制御回路20の比較部26は、変調波MWと各キャリア信号CS1〜CS3とを比較する。比較部26は、例えば、変調波MWが各キャリア信号CS1〜CS3以上の時に、各上側スイッチング素子U1〜U3をオンにし、各下側スイッチング素子X1〜X3をオフにする。この場合、比較部26は、変調波MWが各キャリア信号CS1〜CS3未満の時に、各上側スイッチング素子U1〜U3をオフにし、各下側スイッチング素子X1〜X3をオンにする制御信号を出力する。このように、制御回路20は、各上側スイッチング素子U1〜U3と、各下側スイッチング素子X1〜X3と、を交互にオン・オフする。反対に、比較部26は、変調波MWがキャリア信号CS以上の時に、各上側スイッチング素子U1〜U3をオフにし、各下側スイッチング素子X1〜X3をオンにする制御信号を出力してもよい。このとき、上下の対になる素子が同時にオンすることを回避するために、デッドタイムを設ける。
制御回路20は、第1レグLG1、第2レグLG2、及び第3レグLG3のそれぞれを上記のように制御する。これにより、制御回路20は、各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3のオン・オフを制御する。すなわち、インバータINVによる直流電力から交流電力への変換を制御する。
図3Aは、第1実施形態に係るゲート駆動装置における、スイッチング素子のデッドタイムのインバータの出力に対する影響の一例を模式的に表す図である。
図3Aの上段には、制御回路20から2レベルのインバータINVの出力電圧の理論波形の一例を示している。図3Bの中断には、比較部26で比較する変調波(正弦波)とキャリア信号(三角波)との一例を示している。図3Aの下段には、スイッチング素子のデットタイムと、デッドタイムによる電圧誤差平均値との一例を示している。なお、ここでは力率が1で電圧位相と電流位相が同じ場合を示している。
例えば、2レベル回路の場合、スイッチング周波数をfcと一定、デッドタイムをTdとすれば、デッドタイム電圧誤差平均値Verrは次式(1)で表すことができる。
Verr=1/Tc・(Videal−Vprac)・Td
=2Edc・Td・fc・sgn(i) …(1)
ここで、Verrはデッドタイム電圧誤差平均値を示し、Tcはスイッチング周期、Videalは出力理想電圧、Vpracは実際の出力電圧である。また、Edcは直流電圧の半分の値を示し、sgnは符号関数である。すなわち、デッドタイムの電圧誤差の大きさは直流電圧、デッドタイム、スイッチング周波数に比例し、その極性は出力電流の極性と等しい。このデッドタイム電圧誤差により、出力トルクが基本波周波数f0の6倍で脈動することが広く知られている。
図3Bは、第1実施形態に係るゲート駆動装置における、スイッチング素子のデッドタイムのインバータの出力に対する影響の他の例を模式的に表す図である。
図3Bの上段には、制御回路20からマルチレベルのインバータINVの出力電圧の理論波形の一例を示している。図3Bの中断には、比較部26で比較する変調波(正弦波)とキャリア信号(三角波)との一例を示している。図3Bの下段には、スイッチング素子のデットタイムと、デッドタイムによる電圧誤差平均値との一例を示している。なお、ここでは力率が1で電圧位相と電流位相が同じ場合を示している。
例えば、4レベル回路の場合、一つのスイッチング素子あたりのスイッチング周波数をfcと一定とすれば、4レベル回路の場合、一回当たりのデッドタイム誤差の値は小さくなり、2レベルの場合と比較し、1/3となることがわかる。しかし、その出現頻度が3倍となり、結果的にデッドタイム電圧誤差平均値の値は(1)式と変わらない。
一方で、位相シフトキャリア方式のマルチレベル回路では一素子あたりのスイッチング周波数をfcと一定とすれば、1相あたりの等価キャリア周波数feqは、2レベル回路ではfc、3レベル回路では2fc、4レベル回路では3fcとなり、レベル数をmとすると、以下で表すことができる。
feq=(m−1)fc …(2)
すなわち、一素子あたりのスイッチング周波数をfcと一定とし、レベル数をmとすれば、等価キャリア周波数feqは一素子あたりのスイッチング周波数の(m−1)倍となり、等価キャリア周波数は高くなっていくが、デッドタイム電圧誤差平均値は2レベルのものと変わらないこととなる。
(1)式に(2)式を代入すると(3)式が得られる。
Verr=2Edc・Td・feq/(m−1)・sgn(i) …(3)
すなわち、一素子あたりのスイッチング周波数をfcではなく、等価キャリア周波数feqを一定とし、レベル数mを増やしていけば、デッドタイム電圧誤差平均値Verrは小さくなることがわかる。
等価キャリア周波数feqは1相当たりの出力される電圧のスイッチング周波数を意味しており、制御対象への影響を与える周波数である。そのため、制御対象へは等価キャリア周波数の周期でしか、制御量を変化させることができない。つまり、等価キャリア周波数に等しいサンプル&ホールドが挿入されているとみなすことができ、制御のサンプリング周期と等価となる。
すなわち、(3)式より、等価キャリア周波数feqを下げていけばデッドタイム電圧誤差平均値Verrは小さくできるが、制御周期が遅くなり、性能の良い制御ができなくなってしまうことがわかる。そのため、レベル数を増やし、等価キャリア周波数feqを一定に保つことは、デッドタイム電圧誤差平均値Verrを小さくしつつ、制御性能を一定に保つことを可能にする有用な手段となる。
上記のことから、本実施形態のインバータ装置において、マルチレベルのインバータINVを用い、かつ、キャリア生成部28がマルチレベルのインバータINVで用いるキャリア信号の等価キャリア周波数が、同じ出力を得るときの2レベルのインバータINVで用いるキャリア周波数と同程度(例えば10kHz以上50kHz以下)となるように設定している。このことにより、インバータINVのデッドタイム電圧誤差平均値を小さくしつつ、制御性能を一定に保つインバータ装置を提供することができる。
また、本実施形態のインバータ装置において、キャリアの等価キャリア周波数feqを2レベル回路のキャリア周波数と同程度である10kHz〜50kHzと設定することで、スイッチングによる電流リプルの幅が2レベル回路と同じになるように設定される。さらに、インバータINVとしてマルチレベル変換器を用いることで、損失(高調波損失)を同程度に保ちながら、デッドタイム電圧誤差平均値Verrを低減し、トルクリプルを低減することができる。以下に原理を詳細に説明する。
dq軸のインダクタンスをL、電圧をV、電流をIとすれば、次式が成り立つ。
V=L・ΔI/Δt …(4)
ここで、Δtは微小時間を意味しており、ΔIはその期間の電流リプルの大きさを意味している。また、mレベル回路では、出力される電圧はdq軸上に現れる最大電圧をVmaxとした場合、1/(m−1)倍となるため、(5)式が成り立つ。
V=Vmax/(m−1) …(5)
Vmaxは直流電圧の半分の値Edcにdq変換時のノルム換算を考慮した値である√3/2を掛けたものに等しい。制御対象に与えられるスイッチングの微小時間Δtは等価キャリア周期であるため(4)式は(6)式に書き換えられる。
ΔI=V/L・Δt
=Vmax/(L・feq・(m−1)) …(6)
すなわち、電流リプルの大きさは等価キャリア周波数feqとレベル数(m−1)の逆数に比例することがわかる。また、(2)式により(6)式は(7)式となる。
ΔI=Vmax/(L・fc・(m−1)2) …(7)
すなわち、一素子あたりのスイッチング周波数fcを一定とした場合、電流リプルの大きさΔIはレベル数(m−1)の2乗に反比例することがわかる。したがって、2レベルの電流リプルを1とした場合、3レベルでは1/4、4レベルでは1/9となる。なお、ここでいう電流リプルはスイッチングによる短時間のリプルを意味しており、基本波の6倍周期で起きるもののことではない。
(3)式に(6)式を代入すれば、(8)式が得られる。
Verr=2Edc・Td・Vmax/(L・ΔI・(m−1)2)・sgn(i) …(8)
すなわち、デッドタイム電圧誤差平均値Verrはレベル数(m−1)の2乗と電流リプルΔIとに反比例する。つまり、電流リプルΔIを一定に保ちつつレベル数(m−1)を上げていけば、デッドタイム電圧誤差平均値Verrはレベル数(m−1)の2乗に反比例して小さくなることを意味している。電流リプルΔIの大きさを一定に保つことは、損失を同程度に保つことを意味しており、その中でデッドタイム電圧誤差平均値Verrを小さくすることが可能である。
したがって、本実施形態のインバータ装置によれば、デッドタイム電圧誤差平均値を小さくしつつ、損失を同程度に保つインバータ装置を提供することができる。すなわち、本実施形態によれば、モータのトルクリプルを抑制し、運転効率を改善するインバータ装置および車両を提供することができる。
次に、第2実施形態のインバータ装置について、図面を参照して詳細に説明する。
本実施形態のインバータ装置では、キャリア信号の等価キャリア周波数が歪指標を最小化する最適等価キャリア周波数としている。以下に原理を説明する。
上記(3)式において、レベル数mが一定であるとき、デッドタイム電圧誤差平均値Verrは等価キャリア周波数feqに比例する。すなわち、ある一定のレベルの条件下では、等価キャリア周波数feqを下げるほどデッドタイム電圧誤差平均値Verrを下げることができ、デッドタイム電圧誤差の影響で現れる基本波の6倍周期の電流リプルに起因するトルクリプルを低減することができる。
一方で、等価キャリア周波数を下げすぎると、出力電圧そのものが矩形波に近づき、それによる影響で電流リプルが増加してしまう。すなわち、デッドタイム電圧誤差平均値の大きさによるトルクリプルと出力電圧の低周波化による電流歪によるトルクリプルとにはトレードオフ関係がある。換言すれば、両者のスペクトルの和を最小にする等価キャリア周波数が存在することを意味している。
キャリア位相シフト方式のマルチレベル回路の出力相電圧高調波は次式で表せる。
ここで、Edcは直流電圧の半分の値、mはレベル数を示し、aは変調率、ω0は基本波角周波数、ωcは一素子あたりのキャリア角周波数、Jkはk次の第一種ベッセル関数を示している。なお、λ=n(m−1)π/2である。この方程式から、n(m−1)fc±kf0成分のスペクトルは次式で表せる。
ただし、n(m−1)が奇数の場合は、kは偶数、n(m−1)が偶数の場合は、kは奇数となる。
(9)式にdq変換を施せば、dq軸上の理論高調波を求めることができる。ただし、本稿でのdq変換は次式で定義される。
(11)式についてdq変換を施せば、次式となる。
したがって、dq軸上のn(m−1)fc±kf0成分のスペクトルは次式で表すことができる。
ただし、n(m−1)が奇数の場合はk=6l-3(lは正の整数)であり、n(m−1)が偶数の場合はk=6l(lは正の整数)である。d軸電圧にはk+1次ベッセル関数とk−1次ベッセル関数のコモンモードが現れ、q軸電圧にはk+1次ベッセル関数とk−1次ベッセル関数のノーマルモードが現れることが特徴である。ただし、k=0のときに限り、q軸電圧は以下で表すことができる。
デッドタイム電圧誤差平均値は(3)式で表すことができた。したがって、矩形波のフーリエ級数展開を適用することにより、次式が得られる。
(17)式についてdq変換を施すと、次式が得られる。
ここで、Γ+k=1/(6k+1)、Γ−k=1/(6k−1)を示している。したがって、6kf0成分のスペクトルは次式で表すことができる。
(14)式、(15)式と同様に、d軸にΓ+kとΓ−kのコモンモードが現れ、q軸にΓ+kとΓ−kのノーマルモードが現れ、基本波の6倍となることがわかる。ただし、k=0のときに限り、q軸電圧は以下で示せる。
すなわち、q軸電圧にはデッドタイムの影響によりオフセットがのることを示している。
永久磁石同期モータの出力トルクは次式で表すことができる。
ここで、Tは出力トルク、ψaは電機子鎖交磁束、Ldはd軸インダクタンス、Lqはq軸インダクタンスを示している。
特にSPMSMの場合、Ld=Lqが成り立つので、(23)式は(24)式のように書き直せる。
したがって、n(m−1)fc±kf0成分のスペクトルにより出力電圧波形の歪みによるトルクリプルは次式で表すことができる。
また、6kf0成分のスペクトルによるトルクリプルは次式で表せる。
上記(26)式において、6kf0成分のスペクトルによるトルクリプルを示しているが、6kf0成分には、6f0、12f0、18f0…の6の倍数のすべての周波数成分が含まれている。したがって、6倍脈動とは、6の倍数周波数で生じる脈動が全て含まれる。6倍脈動の中でも(6kf0)で最もスペクトルが大きく、トルクリプルを発生させる主要因となる。
以下に説明する歪指標が極小となる等価キャリア周波数は、デッドタイム電圧誤差Vq errの6倍脈動(6kf0)とスイッチングによって生まれる高調波Vqのn(m−1)fc±kf0のスペクトルの和が最小となる点を意味している。
なお、本実施形態では、3相交流をdqの2軸に変換して演算しているため、6倍脈動に着目しているが、例えば、3相でなく4相、5相などのモータを駆動する場合には、他の倍数の周波数で生じる脈動に着目することとなる。
これらにより、出力電圧波形の歪みの程度の指標となる一例として、歪指標PIは次式で定義できる。
図4は、2レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
図5は、3レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
図6は、4レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
図4乃至図6において、横軸は、等価キャリア周波数であり、縦軸が歪指標PIの値である。ここで、(27)式におけるトルクTは基本波成分を示している。また、図4乃至図6には、各変調率の曲線の極小値の近傍を通る近似曲線LAを示している。
図4乃至図6によれば、2レベル回路、3レベル回路および4レベル回路のいずれも、歪指標PIが極小値となる等価キャリア周波数が存在し、その値は変調率aによって変化している。例えば、等価キャリア周波数の最適値が、モータの駆動に用いるキャリア信号の周波数上限値を超える場合には、等価キャリア周波数の最適値は、上限値としてもよい。
上記のことから、本実施形態のインバータ装置では、制御回路20は、予め歪指標が極小値となる等価キャリア周波数の値を、変調率毎に格納したテーブルを有し、このテーブルから読みだした等価キャリア周波数を用いて、キャリア生成部28においてキャリア信号を生成している。変調率毎の等価キャリア周波数を格納したテーブルは、例えばメモリMに予め記憶されていてもよく、外部から読みだされてもよい。
以下に、制御回路20が等価キャリア周波数を決定する動作について説明する。
最初に、キャリア生成部28は、等価キャリア周波数を初期値(例えば20kHz)に設定して制御を開始する。
続いて、キャリア生成部28は、モータ40の磁極位置θやインバータINVの出力電力に基づいて、モータ40の回転速度および負荷トルクを演算し、モータ40の回転速度および負荷トルクから変調率を得る。なお、本実施形態では、制御回路20にてモータ40への指令値が分かっているため、指令値より変調率を得ることができる。
続いて、キャリア生成部28は、例えばメモリMに記憶されたテーブルにアクセスして、求めた変調率に対応する等価キャリア周波数を読み出す。
キャリア生成部28は、読み出した等価キャリア周波数の値を用いて、キャリア信号を生成し、比較部26へ出力する。その結果、インバータINVは、歪指数が極小となる等価キャリア周波数の電圧を出力することとなる。
上記のように、本実施形態のインバータ装置では、(27)式に基づいて、mレベルのマルチレベルインバータに対して歪指標の極小値をとる等価キャリア周波数を得ることができ、その結果、トルクリプルを低減することが可能となる。すなわち、本実施形態によれば、モータのトルクリプルを抑制し、運転効率を改善するインバータ装置および車両を提供することができる。
次に、第3実施形態のインバータ装置について図面を参照して詳細に説明する。
電流起因のトルク脈動は低速度低電流領域にて大きくなる。これはモータに電力を供給している変換器(インバータ)のデッドタイムに起因しているためであり、低速度低電流領域ではPWMのパルスに対するデッドタイムの時間比率が大きくなってしまうためである。しかしながら低電流領域においては電流の極性を判定することが困難である。そのため、電流の極性を判定する必要のないデッドタイム補償法の実現が望まれる。
また、正確には、スイッチング素子は理想スイッチではなく、デッドタイム期間中に有限の時間を持ってオンまたはオフしており、そのターンオフディレイやターンオンディレイの影響を考慮する必要がある。
そこで、本実施形態では、オブザーバを用いている。後述するオブザーバ29d、29qを使用することにより、電流の極性を判定する必要はなく、さらに、理想モデルとの差分をすべて外乱として補償するため、スイッチング素子のターンオフディレイやターンオンディレイなどの影響も補償することができる。
さらには、オブザーバ29d、29qは直流成分を完全に補償可能である。(22)式によれば、デッドタイム電圧誤差には直流成分が含まれる。したがって、オブザーバ29d、29qを使用することにより、トルクのオフセットを完全にキャンセルすることができる。
図7は、第3実施形態に係るインバータ装置の構成例を模式的に表すブロック図である。なお、図7では、説明に必要な構成のみを示し、他の構成については記載を省略している。 本実施形態のインバータ装置において、制御回路20は、電流制御部23d、23qそれぞれの後段であって、逆dq変換部25の前段に配置されたオブザーバ29d、29qを更に有している。
オブザーバ29d、29qは、例えば(1)式により演算されるデッドタイム電圧外乱平均値Verrの値を入力値とし、補償値を出力する。オブザーバ29d、29qは、等価的にはデッドタイム電圧誤差に対してハイパスフィルタを付加する系とみなすことが可能である。これにより、特定の周波数に対するデッドタイム電圧誤差の減衰率を算出可能であり、デットタイム電圧外乱を低減する最適点により動作することが可能となる。オブザーバ29を併用した際の歪指標PIは次式で表すことができる。
本実施形態において、オブザーバ29d、29qを用いることにより、デッドタイム電圧誤差により生成される基本波の6倍周期の脈動を効果的に低減することができる。そのため、最適等価キャリア周波数feqは、オブザーバ29を使用しない場合に比べ、高くなる。
図8は、オブザーバを用いた際の、2レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
図9は、オブザーバを用いた際の、3レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
図10は、オブザーバを用いた際の、4レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
図8乃至図10において、横軸は、等価キャリア周波数であり、縦軸が歪指標PIの値である。ここで、(28)式におけるトルクTは基本波成分を示している。また、図8乃至図10には、各変調率の曲線の極小値の近傍を通る近似曲線LAを示している。なお、図9には等価キャリア周波数が50kHzよりも大きい領域にて歪指標の極小値が存在している。
図8乃至図10によれば、オブザーバ29d、29qを使用した場合、歪指標PIが極小値となる最適等価キャリア周波数feqは、図4乃至図6に示したオブザーバ29d、29qを使用しない場合よりも、高くなっている。したがって、本実施形態において、例えばメモリMに記憶されるテーブルには、オブザーバ29d、29qを使用した場合の、変調率に対する最適等価キャリア周波数feqの値が格納されている。例えば、等価キャリア周波数の最適値が、モータの駆動に用いるキャリア信号の周波数上限値を超える場合には、等価キャリア周波数の最適値は、上限値としてもよい。
本実施形態のインバータ装置では、上述の第2実施形態と同様に、制御回路20は、予め歪指標が極小値となる等価キャリア周波数の値を、変調率毎に格納したテーブルを有し、このテーブルから読みだした等価キャリア周波数を用いて、キャリア生成部28においてキャリア信号を生成している。
図11は、本実施形態のインバータ装置においてキャリア信号を生成する動作の一例を説明するフローチャートである。
以下に、本実施形態において、制御回路20のキャリア生成部28が等価キャリア周波数を決定する動作の一例について説明する。
最初に、キャリア生成部28は、等価キャリア周波数を初期値(例えば20kHz)に設定して制御を開始する。(ステップSA1)
続いて、キャリア生成部28は、モータ40の磁極位置θやインバータINVの出力電力に基づいて、モータの回転速度および負荷トルクを演算し、モータの回転速度および負荷トルクから変調率を得る。(ステップSA2)なお、本実施形態では、制御回路20の逆dq変換部25により演算された電圧指令値νu *、νv *、νw *の値を正弦波の振幅を変調率としている。上記のように、キャリア生成部28は変調率を得る。
続いて、キャリア生成部28は、オブザーバ29d、29qを有しているか否かを判断する。(ステップSA3)なお、オブザーバ29d、29qを有するか否かは、予めテーブルなどに設定された値に基づいて判断してもよく、オブザーバ29d、29qを用いた制御を行っているか否かに応じて値を設定するフラグにより判断可能である。このフラグの値はメモリに記録されてもよく外部から供給されてもよい。
オブザーバ29d、29qを有していない場合には、上述の第2実施形態と同様に、オブザーバ29d、29qを有していないときの値を格納したテーブルにアクセスして、求めた変調率に対応する等価キャリア周波数を読みだす。(ステップSA4)
続いて、キャリア生成部28は、読み出した等価キャリア周波数となるキャリア信号を生成し、比較部26へ出力する。その結果、インバータINVは、歪指数が極小となる等価キャリア周波数の電圧を出力する。(ステップSA5)
オブザーバ29d、29qを有している場合には、キャリア生成部28は、オブザーバ29d、29qを有しているときの値を格納したテーブルにアクセスして、求めた変調率に対応する等価キャリア周波数を読み出す。(ステップSA6)
キャリア生成部28は、読み出した等価キャリア周波数の値を用いて、キャリア信号を生成し、比較部26へ出力する。その結果、インバータINVは、歪指数が極小となる等価キャリア周波数の電圧を出力する。(ステップSA7)
上記のように、オブザーバ29d、29qの有無により歪指標のテーブルを選択することにより、歪指標が極小となる等価キャリア周波数を得ることができる。このことにより、モータ40のトルクリプルを抑制し、モータの運転効率を改善することができる。
また、上記(28)式によれば、オブザーバゲインgを電気角基本周波数ω0に比例して変化する値とすると、基本周波数f0は電気角周波数ω0に比例する(f0=ω0/2π)関係であるため、歪指標PIの基本周波数f0がキャンセルされ、歪指標PIは基本周波数f0(あるいは電気角周波数ω0)と独立した値となる。そこで、本実施形態では、オブザーバ29は、オブザーバゲインgを電気角基本周波数ω0に比例する関数hω0とし、あるいは、基本周波数f0に比例する関数hf0とし、電気角基本周波数ω0、あるいは、基本周波数f0の値に応じてゲインgの値を逐次更新している。上記のようにオブザーバゲインgを電気角基本周波数ω0に比例する関数hω0あるいは、基本周波数f0に比例する関数hf0とすると、トルクリプル(6倍脈動に起因する)の速度依存を回避することができる。
図12は、第3実施形態のインバータ装置においてキャリア信号を生成する動作の他の例を説明するフローチャートである。
最初に、キャリア生成部28は、等価キャリア周波数を初期値(例えば20kHz)に設定して制御を開始する。(ステップSB1)
続いて、オブザーバ29d、29qは、オブザーバゲインgの値を電気角基本周波数ω0の値により演算し、オブザーバゲインgの値を更新する。(ステップSB2)
続いて、キャリア生成部28は、モータ40の磁極位置θやインバータINVの出力電力に基づいて、モータの回転速度および負荷トルクを演算し、モータの回転速度および負荷トルクから変調率を得る。(ステップSB3)なお、本実施形態では、制御回路20の逆dq変換部25により演算された電圧指令値νu *、νv *、νw *の正弦波の振幅を変調率としている。上記のように、キャリア生成部28は変調率を得る。
続いて、キャリア生成部28は、オブザーバ29を有しているときの値を格納したテーブルにアクセスして、求めた変調率に対応する等価キャリア周波数を読み出す。(ステップSB4)
キャリア生成部28は、読み出した等価キャリア周波数の値を用いて、キャリア信号を生成し、比較部26へ出力する。その結果、インバータINVは、歪指数が極小となる等価キャリア周波数の電圧を出力する。(ステップSB5)
上記のように、オブザーバ29の有無により歪指標のテーブルを選択することにより、歪指標が極小となる等価キャリア周波数を得ることができる。このことにより、モータ40のトルクリプルを抑制し、モータの運転効率を改善することができる。
上記のように、本実施形態のインバータ装置によれば、マルチレベル回路により低減したデッドタイム電圧平均誤差値をオブザーバと併用し、さらにデッドタイム電圧平均誤差値の低減が可能となる。その結果、モータ40のトルクリプルを抑制し、モータの運転効率を改善することができる。すなわち、本実施形態によれば、モータのトルクリプルを抑制し、運転効率を改善するインバータ装置および車両を提供することができる。
次に、上述の複数の実施形態の変形例について説明する。
上記複数の実施形態において、マルチレベル回路によりモータ40を駆動するとデッドタイム電圧誤差平均値を低減可能であることを説明してきた。かつ、デッドタイム電圧誤差平均値は理論的に(3)式により演算可能であるため、フィードフォワードで補償することが可能である。この場合、制御回路20がフィードフォワード補償部(図示せず)を更に備える。フィードフォワード補償部は、モータ40の出力電流の極性を判定し(3)式を用いて、インバータINVへ出力する制御信号の補償を行う。
また、モータ40の出力電流が低い領域においては電流極性の判定が難しく、(3)式のような矩形波で補償をしてしまうと、補償の方向が逆となってしまい、かえって悪影響を与えることもある。そのため、(3)式をやや滑らかにした波形にして補償する方法を用いてもよい。
上記のようにフィードフォワード式のデッドタイム補償を上述の複数の実施形態と組み合わせることにより、マルチレベル回路により低減したデッドタイム電圧誤差平均値をさらに低減可能となる。
また、電荷蓄積素子CU1、CU2、CV1、CV2、CW1、CW2の電圧Vcu1、Vcu2、Vcv1、Vcv2、Vcw1、Vcw2は、モータの条件やスイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3の状態によって変化。
この例では、制御回路20が、各電圧検出部51U、51V、52U、52V、53U、53Vの検出結果を基に、電圧Vcu1、Vcu2、Vcv1、Vcv2、Vcw1、Vcw2を制御するコンデンサ電圧制御部(図示せず)を更に備える。コンデンサ電圧制御部は、例えば、電圧Vcu1、Vcu2、Vcv1、Vcv2、Vcw1、Vcw2が実質的に一定になるように、各スイッチング素子U1〜U3、X1〜X3、V1〜V3、Y1〜Y3、W1〜W3、Z1〜Z3のオンとオフとの動作を制御する。
なお、各電荷蓄積素子CU1、CU2、CV1、CV2、CW1、CW2の各電圧Vcu1、Vcu2、Vcv1、Vcv2の電圧の制御方法については、例えば、「IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, VOL.59, NO.2, FEBRUARY 2012 Active Capacitor Voltage Balancing in Single-Phase Flying-Capacitor Multilevel Power Converters」の論文などに詳細に記載されている。
これにより、例えば、電圧Vcu1、Vcu2、Vcv1、Vcv2、Vcw1、Vcw2の変動を抑制することができ、例えば、インバータINVの動作をより安定させることができる。
なお、各電荷蓄積素子CU1、CU2、CV1、CV2、CW1、CW2の各電圧Vcu1、Vcu2、Vcv1、Vcv2、Vcw1、Vcw2の制御を行うことなく、例えば、各電圧検出部51U、51V、52U、5V、53U、53Vのように、各電荷蓄積素子CU1、CU2、CV1、CV2、CW1、CW2のそれぞれに抵抗素子を並列に接続してもよい。これにより、例えば、抵抗素子を設けない場合に比べて、電荷蓄積素子CU1、CU2、CV1、CV2、CW1、CW2の電圧Vcu1、Vcu2、Vcv1、Vcv2、Vcw1、Vcw2の変動を抑制することができ、電圧Vcu1、Vcu2、Vcv1、Vcv2、Vcw1、Vcw2を安定化させることができる。
上述した複数の実施形態によれば、モータ40のトルクリプルを抑制し、モータの運転効率を改善するインバータ装置を提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、インバータ装置に含まれる、変換器回路10および制御回路20の各構成、高電位入力端子、低電位入力端子、レグ、第1上側スイッチング素子、第2上側スイッチング素子、第1下側スイッチング素子、第2下側スイッチング素子、電荷蓄積素子、電力検出部、交流値検出部、dq変換部、非干渉制御部、速度制御部、電流制御部、逆dq変換部、比較部、などの各要素の具体的な構成に関しては、当業者が実施可能である範囲から適宜選択することにより、上述の実施形態を同様に実施し、同様の効果を得ることができる限り、発明の範囲に包含される。
また、上記複数の実施形態のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせても構わない。その他、発明の実施形態として上述したインバータ装置を基にして、当業者が適宜設計変更して実施し得る全ての構成も、本発明の要旨を包含する限り、発明の範囲に含まれるものである。
その他、発明の思想の範疇において、当業者であれば、各種の変形例及び修正例に想到し得るものであり、それら変更例及び修正例についても発明の範囲に属するものである。