JP6301243B2 - Semiconductor evaluation apparatus and semiconductor evaluation method - Google Patents
Semiconductor evaluation apparatus and semiconductor evaluation method Download PDFInfo
- Publication number
- JP6301243B2 JP6301243B2 JP2014250582A JP2014250582A JP6301243B2 JP 6301243 B2 JP6301243 B2 JP 6301243B2 JP 2014250582 A JP2014250582 A JP 2014250582A JP 2014250582 A JP2014250582 A JP 2014250582A JP 6301243 B2 JP6301243 B2 JP 6301243B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- probe
- dicing tape
- dicing
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 215
- 238000011156 evaluation Methods 0.000 title claims description 104
- 239000000523 sample Substances 0.000 claims description 151
- 238000005530 etching Methods 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 239000003795 chemical substances by application Substances 0.000 claims description 10
- 235000012431 wafers Nutrition 0.000 description 29
- 238000000034 method Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000007664 blowing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- DMDPKUWXJUYFKO-UHFFFAOYSA-N 1,1'-biphenyl;hydrochloride Chemical compound Cl.C1=CC=CC=C1C1=CC=CC=C1 DMDPKUWXJUYFKO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- DECCZIUVGMLHKQ-UHFFFAOYSA-N rhenium tungsten Chemical compound [W].[Re] DECCZIUVGMLHKQ-UHFFFAOYSA-N 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
Description
本発明は、半導体ウエハに形成された複数の半導体装置の特性を評価する半導体評価装置および半導体評価方法に関する。 The present invention relates to a semiconductor evaluation apparatus and a semiconductor evaluation method for evaluating characteristics of a plurality of semiconductor devices formed on a semiconductor wafer.
半導体装置は、当該半導体装置の集合体である半導体ウエハに対して複数の工程を経て製造される。従来、種々の工程において、異物が持ち込まれることによって半導体装置に不具合が発生し、歩留まりが低くなるという問題がある。半導体装置の製造工程における異物の除去については、例えば、ドライエッチング加工後の半導体ウエハに対してパージガスを吹き付けることによって異物を除去する技術が開示されている（例えば、特許文献１参照）。 A semiconductor device is manufactured through a plurality of processes on a semiconductor wafer that is an aggregate of the semiconductor devices. 2. Description of the Related Art Conventionally, in various processes, there is a problem in that a defect occurs in a semiconductor device due to the introduction of foreign matter, resulting in a low yield. Regarding the removal of foreign matters in the manufacturing process of a semiconductor device, for example, a technique for removing foreign matters by blowing a purge gas onto a semiconductor wafer after dry etching has been disclosed (for example, refer to Patent Document 1).
また、従来、半導体ウエハをダイシング等によって個片化した複数の半導体装置についても、各半導体装置に対する電気的特性の評価等の試験を行う試験工程において、異物の存在が問題となっている。例えば、電極パッドが形成された半導体装置の表面に異物が付着すると、短絡または放電が生じることがあり、半導体装置の不具合の原因となる。また、半導体装置の縦方向（面外方向）に電流を流す縦型構造の半導体装置では、表面側だけでなく裏面側にも電極を形成しているため、裏面側の電極に異物が付着すると半導体装置と外部電極との密着性が接触抵抗に影響し、ひいては半導体装置の電気的特性に影響を与えることになる。また、半導体装置と外部電極との接触部または接触部近傍においてクラック等の欠陥が生じ、半導体装置の一部を破損する。 Conventionally, even for a plurality of semiconductor devices obtained by dividing a semiconductor wafer by dicing or the like, the presence of foreign matter has been a problem in a test process in which tests such as evaluation of electrical characteristics of each semiconductor device are performed. For example, if foreign matter adheres to the surface of the semiconductor device on which the electrode pad is formed, a short circuit or discharge may occur, causing a malfunction of the semiconductor device. Further, in a semiconductor device having a vertical structure in which current flows in the vertical direction (out-of-plane direction) of the semiconductor device, electrodes are formed not only on the front surface side but also on the back surface side. The adhesion between the semiconductor device and the external electrode affects the contact resistance, and consequently affects the electrical characteristics of the semiconductor device. Further, a defect such as a crack occurs in the contact portion between the semiconductor device and the external electrode or in the vicinity of the contact portion, and a part of the semiconductor device is damaged.
個々の半導体装置では、個片化する際に半導体装置の側面から半導体ウエハ材料の小片または屑等が多く生じ、それらが異物となって半導体装置の側面または側面近傍に付着したまま、後の試験行う工程に持ち込まれることが知られている。半導体装置への異物の付着は、工程中に発生する帯電に起因することもある。また、製造工程におけるメタルの形成中または形成後に粒子状の異物がメタル表面またはメタル膜中に固定されたり、ダイシングにより発生した破片（異物）が金属電極膜に繋がった状態で次工程に持ち込まれたりすることが知られている。このような問題の対策として、粘着シートを用いてダイシングライン上から金属電極膜を除去する技術が開示されている（例えば、特許文献２参照）。また、個片化後の半導体装置をブラシに通すことによって、半導体装置に付着した異物を除去する技術が開示されている（例えば、特許文献３参照）。 In individual semiconductor devices, a lot of small pieces or scraps of semiconductor wafer material are generated from the side surface of the semiconductor device when separated into individual pieces, and these become foreign matters and adhere to the side surface or the vicinity of the side surface of the semiconductor device. It is known to be brought into the process of performing. The adhesion of foreign matter to the semiconductor device may be caused by charging that occurs during the process. In addition, particulate foreign matter is fixed on the metal surface or metal film during or after metal formation in the manufacturing process, or fragments (foreign matter) generated by dicing are brought into the next process in a state where they are connected to the metal electrode film. It is known that As a countermeasure against such a problem, a technique of removing a metal electrode film from a dicing line using an adhesive sheet is disclosed (for example, see Patent Document 2). In addition, a technique for removing foreign substances adhering to a semiconductor device by passing the separated semiconductor device through a brush is disclosed (for example, see Patent Document 3).
特許文献１では、製造工程中にメタルを巻き込むことにより発生する異物、ダイシングにより発生した破片が金属電極膜に繋がった状態で次工程に持ち込まれる異物、または帯電によって半導体装置に強固に付着した異物を除去することが困難である。また、ガスの吹き付けによって半導体装置に付着した異物を除去する場合において、吹き付けによって散乱した異物が半導体装置に再付着するという問題があった。
In
また、特許文献２では、半導体ウエハごとに粘着シートを用いて金属電極膜を除去する必要があるため、製造工程が増加し、粘着シートを用いることによるコストがかかるという問題があった。
Moreover, in
また、特許文献３では、個片化後の全ての半導体装置をブラシに通す必要があるため、製造工程が増加するという問題があった。
Moreover, in
本発明は、このような問題を解決するためになされたものであり、異物に起因する半導体装置の不具合の発生を抑制し、半導体装置の評価の信頼性を向上させることが可能な半導体評価装置および半導体評価方法を提供することを目的とする。 The present invention has been made to solve such a problem, and is capable of suppressing the occurrence of defects in a semiconductor device due to foreign matter and improving the reliability of evaluation of the semiconductor device. And it aims at providing a semiconductor evaluation method.
上記の課題を解決するために、本発明による半導体評価装置は、半導体ウエハに形成されダイシングにより個片化された複数の半導体装置の特性を評価する半導体評価装置であって、半導体評価装置は、個片化された複数の半導体装置がダイシングの際のダイシングテープで固定された状態で各半導体装置の特性を評価し、各半導体装置の一面側に形成された第１の電極に対して接触可能に配置された第１のプローブと、各半導体装置の一面側とは反対側のかつダイシングテープで固定された他面側に形成された第２の電極に対して第１のプローブに対応して接触可能に配置された第２のプローブとを備え、第２のプローブは、評価時において、ダイシングテープに形成された開口部を介して第２の電極と接触し、ダイシングテープの開口部の形成時にダイシングテープに紫外線を照射する紫外線照射部をさらに備える。 In order to solve the above problems, a semiconductor evaluation apparatus according to the present invention is a semiconductor evaluation apparatus that evaluates the characteristics of a plurality of semiconductor devices formed on a semiconductor wafer and separated by dicing. The characteristics of each semiconductor device can be evaluated in a state where a plurality of separated semiconductor devices are fixed with a dicing tape at the time of dicing, and contact is possible with the first electrode formed on one surface side of each semiconductor device. Corresponding to the first probe with respect to the second electrode formed on the other surface side opposite to the one surface side of each semiconductor device and fixed with the dicing tape and a second probe that is contactable arranged, the second probe, during evaluation, in contact with the second electrode through the opening formed in the dicing tape, the dicing tape of the opening Further comprising an ultraviolet irradiation unit for irradiating ultraviolet rays to the dicing tape during forming.
また、本発明による半導体評価方法は、半導体ウエハに形成されダイシングにより個片化された複数の半導体装置の特性を評価する半導体評価方法であって、（ａ）個片化された複数の半導体装置がダイシングの際のダイシングテープで固定された状態で複数の半導体装置を準備する工程と、（ｂ）各半導体装置の一面側に形成された第１の電極に対して第１のプローブを接触させるとともに、各半導体装置の一面側とは反対側のかつダイシングテープで固定された他面側に形成された第２の電極に対して第１のプローブに対応する第２のプローブを接触させて評価を行う工程とを備え、工程（ｂ）において、第２の電極に対して第２のプローブを接触させる際に、第２のプローブとダイシングテープとを接触させ摩擦させて開口部を形成し、ダイシングテープに形成された開口部を介して第２の電極に対して第２のプローブを接触させて評価を行う。 The semiconductor evaluation method according to the present invention is a semiconductor evaluation method for evaluating the characteristics of a plurality of semiconductor devices formed on a semiconductor wafer and separated by dicing, and (a) a plurality of separated semiconductor devices. A step of preparing a plurality of semiconductor devices in a state of being fixed by a dicing tape during dicing, and (b) bringing a first probe into contact with a first electrode formed on one surface side of each semiconductor device In addition, a second probe corresponding to the first probe is brought into contact with the second electrode formed on the other surface side opposite to the one surface side of each semiconductor device and fixed by the dicing tape. and a step of performing, in the step (b), when contacting the second probe to the second electrode, by friction to form an opening into contact with a second probe and the dicing tape Contacting the second probe to the second electrode through the opening formed in the dicing tape for evaluation.
本発明によると、半導体評価装置は、半導体ウエハに形成されダイシングにより個片化された複数の半導体装置の特性を評価する半導体評価装置であって、半導体評価装置は、個片化された複数の半導体装置がダイシングの際のダイシングテープで固定された状態で各半導体装置の特性を評価し、各半導体装置の一面側に形成された第１の電極に対して接触可能に配置された第１のプローブと、各半導体装置の一面側とは反対側のかつダイシングテープで固定された他面側に形成された第２の電極に対して第１のプローブに対応して接触可能に配置された第２のプローブとを備え、第２のプローブは、評価時において、ダイシングテープに形成された開口部を介して第２の電極と接触し、ダイシングテープの開口部の形成時にダイシングテープに紫外線を照射する紫外線照射部をさらに備えるため、異物に起因する半導体装置の不具合の発生を抑制し、半導体装置の評価の信頼性を向上させることが可能となる。
According to the present invention, a semiconductor evaluation apparatus is a semiconductor evaluation apparatus that evaluates the characteristics of a plurality of semiconductor devices that are formed on a semiconductor wafer and separated by dicing, and the semiconductor evaluation apparatus includes a plurality of separated pieces. A characteristic of each semiconductor device is evaluated in a state where the semiconductor device is fixed with a dicing tape at the time of dicing, and a first electrode disposed so as to be in contact with a first electrode formed on one surface side of each semiconductor device A first electrode is disposed so as to be able to come into contact with the second electrode formed on the other surface side opposite to the one surface side of each semiconductor device and fixed with dicing tape, corresponding to the first probe. and a second probe, the second probe, during evaluation, in contact with the second electrode through the opening formed in the dicing tape, dicing tape during the formation of the opening of the dicing tape To further comprising an ultraviolet irradiation unit for irradiating ultraviolet light, and suppress the occurrence of defects of the semiconductor device due to foreign matter, it becomes possible to improve the reliability of the evaluation of the semiconductor device.
また、半導体評価方法は、半導体ウエハに形成されダイシングにより個片化された複数の半導体装置の特性を評価する半導体評価方法であって、（ａ）個片化された複数の半導体装置がダイシングの際のダイシングテープで固定された状態で複数の半導体装置を準備する工程と、（ｂ）各半導体装置の一面側に形成された第１の電極に対して第１のプローブを接触させるとともに、各半導体装置の一面側とは反対側のかつダイシングテープで固定された他面側に形成された第２の電極に対して第１のプローブに対応する第２のプローブを接触させて評価を行う工程とを備え、工程（ｂ）において、第２の電極に対して第２のプローブを接触させる際に、第２のプローブとダイシングテープとを接触させ摩擦させて開口部を形成し、ダイシングテープに形成された開口部を介して第２の電極に対して第２のプローブを接触させて評価を行うため、異物に起因する半導体装置の不具合の発生を抑制し、半導体装置の評価の信頼性を向上させることが可能となる。 The semiconductor evaluation method is a semiconductor evaluation method for evaluating the characteristics of a plurality of semiconductor devices formed on a semiconductor wafer and separated by dicing. (A) A plurality of separated semiconductor devices are subjected to dicing. A step of preparing a plurality of semiconductor devices in a state of being fixed by a dicing tape at the time, and (b) contacting a first probe with a first electrode formed on one surface side of each semiconductor device, A step of performing evaluation by bringing a second probe corresponding to the first probe into contact with a second electrode formed on the other surface side opposite to the one surface side of the semiconductor device and fixed with a dicing tape. with the door, in the step (b), when contacting the second probe to the second electrode, by friction to form an opening into contact with a second probe and the dicing tape, dicing In order to evaluate by contacting the second probe to the second electrode through the opening formed in-loop, suppressing the occurrence of defects of the semiconductor device due to foreign matter, the evaluation of the semiconductor device Reliability can be improved.
本発明の実施の形態について、図面に基づいて以下に説明する。 Embodiments of the present invention will be described below with reference to the drawings.
＜実施の形態１＞
まず、本発明の実施の形態１による半導体評価装置について説明する。
<
First, the semiconductor evaluation apparatus according to the first embodiment of the present invention will be described.
図１は、本実施の形態１による半導体評価装置１の構成の一例を示す図である。また、図２は、半導体ウエハ２を支持する支持部２０の一例を示す斜視図である。
FIG. 1 is a diagram showing an example of the configuration of the
本実施の形態１では、縦方向（面外方向）に大きな電流を流す縦型構造の半導体装置である縦型半導体装置３を評価の対象としている。また、本実施の形態１では、複数の縦型半導体装置３を有する半導体ウエハ２において、各縦型半導体装置３を一括して評価してもよく、各縦型半導体装置３を個別に評価してもよい。
In the first embodiment, the
図２に示すように、半導体ウエハ２は、ダイシングライン２１に沿ってダイシングされ個片化された複数の縦型半導体装置３を有している。各縦型半導体装置３の表面側（一面側）には表面側電極部４（第１の電極）が形成され、裏面側（他面側）には裏面側電極部５（第２の電極、図３参照）が形成されている。なお、表面側電極部４および裏面側電極部５は、図２，３では縦型半導体装置３の表面または裏面の一部に形成されている場合を一例として示しているが、縦型半導体装置３の表面または裏面の全面に形成してもよい。
As shown in FIG. 2, the
また、半導体ウエハ２の裏面側には、縦型半導体装置３をダイシングするときに用いたダイシングテープ１８が設けられている。ダイシングテープ１８は、例えば塩化ビフェニルからなるフィルムを基材としており、片面（半導体ウエハ２側の面）にアクリル系などの粘着剤（シート）が設けられた一般的なものである。すなわち、ダイシングにより個片化された各縦型半導体装置３は、ダイシングの際のダイシングテープで固定された状態である。
A
半導体ウエハ２は、裏面側にダイシングテープ１８を設けた状態でダイシングフレーム１９に保持されている。ダイシングフレーム１９は、半導体評価装置１の支持部２０によって保持されており、必要に応じて移動可能である。具体的には、後述の評価制御部１２が、支持部２０の動きを制御する。
The
このように、半導体ウエハ２は、半導体評価装置１による評価の前に、ダイシングテープ１８を介してダイシングフレーム１９に保持された状態で、ダイシングライン２１に沿って個々の縦型半導体装置３にダイシングされ個片化されている。
As described above, the
図１に示すように、表面側プローブ基体６は、表面側コンタクトプローブ８（第１のプローブ）および表面側接続部１０を有しており、表面側移動アーム１４によって任意の方向に移動可能である。表面側コンタクトプローブ８は、評価時において、縦型半導体装置３の表面側電極部４と接触可能なように設けられている。また、表面側コンタクトプローブ８は、表面側接続部１０および信号線１３を介して評価制御部１２に接続されている。表面側コンタクトプローブ８と表面側接続部１０とは、表面側プローブ基体６上に設けられた金属板を介して接続されている。
As shown in FIG. 1, the surface-
裏面側プローブ基体７は、裏面側コンタクトプローブ９（第２のプローブ）および裏面側接続部１１を有しており、裏面側移動アーム１５によって任意の方向に移動可能である。裏面側コンタクトプローブ９は、評価時において、ダイシングテープ１８に設けられた開口部２２（図３参照）を介して、縦型半導体装置３の裏面電極部５と接触可能なように設けられている。また、裏面側コンタクトプローブ９は、裏面側接続部１１および信号線１３を介して評価制御部１２に接続されている。裏面側コンタクトプローブ９と裏面側接続部１１とは、裏面側プローブ基体７の下面側に設けられた金属板を介して接続されている。
The back surface
評価制御部１２は、各縦型半導体装置３の特性の評価を行う。評価時において、評価制御部１２は、表面側移動アーム１４および裏面側移動アーム１５を支持部２０側に移動させて、表面側コンタクトプローブ８が各縦型半導体装置３の表面側電極部４に接触し、表面側コンタクトプローブ８に対応する裏面側コンタクトプローブ９が各縦型半導体装置３の裏面側電極部５に接触するように制御する。このとき、支持部２０は動かずに固定された状態である。
The
紫外線照射部１７は、ダイシングテープ１８の開口部２２の形成時に、裏面側プローブ基体７に設けられた貫通孔１６を介してダイシングテープ１８に紫外線を照射する（図３参照）。
The
図１では、１つの表面側移動アーム１４で表面側プローブ基体６を支持し、１つの裏面側移動アーム１５で裏面側プローブ基体７を支持する構成について示しているが、これに限るものではない。例えば、複数の表面側移動アーム１４で表面側プローブ基体６を支持し、複数の裏面側移動アーム１５で裏面側プローブ基体７を支持する構成としてもよい。この場合、安定的に表面側プローブ基体６および裏面側プローブ基体７を支持することができる。
Although FIG. 1 shows a configuration in which the front-
上記では、評価制御部１２は、評価時において、表面側移動アーム１４および裏面側移動アーム１５を支持部２０側に移動させる場合について説明したが、これに限るものではない。例えば、表面側移動アーム１４および裏面側移動アーム１５のうちのいずれかを固定した状態で、表面側移動アーム１４および裏面側移動アーム１５のうちのいずれかと、支持部２０とを移動させるようにしてもよい。すなわち、表面側コンタクトプローブ８が表面側電極部４に接触し、裏面側コンタクトプローブ９が裏面側電極部５に接触するのであれば、表面側移動アーム１４、裏面側移動アーム１５、および支持部２０のいずれが動いてもよい。
In the above description, the
次に、表面側コンタクトプローブ８および裏面側コンタクトプローブ９について説明する。
Next, the front surface
表面側コンタクトプローブ８および裏面側コンタクトプローブ９は、カンチレバー式であり、縦型半導体装置３の表面側電極部４および裏面側電極部５と機械的かつ電気的に接触する先端部を有している。また、表面側コンタクトプローブ８および裏面側コンタクトプローブ９は、導電性を有し、例えば銅、タングステン、レニウムタングステンなどの金属材料から構成されるが、これに限るものではない。特に、先端部には、導電性または耐久性の向上等の観点から、他の部材、例えば金、パラジウム、タンタル、プラチナ等を被覆してもよい。
The front-
なお、表面側コンタクトプローブ８および裏面側コンタクトプローブ９は、大電流を印加することを想定して、各縦型半導体装置３の表面側電極部４に対して複数（ここでは２つ）の表面側コンタクトプローブ８が接触するように、各縦型半導体装置３の裏面側電極部５に対して複数（ここでは２つ）の裏面側コンタクトプローブ９が接触するように配置されている。
The front-
また、表面側接続部１０と裏面側接続部１１との距離は、表面側コンタクトプローブ８および裏面側コンタクトプローブ９の各々に加わる電流密度が略一致するように、表面側コンタクトプローブ８および裏面側コンタクトプローブ９のいずれを介しても略一致する位置に設けることが望ましい。具体的には、表面側接続部１０および裏面側接続部１１は、縦型半導体装置３、表面側コンタクトプローブ８、および裏面側コンタクトプローブ９を介して対向する位置に設けることが望ましい。
The distance between the front surface
次に、裏面側コンタクトプローブ９と裏面側電極部５との接触について説明する。
Next, the contact between the back surface
図３は、評価時における裏面側コンタクトプローブ９と裏面側電極部５との接触部分の一例を示す斜視図である。
FIG. 3 is a perspective view showing an example of a contact portion between the back surface
ダイシングテープ１８の開口部２２は、裏面側コンタクトプローブ９の鋭利な先端がダイシングテープ１８に接触して摩擦を生じさせることによって形成される。開口部２２の形成時において、裏面側コンタクトプローブ９とダイシングテープ１８とが接触する前、または接触する際に、当該接触箇所に対して紫外線照射部１７から紫外線を照射し、ダイシングテープ１８の粘着力を低下させた後に裏面側コンタクトプローブ９とダイシングテープ１８とを接触させる。そして、裏面側コンタクトプローブ９の先端部とダイシングテープ１８とを摩擦させることによって、ダイシングテープ１８に開口部２２を容易に形成することができる。
The
開口部２２の形成後、裏面側コンタクトプローブ９の先端部は、開口部２２を通って裏面側電極部５と直接接触する。
After the
上記では、ダイシングテープ１８の開口部２２の形成時に紫外線を照射する場合について説明したが、これに限るものではない。以下、ダイシングテープ１８の開口部２２の形成時における他の例（変形例１〜３）について説明する。
In the above description, the case of irradiating ultraviolet rays when forming the
図４は、評価時における裏面側コンタクトプローブ９と裏面側電極部５との接触部分の他の一例（変形例１）を示す斜視図である。
FIG. 4 is a perspective view showing another example (modified example 1) of the contact portion between the back-
図４の例では、半導体評価装置１が、紫外線照射部１７に代わって赤外線照射部２３を備えることを特徴としている。
In the example of FIG. 4, the
開口部２２の形成時において、裏面側コンタクトプローブ９とダイシングテープ１８とが接触する前、または接触する際に、当該接触箇所に対して赤外線照射部２３から赤外線を照射して昇温し、ダイシングテープ１８を軟化させた後に裏面側コンタクトプローブ９とダイシングテープ１８とを接触させる。そして、裏面側コンタクトプローブ９の先端部とダイシングテープ１８とを摩擦させることによって、ダイシングテープ１８に開口部２２を容易に形成することができる。
At the time of forming the
図５は、評価時における裏面側コンタクトプローブ９と裏面側電極部５との接触部分の他の一例（変形例２）を示す斜視図である。
FIG. 5 is a perspective view showing another example (modified example 2) of the contact portion between the back-
図５の例では、半導体評価装置１が、紫外線照射部１７に代わってエッチング剤塗布部２４を備えることを特徴としている。
In the example of FIG. 5, the
図６は、変形例２による半導体評価装置１の構成の一例を示す図である。図６に示すように、半導体ウエハ２は、ダイシングテープ１８が上面となるようにダイシングフレーム１９に設置されている。すなわち、図６に示す半導体ウエハ２は、図１に示す半導体ウエハ２を裏返した状態でダイシングフレーム１９に設置される。また、表面側プローブ基体６には、貫通孔２５が設けられている。エッチング剤塗布部２４は、ダイシングテープ１８の開口部２２の形成時に、表面側プローブ基体６に設けられた貫通孔２５を介してダイシングテープ１８にエッチング剤を塗布（滴下）する。
FIG. 6 is a diagram illustrating an example of the configuration of the
開口部２２の形成時において、裏面側コンタクトプローブ９とダイシングテープ１８とが接触する前、または接触する際に、当該接触箇所に対してエッチング剤塗布部２４から液状のエッチング剤を塗布（滴下）し、ダイシングテープ１８の一部を除去または薄膜化した後に裏面側コンタクトプローブ９とダイシングテープ１８とを接触させる。そして、裏面側コンタクトプローブ９の先端部とダイシングテープ１８とを摩擦させることによって、ダイシングテープ１８に開口部２２を容易に形成することができる。
When the
ダイシングテープ１８が上面となるように半導体ウエハ２を設置することによって、ダイシング時に発生した屑等の異物を落下させて容易に除去することができ、後工程への異物の持ち込みを抑制することができる。また、裏面側コンタクトプローブ９は、スプリング式であってもよい。
By installing the
図７は、評価時における裏面側コンタクトプローブ９と裏面側電極部５との接触部分の他の一例（変形例３）を示す斜視図である。
FIG. 7 is a perspective view showing another example (Modification 3) of the contact portion between the back-
図７の例では、半導体評価装置１が、紫外線照射部１７に代わって振動発生部２６を備えることを特徴としている。
In the example of FIG. 7, the
開口部２２の形成時において、裏面側コンタクトプローブ９とダイシングテープ１８とが接触する際に、振動発生部２６が裏面側コンタクトプローブ９の先端部に振動を付与する。そして、裏面側コンタクトプローブ９の先端部とダイシングテープ１８とを摩擦させることによって、ダイシングテープ１８に開口部２２を容易に形成することができる。
When the back surface
振動発生部２６は、裏面側コンタクトプローブ９自体に設けてもよく、裏面側プローブ基体７に設けてもよい。また、振動発生部２６は、圧電振動子など小型のものが望ましいが、これに限るものではない。
The
なお、上記では、裏面側コンタクトプローブ９の先端をダイシングテープ１８に接触して摩擦を生じさせることによって開口部２２を形成する場合について説明したが、これに限るものではない。例えば、裏面側コンタクトプローブ９の鋭利な針形状の先端部を、ダイシングテープ１８に対して略垂直に接触させることによって開口部２２を形成するようにしてもよい。
In the above description, the case where the
次に、各半導体装置３の特性の評価時における半導体評価装置１の動作について説明する。なお、以下では、紫外線照射部１７を用いる場合を一例として説明するが、赤外線照射部２３（図４参照）、エッチング剤塗布部２４（図５）、または振動発生部２６（図７参照）を用いる場合であっても同様である。
Next, the operation of the
まず、縦型半導体装置３の特性を評価する前において、表面側コンタクトプローブ８および裏面側コンタクトプローブ９の各々について、先端部の３次元空間上の位置を光学系モニターの焦点深度解析によって特定して、先端部の平行度を揃える。
First, before evaluating the characteristics of the
次に、ダイシングにより個片化された複数の縦型半導体装置３を有する半導体ウエハ２を保持しているダイシングフレーム１９を、支持部２０に設置する。このとき、個片化された複数の縦型半導体装置３は、ダイシングの際のダイシングテープ１８で固定されている。また、半導体ウエハ２は、ダイシングテープ１８が下面となるようにダイシングフレーム１９に設置されている。
Next, the dicing
次に、評価制御部１２の制御によって、表面側移動アーム１４によって表面側プローブ基体６を支持部２０側に移動させるとともに、裏面側移動アーム１５によって裏面側プローブ基体７を支持部２０側に移動させる。そして、表面側コンタクトプローブ８を各縦型半導体装置３の表面側電極部４に接触させ、表面側コンタクトプローブ８に対応する裏面側コンタクトプローブ９を各縦型半導体装置３の裏面側電極部５に接触させる。このとき、裏面側コンタクトプローブ９とダイシングテープ１８とが接触する箇所に紫外線照射部１７から紫外線を照射して、ダイシングテープ１８の粘着力を弱めた後に、裏面側コンタクトプローブ９をダイシングテープ１８に接触させて開口部２２を形成する。
Next, under the control of the
次に、評価制御部１２によって各縦型半導体装置３に対する所望の電気的特性に関する評価を行う。評価の終了後、表面側移動アーム１４によって表面側プローブ基体６を支持部２０から離れる側（すなわち元の位置）に移動させるとともに、裏面側移動アーム１５によって裏面側プローブ基体７を支持部２０から離れる側（すなわち元の位置）に移動させる。これにより、表面側コンタクトプローブ８が表面側電極部４から離間するとともに、裏面側コンタクトプローブ９が裏面側電極部５から離間する。
Next, the
上記において、裏面側コンタクトプローブ９の先端部で開口部２２を形成する際に、裏面側コンタクトプローブ９とダイシングテープ１８との間で摩擦が生じれば、そこを基点として開口部２２を形成することができる。しかし、摩擦が弱い場合は、裏面側コンタクトプローブ９の先端部がダイシングテープ１８の表面を滑ってしまい、開口部２２を形成することができない。従って、開口部２２の基点を容易に実現するために、ダイシングテープ１８の表面（裏面側コンタクトプローブ９と接触する側の面）を凹凸状にすることが望ましい。凹凸状の表面は、ダイシングテープ１８に対して予め噴霧状にエッチング液を塗布し、部分的にエッチングを行うことによって容易に得ることができる。
In the above description, when the
以上のことから、本実施の形態１によれば、個片化された複数の縦型半導体装置３がダイシングの際のダイシングテープ１８で固定された状態で所望の電気的特性の評価を行うことによって、縦型半導体装置３に付随または付着した、縦型半導体装置３の非構成部であるゴミ、屑、破片等の異物を、以後の評価に持ち込むことを回避することができる。従って、異物に起因する縦型半導体装置３の不具合の発生を抑制し、縦型半導体装置３の評価の信頼性を向上させることが可能となる。
From the above, according to the first embodiment, evaluation of desired electrical characteristics is performed in a state where a plurality of separated
また、全ての半導体ウエハ２および各縦型半導体装置３に対して新たな材料等を付加する処理が不要であるため、低コスト化に寄与することが可能となる。
In addition, since it is not necessary to add a new material or the like to all the
また、個片化後の縦型半導体装置３に対して評価を行うため、各縦型半導体装置３を同時に評価しても、各縦型半導体装置３間で相互に評価時の電流が回り込むなどの測定精度を低下させるような現象が抑制され、評価の信頼性を向上させることが可能となる。また、半導体ウエハ２の厚さが薄い場合（例えば、１００μｍ以下の薄厚ウエハ）であっても、表面側コンタクトプローブ８および裏面側コンタクトプローブ９の接触荷重のアンバランス等による破損を回避することが可能となる。
Further, since the evaluation is performed on the
＜実施の形態２＞
図８は、本発明の実施の形態２による半導体評価装置１の構成の一例を示す図である。また、図９は、評価時における裏面側の接触部分の一例を示す断面図である。なお、図９において、表面側コンタクトプローブ８の図示は省略している。
<
FIG. 8 is a diagram showing an example of the configuration of the
本実施の形態２では、ダイシングテープ２７が導電性を有することを特徴としている。その他の構成および動作は、実施の形態１と同様であるため、ここでは説明を省略する。
The second embodiment is characterized in that the dicing
ダイシングテープ２７は導電性を有しているため、実施の形態１のような開口部２２を形成することなく、裏面側コンタクトプローブ９と裏面側電極部５との電気的な導通を図ることが可能となる。
Since the dicing
また、ダイシングテープ２７と半導体ウエハ２との間の粘着剤が抵抗層となるが、接着剤の厚さが数μｍと薄いため大きな問題とはならない。しかし、導電性を向上させるためには、粘着剤を局所的に分散して付与することが望ましい。例えば、図９に示すように、裏面側コンタクトプローブ９と裏面側電極部５とが電気的に接触する箇所近傍のみに粘着剤２８を付与しないようにすれば、ダイシングテープ２７が異方性を有する場合と同様の効果が得られる。図９に示すような局所的に粘着剤２８を付与する方法としては、半導体ウエハ２またはダイシングテープ２７の全面にレジストを塗布した後に、エッチングによって一部を除去する方法が簡便である。
Moreover, although the adhesive between the dicing
以上のことから、本実施の形態２によれば、ダイシングテープ２７が導電性を有しているため、ダイシングテープ２７に開口部を形成することなく、裏面側コンタクトプローブ９と裏面側電極部５との電気的な導通を図ることが可能となる。従って、評価時における工程の簡略化、および低コスト化を実現することが可能となる。
From the above, according to the second embodiment, since the dicing
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
１ 半導体評価装置、２ 半導体ウエハ、３ 縦型半導体装置、４ 表面側電極部、５ 裏面側電極部、６ 表面側プローブ基体、７ 裏面側プローブ基体、８ 表面側コンタクトプローブ、９ 裏面側コンタクトプローブ、１０ 表面側接続部、１１ 裏面側接続部、１２ 評価制御部、１３ 信号線、１４ 表面側移動アーム、１５ 裏面側移動アーム、１６ 貫通孔、１７ 紫外線照射部、１８ ダイシングテープ、１９ ダイシングフレーム、２０ 支持部、２１ ダイシングライン、２２ 開口部、２３ 赤外線照射部、２４ エッチング剤塗布部、２５ 貫通孔、２６ 振動発生部、２７ ダイシングテープ、２８ 粘着剤。
DESCRIPTION OF
Claims (18)
各前記半導体装置の一面側に形成された第１の電極に対して接触可能に配置された第１のプローブと、
各前記半導体装置の前記一面側とは反対側のかつ前記ダイシングテープで固定された他面側に形成された第２の電極に対して前記第１のプローブに対応して接触可能に配置された第２のプローブと、
を備え、
前記第２のプローブは、前記評価時において、前記ダイシングテープに形成された開口部を介して前記第２の電極と接触し、
前記ダイシングテープの前記開口部の形成時に前記ダイシングテープに紫外線を照射する紫外線照射部をさらに備えることを特徴とする、半導体評価装置。 A semiconductor evaluation apparatus for evaluating characteristics of a plurality of semiconductor devices formed on a semiconductor wafer and separated by dicing, wherein the semiconductor evaluation apparatus is configured so that the plurality of separated semiconductor devices are subjected to dicing. Evaluate the characteristics of each semiconductor device in a state of being fixed with dicing tape,
A first probe arranged to be in contact with a first electrode formed on one surface side of each of the semiconductor devices;
Each semiconductor device is disposed so as to be able to come into contact with the second probe formed on the other surface side opposite to the one surface side and fixed by the dicing tape corresponding to the first probe. A second probe;
With
The second probe contacts the second electrode through an opening formed in the dicing tape at the time of the evaluation,
A semiconductor evaluation apparatus, further comprising an ultraviolet irradiation unit that irradiates the dicing tape with ultraviolet rays when the opening of the dicing tape is formed.
各前記半導体装置の一面側に形成された第１の電極に対して接触可能に配置された第１のプローブと、
各前記半導体装置の前記一面側とは反対側のかつ前記ダイシングテープで固定された他面側に形成された第２の電極に対して前記第１のプローブに対応して接触可能に配置された第２のプローブと、
を備え、
前記第２のプローブは、前記評価時において、前記ダイシングテープに形成された開口部を介して前記第２の電極と接触し、
前記ダイシングテープの前記開口部の形成時に前記ダイシングテープに赤外線を照射する赤外線照射部をさらに備えることを特徴とする、半導体評価装置。 A semiconductor evaluation apparatus for evaluating characteristics of a plurality of semiconductor devices formed on a semiconductor wafer and separated by dicing, wherein the semiconductor evaluation apparatus is configured so that the plurality of separated semiconductor devices are subjected to dicing. Evaluate the characteristics of each semiconductor device in a state of being fixed with dicing tape,
A first probe arranged to be in contact with a first electrode formed on one surface side of each of the semiconductor devices;
Each semiconductor device is disposed so as to be able to come into contact with the second probe formed on the other surface side opposite to the one surface side and fixed by the dicing tape corresponding to the first probe. A second probe;
With
The second probe contacts the second electrode through an opening formed in the dicing tape at the time of the evaluation,
The semiconductor evaluation apparatus further comprising an infrared irradiation unit that irradiates the dicing tape with infrared rays when the opening of the dicing tape is formed.
各前記半導体装置の一面側に形成された第１の電極に対して接触可能に配置された第１のプローブと、
各前記半導体装置の前記一面側とは反対側のかつ前記ダイシングテープで固定された他面側に形成された第２の電極に対して前記第１のプローブに対応して接触可能に配置された第２のプローブと、
を備え、
前記第２のプローブは、前記評価時において、前記ダイシングテープに形成された開口部を介して前記第２の電極と接触し、
前記ダイシングテープの前記開口部の形成時に前記ダイシングテープにエッチング剤を塗布するエッチング剤塗布部をさらに備えることを特徴とする、半導体評価装置。 A semiconductor evaluation apparatus for evaluating characteristics of a plurality of semiconductor devices formed on a semiconductor wafer and separated by dicing, wherein the semiconductor evaluation apparatus is configured so that the plurality of separated semiconductor devices are subjected to dicing. Evaluate the characteristics of each semiconductor device in a state of being fixed with dicing tape,
A first probe arranged to be in contact with a first electrode formed on one surface side of each of the semiconductor devices;
Each semiconductor device is disposed so as to be able to come into contact with the second probe formed on the other surface side opposite to the one surface side and fixed by the dicing tape corresponding to the first probe. A second probe;
With
The second probe contacts the second electrode through an opening formed in the dicing tape at the time of the evaluation,
The semiconductor evaluation apparatus, further comprising an etching agent application unit that applies an etching agent to the dicing tape when the opening of the dicing tape is formed.
各前記半導体装置の一面側に形成された第１の電極に対して接触可能に配置された第１のプローブと、
各前記半導体装置の前記一面側とは反対側のかつ前記ダイシングテープで固定された他面側に形成された第２の電極に対して前記第１のプローブに対応して接触可能に配置された第２のプローブと、
を備え、
前記第２のプローブは、前記評価時において、前記ダイシングテープに形成された開口部を介して前記第２の電極と接触し、
前記ダイシングテープの前記開口部の形成時に前記第２のプローブに振動を付与する振動発生部をさらに備えることを特徴とする、半導体評価装置。 A semiconductor evaluation apparatus for evaluating characteristics of a plurality of semiconductor devices formed on a semiconductor wafer and separated by dicing, wherein the semiconductor evaluation apparatus is configured so that the plurality of separated semiconductor devices are subjected to dicing. Evaluate the characteristics of each semiconductor device in a state of being fixed with dicing tape,
A first probe arranged to be in contact with a first electrode formed on one surface side of each of the semiconductor devices;
Each semiconductor device is disposed so as to be able to come into contact with the second probe formed on the other surface side opposite to the one surface side and fixed by the dicing tape corresponding to the first probe. A second probe;
With
The second probe contacts the second electrode through an opening formed in the dicing tape at the time of the evaluation,
The semiconductor evaluation apparatus further comprising: a vibration generating unit that applies vibration to the second probe when the opening of the dicing tape is formed.
各前記半導体装置の一面側に形成された第１の電極に対して接触可能に配置された第１のプローブと、
各前記半導体装置の前記一面側とは反対側のかつ前記ダイシングテープで固定された他面側に形成された第２の電極に対して前記第１のプローブに対応して接触可能に配置された第２のプローブと、
を備え、
前記ダイシングテープは、導電性を有し、
前記半導体ウエハと前記ダイシングテープとは、前記半導体ウエハと前記ダイシングテープとの間において局所的に分散された粘着剤を介して接することを特徴とする、半導体評価装置。 A semiconductor evaluation apparatus for evaluating characteristics of a plurality of semiconductor devices formed on a semiconductor wafer and separated by dicing, wherein the semiconductor evaluation apparatus is configured so that the plurality of separated semiconductor devices are subjected to dicing. Evaluate the characteristics of each semiconductor device in a state of being fixed with dicing tape,
A first probe arranged to be in contact with a first electrode formed on one surface side of each of the semiconductor devices;
Each semiconductor device is disposed so as to be able to come into contact with the second probe formed on the other surface side opposite to the one surface side and fixed by the dicing tape corresponding to the first probe. A second probe;
With
The dicing tape has conductivity,
The semiconductor evaluation apparatus, wherein the semiconductor wafer and the dicing tape are in contact with each other via a locally dispersed adhesive between the semiconductor wafer and the dicing tape.
（ａ）個片化された前記複数の半導体装置が前記ダイシングの際のダイシングテープで固定された状態で前記複数の半導体装置を準備する工程と、
（ｂ）各前記半導体装置の一面側に形成された第１の電極に対して第１のプローブを接触させるとともに、各前記半導体装置の前記一面側とは反対側のかつ前記ダイシングテープで固定された他面側に形成された第２の電極に対して前記第１のプローブに対応する第２のプローブを接触させて前記評価を行う工程と、
を備え、
前記工程（ｂ）において、前記第２の電極に対して前記第２のプローブを接触させる際に、前記第２のプローブと前記ダイシングテープとを接触させ摩擦させて開口部を形成し、前記ダイシングテープに形成された前記開口部を介して前記第２の電極に対して前記第２のプローブを接触させて前記評価を行うことを特徴とする、半導体評価方法。 A semiconductor evaluation method for evaluating characteristics of a plurality of semiconductor devices formed on a semiconductor wafer and separated into pieces by dicing,
(A) preparing the plurality of semiconductor devices in a state where the plurality of separated semiconductor devices are fixed with a dicing tape at the time of dicing;
(B) A first probe is brought into contact with a first electrode formed on one surface side of each of the semiconductor devices, and is fixed by the dicing tape on the side opposite to the one surface side of each of the semiconductor devices. Performing the evaluation by bringing a second probe corresponding to the first probe into contact with a second electrode formed on the other surface side;
With
In the step (b), when the second probe is brought into contact with the second electrode, the second probe and the dicing tape are brought into contact and rubbed to form an opening, and the dicing is performed. The semiconductor evaluation method, wherein the evaluation is performed by bringing the second probe into contact with the second electrode through the opening formed in the tape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014250582A JP6301243B2 (en) | 2014-12-11 | 2014-12-11 | Semiconductor evaluation apparatus and semiconductor evaluation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014250582A JP6301243B2 (en) | 2014-12-11 | 2014-12-11 | Semiconductor evaluation apparatus and semiconductor evaluation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016115695A JP2016115695A (en) | 2016-06-23 |
| JP6301243B2 true JP6301243B2 (en) | 2018-03-28 |
Family
ID=56141989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014250582A Active JP6301243B2 (en) | 2014-12-11 | 2014-12-11 | Semiconductor evaluation apparatus and semiconductor evaluation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6301243B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60041632D1 (en) * | 2000-03-30 | 2009-04-09 | Nitto Denko Corp | Water-permeable adhesive tape for semiconductor processing |
| JP5018625B2 (en) * | 2008-05-08 | 2012-09-05 | 株式会社デンソー | Manufacturing method of semiconductor device |
| JP5022408B2 (en) * | 2009-06-18 | 2012-09-12 | 日本電気株式会社 | Element inspection method for electrical contact structure |
| JP5426494B2 (en) * | 2010-07-20 | 2014-02-26 | 日本電子材料株式会社 | Probe card manufacturing method |
| JP5801584B2 (en) * | 2011-03-29 | 2015-10-28 | リンテック株式会社 | Dicing tape and chip-shaped part manufacturing method |
| JP2014229635A (en) * | 2013-05-17 | 2014-12-08 | 株式会社東芝 | Semiconductor inspection method and semiconductor inspection device |
-
2014
- 2014-12-11 JP JP2014250582A patent/JP6301243B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016115695A (en) | 2016-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5735941B2 (en) | Apparatus, apparatus, and method for cleaning tester interface contact elements and support hardware | |
| US6056627A (en) | Probe cleaning tool, probe cleaning method and semiconductor wafer testing method | |
| US20170307656A1 (en) | Manufacturing method of contact probes for a testing head | |
| US7202683B2 (en) | Cleaning system, device and method | |
| US20060065290A1 (en) | Working surface cleaning system and method | |
| US9257316B2 (en) | Semiconductor testing jig and transfer jig for the same | |
| KR20220098775A (en) | Systems and methods for cleaning contact elements and support hardware or wire bonders using functionalized surface microfeatures | |
| WO2011013383A1 (en) | Cleaning pad for test probe and method of cleaning test probe | |
| JP5562320B2 (en) | Semiconductor test apparatus and semiconductor test method | |
| JP6064831B2 (en) | Test equipment, test method | |
| JP2006339472A (en) | Apparatus and method for cleaning probe card pin | |
| JP2009206272A (en) | Inspection method of semiconductor device and probing apparatus | |
| JP6301243B2 (en) | Semiconductor evaluation apparatus and semiconductor evaluation method | |
| JP2006237413A (en) | Method for cleaning probe needle and wafer and wafer prober equipment to be used therefor | |
| US10725086B2 (en) | Evaluation apparatus of semiconductor device and method of evaluating semiconductor device using the same | |
| JP2008311469A (en) | Semiconductor test device, semiconductor test method, program and recording medium | |
| JP2015132476A (en) | Semiconductor chip testing device, semiconductor chip testing method, and stage for semiconductor chip testing device | |
| JP2009152264A (en) | Probe card | |
| JP2011064664A (en) | Contact probe | |
| TWI640781B (en) | Inspection probe, inspection fixture, and manufacturing method for inspection probe | |
| JP2012150031A (en) | Probe card for test, test device and method of manufacturing semiconductor device | |
| JP2004170263A (en) | Tool and method for cleaning probe of probe card | |
| JP2013120074A (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
| JP2010232526A (en) | Device for cleaning of printed circuit board | |
| JP2013093467A (en) | First contact detection system and polishing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171020 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180123 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6301243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |