JP6299177B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6299177B2 JP6299177B2 JP2013242671A JP2013242671A JP6299177B2 JP 6299177 B2 JP6299177 B2 JP 6299177B2 JP 2013242671 A JP2013242671 A JP 2013242671A JP 2013242671 A JP2013242671 A JP 2013242671A JP 6299177 B2 JP6299177 B2 JP 6299177B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- overcurrent
- current
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、主電流のオンオフ切替えを行うための半導体スイッチング素子を備える半導体装置に関するものである。 The present invention relates to a semiconductor device including a semiconductor switching element for switching on and off a main current.
従来より、半導体スイッチング素子（以下、単に「スイッチング素子」と称す。）を内部に備え、このスイッチング素子のオンオフを切替えることにより電力の変換を行うインバータやコンバータ等の半導体装置が知られている。 2. Description of the Related Art Conventionally, semiconductor devices such as inverters and converters that include a semiconductor switching element (hereinafter simply referred to as “switching element”) and convert power by switching on and off the switching element are known.
こうしたスイッチング素子として、近年では所謂電流センス付きのスイッチング素子が使用されるようになってきており、これを用いる場合にはセンス端子より主電流に対応するセンス電流を得ることが可能となる。そのため、センス電流を検出することで過大な主電流が流れていることを把握することができ、こうした機能を利用して、スイッチング素子の過電流保護を行うものも提案されている。 In recent years, a so-called switching element with current sensing has come to be used as such a switching element. When this switching element is used, a sense current corresponding to the main current can be obtained from the sense terminal. For this reason, it is possible to grasp that an excessive main current flows by detecting a sense current, and there has been proposed a device that uses such a function to perform overcurrent protection of a switching element.
例えば、特許文献１に記載された半導体装置は、センス端子より出力されるセンス電流を基に、主電流が過大となった過電流状態にある場合には主電流に制限をかける過電流制限回路と、過電流を検出した場合にはスイッチング素子に与える駆動電圧を停止させる過電流保護回路とを備えるように構成されている。
For example, the semiconductor device described in
しかしながら、上述した特許文献１記載の半導体装置で用いられる過電流保護のための回路構造は、単一の半導体素子をオンオフ制御する場合に用いられるものに過ぎず、大容量の電力制御を行うために複数のスイッチング素子を並列接続した回路構成にこれを適用することはできない。
However, the circuit structure for overcurrent protection used in the semiconductor device described in
具体的には、上述した特許文献１に記載されたように、各スイッチング素子を中心として過電流制限回路や過電流保護回路を設けた回路構成を単純に並列接続した場合には、全体の回路構成が複雑となってコスト上昇を招くとともに、動作信頼性が低下することに繋がりかねない。また、過電流保護のために各スイッチング素子を独立してオンオフ制御を行うことで、制御上与えられる駆動電圧の到達タイミングにずれが生ずることで、スイッチング素子のオンオフ動作がアンバランスになって、何れかのスイッチング素子に負担が生じ故障を招くおそれがある。
Specifically, as described in
本発明は、このような課題を有効に解決することを目的としており、具体的には、複数のスイッチング素子を並列接続する構造として大容量化を図ることを前提として、簡単な回路構成としながら、各スイッチング素子の過電流保護を行うとともに、各スイッチング素子間のオンオフ動作のバランスを保ち、安定して制御を行うことのできる半導体装置を提供することを目的とする。 An object of the present invention is to effectively solve such a problem. Specifically, the present invention has a simple circuit configuration on the premise of increasing the capacity as a structure in which a plurality of switching elements are connected in parallel. An object of the present invention is to provide a semiconductor device that can perform overcurrent protection for each switching element, maintain a balance of on / off operations between the switching elements, and perform stable control.
本発明は、かかる目的を達成するために、次のような手段を講じたものである。 In order to achieve this object, the present invention takes the following measures.
すなわち、本発明の半導体装置は、並列に複数個が接続されており、主電流に応じたセンス電流を出力可能な電流センス付きのスイッチング素子と、これらのスイッチング素子にオンオフ制御を行うための共通のゲート信号を出力するゲートドライバ回路と、各スイッチング素子に対応して設けられており、スイッチング素子より得られたセンス電流をセンス電圧にそれぞれ変換して出力する電流検出回路と、各電流検出回路に対応して設けられており、電流検出回路より得られたセンス電圧が予め定められた閾値よりも大きい場合に過電流検出信号を出力する過電流検出回路と、これらの過電流検出回路に接続されており、過電流検出回路の少なくとも何れかより過電流検出信号が出力される場合にオフ信号を出力するオフ信号出力回路とを備えており、前記ゲートドライバ回路が、前記オフ信号出力回路より得られるオフ信号に基づき、前記ゲート信号を通じて前記スイッチング素子のオンオフ制御を停止するように構成した。 That is, a plurality of semiconductor devices of the present invention are connected in parallel, and a switching element with a current sense capable of outputting a sense current according to a main current, and a common for performing on / off control for these switching elements. A gate driver circuit that outputs a gate signal of the current, a current detection circuit that is provided corresponding to each switching element, converts the sense current obtained from the switching element into a sense voltage, and outputs the sense voltage, and each current detection circuit And an overcurrent detection circuit that outputs an overcurrent detection signal when the sense voltage obtained from the current detection circuit is greater than a predetermined threshold, and is connected to these overcurrent detection circuits An off signal output circuit for outputting an off signal when an overcurrent detection signal is output from at least one of the overcurrent detection circuits; With which, the gate driver circuit, based on the OFF signal obtained from the off-signal output circuit, and configured to stop the on-off control of the switching element through the gate signal.
このように構成すると、複数のスイッチング素子のオンオフ制御をひとつのゲートドライバ回路からの共通のゲート信号によって行うとともに、各スイッチング素子から得られるセンス電流を変換したセンス電圧が閾値よりも大きい場合に、過電流検出回路によって過電流検出信号を出力し、少なくとも何れかの過電流検出回路より過電流検出信号が出力される場合にオフ信号を出力し、このオフ信号に基づいてスイッチング素子のオンオフ制御が行われることから、簡単な構成でもって各スイッチング素子の過電流からの保護を図ることが可能となる上に、各スイッチング素子をほぼ同時に制御してスイッチング素子間のバランスを保ち、安定して動作を行わせることが可能となる。 With this configuration, when the on / off control of a plurality of switching elements is performed by a common gate signal from one gate driver circuit, and the sense voltage obtained by converting the sense current obtained from each switching element is larger than a threshold value, An overcurrent detection signal is output by the overcurrent detection circuit, and when an overcurrent detection signal is output from at least one of the overcurrent detection circuits, an off signal is output, and on / off control of the switching element is performed based on the off signal. In addition to being able to protect each switching element from overcurrent with a simple configuration, the switching elements are controlled almost simultaneously to maintain a balance between the switching elements and operate stably. Can be performed.
より簡単な回路構成としながら、複数の過電流検出回路の少なくとも何れかにおいて過電流を検出した場合や、回路間が接続されていない断線状態にある場合に、スイッチング素子のオンオフ制御を確実に停止させることを可能とするために本発明は、前記過電流検出回路が異常検出回路に接続されており、当該異常検出回路は何れかの過電流検出回路より過電流検出信号を得た場合、あるいは、何れかの電流検出回路との接続がなされていない場合に異常検出信号を出力し、当該異常検出信号に基づいて前記オフ信号出力回路がオフ信号を出力するように構成することを特徴とする。 With a simpler circuit configuration, when overcurrent is detected in at least one of the multiple overcurrent detection circuits or when the circuit is disconnected, the on / off control of the switching element is reliably stopped In the present invention , the overcurrent detection circuit is connected to an abnormality detection circuit, and the abnormality detection circuit obtains an overcurrent detection signal from any of the overcurrent detection circuits, or outputs one of the abnormality detection signal when the connection is not made between the current detection circuit, the off-signal output circuit based on the abnormality detection signal is equal to or configured to output an oFF signal .
また、回路全体の小型化を図るためには、前記異常検出回路がトランジスタアレイによって構成されており、このトランジスタアレイを構成するトランジスタの入力側に過電流検出回路がそれぞれ接続されるとともに、各トランジスタの出力側が共通して前記オフ信号出力回路に接続されるように構成することが好適である。 Further, in order to reduce the size of the entire circuit, the abnormality detection circuit is constituted by a transistor array, an overcurrent detection circuit is connected to the input side of the transistors constituting the transistor array, and each transistor It is preferable that the output sides of the two are commonly connected to the off signal output circuit.
さらに、簡単な回路構成としながらも、過電流と断線との双方を適切に検出することを可能とするためには、前記トランジスタへの入力側電圧が前記過電流検出回路に引き込まれるように接続されており、これらトランジスタと過電流検出回路との接続が解除された場合、又は、前記過電流検出回路より過電流検出信号が発せられた場合において、前記トランジスタがターンオンするように構成することが好適である。 Furthermore, in order to enable appropriate detection of both overcurrent and disconnection while having a simple circuit configuration, the input side voltage to the transistor is connected so as to be drawn into the overcurrent detection circuit. When the connection between these transistors and the overcurrent detection circuit is released or when an overcurrent detection signal is issued from the overcurrent detection circuit, the transistor may be turned on. Is preferred.
また、上述した形態に代えて、より簡単な構成としながら、複数の電流検出回路の少なくとも何れかにおいて過電流を検出した場合にオフ信号を出力できるようにするためには、複数の過電流検出回路がワイヤードオア接続されており、何れかの過電流検出回路より過電流検出信号が出力された場合に、前記ワイヤードオア接続の接続点において前記過電流検出信号が表れるように構成することが好適である。 In addition, in order to be able to output an off signal when an overcurrent is detected in at least one of the plurality of current detection circuits, instead of the above-described form, a plurality of overcurrent detections are performed. It is preferable that the circuit is connected to the wired OR, and when the overcurrent detection signal is output from any of the overcurrent detection circuits, the overcurrent detection signal appears at the connection point of the wired OR connection. It is.
そして、上記の過電流検出回路による過電流の検出に基づくオンオフ制御に加え、センス電圧を基にした主電流の制限をより素早く実行することで、スイッチング素子の保護をより確実に行うことを可能とするためには、前記電流検出回路と前記過電流検出回路との間に、電流検出回路により得られるセンス電圧に基づいてゲート電圧を低減することで主電流を抑制可能とする電流制限回路をそれぞれ備えるように構成することが好適である。 And, in addition to the on / off control based on the overcurrent detection by the overcurrent detection circuit described above, it is possible to more reliably protect the switching element by executing the restriction of the main current based on the sense voltage more quickly. In order to achieve this, a current limiting circuit that can suppress the main current between the current detection circuit and the overcurrent detection circuit by reducing the gate voltage based on the sense voltage obtained by the current detection circuit. It is suitable to comprise so that each may be provided.
さらに、上記の発明をより好適に利用して、大容量で高速性能に優れたものとするためには、前記スイッチング素子が、ＳｉＣ半導体素子であるように構成することが好適である。 Furthermore, in order to more suitably utilize the above invention and to achieve a large capacity and excellent high-speed performance, it is preferable that the switching element is a SiC semiconductor element.
以上説明した本発明によれば、複数のスイッチング素子を並列接続する構造として大容量化を図ることを前提として、各スイッチング素子の過電流保護を行うとともに、各スイッチング素子間のオンオフ動作のバランスを保ち、安定して制御を行うことができる半導体装置を提供することが可能となる。 According to the present invention described above, on the premise of increasing the capacity as a structure in which a plurality of switching elements are connected in parallel, overcurrent protection of each switching element is performed, and the on / off operation balance between the switching elements is balanced. It is possible to provide a semiconductor device that can be maintained and stably controlled.
以下、本発明の実施形態を、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図１に示すように、この半導体装置１は、主電流の制御を行うための半導体素子２と、この半導体素子２をオンオフ制御するためのゲート信号Ｓｇを出力するゲートドライバ回路９と、ゲート信号Ｓｇの出力経路の途中に設けられたゲート抵抗７と、半導体素子２より得られる主電流に対応したセンス電流をセンス電圧Ｖｓに変換する電流検出回路３と、電流検出回路３からの得られるセンス電圧Ｖｓの出力先に順次接続されたフィルタ回路４と、過電流制限回路５と、過電流検出回路６と、異常検出回路８と、比較回路９４と、オフ信号出力回路９３と、遅延回路９２とから構成されており、遅延回路９２を通じて出力されるオフ信号Ｓｚがゲートドライバ回路９に入力されるようになっている。
As shown in FIG. 1, a
半導体素子２は、２つのスイッチ回路素子２１，２２が並列に接続されて構成されており、各スイッチ回路素子２１（２２）は、ＳｉＣ製トランジスタからなるスイッチング素子２１Ａ（２１Ｂ）と、そのエミッタコレクタ間に接続されたダイオード２１Ｂ（２２Ｂ）とより構成されている。また、各スイッチング素子２１Ａ，２１Ｂは、主電流の約１／１００００程度のセンス電流を出力するセンス端子２１Ａ１，２２Ａ１を備えている。また、スイッチング素子２１Ａ，２２Ａは並列に接続されることで、単体で用いる場合よりも大容量の電流出力を行うことが可能となっている。さらに、それぞれのベース端子２１Ａ２，２２Ａ２には、共通のゲート信号Ｓｇが入力されるようになっており、ターンオンやターンオフを行う際の動作タイミングにズレが生じないようにしている。
The semiconductor element 2 is configured by connecting two
電流検出回路３，３は、各スイッチング素子２１Ａ，２１Ｂに対応してそれぞれ設けられ、センス端子２１Ａ１，２２Ａ１に接続されている。また、各電流検出回路３，３は、互いに同一の回路構成となっている。電流検出回路３は、抵抗３１とコンデンサ３２とを並列に接続した構成からなり、センス端子２１Ａ１（２２Ａ１）より入力されるセンス電流を電圧に変換して、センス電圧Ｖｓとして出力することが可能となっている。センス電圧Ｖｓは、主電流の大きさにほぼ比例するものであるため、このセンス電圧Ｖｓの大きさを把握することによって、主電流が過大になった過電流状態であるか否かを把握することが可能である。
The current detection circuits 3 and 3 are provided corresponding to the
フィルタ回路４，４は、各電流検出回路３，３に対応してそれぞれ設けられ、互いに同一の構成とされている。このフィルタ回路４は、２つのコイル４１，４２と、コンデンサ４３とをＴ字形に配置した構成となっており、所謂ＬＣＬフィルタ回路を構成している。そして、このフィルタ回路４は、後述するようにバンドストップフィルタ（帯域除去フィルタ）として機能することで、センス電圧Ｖｓ０（Ｖｓ）より特定周波数近傍の信号成分を減衰させてノイズを除去し、フィルタ通過センス電圧Ｖｓ１（Ｖｓ）として出力することができるようになっている。
The
過電流制限回路５，５は、各フィルタ回路４，４に対応してそれぞれ設けられ、互いに同一の構成とされている。この過電流制限回路５はフィルタ通過センス電圧Ｖｓ１が入力される抵抗５１と、この抵抗５１を通じてベースに入力がなされるトランジスタ５４と、このトランジスタ５４のエミッタとベース間に設けられたコンデンサ５３と、コレクタとベース間に設けられたコンデンサ５２と、トランジスタ５４のコレクタに、ゲートドライバ９よりスイッチング素子２１Ａ，２２Ａへのゲート信号Ｓｇの出力経路に接続する抵抗５６と、ダイオード５５とから構成されている。この過電流制限回路５は、センス電圧Ｖｓが回路上定められる所定電圧である閾値よりも高い場合、すなわち過電流が生じたと判断される場合に、ゲート信号Ｓｇの出力経路より電流を引き込み、ゲート電圧を低減することでスイッチング素子２１Ａ（２１Ｂ）を流れる主電流の抑制を行うことが可能となっている。ここで、上記の閾値とは、スイッチング素子２１Ａ，２２Ａに流すことの許容される電流最大値を基に、所定の安全率を加味して、若干これよりも低い値になるように設定している。
The overcurrent limiting
過電流検出回路６，６は、各フィルタ回路４，４に対応してそれぞれ設けられ、互いに同一の構成とされている。この過電流検出回路６は、コンパレータとして機能するオペアンプ６１と、オペアンプ６１の−（マイナス）側に接続される直流電源６２と、オペアンプ６１の出力側に接続されるツェナーダイオード６３とから構成されており、オペアンプ６１の＋（プラス）側に上述したフィルタ通過センス電圧Ｖｓ１が入力されるようにしている。このように構成することで、直流電源６２により得られる電圧と比較して、フィルタ通過センス電圧Ｖｓ１が大きい場合に、すなわち、過電流状態と判断される場合には、過電流検出信号Ｓｏ１が出力されるようになっている。すなわち、この直流電源６２により得られる電圧も、上述した過電流制限回路５と同様に閾値として機能するものであり、スイッチング素子２１Ａ，２２Ａに流すことの許容される電流最大値を基に、所定の安全率を加味して、若干これよりも低い値になるように設定している。過電流検出信号Ｓｏ１はハイレベルの電圧信号Ｓｏ１として出力されており、通常状態にはこれに代わりローレベルの電圧信号Ｓｏ０が出力されるようになっている。
The overcurrent detection circuits 6 and 6 are provided corresponding to the
異常検出回路８は、各過電流検出回路６，６に接続されており、両者からの出力に応じて１つの異常検出信号Ｓｘを出力するように構成されている。但し、この内部には、各過電流検出回路６，６に対応して設けられた２つの断線検出回路８１，８１を備えており、これらの断線検出回路８１，８１は接続点Ｐ１によって接続され、この接続点Ｐ１を通じて、上記異常検出信号Ｓｘを出力できるようになっている。
The
断線検出回路８１，８１は互いに同一の構成となっており、まず、過電流検出回路６からの過電流検出信号Ｓｏ１の出力経路が、抵抗８３を介してトランジスタ８５のベースに接続されるとともに、抵抗８２を介して正電源電圧Ｖｃｃに接続されるようになっている。また、正電源電圧Ｖｃｃとトランジスタ８５のコレクタは抵抗８４を介して接続されている。そして、トランジスタ８５のエミッタが接続点Ｐ１に接続されている。異常検出回路８は、このようなトランジスタ８５，８５が整列したトランジスタアレイとして構成されており、高い動作安定性を備えるとともに、回路全体の小型化に寄与することが可能となっている。
The
上述した過電流検出回路６はオープンコレクタ回路であるため、通常状態において断線検出回路８１側の正電源電圧Ｖｃｃからの電流が、過電流検出回路６側に引き込まれることでトランジスタ８５におけるベース電圧は上がらず、エミッタ側への出力はなされなくなる。これに対して、過電流検出回路６より過電流検出信号Ｓｏ１が入力された場合には、ベース電圧が上昇することでターンオンしてエミッタ側への出力がなされる。さらには、断線検出回路８１と過電流検出回路６との間の接続が解除されている状態、すなわち、断線状態となっている場合にもターンオンして、エミッタ側への出力がなされるようになっている。
Since the overcurrent detection circuit 6 described above is an open collector circuit, the current from the positive power supply voltage Vcc on the
各断線検出回路８１が上記のように構成され、これらを構成するトランジスタ８５，８５のエミッタが接続点Ｐ１に接続されることで、何れかの断線検出回路８１，８１に過電流検出信号Ｓｏ１が入力された場合、あるいは、過電流検出回路６，６との間で断線が生じた場合に接続点Ｐ１からは、ハイレベルの異常検出信号Ｓｘが出力されるようになっている。
Each
比較回路９４は、この異常検出信号Ｓｘが入力された場合に、信号Ｓｙを出力する。さらに、オフ信号出力回路９３は、比較回路９４より信号Ｓｙが入力された場合に、オフ信号Ｓｚを出力する。
The
オフ信号Ｓｚは、遅延回路９２を通過してゲートドライバ回路９１に届くようにしてあり、こうすることで、オフ信号Ｓｚは所定時間（マスク時間）Ｔｍの間マスクされて、ゲートドライバ回路９には届かない。これは、後述するように、スイッチング素子２１Ａ，２２Ａのターンオン・ターンオフに伴う誤作動を防止するためであり、オフ信号Ｓｚが出力されてからマスク時間が経過した後であっても、継続的にオフ信号Ｓｚが出力されている場合にのみこのオフ信号Ｓｚがゲートドライバ回路９に到達するようになっている。
The off signal Sz passes through the delay circuit 92 and reaches the
ゲートドライバ回路９は、通常、スイッチング素子２１Ａ，２２Ａのオンオフ制御を行うために、これらに向けて共通のゲート信号Ｓｇを出力しており、これらの信号はゲート抵抗７を構成する各抵抗素子７１，７２を通じて各スイッチング素子２１Ａ，２２Ａのベースに与えられるようになっている。また、上述した遅延回路９２を通じてオフ信号Ｓｚの入力がなされることにより、これを基にしたオンオフ制御を行うようにしている。具体的には、オフ信号Ｓｚの入力がなされた場合に、内蔵されたゲート電流制限回路９１を用いることで、ソフトシャットダウンしてサージ電圧を抑制しながら、各スイッチング素子２１Ａ，２２Ａをオフ状態にする。
The
ここで、上述したフィルタ回路４及び遅延回路９２の作用について具体的に説明を行う。
Here, the operation of the
図３（ａ）は、スイッチング素子２１Ａ，２２Ａ（図１参照）にゲート信号Ｓｇとして与えるゲート電圧と、センス端子２１Ａ１，２２Ａ１（図１参照）より得られるセンス電流との関係を模式的に示したものである。なお、この図では、主電圧を印加していない場合を示しており、ゲート電圧の変化に伴う主電流の変化は生じない。本来、センス電流は主電流に比例するものであることから、主電流の出力が無い限りセンス電流の出力もないはずであるが、ゲート電圧を図中で示すような矩形状の電圧信号として与えた場合、この立ち上がり時には、電流値が急激に増加して急激に減少する単一の三角波状の変化を示す。同様に、ゲート電圧の立ち下がり時には急激に負側に流れ、急激に元に戻る逆三角波状の変化を生ずる。そのため、センス電流を基に過電流を検出しようとした場合、この三角波状（逆三角波状）のノイズ成分の影響を受けて、過電流保護に誤動作が生ずる可能性がある。こうした三角波状のノイズ発生時間ｔ１は、回路の構成や素子の種類、又は、ゲート電圧の立ち上がりや立ち下がり速度（勾配）によっても変化するが、例えば、０．２〜０．３μｓｅｃ程度のものとなる。
FIG. 3A schematically shows the relationship between the gate voltage applied as the gate signal Sg to the
図３（ｂ）は、主電圧を印加した状態における、ゲート電圧の変化に伴う主電流の変化と、センス電流の変化を模式的に示したものである。この図において、上述したような、ゲート電圧の立ち上がりと立ち下がりに伴ってセンス電流に表れる三角波状のノイズは考慮していない。ゲート電圧の立ち上がりにおいて、本来であれば、主電流は急激に増加して、ゲート電圧がオフになるまでの間、一定の電流値になるはずであるが、主電流が増加した直後において回路内の共振周波数による波状のノイズが現れ、徐々に減衰していく。さらに、ゲート電圧の立ち下がりとともに、主電流はゼロになるがその直後において回路内の共振周波数による波状のノイズが現れ、徐々に減衰していく。こうした回路内の共振周波数とは、スイッチング素子２１Ａ，２２Ａ（図１参照）そのものが持つものも含め、これらのスイッチング素子が接続された回路全体が含む電気的な共振周波数であって、所謂寄生容量や出力インピーダンスによる特定周波数となっている。この特定周波数は、回路の構成や、素子の種類、配線の長さ等によっても異なるが、例えば、１０〜３０ＭＨｚ程度になる。また、ノイズの大きさは、ゲート電圧の立ち上がりや立ち下がり時間にも影響を受ける。さらに、主電流に生ずるノイズと同様、センス電流においてもこの特定周波数でのノイズが生じ、これと同じようにセンス電圧も変化する。そのため、本来、こうした共振周波数成分の電流変化を過電流として捉えることは不要であるにも関わらず、センス電圧（センス電流）を基に過電流を検出しようとした場合、この共振周波数でのノイズ成分の影響を受けて、過電流保護に誤動作が生ずる可能性がある。
FIG. 3B schematically shows changes in the main current accompanying changes in the gate voltage and changes in the sense current when the main voltage is applied. In this figure, the triangular wave noise that appears in the sense current as the gate voltage rises and falls as described above is not considered. At the rise of the gate voltage, the main current should increase suddenly and should have a constant current value until the gate voltage is turned off. Wave-like noise due to the resonance frequency appears and gradually attenuates. Further, as the gate voltage falls, the main current becomes zero, but immediately after that, wave-like noise due to the resonance frequency in the circuit appears and gradually attenuates. The resonance frequency in such a circuit is an electrical resonance frequency included in the entire circuit to which the
上記のような、スイッチングに伴う三角波状のノイズ、及び、特定周波数でのノイズは、ゲート電圧の立ち上がり速度を緩やかにすることで減少する可能性がある。これは、図１に示したゲート抵抗７を構成する各抵抗素子７１，７２の抵抗値を大きくすることによって実現することができる。しかしながら、このような手段を採ることはスイッチング素子２１Ａ，２２Ａの動作速度を一定以上に上げることができなくなるために好ましくない。
The triangular wave noise and the noise at a specific frequency as described above may be reduced by slowing the rise rate of the gate voltage. This can be realized by increasing the resistance values of the
そこで、本実施形態における半導体装置１では、フィルタ回路４及び遅延回路９２を用いることで、上記のノイズがセンス電圧に生じた場合でも、過電流保護に係る制御に誤動作が生じないようにしている。
Therefore, in the
まず、フィルタ回路４は、特定周波数でのセンス電圧（センス電流）のノイズ成分による影響を回避するためのものである。一般に、このようなノイズによる影響を避けるために、ＲＣ回路により構成されるローパスフィルタ（ＲＣフィルタ）を使用することが多い。図４は、このようなＲＣフィルタの出力特性を模式的に示したものであり、入力される信号の周波数を横軸とし、その入力信号に対する出力信号の割合をゲインとして縦軸に表している。ＲＣフィルタでは、抵抗とコンデンサ容量によって決定されるカットオフ周波数ｆｃ以下の周波数成分の信号が入力された場合には、ほぼそのまま通過して出力されるが、カットオフ周波数ｆｃ以上の信号は減衰させ、カットオフ周波数ｆｃよりも十分に大きな周波数成分であればほぼ遮断されて出力されない。このようなＲＣフィルタを使用して上記特定周波数でのノイズを回避しようとした場合、この特定周波数よりも十分に小さい値にカットオフ周波数ｆｃを設定する必要がある。その場合、ノイズとは異なる、本来のスイッチングの動作によるセンス電圧の立ち上がりや立ち下がりによる反応も小さくなってしまい、過電流保護としての性能が低下してしまうことになる。
First, the
そこで、本実施形態においては、図１に示すように、フィルタ回路４を、上述したように、２つのコイル４１，４２と、コンデンサ４３とをＴ字形に配置したＬＣＬフィルタ回路として、バンドストップフィルタ（帯域除去フィルタ）として機能するようにしている。図２は、このフィルタ回路４の特性を模式的に示すものであり、図４と同様、入力される信号の周波数を横軸とし、その入力信号に対する出力信号の割合をゲインとして縦軸に表している。フィルタ回路４は、帯域除去周波数ｆｓにおいてもっとも出力ゲインが低くなり、これより小さくなるに従って、あるいは、大きくなるに従って出力ゲインが徐々に大きくなるようにしており、帯域除去周波数ｆｓ近傍の周波数成分の信号を小さくすることが可能となっている。本実施形態における半導体装置１では、上述したように回路内の共振周波数が１０〜３０ＭＨｚ程度に表れるものとなっていることから、中間値である２０ＭＨｚが帯域除去周波数ｆｓになるように、図１で示すコイル４１，４２のインダクタンス値と、コンデンサ４３の容量値を設定している。
Therefore, in the present embodiment, as shown in FIG. 1, the
こうすることで、入力されるセンス電圧Ｖｓ０より適切に特定周波数におけるノイズを除去し、フィルタ通過センス電圧Ｖｓ１として出力することが可能となっている。また、この際、帯域除去周波数ｆｓの近傍の周波数の信号のみを減衰し、これよりも十分に高い周波数の信号は減衰することがないことから、本来のスイッチングの動作によるセンス電圧の立ち上がりや立ち下がりによる反応を小さくすることがなく、過電流保護としての性能を低下させることがない。 By doing so, it is possible to appropriately remove noise at a specific frequency from the input sense voltage Vs0 and output it as the filter-passed sense voltage Vs1. At this time, only a signal having a frequency in the vicinity of the band elimination frequency fs is attenuated, and a signal having a frequency sufficiently higher than this is not attenuated. It does not reduce the response due to the drop and does not deteriorate the performance as overcurrent protection.
また、遅延回路９２は、上述したスイッチングに伴ってセンス電圧（センス電流）に生ずる三角波状のノイズ成分による影響を回避するためのものである。遅延回路９２は、オフ信号出力回路９３より入力されるオフ信号Ｓｚが入力されてから、所定のマスク時間Ｔｍの間マスクを行ってオフ信号Ｓｚを出力せず、マスク時間Ｔｍの経過後にもオフ信号Ｓｚが入力されている場合にオフ信号Ｓｚを出力するようにしたものである。マスク時間Ｔｍは、三角波状のノイズ成分が表れるノイズ発生時間ｔ１の３倍程度とすることが好適であり、本実施形態では０．８μｓｅｃに設定してある。このように遅延回路９２を設けることにより、過電流保護の誤動作を生じさせること無く、安定してオンオフ制御を行わせることが可能となっている。また、遅延回路によるマスク時間Ｔｍも、三角波状のノイズ発生時間に対応するものに過ぎないため、ほとんど高速性能を犠牲にすることもない。 The delay circuit 92 is for avoiding the influence of the triangular wave noise component generated in the sense voltage (sense current) due to the switching described above. The delay circuit 92 performs masking for a predetermined mask time Tm after the OFF signal Sz input from the OFF signal output circuit 93 is input, does not output the OFF signal Sz, and is OFF even after the mask time Tm has elapsed. The off signal Sz is output when the signal Sz is input. The mask time Tm is preferably about three times the noise generation time t1 during which a triangular wave noise component appears, and is set to 0.8 μsec in this embodiment. By providing the delay circuit 92 in this way, it is possible to stably perform on / off control without causing malfunction of overcurrent protection. Further, the mask time Tm by the delay circuit is also only corresponding to the triangular wave noise generation time, so that the high speed performance is hardly sacrificed.
以下、このような半導体装置１を用いた場合の作用について説明を行う。
Hereinafter, an operation when such a
まず、ゲートドライバ回路９からは、半導体素子２を構成する各スイッチング素子２１Ａ，２２Ａをオンオフ制御するためのゲート信号Ｓｇが出力される。各スイッチング素子２１Ａ，２２Ａには、ゲート抵抗７を構成する各抵抗素子７１，７２を経て共通のゲート信号Ｓｇが入力される。そのため、各スイッチング素子２１Ａ，２２Ａは同一の信号に基づいて、ターンオン動作とターンオフ動作を行い、ほとんど動作にずれが生ずることはない。従って、複数のスイッチング素子２１Ａ，２２Ａが並列接続され、協働して大電流の制御を行うものでありながら、両者はバランスを保ち、何れかのみに過大な負担が掛かることがない。
First, the
スイッチング素子２１Ａ，２２Ａはともに、主電流に比例したセンス電流をセンス端子２１Ａ１，２２Ａ１より出力し、これらのセンス電流は、電流検出回路３によって、センス電圧Ｖｓ（Ｖｓ０）に変換される。さらに、センス電圧Ｖｓ０は、フィルタ回路４を通過することで、共振周波数である特定周波数近傍の成分を減衰されたフィルタ通過センス電圧Ｖｓ１として出力される。そのため、このような回路の共振に基づくノイズに起因する誤作動を生じさせることがない。
Both the
過電流制限回路５は、このフィルタ通過センス電圧Ｖｓ１によって、過電流状態にある場合には、ゲート信号Ｓｇとして各スイッチング素子２１Ａ，２２Ａに与えられるゲート電圧を低減して、過電流状態を是正することができるようになっている。
The
これとともに、過電流検出回路６でも、過電流状態にある場合には過電流検出信号Ｓｏ１を出力する。そして、少なくとも何れかの過電流検出回路６，６から過電流検出信号Ｓｏ１が入力された場合には、異常検出回路８から異常検出信号Ｓｘが出力される。比較回路９４は異常検出信号Ｓｘに応じて信号Ｓｙを出力し、これに基づいてオフ信号出力回路９３よりオフ信号Ｓｚが出力される。そして、オフ信号Ｓｚは所定のマスク時間Ｔｍの間マスクされて、これが経過した後まで継続してオフ信号Ｓｚが出力されている場合にのみ、ゲートドライバ回路９に到達する。そのため、ゲート電圧の立ち上がりや立ち下がりに起因してセンス電流に生ずる三角波状のノイズの影響を回避して、誤動作の発生を抑制することが可能となる。また、複数のスイッチング素子２１Ａ，２２Ａの少なくとも何れかにおいて過電流が発生していることを、１つの異常検出回路によって把握することができるため、回路を複雑化することなく、回路全体の信頼性を向上するとともにコストの低減を図ることが可能となっている。
At the same time, the overcurrent detection circuit 6 also outputs an overcurrent detection signal So1 when it is in an overcurrent state. When the overcurrent detection signal So1 is input from at least one of the overcurrent detection circuits 6 and 6, the abnormality detection signal Sx is output from the
ゲートドライバ回路９は、オフ信号Ｓｚの入力により、ゲート信号Ｓｇを通じてスイッチング素子２１Ａ，２２Ａのオンオフ制御を停止させる。すなわち、過電流状態にあると判断され得る場合には、過電流制限回路５による主電流の抑制についで、スイッチング素子２１Ａ，２２Ａのオンオフ制御の停止がなされることによって、主電流の通電が停止されることで、より高い安全性能を備えるものとなっている。スイッチング素子２１Ａ，２２Ａのオンオフ制御に際しては、共通のゲート信号Ｓｇによって、並列接続されたスイッチング素子２１Ａ，２２Ａをほぼ同時に動作させることができるため、より高い安全性でもって回路全体を効果的に制御することが可能となっている。さらに、ゲート電流制限回路９１によりゲート電流を徐々に下げるソフトシャットダウンを行うことができるため、サージ電圧の発生も抑制することができる。
The
また、本実施形態における異常検出回路８は、断線検出回路８１，８１により構成されており、過電流検出回路６，６との間で断線が生じていた場合には、過電流が生じている場合と同様に異常検出信号Ｓｘを発するようにしていることから、こうした回路の接続における不具合が生じている場合にはスイッチング素子２１Ａ，２２Ａのオンオフ制御を停止させることができ、より安全性を高めることが可能となっている。なお、電流検出回路３、フィルタ回路４、過電流制限回路５、過電流検出回路６、及び、ゲート抵抗７は、半導体素子２の直近に実装される別基板に内蔵されるようにすることが好適であり、その場合には、この基板と過電流検出回路６，６との間で電気的接続が行われているかどうかを確認するために、上記の異常検出回路８を効果的に用いることが可能である。
Further, the
以上のように、本実施形態における半導体装置１は、並列に複数個が接続されており、主電流に応じたセンス電流を出力可能な電流センス付きのスイッチング素子２１Ａ，２２Ａと、これらのスイッチング素子２１Ａ，２２Ａにオンオフ制御を行うための共通のゲート信号Ｓｇを出力するゲートドライバ回路９と、各スイッチング素子２１Ａ，２２Ａに対応して設けられており、スイッチング素子２１Ａ，２２Ａより得られたセンス電流をセンス電圧Ｖｓにそれぞれ変換して出力する電流検出回路３，３と、各電流検出回路３，３に対応して設けられており、電流検出回路３，３より得られたセンス電圧Ｖｓが予め定められた閾値よりも大きい場合に過電流検出信号Ｓｏ１を出力する過電流検出回路６，６と、これらの過電流検出回路６，６に接続されており、過電流検出回路６，６の少なくとも何れかより過電流検出信号Ｓｏ１が出力される場合にオフ信号Ｓｚを出力するオフ信号出力回路９３とを備えており、ゲートドライバ回路９が、オフ信号出力回路９３より得られるオフ信号Ｓｚに基づき、間接的にゲート信号Ｓｇを通じてスイッチング素子２１Ａ，２２Ａのオンオフ制御を停止するように構成したものである。
As described above, a plurality of
このように構成しているため、複数のスイッチング素子２１Ａ，２２Ａのオンオフ制御をひとつのゲートドライバ回路９からの共通のゲート信号Ｓｇによって行うとともに、各スイッチング素子２１Ａ，２２Ａから得られるセンス電流を変換したセンス電圧Ｖｓが閾値よりも大きい場合に過電流検出回路６，６によって過電流検出信号Ｓｏ１を出力し、少なくとも何れかの過電流検出回路６より過電流検出信号Ｓｏ１が出力される場合にオフ信号Ｓｚが出力され、このオフ信号Ｓｚに基づいてスイッチング素子２１Ａ，２２Ａのオンオフ制御を行うことから、簡単な構成でもって各スイッチング素子２１Ａ，２２Ａの過電流からの保護を図ることが可能となる上に、各スイッチング素子２１Ａ，２２Ａをほぼ同時に制御してスイッチング素子２１Ａ，２２Ａ間のバランスを保ち、安定して動作を行わせることが可能となっている。
With this configuration, on / off control of the plurality of switching
また、過電流検出回路６，６が異常検出回路８に接続されており、この異常検出回路８は何れかの過電流検出回路６より過電流検出信号を得た場合、あるいは、何れかの電流検出回路６との接続がなされていない場合に異常検出信号Ｓｘを出力し、異常検出信号Ｓｘに基づいて間接的にオフ信号出力回路９３がオフ信号Ｓｚを出力するように構成しているため、過電流と断線とを含む異常状態にある場合にスイッチング素子２１Ａ，２２Ａのオンオフ制御を確実に停止させることが可能となっている。
Further, the overcurrent detection circuits 6 and 6 are connected to the
さらに、異常検出回路８がトランジスタアレイによって構成されており、このトランジスタアレイを構成するトランジスタ８５，８５の入力側に過電流検出回路６，６がそれぞれ接続されるとともに、各トランジスタ８５，８５の出力側が共通して接続点Ｐ１を介し、比較回路９４を経て間接的にオフ信号出力回路９３に接続されるように構成されていることから、回路の小型化と動作安定性を図ることが可能となっている。
Further, the
また、トランジスタ８５への入力側電圧が過電流検出回路６に引き込まれるように接続されており、これらトランジスタ８５と過電流検出回路６の接続が解除された場合、又は、過電流検出回路６，６より過電流検出信号Ｓｏ１が発せられた場合において、トランジスタ８５がターンオンするように構成していることから、簡単な回路構成でありながら、過電流と断線との双方を適切に検出することが可能となっている。
Further, the input voltage to the
さらに、電流検出回路３，３と過電流検出回路６との間に、電流検出回路３により得られるセンス電圧Ｖｓに基づいてゲート電圧を低減することで主電流を抑制可能とする電流制限回路５，５をそれぞれ備えるように構成しているため、過電流検出回路６，６による過電流の検出に基づくオンオフ制御に加え、センス電圧Ｖｓを基にした主電流の制限をより素早く実行して、スイッチング素子２１Ａ，２２Ａの保護をより確実に行うことが可能となっている。
Further, a current limiting
加えて、スイッチング素子２１Ａ，２２Ａが、ＳｉＣ半導体素子であるように構成していることから、ＳｉＣ半導体素子の特徴である高効率、大容量、高速性能を生かして、より上記の効果を高めて利用することが可能となっている。そのため、高い変換効率や、高速性能や、大容量を備えるとともに、小型化を実現することも可能となっている。
In addition, since the
なお、各部の具体的な構成は、上述した実施形態のみに限定されるものではない。 The specific configuration of each unit is not limited to the above-described embodiment.
例えば、上述の実施形態では、２つのスイッチング素子２１Ａ，２２Ａを並列接続したものとしていたが、同様の構造としながら３つ以上の多数のスイッチング素子を並列に接続した構成として、さらに大容量のものにすることもできる。この場合においても、複数のスイッチング素子の何れかにおいて過電流が発生した場合において、過電流制限回路５による電流制限を行うとともに、共通の異常検出回路８１によって異常検出信号Ｓｘを出力させて、同時にゲートドライバ回路９によってゲート信号Ｓｇを通じてオンオフ制御を停止させることができる。このような構成であっても、上記と同様の効果を得ることができる。
For example, in the above-described embodiment, the two
また、周知のインバータと同様、上述したような複数のスイッチング素子２１Ａ，２２Ａが並列接続した組をさらに複数備え、適宜スイッチングするタイミングを異ならせることで、多相の交流電源を生成する目的で利用することもできる。例えば、３相の交流電源を生成する場合には、複数のスイッチング素子を並列接続した組を３×２の６組用い、適宜スイッチングの位相を異ならせることになる。こうした場合、従来に比し、スイッチング動作の高速化と容量の増大を実現できるとともに、安全性を向上させることも可能である。
In addition, as with known inverters, a plurality of sets in which a plurality of switching
さらには、上述の実施形態では、過電流検出回路６，６を異常検出回路８に接続し、過電流状態又は断線状態の何れかが生じた場合に異常検出回路８より異常検出信号Ｓｘが出力され、これに基づいてオフ信号が出力されるようにしていたが、過電流検出回路６，６の論理を逆転させて、ワイヤードオア接続する構成とすることもできる。このようにした場合でも、過電流検出回路６，６に何れかにおいて過電流を検出すると、いずれかの過電流検出回路により出力される過電流検出信号Ｓｏ１に対応して、接続点より過電流検出信号Ｓｏ１を出力させることが可能となり、これを比較回路９４に入力させるようにすれば、断線状態の検出は不能となるものの、より簡単な回路構成で過電流保護を行うことが可能となる。
Further, in the above-described embodiment, the overcurrent detection circuits 6 and 6 are connected to the
また、上述した実施形態では、過電流検出信号Ｓｏ１をハイレベルの電圧信号として、通常状態ではローレベルの電圧Ｓｏ０が得られるようにしていたが、両者の区別を行うことができる限り、ハイとローのレベルを反対にしたり、正負の電圧を反転させたりしても良く、これらの信号の大きさを適宜変更して構成することが可能である。 In the above-described embodiment, the overcurrent detection signal So1 is used as a high-level voltage signal so that the low-level voltage So0 is obtained in the normal state. The low level may be reversed or the positive and negative voltages may be reversed, and the magnitude of these signals can be changed as appropriate.
さらに、上述の実施形態では、スイッチング素子２１Ａ，２２ＡとしてＳｉＣ半導体素子を用いていたが、電流センス付き半導体素子であれば、ＳｉやＧａＮ等のＳｉＣ以外の材料系からなるものであっても、上記に準じた効果を得ることができる。
Furthermore, in the above-described embodiment, the SiC semiconductor elements are used as the
その他の構成も、本発明の趣旨を逸脱しない範囲で種々変形が可能である。 Other configurations can be variously modified without departing from the spirit of the present invention.
１…半導体装置
２…半導体素子
３…電流検出回路
５…電流制限回路
６…過電流検出回路
８…異常検出回路（トランジスタアレイ）
９…ゲートドライバ回路
２１Ａ，２２Ａ…スイッチング素子
８５…トランジスタ
９３…オフ信号出力回路
Ｓｇ…ゲート信号
Ｓｏ１…過電流検出信号
Ｓｚ…オフ信号
Ｖｓ…センス電圧
DESCRIPTION OF
DESCRIPTION OF
Claims (6)
これらのスイッチング素子にオンオフ制御を行うための共通のゲート信号を出力するゲートドライバ回路と、
各スイッチング素子に対応して設けられており、スイッチング素子より得られたセンス電流をセンス電圧にそれぞれ変換して出力する電流検出回路と、
各電流検出回路に対応して設けられており、電流検出回路より得られたセンス電圧が予め定められた閾値よりも大きい場合に過電流検出信号を出力する過電流検出回路と、
これらの過電流検出回路に接続されており、過電流検出回路の少なくとも何れかより過電流検出信号が出力される場合にオフ信号を出力するオフ信号出力回路とを備えており、
前記ゲートドライバ回路が、前記オフ信号出力回路より得られるオフ信号に基づき、前記ゲート信号を通じて前記スイッチング素子のオンオフ制御を停止するように構成したものであって、
前記過電流検出回路が異常検出回路に接続されており、当該異常検出回路は何れかの過電流検出回路より過電流検出信号を得た場合、あるいは、何れかの電流検出回路との接続がなされていない場合に異常検出信号を出力し、当該異常検出信号に基づいて前記オフ信号出力回路がオフ信号を出力するように構成されていることを特徴とする半導体装置。 A plurality of switching elements connected in parallel and capable of outputting a sense current corresponding to the main current;
A gate driver circuit that outputs a common gate signal for on / off control to these switching elements;
A current detection circuit that is provided corresponding to each switching element, converts the sense current obtained from the switching element into a sense voltage, and outputs the sense voltage;
An overcurrent detection circuit that is provided corresponding to each current detection circuit, and that outputs an overcurrent detection signal when a sense voltage obtained from the current detection circuit is greater than a predetermined threshold;
An over-signal output circuit that is connected to these over-current detection circuits and outputs an off-signal when an over-current detection signal is output from at least one of the over-current detection circuits;
The gate driver circuit is configured to stop on / off control of the switching element through the gate signal based on an off signal obtained from the off signal output circuit ,
The overcurrent detection circuit is connected to an abnormality detection circuit, and the abnormality detection circuit is connected to any current detection circuit when an overcurrent detection signal is obtained from any overcurrent detection circuit. A semiconductor device configured to output an abnormality detection signal when not present, and the off signal output circuit outputs an off signal based on the abnormality detection signal .
各トランジスタの出力側が共通して前記オフ信号出力回路に接続されるように構成されていることを特徴とする請求項１記載の半導体装置。 The abnormality detection circuit is constituted by a transistor array, and an overcurrent detection circuit is connected to each input side of the transistors constituting the transistor array, and
2. The semiconductor device according to claim 1, wherein an output side of each transistor is commonly connected to the off signal output circuit .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013242671A JP6299177B2 (en) | 2013-11-25 | 2013-11-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013242671A JP6299177B2 (en) | 2013-11-25 | 2013-11-25 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015104208A JP2015104208A (en) | 2015-06-04 |
| JP6299177B2 true JP6299177B2 (en) | 2018-03-28 |
Family
ID=53379500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013242671A Expired - Fee Related JP6299177B2 (en) | 2013-11-25 | 2013-11-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6299177B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10992124B2 (en) | 2017-07-03 | 2021-04-27 | Mitsubishi Electric Corporation | Short circuit protection circuit for semiconductor switching element |
| JP7000966B2 (en) | 2018-04-04 | 2022-01-19 | 株式会社デンソー | Switch overcurrent detection circuit |
| JP7087869B2 (en) * | 2018-09-18 | 2022-06-21 | 株式会社デンソー | Power converter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3125622B2 (en) * | 1995-05-16 | 2001-01-22 | 富士電機株式会社 | Semiconductor device |
| JP2002185295A (en) * | 2000-12-12 | 2002-06-28 | Mitsubishi Electric Corp | Semiconductor device |
| JP2010035284A (en) * | 2008-07-25 | 2010-02-12 | Denso Corp | Overcurrent protection circuit |
-
2013
- 2013-11-25 JP JP2013242671A patent/JP6299177B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015104208A (en) | 2015-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5726037B2 (en) | Semiconductor device | |
| JP5115829B2 (en) | Switching device | |
| JP5678498B2 (en) | Gate drive circuit for power semiconductor device | |
| WO2014097485A1 (en) | Drive protection circuit, semiconductor module, and automobile | |
| JP5872494B2 (en) | Power converter for vehicle | |
| JP2018198529A (en) | Semiconductor device and electronic circuit including the same | |
| JP6406464B2 (en) | Insulated gate semiconductor device | |
| JP6299177B2 (en) | Semiconductor device | |
| JP2016528871A5 (en) | ||
| JP2010288444A (en) | Gate drive device | |
| JP2006333459A (en) | Circuit apparatus with error detection for actuation of power semiconductor switch and associated method | |
| WO2019038957A1 (en) | Control circuit and power conversion device | |
| WO2014136252A1 (en) | Semiconductor device | |
| JP2019161725A (en) | Power conversion device and control method for inverter | |
| US11601054B2 (en) | Power semiconductor device protection circuit and power module | |
| JP6379476B2 (en) | Semiconductor device | |
| JP6590437B2 (en) | Semiconductor power converter | |
| JP7108859B2 (en) | Arc detection circuits, breakers, power conditioners, solar panels, modules attached to solar panels and junction boxes | |
| JP2010238391A (en) | Direct-current breaker | |
| CN109547001A (en) | The current foldback circuit of insulated gate bipolar transistor | |
| JPWO2015104921A1 (en) | In-vehicle electronic control unit | |
| JP7262014B2 (en) | Arc detection circuits, breakers, power conditioners, solar panels, modules attached to solar panels, junction boxes | |
| TW202226698A (en) | Inrush current suppression circuit including an active switch unit and a current detection unit | |
| JP2012019647A (en) | Power supply device | |
| JP5309923B2 (en) | Semiconductor device drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6299177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |