JP6274580B2 - 絶縁型Ｃｕｋコンバータ、電力伝送制御装置 - Google Patents

Description

本発明は、ＤＣ／ＤＣコンバータの一種であるＣｕｋコンバータに関し、特に、一次側と二次側がトランスで絶縁された絶縁型Ｃｕｋコンバータに関する。

Ｃｕｋコンバータは、Slobodan M. Cuk氏の発明によるＤＣ／ＤＣコンバータであって（米国特許第４１８４１９７号）、従来のＤＣ／ＤＣコンバータの回路にインダクタを１つ追加し、２つのインダクタによって入力側と出力側の電流変動を抑制するものである。

Ｃｕｋコンバータには、入力側と出力側とをトランスで絶縁したものがある。これは、一般に絶縁型Ｃｕｋコンバータと呼ばれている。絶縁型Ｃｕｋコンバータにおいては、トランスの一次側に、第１インダクタ、第１コンデンサ、スイッチング素子などが設けられ、トランスの二次側に、第２インダクタ、第２コンデンサ、整流素子などが設けられる。特許文献１および特許文献２には、このような絶縁型Ｃｕｋコンバータの回路例が示されている。

特許文献１のＣｕｋコンバータは、低圧側と高圧側との間で双方向の電圧変換が可能な、絶縁型双方向コンバータである。このＣｕｋコンバータでは、蓄電部の放電運転時には、低圧側に入力された直流電圧を昇圧して高圧側に出力し、蓄電部の充電運転時には、高圧側に入力された直流電圧を降圧して低圧側に出力する。

特許文献２のＣｕｋコンバータも、絶縁型双方向コンバータである。このＣｕｋコンバータでは、トランスの一次側と二次側の各スイッチング素子を同期整流によりスイッチング動作させ、充放電切替時に充放電電流と充放電電圧とをリニアに制御することで、昇圧機能と降圧機能を連続的に切替可能としている。

トランスを用いた絶縁型Ｃｕｋコンバータにおいては、スイッチング素子のオン・オフ動作において、当該素子がターンオフしたときにトランスの一次巻線の漏れインダクタンスにより発生する高電圧に起因して、スイッチング素子の両端に大きなサージ電圧が印加される。このため、スイッチング素子がサージによって破壊されることがある。そこで、サージから保護するために、高耐圧のスイッチング素子が用いられるが、これはコストアップの要因となる。

特開２００７−２８８９４１号公報 特開２０１３−７４７７９号公報

本発明の課題は、スイッチング素子のターンオフ時に発生するサージを抑制できる絶縁型Ｃｕｋコンバータを提供することにある。

第１の発明に係る絶縁型Ｃｕｋコンバータは、一次巻線および二次巻線を有するトランスと、このトランスの一次側に設けられた入力端子と、トランスの二次側に設けられた出力端子と、入力端子に一端が接続された第１インダクタと、第１インダクタの他端と一次巻線の一端との間に接続された第１コンデンサと、第１インダクタと第１コンデンサとの接続点に一方の電極が接続され、一次巻線の他端に他方の電極が接続された第１スイッチング素子と、出力端子に一端が接続された第２インダクタと、第２インダクタの他端と二次巻線の一端との間に接続された第２コンデンサと、第２インダクタと第２コンデンサとの接続点に一方の電極が接続され、二次巻線の他端に他方の電極が接続されたダイオードとを備えた絶縁型Ｃｕｋコンバータであって、第１インダクタの一端と第１スイッチング素子の一方の電極との間に、第１スイッチング素子のターンオフ時に発生するサージを抑制するサージ抑制回路を設けたものである。

このような構成によると、第１スイッチング素子がターンオフした時に、トランスの一次巻線の漏れインダクタンスに蓄積されたエネルギーに起因して発生する高電圧は、サージ抑制回路で吸収される。このため、第１スイッチング素子のターンオフ時のサージ電圧が抑制され、第１スイッチング素子がサージによって破壊されるのを未然に防止することができる。したがって第１スイッチング素子として、高耐圧の素子を用いる必要がなく、コストを低減することができる。

第１の発明に係る絶縁型Ｃｕｋコンバータにおいて、サージ抑制回路は、第３スイッチング素子を含んでいてもよい。この構成では、トランスの一次側から二次側に電力を伝送する場合は、第１スイッチング素子がスイッチング動作を行い、第１スイッチング素子がオンの間は、第３スイッチング素子はオフ状態にあり、第１スイッチング素子がオフすると、第３スイッチング素子が時間的に遅れてオンし、第１スイッチング素子がオンする前に、第３スイッチング素子がオフする。

第２の発明に係る絶縁型Ｃｕｋコンバータは、第１の発明に係る絶縁型Ｃｕｋコンバータにおけるダイオードに代えて、整流機能を有する第２スイッチング素子を用いたものである。第２スイッチング素子の一方の電極は、第２インダクタと第２コンデンサとの接続点に接続され、他方の電極は、二次巻線の他端に接続される。

第２の発明に係る絶縁型Ｃｕｋコンバータにおいて、サージ抑制回路は、第３スイッチング素子を含んでいてもよい。この構成では、トランスの一次側から二次側に電力を伝送する場合は、第１スイッチング素子と第２スイッチング素子とが、同期してスイッチング動作を行う。また、第１スイッチング素子がオンの間は、第３スイッチング素子はオフ状態にあり、第１スイッチング素子がオフすると、第３スイッチング素子が時間的に遅れてオンし、第１スイッチング素子がオンする前に、第３スイッチング素子がオフする。

第１および第２の発明において、サージ抑制回路は、第３スイッチング素子と直列に接続された第３コンデンサをさらに含み、第３スイッチング素子、第３コンデンサ、および第１インダクタによって、閉ループ回路が形成されるようにしてもよい。

第３の発明に係る絶縁型Ｃｕｋコンバータは、一次側の第１スイッチング素子に対して第１サージ抑制回路を設けるとともに、二次側の第２スイッチング素子に対して第２サージ抑制回路を設けたものである。

第３の発明に係る絶縁型Ｃｕｋコンバータにおいて、第１サージ抑制回路は、第３スイッチング素子を含み、第２サージ抑制回路は、第４スイッチング素子を含んでいてもよい。この構成では、トランスの一次側から二次側に電力を伝送する場合は、第２スイッチング素子は常時オフ状態にあって、第１スイッチング素子がスイッチング動作を行う。第１スイッチング素子がオンの間は、第３スイッチング素子はオフ状態にあり、第１スイッチング素子がオフすると、第３スイッチング素子が時間的に遅れてオンし、第１スイッチング素子がオンする前に、第３スイッチング素子がオフする。また、トランスの二次側から一次側に電力を伝送する場合は、第１スイッチング素子は常時オフ状態にあって、第２スイッチング素子がスイッチング動作を行う。第２スイッチング素子がオンの間は、第４スイッチング素子はオフ状態にあり、第２スイッチング素子がオフすると、第４スイッチング素子が時間的に遅れてオンし、第２スイッチング素子がオンする前に、第４スイッチング素子がオフする。

第３の発明に係る絶縁型Ｃｕｋコンバータにおいて、第１サージ抑制回路は、第３スイッチング素子と直列に接続された第３コンデンサをさらに含み、第２サージ抑制回路は、第４スイッチング素子と直列に接続された第４コンデンサをさらに含んでいてもよい。この構成では、第３スイッチング素子、第３コンデンサ、および第１インダクタによって、第１閉ループ回路が形成され、第４スイッチング素子、第４コンデンサ、および第２インダクタによって、第２閉ループ回路が形成される。

本発明に係る電力伝送制御装置は、上述した絶縁型Ｃｕｋコンバータと、この絶縁型Ｃｕｋコンバータの動作を制御する制御部とを備えている。

本発明によれば、スイッチング素子のオフ時に発生するサージを抑制できる絶縁型Ｃｕｋコンバータを提供することができる。

第１実施形態に係る絶縁型Ｃｕｋコンバータの回路図である。 第２実施形態に係る絶縁型Ｃｕｋコンバータの回路図である。 第３実施形態に係る絶縁型Ｃｕｋコンバータの回路図である。 第１実施形態の電流経路を示した回路図である。 比較例の電流経路を示した回路図である。 サージ抑制効果を説明するための波形図である。 第２実施形態のＱ１オン後の電流経路を示した回路図である。 第２実施形態のＱ１オフ時の電流経路を示した回路図である。 第２実施形態のＱ３オン時の電流経路を示した回路図である。 第２実施形態のＱ２オン時の電流経路を示した回路図である。 第２実施形態のＱ２オン後の電流経路を示した回路図である。 第２実施形態のＱ３オフ時の電流経路を示した回路図である。 第２実施形態のＱ２オフ時の電流経路を示した回路図である。 第２実施形態のＱ１オン時の電流経路を示した回路図である。 第２実施形態の動作を示したタイムチャートである。 第１実施形態の変形例を示した回路図である。 第２実施形態の変形例を示した回路図である。 第３実施形態の変形例を示した回路図である。

本発明に係る絶縁型Ｃｕｋコンバータ（以下、単に「Ｃｕｋコンバータ」という。）の実施形態につき、図面を参照しながら説明する。各図において、同一の部分または対応する部分には、同一の符号を付してある。

最初に、図１を参照して、第１実施形態に係るＣｕｋコンバータの構成を説明する。図１において、Ｃｕｋコンバータ１００は、一次側電源１と二次側電源２との間に配置される。一次側電源１は、直流バッテリから構成されている。二次側電源２は、コンデンサまたは充電可能なバッテリ（二次電池）から構成されている。二次側電源２に代えて、負荷を接続してもよい。Ｃｕｋコンバータ１００には、一次側電源１が接続される入力端子Ｔ１、Ｔ２と、二次側電源２が接続される出力端子Ｔ３、Ｔ４とが設けられている。Ｃｕｋコンバータ１００の動作は、制御部３により制御される。制御部３は、ＣＰＵや、ＰＷＭ（パルス幅変調）信号生成回路などを備えている。Ｃｕｋコンバータ１００と制御部３は、同じ回路基板に搭載されており、これらによって電力伝送制御装置１０が構成される。この電力伝送制御装置１０は、たとえば車両に搭載されている。

Ｃｕｋコンバータ１００は、一次巻線Ｗ１および二次巻線Ｗ２を有するトランスＴＲを備えている。各巻線Ｗ１、Ｗ２は、破線Ｋで示した部分で接続されているが、この部分は隔離されていてもよい（図２と図３においても同様）。トランスＴＲの一次側には、入力端子Ｔ１、Ｔ２、インダクタＬ１（第１インダクタ）、コンデンサＣ１（第１コンデンサ）、スイッチング素子Ｑ１（第１スイッチング素子）、サージ抑制回路Ｘ、およびコンデンサＣ５が設けられている。

インダクタＬ１の一端は入力端子Ｔ１に接続されている。インダクタＬ１の他端と一次巻線Ｗ１の一端との間には、コンデンサＣ１がインダクタＬ１と直列に接続されている。スイッチング素子Ｑ１は、ＦＥＴ（電界効果トランジスタ）からなり、ドレインｄとソースｓ間に接続されたダイオードＤ１を有している。スイッチング素子Ｑ１の一方の電極であるドレインｄは、インダクタＬ１とコンデンサＣ１との接続点に接続され、他方の電極であるソースｓは、一次巻線Ｗ１の他端に接続されている。スイッチング素子Ｑ１のゲートｇは、制御部３に接続されている。

サージ抑制回路Ｘは、インダクタＬ１の一端と、スイッチング素子Ｑ１のドレインｄとの間に接続されている。このサージ抑制回路Ｘは、スイッチング素子Ｑ１のターンオフ時に発生するサージを抑制するためのアクティブクランプ回路であり、スイッチング素子Ｑ３（第３スイッチング素子）と、当該素子と直列に接続されたコンデンサＣ３（第３コンデンサ）とから構成されている。

スイッチング素子Ｑ３は、スイッチング素子Ｑ１と同様にＦＥＴからなり、ドレインｄとソースｓ間に接続されたダイオードＤ３を有している。スイッチング素子Ｑ３のドレインｄはコンデンサＣ３に接続され、ソースｓはスイッチング素子Ｑ１のドレインｄに接続され、ゲートｇは制御部３に接続されている。スイッチング素子Ｑ３、コンデンサＣ３、およびインダクタＬ１によって、閉ループ回路が形成される。

コンデンサＣ５は、入力電圧のノイズを除去するためのコンデンサであって、入力端子Ｔ１、Ｔ２間に設けられている。

トランスＴＲの二次側には、出力端子Ｔ３、Ｔ４、インダクタＬ２（第２インダクタ）、コンデンサＣ２（第２コンデンサ）、ダイオードＤ５、およびコンデンサＣ６が設けられている。

インダクタＬ２の一端は出力端子Ｔ３に接続されている。インダクタＬ２の他端と二次巻線Ｗ２の一端との間には、コンデンサＣ２がインダクタＬ２と直列に接続されている。ダイオードＤ５の一方の電極であるカソードは、インダクタＬ２とコンデンサＣ２との接続点に接続され、他方の電極であるアノードは、二次巻線Ｗ２の他端に接続されている。コンデンサＣ６は、出力電圧のノイズを除去するためのコンデンサであって、出力端子Ｔ３、Ｔ４間に設けられている。

図２は、第２実施形態に係るＣｕｋコンバータ２００を示している。このＣｕｋコンバータ２００においては、図１のダイオードＤ５に代えて、スイッチング素子Ｑ２（第２スイッチング素子）が設けられている。

スイッチング素子Ｑ２は、スイッチング素子Ｑ１と同様にＦＥＴからなり、ドレインｄとソースｓ間に接続されたダイオードＤ２を有している。スイッチング素子Ｑ２の一方の電極であるドレインｄは、インダクタＬ２とコンデンサＣ２との接続点に接続され、他方の電極であるソースｓは、二次巻線Ｗ２の他端に接続されている。スイッチング素子Ｑ２のゲートｇは、制御部３に接続されている。Ｃｕｋコンバータ２００と制御部３によって、電力伝送制御装置２０が構成される。その他の構成については、図１と同じであるので、説明は省略する。

図３は、第３実施形態に係るＣｕｋコンバータ３００を示している。このＣｕｋコンバータ３００においては、図２の構成にサージ抑制回路Ｙが追加されている。サージ抑制回路Ｙは、インダクタＬ２の一端と、スイッチング素子Ｑ２のドレインｄとの間に接続されている。このサージ抑制回路Ｙは、スイッチング素子Ｑ２のターンオフ時に発生するサージを抑制するためのアクティブクランプ回路であり、スイッチング素子Ｑ４（第４スイッチング素子）と、当該素子と直列に接続されたコンデンサＣ４（第４コンデンサ）とから構成されている。

スイッチング素子Ｑ４は、スイッチング素子Ｑ２と同様にＦＥＴからなり、ドレインｄとソースｓ間に接続されたダイオードＤ４を有している。スイッチング素子Ｑ４のドレインｄはコンデンサＣ４に接続され、ソースｓはスイッチング素子Ｑ２のドレインｄに接続され、ゲートｇは制御部３に接続されている。スイッチング素子Ｑ４、コンデンサＣ４、およびインダクタＬ２によって、閉ループ回路が形成される。Ｃｕｋコンバータ３００と制御部３によって、電力伝送制御装置３０が構成される。その他の構成については、図２と同じであるので、説明は省略する。

なお、第３実施形態では、サージ抑制回路Ｘは「第１サージ抑制回路」、サージ抑制回路Ｙは「第２サージ抑制回路」、スイッチング素子Ｑ３、コンデンサＣ３、およびインダクタＬ１によって形成される閉ループ回路は「第１閉ループ回路」、スイッチング素子Ｑ４、コンデンサＣ４、およびインダクタＬ２によって形成される閉ループ回路は「第２閉ループ回路」である。

上述した各実施形態において、スイッチング素子Ｑ１〜Ｑ４に設けられているダイオードＤ１〜Ｄ４は、ＦＥＴの寄生ダイオードであってもよいし、独立したダイオードであってもよい。いずれの場合も、スイッチング素子Ｑ１〜Ｑ４は、ダイオードＤ１〜Ｄ４による整流機能を有している。

次に、上述した各実施形態のＣｕｋコンバータの動作について説明する。まず、第１実施形態のＣｕｋコンバータ１００の動作を、図１、図４〜図６、図８を参照しながら説明する。図４、図５、および図７Ａ〜図７Ｈにおける太矢印は、電流の経路を示している。

図１に示したＣｕｋコンバータ１００は、トランスＴＲの一次側から二次側へ電力を伝送する単方向型のコンバータである。電力を伝送する場合は、制御部３から出力されるＰＷＭ信号により、スイッチング素子Ｑ１、Ｑ３がスイッチング動作を行う。この場合、Ｃｕｋコンバータ１００では、昇圧動作と降圧動作のいずれを行ってもよい。

スイッチング素子Ｑ１、Ｑ３のオン・オフのタイミングは、たとえば図８（ａ）、（ｂ）に示したようになる。スイッチング素子Ｑ１がオンの間は、スイッチング素子Ｑ３はオフ状態にあり、スイッチング素子Ｑ１がオフになると、スイッチング素子Ｑ３が時間的に遅れてオンする。その後、スイッチング素子Ｑ１がオンする前に、スイッチング素子Ｑ３がオフする。（図８に関しては、後述する第２実施形態において詳細に説明する。）

スイッチング素子Ｑ１が図４（ａ）のオン状態から図４（ｂ）のオフ状態に切り替わる時、すなわちスイッチング素子Ｑ１のターンオフ時に、スイッチング素子Ｑ１のドレインｄとソースｓ間に印加されるサージ電圧が問題となる。このサージ電圧は、トランスＴＲの一次巻線Ｗ１の漏れインダクタンスに蓄積されたエネルギーに起因して発生する。

しかるに、本発明ではサージ抑制回路Ｘが設けられているため、スイッチング素子Ｑ１がターンオフすることで、トランスＴＲの一次巻線Ｗ１の漏れインダクタンスに蓄積されたエネルギーに基づく電流は、サージ抑制回路ＸのダイオードＤ３およびコンデンサＣ３を流れる。また、インダクタＬ１に蓄積されたエネルギーに基づく電流は、ダイオードＤ３、コンデンサＣ３、およびインダクタＬ１を含む閉ループ回路を流れる。その結果、図６（ｂ）に示すように、スイッチング素子Ｑ１のドレインｄとソースｓ間の電圧は、過大なサージ電圧とならずに低く抑えられる。したがって、スイッチング素子Ｑ１として、高耐圧の素子を用いる必要がなく、コストを低減することができる。

比較例として示した図５の回路では、サージ抑制回路が設けられていない。このため、スイッチング素子Ｑ１が図５（ａ）のオン状態から図５（ｂ）のオフ状態に切り替わる時（ターンオフ時）に、トランスＴＲの一次巻線Ｗ１の漏れインダクタンスに蓄積されたエネルギーを消費する電流経路が形成されない。その結果、スイッチング素子Ｑ１のターンオフ時に、図６（ａ）に示すように、スイッチング素子Ｑ１のドレインｄとソースｓ間に、大きなサージ電圧が印加されることになる。

次に、第２実施形態のＣｕｋコンバータ２００の動作を、図２、図７Ａ〜図７Ｈ、図８を参照しながら説明する。

図２に示したＣｕｋコンバータ２００は、図１のＣｕｋコンバータ１００と同様に、トランスＴＲの一次側から二次側へ電力を伝送する、単方向型のコンバータである。電力を伝送する場合は、制御部３から出力されるＰＷＭ信号により、スイッチング素子Ｑ１、Ｑ３がスイッチング動作を行う。この場合、Ｃｕｋコンバータ２００では、昇圧動作と降圧動作のいずれを行ってもよい。

また、二次側のスイッチング素子Ｑ２は、制御部３から出力されるＰＷＭ信号により、一次側のスイッチング素子Ｑ１と同期してスイッチング動作を行う。これによって二次側では、スイッチング素子Ｑ２とダイオードＤ２による同期整流が行われる。同期整流は、図１のようなダイオードＤ５によるダイオード整流に比べて電力損失が小さく、変換効率が高いという利点がある。

スイッチング素子Ｑ１〜Ｑ３のオン・オフのタイミングは、たとえば図８（ａ）〜（ｃ）に示したようになる。スイッチング素子Ｑ１がオンの間は、スイッチング素子Ｑ２、Ｑ３はオフ状態にあり、スイッチング素子Ｑ１がオフになると、スイッチング素子Ｑ２、Ｑ３が時間的に遅れてオンする。その後、スイッチング素子Ｑ１がオンする前に、スイッチング素子Ｑ２、Ｑ３がオフする。

図７Ａ〜図７Ｈは、スイッチング素子Ｑ１〜Ｑ３のオン・オフに伴う回路状態の遷移を示している。各図において、太矢印は電流経路を表している。図８は、各スイッチング素子のオン・オフ状態と、各スイッチング素子のドレイン・ソース間の電流（ｄ−ｓ電流）および電圧（ｄ−ｓ電圧）の波形を示している。図８における区間Ａ〜Ｈは、それぞれ図７Ａ〜図７Ｈに対応している。

図７Ａでは、スイッチング素子Ｑ１がオンで、スイッチング素子Ｑ２、Ｑ３がオフの状態にある。このとき、各スイッチング素子Ｑ１〜Ｑ３の状態および電流・電圧は、図８の区間Ａ（左端）のようになっている。トランスＴＲの一次側では、スイッチング素子Ｑ１を通ってインダクタＬ１に電流が流れるとともに、コンデンサＣ１の放電電流が、スイッチング素子Ｑ１と一次巻線Ｗ１に流れる。トランスＴＲの二次側では、インダクタＬ２と二次巻線Ｗ２を通って、コンデンサＣ２の放電電流が流れる。

図７Ａの状態から、スイッチング素子Ｑ１がターンオフすると、回路の状態は図７Ｂへ遷移する。このとき、各スイッチング素子Ｑ１〜Ｑ３の状態および電流・電圧は、図８の区間Ｂのようになる。スイッチング素子Ｑ３は、図８のデッドタイムτの期間はオフ状態を維持する（図８（ｂ））。これは、スイッチング素子Ｑ１、Ｑ３が同時にオン状態となることによる、入力端子Ｔ１、Ｔ２間の短絡を防止するためである。また、スイッチング素子Ｑ２もオフ状態を維持する。

図７Ｂにおいて、トランスＴＲの一次側では、スイッチング素子Ｑ１がターンオフすることで、トランスＴＲの一次巻線Ｗ１の漏れインダクタンスに蓄積されたエネルギーに基づく電流は、サージ抑制回路ＸのダイオードＤ３およびコンデンサＣ３を流れる。また、インダクタＬ１に蓄積されたエネルギーに基づく電流は、ダイオードＤ３、コンデンサＣ３、およびインダクタＬ１を含む閉ループ回路を流れる。これによって、コンデンサＣ３が充電される。その結果、図８（区間Ｂ）の（ｄ）に示すように、スイッチング素子Ｑ１のｄ−ｓ電圧は、過大なサージ電圧とならずに低く抑えられる。一次巻線Ｗ１の漏れインダクタンスに蓄積されたエネルギーの放出が進み、コンデンサＣ３への充電が進むに連れて、トランスＴＲの一次巻線Ｗ１に流れる電流が減少する。これに伴い、トランスＴＲの二次側では、スイッチング素子Ｑ２のダイオードＤ２に電流が流れ始める。

図７Ｂの状態から、スイッチング素子Ｑ３がターンオンすると、回路の状態は図７Ｃへ遷移する。このとき、各スイッチング素子Ｑ１〜Ｑ３の状態および電流・電圧は、図８の区間Ｃのようになる。スイッチング素子Ｑ２は、スイッチング素子Ｑ３がオンした後、δの期間だけオフ状態を維持する。

図７Ｃにおいて、トランスＴＲの一次側では、ダイオードＤ３を流れていた電流は、オン状態のスイッチング素子Ｑ３のソースｓ・ドレインｄを通って流れる。トランスＴＲの二次側の電流経路に変化はない。

ところで、図８（ｂ）でスイッチング素子Ｑ３がターンオンするタイミングにおいては、図８（ｅ）のように、スイッチング素子Ｑ３のｄ−ｓ電圧はゼロボルトになっている。すなわち、スイッチング素子Ｑ３は、ｄ−ｓ電圧がゼロボルトの状態でターンオンするゼロボルトスイッチング（ＺＶＳ：Zero Volt Switching）を行う。ＺＶＳはソフトスイッチングとも呼ばれ、スイッチング素子で発生するノイズや損失を低減できるメリットを有している。

図７Ｃの状態から、スイッチング素子Ｑ２がターンオンすると、回路の状態は図７Ｄへ遷移する。このとき、各スイッチング素子Ｑ１〜Ｑ３の状態および電流・電圧は、図８の区間Ｄのようになる。図８（ｃ）、（ｆ）からわかるように、スイッチング素子Ｑ２は、ＺＶＳによってターンオンする。図７Ｄにおいて、トランスＴＲの一次側の電流経路に変化はない。トランスＴＲの二次側では、ダイオードＤ２を流れていた電流が、オン状態のスイッチング素子Ｑ２のソースｓ・ドレインｄを通って流れる。

図７Ｄの状態から、トランスＴＲの一次巻線Ｗ１の漏れインダクタンスに蓄積されたエネルギーの放出が終了し、コンデンサＣ３の充電電流が零になると、コンデンサＣ３に蓄えられたエネルギーは放電に転じ、回路の状態は図７Ｅへ遷移する。このとき、各スイッチング素子Ｑ１〜Ｑ３の状態および電流・電圧は、図８の区間Ｅのようになる。図７Ｅにおいて、トランスＴＲの一次側では、一次側電源１からインダクタＬ１、コンデンサＣ１、一次巻線Ｗ１を通って電流が流れる。また、コンデンサＣ３に蓄えられたエネルギーの放電によって、コンデンサＣ１および一次巻線Ｗ１を通って電流が流れる。トランスＴＲの二次側では、二次巻線Ｗ２およびスイッチング素子Ｑ２を通って電流が流れる。インダクタＬ２には、スイッチング素子Ｑ２を通って継続して電流が流れる。

図７Ｅの状態から、スイッチング素子Ｑ３がターンオフすると、回路の状態は図７Ｆへ遷移する。このとき、各スイッチング素子Ｑ１〜Ｑ３の状態および電流・電圧は、図８の区間Ｆのようになる。図７Ｆにおいて、トランスＴＲの一次側では、一次側電源１からインダクタＬ１、コンデンサＣ１、一次巻線Ｗ１へ電流が継続して流れる。スイッチング素子Ｑ３には電流が流れなくなるが、一次巻線Ｗ１に流れる励磁電流を保持するために、スイッチング素子Ｑ１のダイオードＤ１に電流が流れる。これによって、スイッチング素子Ｑ１のｄ−ｓ電圧は低下してゼロになる（図８（ｄ））。トランスＴＲの二次側の電流経路に変化はない。

図７Ｆの状態から、スイッチング素子Ｑ２がターンオフすると、回路の状態は図７Ｇへ遷移する。このとき、各スイッチング素子Ｑ１〜Ｑ３の状態および電流・電圧は、図８の区間Ｇのようになる。図８（ｃ）、（ｆ）からわかるように、スイッチング素子Ｑ２は、ＺＶＳによってターンオフする。図７Ｇにおいて、スイッチング素子Ｑ２がオフ状態になっても、ダイオードＤ２を通って電流が流れる。トランスＴＲの一次側の電流経路に変化はない。

図７Ｇの状態から、スイッチング素子Ｑ１がターンオンすると、回路の状態は図７Ｈへ遷移する。このとき、各スイッチング素子Ｑ１〜Ｑ３の状態および電流・電圧は、図８の区間Ｈのようになる。図８（ａ）、（ｄ）からわかるように、スイッチング素子Ｑ１は、ＺＶＳによってターンオンする。図７Ｈにおいて、トランスＴＲの一次側では、スイッチング素子Ｑ１のオンによって、ダイオードＤ１を流れていた電流は、スイッチング素子Ｑ１のソースｓ・ドレインｄを通って流れる。トランスＴＲの二次側の電流経路に変化はない。

図７Ｈの状態から、スイッチング素子Ｑ１のソースｓ・ドレインｄを通って流れる電流が零になると、回路の状態は図７Ａへ戻る。この過程において、各スイッチング素子Ｑ１〜Ｑ３の状態および電流・電圧は、図８の区間Ａ（右から３番目）のようになる。

以上のようにして、Ｃｕｋコンバータ２００では、図７Ａ〜図７Ｈの回路状態の遷移が繰り返され、スイッチング素子Ｑ１〜Ｑ３のオン・オフ動作に基づき、トランスＴＲの一次側から二次側へ電力の伝送が行われる。

上述した第２実施形態のＣｕｋコンバータ２００によれば、第１実施形態と同様に、サージ抑制回路Ｘを設けたことによって、スイッチング素子Ｑ１のターンオフ時のサージ電圧を抑制することができる。また、各スイッチング素子Ｑ１〜Ｑ３のオン・オフのタイミングを図８のように制御することで、スイッチング素子のターンオン時やターンオフ時のゼロボルトスイッチングが可能となり、スイッチング素子のノイズや損失を低減することができる。

なお、前述した第１実施形態の動作、および後述する第３実施形態の動作においても、回路状態の遷移は、上述した図７Ａ〜図７Ｈの回路状態の遷移と基本的に同じである。また、第１および第３実施形態においても、ゼロボルトスイッチングが行われるので、上記と同様の効果が得られる。

次に、第３実施形態のＣｕｋコンバータ３００の動作を、図３を参照しながら説明する。

図３に示したＣｕｋコンバータ３００は、トランスＴＲの一次側から二次側へ電力を伝送するだけでなく、トランスＴＲの二次側から一次側へ電力を伝送することもできる双方向型のコンバータである。このため、Ｃｕｋコンバータ３００の回路構成は、トランスＴＲに対して左右対称となっている。このＣｕｋコンバータ３００では、一次側から二次側へ電力を伝送する場合に、昇圧動作と降圧動作のいずれを行ってもよく、また、二次側から一次側へ電力を伝送する場合も、昇圧動作と降圧動作のいずれを行ってもよい。

一次側から二次側へ電力を伝送する場合は、スイッチング素子Ｑ２は常時オフ状態にあって、スイッチング素子Ｑ１、Ｑ３がスイッチング動作を行う。この場合、スイッチング素子Ｑ４もオフ状態のため、二次側の回路は、図１のＣｕｋコンバータ１００の二次側の回路と等価になる（図１のダイオードＤ５が、図３のダイオードＤ２に相当）。したがって、この場合の動作は、Ｃｕｋコンバータ１００の動作と基本的に同じとなり、スイッチング素子Ｑ１、Ｑ３のオン・オフのタイミングは、図８（ａ）、（ｂ）のようになる。

二次側から一次側へ電力を伝送する場合は、スイッチング素子Ｑ１は常時オフ状態にあって、スイッチング素子Ｑ２、Ｑ４がスイッチング動作を行う。この場合、スイッチング素子Ｑ３もオフ状態のため、一次側の回路は、一次側から二次側へ電力を伝送する場合の、二次側の回路を左右反転した回路と等価になる。そして、制御部３は、一次側から二次側へ電力を伝送する場合における、スイッチング素子Ｑ１、Ｑ３に対して行う制御と同様の制御を、スイッチング素子Ｑ２、Ｑ４に対して行う。

したがって、スイッチング素子Ｑ２、Ｑ４のオン・オフのタイミングは、図８（ａ）、（ｂ）のＱ１、Ｑ３をＱ２、Ｑ４に置き換えることで容易に理解できる。詳しくは、スイッチング素子Ｑ２がオンの間は、スイッチング素子Ｑ４はオフ状態にあり、スイッチング素子Ｑ２がオフすると、スイッチング素子Ｑ４が時間的に遅れてオンする。その後、スイッチング素子Ｑ２がオンする前に、スイッチング素子Ｑ４がオフする。

上述した第３実施形態のＣｕｋコンバータ３００によれば、一次側と二次側にそれぞれサージ抑制回路Ｘ、Ｙを設けたことによって、いずれの方向に電力を伝送する場合も、スイッチング素子Ｑ１、Ｑ２のターンオフ時のサージ電圧を抑制することができる。

図９は、第１実施形態（図１）の変形例を示している。図９のＣｕｋコンバータ１００では、図１のサージ抑制回路Ｘにおけるスイッチング素子Ｑ３が、ダイオードＤ６に置き換わっている。その他の構成は図１と同じであり、動作も図１と基本的に同じである。但し、制御部３によるダイオードＤ６の制御は行なわれない。このように、サージ抑制回路ＸにダイオードＤ６を用いた場合も、第１実施形態と同様のサージ抑制効果を得ることができる。

図１０は、第２実施形態（図２）の変形例を示している。図１０のＣｕｋコンバータ２００では、図２のサージ抑制回路Ｘにおけるスイッチング素子Ｑ３が、ダイオードＤ６に置き換わっている。その他の構成は図２と同じであり、動作も図２と基本的に同じである。但し、制御部３によるダイオードＤ６の制御は行なわれない。このように、サージ抑制回路ＸにダイオードＤ６を用いた場合も、第２実施形態と同様のサージ抑制効果を得ることができる。

図１１は、第３実施形態（図３）の変形例を示している。図１１のＣｕｋコンバータ３００では、図３のサージ抑制回路Ｘ、Ｙにおけるスイッチング素子Ｑ３、Ｑ４が、ダイオードＤ６、Ｄ７に置き換わっている。その他の構成は図３と同じであり、動作も図３と基本的に同じである。但し、制御部３によるダイオードＤ６、Ｄ７の制御は行なわれない。このように、サージ抑制回路Ｘ、ＹにダイオードＤ６、Ｄ７を用いた場合も、第３実施形態と同様のサージ抑制効果を得ることができる。

本発明では、以上述べた以外にも、以下のような種々の実施形態を採用することができる。

図８においては、スイッチング素子Ｑ２がオン・オフするタイミングを、スイッチング素子Ｑ３がオン・オフするタイミングより時間δだけ遅らせたが、これは必須ではなく、δ＝０であってもよい。また、図８において、スイッチング素子Ｑ２がオン・オフするタイミングと、スイッチング素子Ｑ３がオン・オフするタイミングを逆にしてもよい。さらに、スイッチング素子Ｑ２は、スイッチング素子Ｑ１のオンと同じタイミングでオフし、スイッチング素子Ｑ１のオフと同じタイミングでオンするようにしてもよい。

図３においては、一次側から二次側へ電力を伝送する場合に、スイッチング素子Ｑ２を常時オフ状態にしたが、スイッチング素子Ｑ２をスイッチング素子Ｑ１と同期してスイッチングすることで、同期整流を行ってもよい。同様に、二次側から一次側へ電力を伝送する場合も、スイッチング素子Ｑ１をスイッチング素子Ｑ２と同期してスイッチングすることで、同期整流を行ってもよい。

前記の各実施形態においては、スイッチング素子Ｑ１〜Ｑ４にＦＥＴを用いたが、これに代えてトランジスタやＩＧＢＴなどを用いてもよい。

前記の各実施形態においては、スイッチング素子Ｑ１〜Ｑ４をＰＷＭ信号により駆動したが、ＰＷＭ信号以外の信号によりスイッチング素子Ｑ１〜Ｑ４を駆動してもよい。

前記の各実施形態においては、車両に搭載されるＣｕｋコンバータおよび電力伝送制御装置を例に挙げたが、本発明は、車両用の装置に限らず、一次側と二次側との間で電力伝送を行う装置全般に適用することができる。

１ 一次側電源
２ 二次側電源
３ 制御部
１０、２０、３０ 電力伝送制御装置
１００、２００、３００ 絶縁型Ｃｕｋコンバータ
Ｃ１ コンデンサ（第１コンデンサ）
Ｃ２ コンデンサ（第２コンデンサ）
Ｃ３ コンデンサ（第３コンデンサ）
Ｃ４ コンデンサ（第４コンデンサ）
Ｄ５ ダイオード
Ｌ１ インダクタ（第１インダクタ）
Ｌ２ インダクタ（第２インダクタ）
Ｑ１ スイッチング素子（第１スイッチング素子）
Ｑ２ スイッチング素子（第２スイッチング素子）
Ｑ３ スイッチング素子（第３スイッチング素子）
Ｑ４ スイッチング素子（第４スイッチング素子）
Ｔ１、Ｔ２ 入力端子
Ｔ３、Ｔ４ 出力端子
Ｘ サージ抑制回路（第１サージ抑制回路）
Ｙ サージ抑制回路（第２サージ抑制回路）

Claims (9)

1. 一次巻線および二次巻線を有するトランスと、
   前記トランスの一次側に設けられた入力端子と、
   前記トランスの二次側に設けられた出力端子と、
   前記入力端子に一端が接続された第１インダクタと、
   前記第１インダクタの他端と前記一次巻線の一端との間に接続された第１コンデンサと、
   前記第１インダクタと前記第１コンデンサとの接続点に一方の電極が接続され、前記一次巻線の他端に他方の電極が接続された第１スイッチング素子と、
   前記出力端子に一端が接続された第２インダクタと、
   前記第２インダクタの他端と前記二次巻線の一端との間に接続された第２コンデンサと、
   前記第２インダクタと前記第２コンデンサとの接続点に一方の電極が接続され、前記二次巻線の他端に他方の電極が接続されたダイオードと、を備えた絶縁型Ｃｕｋコンバータにおいて、
   前記第１インダクタの一端と前記第１スイッチング素子の一方の電極との間に、前記第１スイッチング素子のターンオフ時に発生するサージを抑制するサージ抑制回路を設けた、ことを特徴とする絶縁型Ｃｕｋコンバータ。
2. 一次巻線および二次巻線を有するトランスと、
   前記トランスの一次側に設けられた一対の入力端子と、
   前記トランスの二次側に設けられた一対の出力端子と、
   前記入力端子に一端が接続された第１インダクタと、
   前記第１インダクタの他端と前記一次巻線の一端との間に接続された第１コンデンサと、
   前記第１インダクタと前記第１コンデンサとの接続点に一方の電極が接続され、前記一次巻線の他端に他方の電極が接続された第１スイッチング素子と、
   前記出力端子に一端が接続された第２インダクタと、
   前記第２インダクタの他端と前記二次巻線の一端との間に接続された第２コンデンサと、
   前記第２インダクタと前記第２コンデンサとの接続点に一方の電極が接続され、前記二次巻線の他端に他方の電極が接続された、整流機能を有する第２スイッチング素子と、を備えた絶縁型Ｃｕｋコンバータにおいて、
   前記第１インダクタの一端と前記第１スイッチング素子の一方の電極との間に、前記第１スイッチング素子のターンオフ時に発生するサージを抑制するサージ抑制回路を設けた、ことを特徴とする絶縁型Ｃｕｋコンバータ。
3. 一次巻線および二次巻線を有するトランスと、
   前記トランスの一次側に設けられた入力端子と、
   前記トランスの二次側に設けられた出力端子と、
   前記入力端子に一端が接続された第１インダクタと、
   前記第１インダクタの他端と前記一次巻線の一端との間に接続された第１コンデンサと、
   前記第１インダクタと前記第１コンデンサとの接続点に一方の電極が接続され、前記一次巻線の他端に他方の電極が接続された、整流機能を有する第１スイッチング素子と、
   前記出力端子に一端が接続された第２インダクタと、
   前記第２インダクタの他端と前記二次巻線の一端との間に接続された第２コンデンサと、
   前記第２インダクタと前記第２コンデンサとの接続点に一方の電極が接続され、前記二次巻線の他端に他方の電極が接続された、整流機能を有する第２スイッチング素子と、を備えた絶縁型Ｃｕｋコンバータにおいて、
   前記第１インダクタの一端と前記第１スイッチング素子の一方の電極との間に、前記第１スイッチング素子のターンオフ時に発生するサージを抑制する第１サージ抑制回路を設け、
   前記第２インダクタの一端と前記第２スイッチング素子の一方の電極との間に、前記第２スイッチング素子のターンオフ時に発生するサージを抑制する第２サージ抑制回路を設けた、ことを特徴とする絶縁型Ｃｕｋコンバータ。
4. 請求項１に記載の絶縁型Ｃｕｋコンバータにおいて、
   前記サージ抑制回路は、第３スイッチング素子を含み、
   前記トランスの一次側から二次側に電力を伝送する場合に、前記第１スイッチング素子がスイッチング動作を行い、
   前記第１スイッチング素子がオンの間は、前記第３スイッチング素子はオフ状態にあり、
   前記第１スイッチング素子がオフすると、前記第３スイッチング素子が時間的に遅れてオンし、
   前記第１スイッチング素子がオンする前に、前記第３スイッチング素子がオフする、ことを特徴とする絶縁型Ｃｕｋコンバータ。
5. 請求項２に記載の絶縁型Ｃｕｋコンバータにおいて、
   前記サージ抑制回路は、第３スイッチング素子を含み、
   前記トランスの一次側から二次側に電力を伝送する場合に、前記第１スイッチング素子と前記第２スイッチング素子とは、同期してスイッチング動作を行い、
   前記第１スイッチング素子がオンの間は、前記第３スイッチング素子はオフ状態にあり、
   前記第１スイッチング素子がオフすると、前記第３スイッチング素子が時間的に遅れてオンし、
   前記第１スイッチング素子がオンする前に、前記第３スイッチング素子がオフする、ことを特徴とする絶縁型Ｃｕｋコンバータ。
6. 請求項３に記載の絶縁型Ｃｕｋコンバータにおいて、
   前記第１サージ抑制回路は、第３スイッチング素子を含み、
   前記第２サージ抑制回路は、第４スイッチング素子を含み、
   前記トランスの一次側から二次側に電力を伝送する場合は、前記第２スイッチング素子は常時オフ状態にあって、前記第１スイッチング素子がスイッチング動作を行い、
   前記第１スイッチング素子がオンの間は、前記第３スイッチング素子はオフ状態にあり、
   前記第１スイッチング素子がオフすると、前記第３スイッチング素子が時間的に遅れてオンし、
   前記第１スイッチング素子がオンする前に、前記第３スイッチング素子がオフし、
   前記トランスの二次側から一次側に電力を伝送する場合は、前記第１スイッチング素子は常時オフ状態にあって、前記第２スイッチング素子がスイッチング動作を行い、
   前記第２スイッチング素子がオンの間は、前記第４スイッチング素子はオフ状態にあり、
   前記第２スイッチング素子がオフすると、前記第４スイッチング素子が時間的に遅れてオンし、
   前記第２スイッチング素子がオンする前に、前記第４スイッチング素子がオフする、ことを特徴とする絶縁型Ｃｕｋコンバータ。
7. 請求項４または請求項５に記載の絶縁型Ｃｕｋコンバータにおいて、
   前記サージ抑制回路は、前記第３スイッチング素子と直列に接続された第３コンデンサをさらに含み、
   前記第３スイッチング素子、前記第３コンデンサ、および前記第１インダクタによって、閉ループ回路が形成される、ことを特徴とする絶縁型Ｃｕｋコンバータ。
8. 請求項６に記載の絶縁型Ｃｕｋコンバータにおいて、
   前記第１サージ抑制回路は、前記第３スイッチング素子と直列に接続された第３コンデンサをさらに含み、
   前記第２サージ抑制回路は、前記第４スイッチング素子と直列に接続された第４コンデンサをさらに含み、
   前記第３スイッチング素子、前記第３コンデンサ、および前記第１インダクタによって、第１閉ループ回路が形成され、
   前記第４スイッチング素子、前記第４コンデンサ、および前記第２インダクタによって、第２閉ループ回路が形成される、ことを特徴とする絶縁型Ｃｕｋコンバータ。
9. 請求項１ないし請求項８のいずれかに記載の絶縁型Ｃｕｋコンバータと、
   前記絶縁型Ｃｕｋコンバータの動作を制御する制御部とを備えた、ことを特徴とする電力伝送制御装置。

Images