JP6274070B2 - Power supply - Google Patents
Power supply Download PDFInfo
- Publication number
- JP6274070B2 JP6274070B2 JP2014215988A JP2014215988A JP6274070B2 JP 6274070 B2 JP6274070 B2 JP 6274070B2 JP 2014215988 A JP2014215988 A JP 2014215988A JP 2014215988 A JP2014215988 A JP 2014215988A JP 6274070 B2 JP6274070 B2 JP 6274070B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switching
- signal
- voltage
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、スイッチング周期に位相差を設けて2つのスイッチング部でスイッチングする電源装置に係わり、より詳細には、スイッチング素子から出力された電圧の変化タイミングが2つのスイッチング部の間で時間的に重なる時に発生する急激な電流変化によるノイズを低減させた電源装置に関する。 The present invention relates to a power supply apparatus that switches between two switching units by providing a phase difference in a switching cycle, and more specifically, a change timing of a voltage output from a switching element is temporally changed between two switching units. The present invention relates to a power supply device in which noise due to a sudden current change that occurs when overlapping is reduced.
従来、並列に接続された2つのスイッチング素子を交互にスイッチングするインターリーブ方式の電源装置がある。この電源装置は、2つのスイッチング素子を180度の位相差でスイッチングするため、スイッチング素子を駆動するスイッチング信号のオンデューティが50%付近なると、一方のスイッチング素子の出力電圧のオンオフ変化(立ち上がり/立ち下がり)タイミングが、他方のスイッチング素子の出力電圧のオンオフ変化タイミングと時間的に重なる場合があり、このタイミングが重なった時には、1つのスイッチング素子のみがオン又はオフする場合に比べて発生するノイズが大きくなってしまう。この大きなノイズにより高次高調波が発生して高調波規制の規格を満足しない場合があり、また、昇圧コイルから異音が発生する場合があった。 2. Description of the Related Art Conventionally, there is an interleaved power supply device that alternately switches two switching elements connected in parallel. Since this power supply device switches two switching elements with a phase difference of 180 degrees, when the on-duty of a switching signal for driving the switching element becomes close to 50%, the on-off change (rise / rise) of the output voltage of one of the switching elements. (Decrease) timing may overlap in time with the on / off change timing of the output voltage of the other switching element, and when this timing overlaps, noise generated compared to when only one switching element is turned on or off. It gets bigger. In some cases, high-order harmonics are generated due to this large noise and the standard of harmonic regulation is not satisfied, and abnormal noise may be generated from the booster coil.
このノイズを低減させるためにはスイッチング素子を駆動するスイッチング信号のオンデューティが50%付近に近づいたら、それぞれのスイッチング信号の位相差を180度からずらして、2つのスイッチング素子のオンオフタイミングが重ならないように駆動すればよい。
しかしながら、それぞれのスイッチング信号の位相差を180度から大きくずらした場合、180度の位相差でスイッチング素子を駆動することによる入力電流のリップル低減など、インターリーブ方式特有の効果が損なわれてしまう。
In order to reduce this noise, when the on-duty of the switching signal for driving the switching element approaches 50%, the phase difference of each switching signal is shifted from 180 degrees so that the on-off timing of the two switching elements does not overlap. It is sufficient to drive like this.
However, when the phase difference of each switching signal is largely shifted from 180 degrees, effects unique to the interleaving method such as reduction of input current ripple by driving the switching element with the phase difference of 180 degrees are impaired.
また、この問題を解決するための別の方法として、スイッチング信号のオンデューティーが増加して50%付近に近づいた時、2つのスイッチング信号の位相差を180度から少しだけ大きくして前述した重なりタイミングを回避し、スイッチング信号のオンデューティーが50%を超えた時に2つのスイッチング信号の位相差を元の180度に戻す方式が考えられる。つまり、必要最小限の期間だけ2つのスイッチング信号の位相差を180度から大きくすることでインターリーブ方式特有の効果を損なわないようにする方法である。 As another method for solving this problem, when the on-duty of the switching signal increases and approaches 50%, the phase difference between the two switching signals is slightly increased from 180 degrees and the overlap described above is performed. A method is conceivable in which the timing is avoided and the phase difference between the two switching signals is returned to the original 180 degrees when the on-duty of the switching signals exceeds 50%. In other words, this is a method in which the effect peculiar to the interleaving method is not impaired by increasing the phase difference between the two switching signals from 180 degrees for the minimum necessary period.
この方式の場合、できるだけ2つのスイッチング信号の位相差を180度から大きくする期間を短くする必要があるが、温度、電流、スイッチング素子個々の特性の違いなどで生じるスイッチング素子のターンオン/ターンオフ時間のバラツキにより、スイッチング信号のオンオフ変化と実際のスイッチング素子のオンオフの変化とが異なることがあり、これらの変化の違いを時間マージンとして長く見込んで前述したようにそれぞれのスイッチング信号の位相差を180度から大きくした場合、180度の位相差でスイッチング素子を駆動することによる入力電流のリップル低減など、インターリーブ方式特有の効果を損なうことになるため、2つのスイッチング信号の位相差を180度から大きくする期間をあまり長くできないという問題があった。 In this method, it is necessary to shorten the period during which the phase difference between the two switching signals is increased from 180 degrees as much as possible. However, the switching element turn-on / turn-off time caused by the difference in temperature, current, characteristics of each switching element, etc. Due to the variation, the ON / OFF change of the switching signal may differ from the actual ON / OFF change of the switching element. As described above, the difference between these changes is expected to be a long time margin, and the phase difference of each switching signal is 180 degrees as described above. Since the effects unique to the interleaving method, such as ripple reduction of the input current by driving the switching element with a phase difference of 180 degrees, are impaired, the phase difference between the two switching signals is increased from 180 degrees. The question that the period cannot be too long There was.
一方、特許文献1には、2つのスイッチング部を異なるスイッチング周波数で駆動することにより、2つのスイッチング部で発生するスイッチングノイズを周波数的に分散させ、結果的に装置全体のノイズレベルを低減させる電源装置が提案されている。 On the other hand, Patent Document 1 discloses a power source that disperses switching noise generated in two switching units in frequency by driving the two switching units at different switching frequencies, and consequently reduces the noise level of the entire apparatus. A device has been proposed.
しかしながら、特許文献1の方式は2つのスイッチング部を異なるスイッチング周波数で駆動するため、例えば2つのスイッチング部のスイッチング素子のオンデューティが50%付近となっても、それぞれのスイッチング部のスイッチング素子の出力電圧のオンオフタイミングが重なる頻度は減少するが、あくまでも頻度の減少だけであり、2つのスイッチング信号が重なるタイミングでは、前述した2つのスイッチング部のそれぞれのスイッチング素子の出力電圧のオンオフタイミングが時間的に重なるという問題は根本的に解決されなかった。このスイッチング素子の出力電圧のオンオフタイミングが時間的に重なることによるノイズが発生した場合、前述したようにノイズにより高次高調波が発生して高調波規制の規格を満足しない問題や、昇圧コイルから異音が発生する問題があり、発生頻度が低い場合であってもフィルタやコア等を用いてノイズ対策を実施する必要があった。 However, since the method of Patent Document 1 drives the two switching units at different switching frequencies, for example, even if the on-duty of the switching elements of the two switching units is close to 50%, the output of the switching element of each switching unit The frequency at which the voltage on / off timing overlaps decreases, but only the frequency decreases. At the timing at which the two switching signals overlap, the on / off timings of the output voltages of the switching elements of the two switching units described above are temporally related. The problem of overlapping was not fundamentally solved. If noise is generated due to the temporal overlap of the ON / OFF timing of the output voltage of this switching element, as described above, high-order harmonics are generated due to the noise, and problems such as not satisfying the harmonic regulation standards, There is a problem that abnormal noise occurs, and even when the frequency of occurrence is low, it is necessary to implement noise countermeasures using a filter, a core, or the like.
本発明は以上述べた問題点を解決し、並列に接続した2つのスイッチング部を所定の位相差のスイッチング信号でスイッチングするインターリーブ方式の電源装置において、スイッチング素子のターンオン/ターンオフ時間のバラツキが有った場合でも、それぞれのスイッチング部のスイッチング素子の出力電圧のオン/オフタイミングを検出し、このオン/オフタイミングが2つのスイッチング部の間で時間的に重なることがないようにスイッチング信号の位相差を制御することを目的とする。 The present invention solves the above-described problems, and in an interleave type power supply device that switches two switching units connected in parallel with a switching signal having a predetermined phase difference, there is a variation in turn-on / turn-off time of the switching element. In this case, the on / off timing of the output voltage of the switching element of each switching unit is detected, and the phase difference of the switching signal is prevented so that the on / off timing does not overlap in time between the two switching units. The purpose is to control.
本発明は上述の課題を解決するため、本発明の請求項1に記載の発明は、
入力された交流電源を整流する整流器と、同整流器で整流された電圧が入力される並列に接続された第1スイッチング部及び第2スイッチング部と、前記第1スイッチング部と前記第2スイッチング部から出力された電圧を平滑する平滑コンデンサと、
前記第1スイッチング部を駆動するための第1スイッチング信号と前記第2スイッチング部を駆動するための第2スイッチング信号を予め定められ位相差を持たせて生成するスイッチング制御部と、 前記第1スイッチング部でスイッチングされた電圧を検出し、第1電圧検出信号を出力する第1電圧検出部と、
前記第2スイッチング部でスイッチングされた電圧を検出し、第2電圧検出信号を出力する第2電圧検出部とを備えるインターリーブ方式の電源装置であって、
前記スイッチング制御部は、前記第1電圧検出信号と前記第2電圧検出信号のそれぞれ立ち上がりと立ち下がりのタイミングに基づいて前記位相差を変えることを特徴とする。
In order to solve the above problems, the present invention according to claim 1 of the present invention provides:
A rectifier for rectifying the AC power inputted, a first switching unit and second switching unit connected in parallel to the voltage rectified by the rectifier is input from the first switching unit and the second switching unit A smoothing capacitor that smoothes the output voltage ;
A switching control unit for generating a first switching signal for driving the first switching unit and a second switching signal for driving the second switching unit with a predetermined phase difference; and A first voltage detection unit that detects a voltage switched by the unit and outputs a first voltage detection signal;
A power supply device of an interleave type comprising a second voltage detection unit that detects a voltage switched by the second switching unit and outputs a second voltage detection signal ;
The switching control unit may change the phase difference based on rising and falling timings of the first voltage detection signal and the second voltage detection signal, respectively.
また、本発明の請求項2に記載の発明は、前記スイッチング制御部は、前記位相差である第1位相差または前記第1位相差よりも大きい第2位相差のいずれかを選択して前記第1スイッチング信号と前記第2スイッチング信号を生成し、
前記第1電圧検出信号の立ち上がりと前記第2電圧検出信号の立ち下がりの間の第1時間差と、前記第1電圧検出信号の立ち下がりと前記第2電圧検出信号の立ち上がりの間の第2時間差のいずれか一方が予め定めた時間差閾値未満の場合、前記第2位相差を選択し、
その後、前記第1時間差又は前記第2時間差のいずれか一方が前記時間差閾値未満となった時、前記第1位相差を選択する。
In the invention according to
A first time difference between the rising edge of the first voltage detection signal and the falling edge of the second voltage detection signal, and a second time difference between the falling edge of the first voltage detection signal and the rising edge of the second voltage detection signal. If any one of these is less than a predetermined time difference threshold, the second phase difference is selected,
Thereafter, when either the first time difference or the second time difference becomes less than the time difference threshold, the first phase difference is selected.
以上の手段を用いることにより、本発明による電源装置によれば、従来の方式よりも入力電流のリップル低減などのインターリーブ方式の効果を損なうことがなく、第1スイッチング部と第2スイッチング部におけるそれぞれのスイッチングのオンオフタイミングの時間的な重なりにより発生するスイッチングノイズを低減させることができる。 By using the above means, according to the power supply device of the present invention, the effects of the interleaving method such as the ripple reduction of the input current are not impaired as compared with the conventional method, and the first switching unit and the second switching unit respectively. The switching noise generated by the temporal overlap of the switching ON / OFF timings can be reduced.
以下、本発明の実施の形態を、添付図面に基づいた実施例として詳細に説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail as examples based on the attached drawings.
図1は本発明によるインダクタ電流連続モードで動作し、A相用とB相用の2つのスイッチング部を備えたインターリーブ方式のPFCコンバータからなる電源装置1の実施例を示すブロック図である。
この電源装置1は、入力端子2と入力端子3に接続される図示しない交流電源を整流する整流器4と、入力端子2と入力端子3の間に並列に接続された入力電圧検出部40と、平滑コンデンサ13と、入力端21aと出力端21bと共通端21cと信号端21dとを備えたA相スイッチング部(第1スイッチング部)21と、入力端22aと出力端22bと共通端22cと信号端22dとを備えたB相スイッチング部(第2スイッチング部)22とを備えている。
FIG. 1 is a block diagram showing an embodiment of a power supply device 1 which is operated in an inductor current continuous mode according to the present invention and is composed of an interleaved PFC converter having two switching units for A phase and B phase.
The power supply device 1 includes a
また、この電源装置1は、入力された2つのクロック信号のそれぞれに基づいてPWM変調により生成した2つのスイッチング信号の一方をA相用スイッチング信号(第1スイッチング信号)としてA相スイッチング部21に、また、他方のスイッチング信号をB相用スイッチング信号(第2スイッチング信号)としてB相スイッチング部22へ出力すると共に、PWM変調で用いられるオンデューティ値を後述する状態信号として出力するスイッチング制御部16と、2つのスイッチング信号を生成する時に使用され、所定の位相差の2つのクロック信号を発生させて、スイッチング制御部16へ出力するクロック信号発生部(クロック信号発生手段)20と、クロック信号発生部20へ位相切換信号を出力してクロック信号発生部20から出力される2つのクロック信号の位相差を切り換える位相切換部(位相切換手段)30とを備えている。なお、スイッチング制御部16には入力電圧検出部40で検出した入力電圧(瞬時電圧)が入力電圧信号として入力されている。
Further, the power supply device 1 uses one of two switching signals generated by PWM modulation based on each of the two input clock signals as an A-phase switching signal (first switching signal) to the
そして、A相スイッチング部21は、入力端21aが整流器4の正極に、共通端21cが整流器4の負極に、出力端21bが平滑コンデンサ13の正極端に、信号端21dがスイッチング制御部16のA相用スイッチング信号の出力端に、それぞれ接続されている。また、B相スイッチング部22も同様に、入力端22aが整流器4の正極に、共通端22cが整流器4の負極に、出力端22bが平滑コンデンサ13の正極端に、信号端22dがスイッチング制御部16のB相用スイッチング信号の出力端に、それぞれ接続されている。そして、平滑コンデンサ13の負極端は整流器の負極に接続されている。また、平滑コンデンサ13の正極端が正極電圧出力端14に、また、平滑コンデンサ13の負極端が負極電圧出力端15にそれぞれ接続されている。
The
一方、A相スイッチング部21は、入力端21aに一端が接続されたインダクタ6と、同インダクタ6の他端がアノード端子に接続されカソード端子が出力端21bに接続されたダイオード12と、インダクタ6の他端と共通端21cとの間に接続され、信号端21dからゲート端子に入力されるA相用スイッチング信号によりオン/オフするIGBT7(A相スイッチング素子)とを備えている。また、IGBT7のコレクタ端子はダイオード12のアノード端子に、また、IGBT7のエミッタ端子は共通端21cにそれぞれ接続されている。さらに、A相スイッチング部21はIGBT7のコレクタ端子とエミッタ端子との間の電圧を検出してA相電圧信号として出力するA相電圧検出部(第1電圧検出部)10を備えている。
On the other hand, the
同様に、B相スイッチング部22は、入力端22aに一端が接続されたインダクタ5と、同インダクタ5の他端がアノード端子に接続されカソード端子が出力端22bに接続されたダイオード11と、インダクタ5の他端と共通端22cとの間に接続され、信号端22dからゲート端子に入力されるB相用スイッチング信号によりオン/オフするIGBT8(B相スイッチング素子)とを備えている。また、IGBT8のコレクタ端子はダイオード11のアノード端子に、また、IGBT8のエミッタ端子は共通端22cにそれぞれ接続されている。さらに、B相スイッチング部22はIGBT8のコレクタ端子とエミッタ端子との間の電圧を検出してB相電圧信号として出力するB相電圧検出部(第2電圧検出部)9を備えている。
Similarly, the B-
クロック信号発生部20は、A相用クロック信号を発生させてスイッチング制御部16へ出力するクロック発生部18と、入力されたA相用クロック信号から位相を180度遅延させた180度遅延クロック信号と191度遅延させた191度遅延クロック信号の2つのクロック信号を発生させる遅延信号発生部19と、これらの2つのクロック信号が入力され、位相切換信号によって180度遅延クロック信号と191度遅延クロック信号のいずれか一方を選択してスイッチング制御部16へB相用クロック信号として出力するクロック切換部17とを備えている。なお、クロック切換部17は、位相切換信号がローレベルの時に180度遅延クロック信号を、また、ハイレベルの時に191度遅延クロック信号を出力する。
The clock
なお、A相用クロック信号とB相用クロック信号の位相差が180度の場合を第1位相差、また、この位相差が191度の場合を第2位相差と呼称する。
なお、本実施例では、位相切換部30が出力する位相切換信号によってクロック切換部17がA相用クロック信号に対して予め位相が決められた180度遅延クロック信号と191度遅延クロック信号を切り換えてB相用クロック信号として出力、つまり、位相が選択されたB相用クロック信号として出力しているが、これに限るものでなく、クロック信号発生部20が位相切換信号に対応する位相差を持ったB相用クロック信号を生成するようにしてもよい。
A case where the phase difference between the A phase clock signal and the B phase clock signal is 180 degrees is referred to as a first phase difference, and a case where the phase difference is 191 degrees is referred to as a second phase difference.
In this embodiment, the
位相切換部30はA相電圧信号とB相電圧信号とA相用クロック信号とスイッチング制御部16から出力されるスイッチング制御部16のスイッチング制御状態を示す状態信号であるオンデューティー値が入力され、入力されたA相電圧信号とB相電圧信号のオンオフ変化タイミングが時間的に重ならないようにB相用クロック信号を選択するために位相切換信号をクロック切換部17へ出力する機能を備えている。
The
次に位相切換部30の内部ブロックを説明する前に、位相切換部30の概略機能を図3を用いて説明する。
図3は各クロック信号に基づいて各スイッチング信号が生成され、このスイッチング信号によってIGBT7とIGBT8を駆動するタイミングを説明するものである。
図3において横軸は時間であり、縦軸はそれぞれの信号の電圧を示している。図3(1)はA相用クロック信号、図3(2)はB相用クロック信号、図3(3)はA相用スイッチング信号、図3(4)はB相用スイッチング信号、図3(5)はA相電圧信号、図3(6)はB相電圧信号をそれぞれ示している。また、t1〜t11は時刻を示している。
Next, before describing the internal block of the
FIG. 3 explains the timing at which each switching signal is generated based on each clock signal and the IGBT 7 and IGBT 8 are driven by this switching signal.
In FIG. 3, the horizontal axis represents time, and the vertical axis represents the voltage of each signal. 3 (1) is the A phase clock signal, FIG. 3 (2) is the B phase clock signal, FIG. 3 (3) is the A phase switching signal, FIG. 3 (4) is the B phase switching signal, and FIG. (5) shows the A-phase voltage signal, and FIG. 3 (6) shows the B-phase voltage signal. Further, t1 to t11 indicate time.
図3(3)に示すA相用スイッチング信号は図3(1)に示すA相用クロック信号に基づいて生成される。例えばA相用クロック信号のt1〜t8がA相用スイッチング信号の1周期と対応している。図3(2)のB相用クロック信号はA相用クロック信号から位相が180度遅れているため、B相用クロック信号のt5〜t11がB相用スイッチング信号の1周期と対応している。 The A-phase switching signal shown in FIG. 3 (3) is generated based on the A-phase clock signal shown in FIG. 3 (1). For example, t1 to t8 of the A phase clock signal correspond to one cycle of the A phase switching signal. Since the phase B clock signal in FIG. 3B is 180 degrees behind the phase A clock signal, t5 to t11 of the phase B clock signal corresponds to one cycle of the phase B switching signal. .
この実施例では各スイッチング信号のハイレベルの期間をオンデューティーの期間としており、このスイッチング信号がゲート端子に入力されたIGBT7とIGBT8のコレクタ端子にそれぞれ接続されたA相電圧検出部10及びB相電圧検出部9からは各スイッチング信号によって制御された各相の出力電圧に基づいた電圧信号が出力される。ただし、各スイッチング信号と対応する各電圧信号とは位相が反転するため、図3(5)に示すA相電圧信号と図3(6)に示すB相電圧信号とはローレベルがオンデューティーと対応する期間になる。また、IGBT7とIGBT8のターンオン/ターンオフ遅延時間があるため、スイッチング信号のオンオフタイミングよりもこの遅延時間だけ各相電圧信号のオンオフ変化は遅延する。
In this embodiment, the high-level period of each switching signal is an on-duty period, and the A-phase voltage detector 10 and the B-phase are connected to the collector terminals of the IGBT 7 and IGBT 8 where the switching signal is input to the gate terminal, respectively. The
前述したように、2つのクロック信号には180度の位相差があり、これに対応して2つのスイッチング信号も180度の位相差がある。なお、IGBT7とIGBT8のターンオン/ターンオフ遅延時間が異なるため、A相電圧信号とB相電圧信号とは完全に180度の位相差ではない。また、IGBT7とIGBT8のゲート端子に入力されるスイッチング信号のオンデューティーは基本的に同じであるが、IGBT7とIGBT8のターンオン/ターンオフ遅延時間の相違や各スイッチング部に使用されている部品のバラツキにより、IGBT7のコレクタ端子から出力されるA相電圧信号のハイレベル時間とIGBT8のコレクタ端子から出力されるB相電圧信号のハイレベル時間、及び、IGBT7のコレクタ端子から出力されるA相電圧のローレベル時間とIGBT8のコレクタ端子から出力されるB相電圧のローレベル時間はそれぞれ完全に同じではない。 As described above, the two clock signals have a phase difference of 180 degrees, and the two switching signals correspondingly have a phase difference of 180 degrees. Since the turn-on / turn-off delay times of IGBT 7 and IGBT 8 are different, the phase A voltage signal and the phase B voltage signal are not completely 180 degrees out of phase. The on-duty of the switching signal input to the gate terminals of the IGBT 7 and IGBT 8 is basically the same, but due to the difference in the turn-on / turn-off delay time between the IGBT 7 and IGBT 8 and the variation of components used in each switching unit. The high level time of the A phase voltage signal output from the collector terminal of the IGBT 7 and the high level time of the B phase voltage signal output from the collector terminal of the IGBT 8 and the low level of the A phase voltage output from the collector terminal of the IGBT 7 The level time and the low level time of the B phase voltage output from the collector terminal of the IGBT 8 are not completely the same.
前述したように2つのクロック信号間では180度の位相差があるため、各スイッチング信号のオンデューティーが50%付近ではA相電圧信号とB相電圧信号の変化タイミング(信号の立ち上がり/立ち下がり)が重なる可能性がある。具体的にはA相電圧信号のt4とB相電圧信号のt6の時間差Aと、B相電圧信号のt7とA相電圧信号のt9の時間差Bとのいずれかがゼロになった時にA相電圧信号とB相電圧信号の変化タイミングが重なることになる。 As described above, there is a phase difference of 180 degrees between the two clock signals. Therefore, when the on-duty of each switching signal is around 50%, the change timing of the A-phase voltage signal and the B-phase voltage signal (rising / falling of the signal) May overlap. Specifically, the phase A when the time difference A between the phase A voltage signal t4 and the phase B voltage signal t6 and the time difference B between the phase B voltage signal t7 and the phase A voltage signal t9 become zero. The change timing of the voltage signal and the B phase voltage signal overlap.
本願では位相切換部30がこの時間差Aと時間差Bとをクロック信号の1周期毎に算出し、時間差が所定の閾値以下になった時に、2つのクロック信号の位相差を位相切換信号により切り換えて、IGBT7とIGBT8のオンオフ変化タイミング、つまり、A相電圧信号とB相電圧信号の変化タイミングが重ならないようにしている。なお、以降の説明において、t4とt6との間の時間差(絶対値)を時間差A、また、t9とt7との間の時間差(絶対値)を時間差Bと呼称する。
In the present application, the
なお、位相切換部30は、A相用クロック信号の立ち上がりタイミングt1から90度の位相だけ遅延したt3からクロック信号の1周期の時間(200マイクロセカンド)内でA相電圧信号とB相電圧信号のそれぞれ立ち上がり、または、立ち下がりタイミングであるt4、t6、t7、t9を検出する。位相切換部30は、t3を時間の基準(計時の開始)としてt4、t6、t7、t9までの時間を計時して記憶する。そして、位相切換部30は、記憶した4つの時間から時間差Aと時間差Bを算出する。
Note that the
次に位相切換部30の構成を説明する。
図2に示すように位相切換部30は、90度位相遅延部31と信号変化検出部32と記憶部33と時間差算出部34と位相切換判定部35とタイマー部36と期間移行カウンタ部37とを備えている。
Next, the configuration of the
As shown in FIG. 2, the
90度位相遅延部31は、入力されたA相用クロック信号の位相を90度遅延させて検出開始信号として出力する。また、タイマー部36は時間を計時する。
信号変化検出部32は、入力された検出開始信号の立ち上がりから、次の検出開始信号の立ち上がりまでの間、入力された検出開始信号の立ち上がりタイミングをタイマー部36による計時の開始点(基準点)として、入力されるA相電圧信号とB相電圧信号のそれぞれの立ち上がり/立ち下がり(IGBTのオフ/オンと対応)のオンオフ変化が生じるまでの時間をタイマー部36を用いて計時し、オンオフ変化時間として出力する。また、記憶部33は入力されたオンオフ変化時間を記憶する。信号変化検出部32は、次の検出開始信号の立ち上がりが入力されると記憶完了のフラグを”1”にして記憶部33に記憶させる。
The 90-degree
The signal
時間差算出部34は、記憶部33の記憶完了のフラグを監視し、このフラグが”1”になったら記憶部33からオンオフ変化時間を読み出して時間差Aと時間差Bを算出して位相切換判定部35へ出力する。
期間移行カウンタ部37は初期値が1であり、位相切換判定部35から後述する更新指示がある度にカウント値を1づつ加算し、カウント値が6になったら次は1の初期値に戻す。このカウント値を期間識別値と呼称する。なお、期間移行カウンタ部37は電源装置1の入力電圧の半周期を6分割した期間に対応して位相切換判定部35の制御状態を順次遷移させるカウンタである。この6つの期間において、第1位相差と第2位相差のいずれを選択するかがこの期間移行カウンタ部37のカウント値で決定される。なお、このカウント値と位相切換判定部35の制御状態との関係については後で詳細に説明する。
The time
The period
位相切換判定部35は、90度位相遅延部31が出力する検出開始信号が入力されており、入力された検出開始信号の立ち上がりから、次の検出開始信号の立ち上がりまでの1クロック期間毎に、位相切換信号をハイレベルまたはローレベルにするか判定して出力する。前述したように、信号変化検出部32は検出開始信号の立ち上がりから、次の検出開始信号の立ち上がりまでの1クロック期間毎に検出したA相電圧信号とB相電圧信号のオンオフ変化時間と記憶完了のフラグを記憶部33に記憶する。時間差算出部34は記憶完了のフラグによって検出開始信号の立ち上がりタイミングを知ることができ、このタイミングで時間差Aと時間差Bを算出して位相切換判定部35へ出力する。従って、位相切換判定部35には検出開始信号の立ち上がりから、次の検出開始信号の立ち上がりまでの1クロック期間における時間差Aと時間差Bが入力されることになる。
The phase switching
時間差Aと時間差Bが入力された位相切換判定部35は期間移行カウンタ部37からカウント値である期間識別値を読み出す。位相切換判定部35はこの期間識別値と対応する条件と、入力された時間差と予め定めた時間差閾値との比較結果により、次の検出開始信号の立ち上がり時点で位相切換信号をハイレベル又はローレベルで出力する。なお、期間識別値に対応する条件と、入力された時間差と予め定めた時間差閾値との比較結果の関係については後で詳細に説明する。また、期間識別値に対応する条件と時間差閾値は予め位相切換判定部35の内部に記憶されている。
The phase switching
また、位相切換判定部35は、位相切換信号をハイレベルからローレベル、また、ローレベルからハイレベルに変化させた時と、入力されたオンデューティー値が減少から増加に転じた時、及び、入力されたオンデューティー値が増加から減少に転じた時に期間移行カウンタ部37へ更新指示を出力して期間移行カウンタ部37のカウンタを更新させる。このカウント動作についても後で詳細に説明する。
The phase switching
次に電源装置1の動作について説明する。
入力端子2と入力端子3の間に交流電圧が印加されると、この交流電圧が整流器4で整流されて直流電圧となってA相スイッチング部21とB相スイッチング部22のそれぞれ入力端に印加される。また、クロック発生部18もA相用クロック信号を発生してスイッチング制御部16へ出力する。一方、位相切換部30は位相切換信号をローレベルとして出力する。ローレベルの位相切換信号が入力されたクロック切換部17は、A相用クロック信号を180度遅延させたクロック信号をB相用クロック信号としてスイッチング制御部16へ出力する。
Next, the operation of the power supply device 1 will be described.
When an AC voltage is applied between the
スイッチング制御部16は、入力されたA相用クロック信号に基づいてPWM変調したA相用スイッチング信号をA相スイッチング部21に、また、入力されたB相用クロック信号に基づいてPWM変調したB相用スイッチング信号をB相スイッチング部22へ出力する。各スイッチング部は入力されたスイッチング信号に従ってIGBT7とIGBT8のオンオフの制御を行なう。
The switching
図5は電源装置1に入力される交流電源の半周期における入力電圧と入力電流を示すと共に、B相用クロック信号における位相切換タイミングを示す説明図である。
スイッチング制御部16は力率を1に近づけるため、入力電流が正弦波の波形に近づくようにIGBT7とIGBT8を駆動する各スイッチング信号のオンデューティーを制御する。このため、スイッチング制御部16は、入力電圧検出部40で検出した入力電圧(瞬時電圧)が低い時はオンデューティーを大きくし、入力電圧が高い時はオンデューティーを小さくする。
FIG. 5 is an explanatory diagram showing an input voltage and an input current in a half cycle of the AC power source input to the power supply device 1 and a phase switching timing in the B-phase clock signal.
The switching
このため、スイッチング制御部16は入力電圧の大きさ(瞬時電圧)に対応して、例えば入力電圧がほぼ0ボルトの時にオンデューティーを100%とし、入力電圧が徐々に高くなるに従ってオンデューティーを減少させていき、入力電圧がピークになった時にオンデューティーを0%にする。そして、スイッチング制御部16は、入力電圧が徐々に低下するに従ってオンデューティーを増加させていく。なお、電源装置1の入力電圧のピーク電圧が定格電圧よりも低い場合は完全に0%になることがないが、オンデューティが入力電圧の瞬時値に対応して増加と減少を繰り返す動作は入力電圧のピーク電圧の値に関係がない。
Therefore, the switching
このようにスイッチング制御部16は、入力電圧が半周期変化する間に、オンデューティーを例えば100%から0%、さらに0%から100%に制御する。位相差が180度のスイッチングを行なう従来のインターリーブ方式の電源装置では、IGBT7とIGBT8がオンオフする時にノイズが常に発生している。前述したようにスイッチング制御部16がオンデューティを例えば0〜100%可変させて制御すると、入力電圧の位相が例えば30度付近と150度付近でオンデューティーが約50%になるため、このオンデューティーが約50%付近で2つの相のIGBTのオンオフタイミングが重なり、同じタイミングでノイズが発生することになり、タイミングが重ならない場合に比較してノイズのレベルが大きくなり、図5の破線で示すような大きなノイズが発生していた。
As described above, the switching
本発明では前述したように、位相切換部30はA相電圧信号とB相電圧信号のオンオフ変化タイミングを監視し、このタイミングが重なる時期に近づいて来たらこのタイミングが重ならないように、A相用クロック信号に対するB相用クロック信号の位相を変える制御を行なう。つまり、位相切換部30はB相用クロック信号として180度遅延クロック信号または191度遅延クロック信号のいずれかを選択する。このため、2つの相のIGBTのオンオフのタイミングが重ならず、このような大きなノイズは発生しない。
In the present invention, as described above, the
前述した入力電圧が半周期変化する間に位相切換判定部35は、図5に示す期間1〜期間6までの6つの期間に対応してB相用クロック信号の位相を切り換える位相切換信号を出力する。位相切換判定部35はA相用クロック信号を基準としてB相用クロック信号の位相を、期間1では位相180度、期間2では位相191度、期間3と期間4では位相180度、期間5では位相191度、期間6では位相180度にそれぞれ遅延させる位相切換信号を出力する。従って位相切換判定部35は入力電圧が半周期変化する間に前述した期間1〜期間6に対応して位相切換信号を出力する。
While the input voltage changes half a cycle, the phase switching
図3は図5で説明した期間1の区間においてIGBT7とIGBT8を駆動する各スイッチング信号のオンデューティが減少する場合を示している。なお、この図3は期間1の区間を説明するものであるため位相切換信号がローベルの時、つまり、A相用クロック信号とB相用クロック信号の位相差が180度の場合を示している。 FIG. 3 shows a case where the on-duty of each switching signal for driving the IGBT 7 and the IGBT 8 is decreased in the period 1 described with reference to FIG. Since FIG. 3 illustrates the section of period 1, the phase switching signal is low level, that is, the phase difference between the A-phase clock signal and the B-phase clock signal is 180 degrees. .
図3(1)と図3(2)に示すようにクロック信号発生部20は、A相用スイッチング信号とB相用スイッチング信号の元となるA相用クロック信号とB相用クロック信号の位相差を180度として出力しており、各クロック信号の立ち上がり、例えばA相用クロック信号ではt1が、また、B相用クロック信号ではt5が、各スイッチング信号の周期の始まりとなっている。本実施例ではA相用クロック信号とB相用クロック信号の周波数が5キロヘルツ(1周期が200マイクロセカンド)となっている。また、IGBT7とIGBT8のターンオン/ターンオフ遅延時間(IGBTによる遅延時間)を2マイクロセカンドとしている。なお、遅延信号発生部19が出力する180度遅延クロック信号と191度遅延クロック信号との位相差に対応する時間を位相シフト時間と呼称する。
As shown in FIGS. 3 (1) and 3 (2), the clock
また、位相切換部30内の90度位相遅延部31は、入力されたA相用クロック信号の立ち上がりタイミングから位相を90度(50マイクロセカンド)遅延させた検出開始信号を信号変化検出部32へ出力しているため、信号変化検出部32でA相電圧信号とB相電圧信号のオンオフ変化(立ち上がり、立ち下がりタイミング)を検出可能な時間はt3〜t10の200マイクロセカンドの範囲となる。これは、A相電圧信号とB相電圧信号のオンオフ変化の重なりが予想されるタイミングはt6とt9であり、t3〜t10の範囲でこの重なりの前後のタイミングを検出できればよいためである。例えばt1〜t3の範囲ではこの重なりタイミングが発生しないため、位相切換部30はA相電圧信号とB相電圧信号のオンオフ変化をすべて検出できなくても問題ない。
The 90-degree
A相電圧信号とB相電圧信号は前述したように各スイッチング部のIGBT7とIGBT8のコレクタ〜エミッタ端子間の電圧のオンオフ変化タイミングを示す信号であるため、スイッチング制御部16から出力される図3(3)に示すA相用スイッチング信号、又は図3(4)に示すB相用スイッチング信号がハイレベルの期間(オンデューティーの期間)にIGBT7とIGBT8がオンとなり、この結果、A相電圧信号とB相電圧信号の各信号がローレベルとなる。図5で説明したようにスイッチング制御部16は、入力電圧検出部40で検出した交流電圧の瞬時電圧が大きくなるにつれてオンデューティーを減少させるため、図5の期間1の例として説明したように、AC電圧波形の位相0度から時間の経過と共に、オンデューティーは減少し、これに対応してA相電圧信号とB相電圧信号の各信号がローレベルとなる時間(パルスのオフ時間)も減少する。
なお、これ以降、特に断りがない限り『相電圧オンデューティ』は、A相電圧信号又はB相電圧信号の1周期の期間に対してこれらの信号がローレベルとなる期間の割合を示す。
As described above, the A-phase voltage signal and the B-phase voltage signal are signals indicating the ON / OFF change timing of the voltage between the collector and emitter terminals of the IGBT 7 and IGBT 8 of each switching unit, and are therefore output from the switching
Hereinafter, unless otherwise specified, “phase voltage on-duty” indicates a ratio of a period during which these signals are at a low level with respect to a period of one cycle of the A-phase voltage signal or the B-phase voltage signal.
なお、スイッチング制御部16は、基本的に同じオンデューティーでIGBT7とIGBT8を制御するが、部品のバラツキにより例えば2%程度だけA相電圧信号とB相電圧信号の相電圧オンデューティが異なる場合がある。
The switching
図3においてスイッチング制御部16がA相電圧信号とB相電圧信号の相電圧オンデューティを60%(120マイクロセカンド)にした場合、近接するA相電圧信号とB相電圧信号のオンオフ変化タイミングは、t4とt6、及びt9とt7になる。
In FIG. 3, when the switching
位相切換部30内の信号変化検出部32はt3で検出開始信号の立ち上がりが入力されると、タイマー部36に対して計時の開始を指示し、t3の時点を時間の基準としてA相電圧信号とB相電圧信号のオンオフ変化(立ち上がり、又は立ち下がり)が発生するまでの時間を計時する。信号変化検出部32はA相電圧信号とB相電圧信号のいずれかでオンオフ変化が発生すると、その時までの時間をタイマー部36から読み出してオンオフ変化の種別情報、例えば『A相電圧信号の立ち上がり』と共にタイマー部36から読み出した時間を1つのオンオフ変化時間のデータとして記憶部33へ記憶させる。
When the rising edge of the detection start signal is input at t3, the signal
従ってt3〜t10の範囲内でt3を基準としたt4(32マイクロセカンド)、t6(52マイクロセカンド)、t7(132マイクロセカンド)、t9(152マイクロセカンド)までの4つのオンオフ変化時間とこれらの種別情報が記憶部33に記憶される。信号変化検出部32は、検出開始信号の次の立ち上がりがt10で入力されると1周期記憶完了のフラグを記憶部33に記憶させる。そして信号変化検出部32は、次のA相電圧信号とB相電圧信号のオンオフ変化の監視を開始すると共に、検出開始信号の次の立ち上がりを監視する。
Therefore, in the range of t3 to t10, four on-off change times from t4 (32 microseconds), t6 (52 microseconds), t7 (132 microseconds), and t9 (152 microseconds) with reference to t3, and these The type information is stored in the
時間差算出部34は記憶部33に記憶される1周期記憶完了のフラグを監視し、このフラグを検出した場合、このフラグを消去すると共に、他に記憶されているオンオフ変化の種別と、これに対応するオンオフ変化時間をすべて記憶部33から読み出した後に記憶部33の記憶内容を消去し、記憶部33から読み出したオンオフ変化時間から時間差Aと時間差Bを算出して位相切換判定部35へ出力する。従って図3の場合、時間差算出部34は時間差Aを20マイクロセカンド、時間差Bを20マイクロセカンドと算出して出力する。
The time
なお、時間差算出部34は時間差Aと時間差Bを算出するための条件、つまり、タイマー部36が計時を開始してからA相電圧信号とB相電圧信号のそれぞれ立ち上がりと立ち下がりまでの4つの時間が記憶部34にすべてそろった状態でなければ、それぞれ時間差の算出と出力を実行しない。これは前述したように各相電圧信号の検出範囲を限定しているためであり、検出範囲外でオンオフ変化がある場合は2つの相電圧信号のオンオフ変化の重なりタイミングがないからである。
The time
位相切換判定部35は内部に<期間遷移条件>と<実行動作>の内容と時間差閾値とを記憶しており、以下に説明する<期間遷移条件>に合致するか否かを判定し、合致した場合、この条件と対応する<実行動作>を行なった後に期間移行カウンタ部37のカウント値(期間識別値)を更新し、次の期間に移行する。なお、この期間識別値は図5で説明した期間1〜期間6と対応している。また、前述したように、位相切換判定部35から出力される更新指示の信号によってこの期間識別値が1〜6に、また、6の次は1に順次更新される。また、期間遷移条件に当てはまらない場合と、時間差Aと時間差Bが入力されない場合は何もしないで現在の状態を維持する。
期間1:<期間遷移条件>時間差Aと時間差Bが共に時間差閾値未満、<実行動作>位相差信号をハイレベルにして期間識別値を2に更新(期間2へ移行)。
期間2:<期間遷移条件>時間差Aが時間差閾値未満、<実行動作>位相差信号をローレベルにして期間識別値を3に更新(期間3へ移行)。
期間3:<期間遷移条件>スイッチング制御部16から出力されるオンデューティ値が減少方向から増加方向に変化、<実行動作>期間識別値を4に更新(期間4へ移行)。
期間4:<期間遷移条件>時間差Aと時間差Bが共に時間差閾値未満、<実行動作>位相差信号をハイレベルにして期間識別値を5に更新(期間5へ移行)。
期間5:<期間遷移条件>時間差Bが時間差閾値未満、<実行動作>位相差信号をローレベルにして期間識別値を6に更新(期間6へ移行)。
期間6:<期間遷移条件>スイッチング制御部16から出力されるオンデューティ値が増加方向から減少方向に変化、<実行動作>期間識別値を1に更新(期間1へ移行)。
The phase switching
Period 1: <period transition condition> Time difference A and time difference B are both less than the time difference threshold, <execution operation> The phase difference signal is set to high level, and the period identification value is updated to 2 (transition to period 2).
Period 2: <period transition condition> time difference A is less than time difference threshold, <execution operation> phase difference signal is set to low level, and period identification value is updated to 3 (transition to period 3).
Period 3: <period transition condition> The on-duty value output from the switching
Period 4: <period transition condition> Both time difference A and time difference B are less than the time difference threshold, <execution operation> The phase difference signal is set to high level, and the period identification value is updated to 5 (transition to period 5).
Period 5: <Period transition condition> Time difference B is less than the time difference threshold, <Execution operation> The phase difference signal is set to low level, and the period identification value is updated to 6 (transition to Period 6).
Period 6: <Period transition condition> The on-duty value output from the switching
図3の場合、位相切換判定部35は、期間移行カウンタ部が示す期間識別値が1(期間1)であるため、予め定めた時間差閾値(5マイクロセカンド)と、入力された時間差A(20マイクロセカンド)と時間差B(20マイクロセカンド)とをそれぞれ比較し、時間差Aと時間差Bは共に時間差閾値より大きく期間遷移条件に当てはまらないため、現状のまま位相差信号をローレベルにしたままとする。
In the case of FIG. 3, since the period identification value indicated by the period transition counter unit is 1 (period 1), the phase switching
この時間差A又は時間差Bがゼロとなった時にA相電圧信号とB相電圧信号のオンオフ変化が重なるタイミングとなる。本願では位相切換部30が時間差Aと時間差Bを監視し、前述した期間遷移条件に従ってB相用クロック信号の位相を180度から11度(6マイクロセカンド)だけ遅延させることでA相電圧信号とB相電圧信号のオンオフ変化が重なるタイミングを回避する。なお、この位相11度と対応する時間の6マイクロセカンドが位相シフト時間である。
When the time difference A or the time difference B becomes zero, the on-off change of the A-phase voltage signal and the B-phase voltage signal is overlapped. In the present application, the
本実施例ではIGBT7とIGBT8で発生するスイッチングの最大遅延時間から時間差閾値を5マイクロセカンドと規定しているため、位相シフト時間をこれよりも長い時間である6マイクロセカンドに規定している。これにより、A相電圧信号とB相電圧信号のオンオフ変化が重なるタイミングを確実に回避することができる。このオンオフ変化が重なるタイミングの回避動作については後で詳細に説明する。 In this embodiment, since the time difference threshold is defined as 5 microseconds from the maximum switching delay time generated in the IGBT 7 and IGBT 8, the phase shift time is defined as 6 microseconds, which is longer than this. Thereby, it is possible to reliably avoid the timing at which the on / off changes of the A-phase voltage signal and the B-phase voltage signal overlap. The avoidance operation at the timing when the on / off changes overlap will be described in detail later.
図4はIGBT7とIGBT8でスイッチングされた電圧のタイミング関係を説明する説明図であり、図5で説明した期間4の区間においてスイッチング制御部16が出力する各相用のスイッチング信号のオンデューティが増加する場合を示している。なお、この図は期間4の区間であるため位相切換信号がローベルの時、つまり、A相用クロック信号とB相用クロック信号の位相差が180度の場合を示している。
FIG. 4 is an explanatory diagram for explaining the timing relationship of the voltages switched by the IGBT 7 and the IGBT 8, and the on-duty of the switching signal for each phase output by the switching
図4において横軸は時間であり、縦軸はそれぞれの信号の電圧を示している。図4(1)はA相用クロック信号、図4(2)はB相用クロック信号、図4(3)はA相用スイッチング信号、図4(4)はB相用スイッチング信号、図4(5)はA相電圧信号、図4(6)はB相電圧信号をそれぞれ示している。また、t11〜t20は時刻を示している。 In FIG. 4, the horizontal axis represents time, and the vertical axis represents the voltage of each signal. 4 (1) is the A phase clock signal, FIG. 4 (2) is the B phase clock signal, FIG. 4 (3) is the A phase switching signal, FIG. 4 (4) is the B phase switching signal, and FIG. (5) shows the A phase voltage signal, and FIG. 4 (6) shows the B phase voltage signal. Further, t11 to t20 indicate time.
各クロック信号や各スイッチング信号、各相電圧信号の説明は図3で説明したため省略する。
図4(3)と図4(4)に示すように、スイッチング制御部16は出力する各相用のスイッチング信号のオンデューティーを入力電圧検出部40で検出した交流電圧の瞬時電圧が大きくなるに従って減少させ、図4(5)と図4(6)に示すA相電圧信号とB相電圧信号の相電圧オンデューティが30%(60マイクロセカンド)となった場合、時間差算出部34が算出するt15〜t16の時間差Aとt18〜t19の時間差Bは共に40マイクロセカンドとなる。この算出された時間差Aと時間差Bが入力された位相切換判定部35は、期間移行カウンタ部37が出力する期間識別値が4(期間4)であるため、期間遷移条件の期間4の条件、つまり、時間差Aと時間差Bが共に時間差閾値未満ではなく期間遷移条件に当てはまらないため、現状のまま位相切換信号をローレベルにしたままとする。
The description of each clock signal, each switching signal, and each phase voltage signal has been described with reference to FIG.
As shown in FIGS. 4 (3) and 4 (4), the switching
図6はIGBT7とIGBT8でスイッチングされた電圧のタイミング関係を説明する説明図であり、図5で説明した期間1において、スイッチング制御部16がIGBT7とIGBT8を駆動するスイッチング信号のオンデューティを入力電圧検出部40で検出した交流電圧の瞬時電圧が大きくなるに従って減少させる場合を示している。この結果、A相電圧信号とB相電圧信号のオンオフ変化が重なるタイミングが近づいて、時間差A又と時間差Bが共に時間差閾値よりも小さくなったため、位相切換判定部35が位相切換信号を切り換えて期間1から期間2に移行した場合を示している。
FIG. 6 is an explanatory diagram for explaining the timing relationship between the voltages switched by the IGBT 7 and the IGBT 8. In the period 1 described with reference to FIG. 5, the switching
図6において横軸は時間であり、縦軸はそれぞれの信号の電圧を示している。図6(1)はA相用クロック信号、図6(2)はB相用クロック信号、図6(3)はA相電圧信号、図6(4)はB相電圧信号、図6(5)は位相切換信号、図6(6)は期間移行カウンタ部37のカウント値で示される期間(期間識別値)をそれぞれ示している。また、t21〜t35は時刻を示している。
In FIG. 6, the horizontal axis represents time, and the vertical axis represents the voltage of each signal. 6 (1) is the A phase clock signal, FIG. 6 (2) is the B phase clock signal, FIG. 6 (3) is the A phase voltage signal, FIG. 6 (4) is the B phase voltage signal, and FIG. ) Indicates a phase switching signal, and FIG. 6 (6) indicates a period (period identification value) indicated by the count value of the period
図6(1)に示すようにt22で検出開始信号が立ち上がると、前述したように信号変化検出部32は検出開始信号の立ち上がり時点をタイマー部36が計時する基準として、A相電圧信号とB相電圧信号の立ち上がり/立ち下がりが発生する時間をタイマー部36から取得し、A相及びB相のオンオフ変化時間として記憶部33へ記憶させる。一方、時間差算出部34は記憶部33から取り出したオンオフ変化時間から時間差Aと時間差Bを算出して位相切換判定部35へ出力する。なお、以降の説明においては、時間差Aと時間差Bが算出されるまでの過程は同じであるため、時間差Aと時間差Bが算出された時点から説明する。
When the detection start signal rises at t22 as shown in FIG. 6 (1), the signal
図5で説明した電源装置1の入力電圧の半周期を6分割した期間のうち期間1にあるとき、図6(3)と図6(4)と図6(6)に示すように、スイッチング制御部16は入力電圧検出部40で検出した交流電圧の瞬時電圧が大きくなるに従ってオンデューティーを減少させて、A相電圧信号とB相電圧信号の相電圧オンデューティを52%(104マイクロセカンド)にした場合、時間差算出部34はt24〜t25の時間差Aとt27〜t28の時間差Bとを共に4マイクロセカンドと算出する。
When the half period of the input voltage of the power supply device 1 described in FIG. 5 is divided into six periods, the switching is performed as shown in FIGS. 6 (3), 6 (4), and 6 (6). The
この時間差が入力された位相切換判定部35は、期間移行カウンタ部37から入力された期間識別値が1(期間1)であるため、期間遷移条件の期間1の条件、つまり、時間差Aと時間差Bが共に時間差閾値未満であり期間遷移条件に当てはまると判断し、次の検出開始信号の立ち上がりであるt29で位相切換信号をローレベルからハイレベルにすると共に、期間移行カウンタ部37に更新指示を出力するため期間識別値は1から2に更新される。
Since the period identification value input from the period
一方ハイレベルの位相切換信号が入力されたクロック切換部17は、B相用クロック信号を現在の180度遅延クロック信号から191度遅延クロック信号に切り換えてスイッチング制御部16へ出力する。この結果、図6(2)に示すようにt32のB相クロック信号の立ち上がりはt30のA相クロック信号の立ち下がりから6マイクロセカンド(位相シフト時間)遅れた信号となる。
On the other hand, the
このため、t31〜t33の時間差Aはクロック信号切り換え前の4マイクロセカンドからクロック信号切り換え後の10マイクロセカンドになり、t34〜t35の時間差Bはクロック信号切り換え前の4マイクロセカンドからクロック信号切り換え後の2マイクロセカンドとなる。ただし、t34のA相電圧信号の立ち上がりよりもt35のB相電圧信号の立ち下がりが遅れており、さらに期間2の区間はスイッチング制御部16がオンデューティを減少させる方向であるため、期間2の区間では時間差Bは増加する方向になり、図6ではA相電圧信号の立ち上がりとB相電圧信号の立ち下がりが重なることはない。
For this reason, the time difference A between t31 and t33 is changed from 4 microseconds before the clock signal switching to 10 microseconds after the clock signal switching, and the time difference B between t34 and t35 is after the clock signal switching from 4 microseconds before the clock signal switching. 2 microseconds. However, the fall of the B-phase voltage signal at t35 is delayed from the rise of the A-phase voltage signal at t34, and the period of
この区間2において位相切換判定部35は、時間差算出部34で算出された時間差Aが10マイクロセカンドであり時間差閾値よりも大きいため、期間遷移条件の期間2の条件、つまり、時間差Aが時間差閾値未満の条件を満たさないため、位相切換判定部35は位相切換信号をハイレベルにしたままとする。
In this
図7はIGBT7とIGBT8でスイッチングされた電圧のタイミング関係を説明する説明図であり、図5で説明した期間2において、スイッチング制御部16がIGBT7とIGBT8を駆動するスイッチング信号のオンデューティを入力電圧検出部40で検出した交流電圧の瞬時電圧が大きくなるに従って減少させる場合を示している。この結果、
時間差Aが時間差閾値よりも小さくなり、位相切換判定部35が位相切換信号を切り換えて期間2から期間3に移行した場合を示している。
FIG. 7 is an explanatory diagram for explaining the timing relationship between the voltages switched by the IGBT 7 and the IGBT 8. In the
In this example, the time difference A is smaller than the time difference threshold, and the phase switching
図7において横軸は時間であり、縦軸はそれぞれの信号の電圧を示している。図7(1)はA相用クロック信号、図7(2)はB相用クロック信号、図7(3)はA相電圧信号、図7(4)はB相電圧信号、図7(5)は位相切換信号、図7(6)は期間移行カウンタ部37のカウント値で示される期間をそれぞれ示している。また、t41〜t53は時刻を示している。
In FIG. 7, the horizontal axis represents time, and the vertical axis represents the voltage of each signal. 7 (1) is the A phase clock signal, FIG. 7 (2) is the B phase clock signal, FIG. 7 (3) is the A phase voltage signal, FIG. 7 (4) is the B phase voltage signal, and FIG. ) Indicates the phase switching signal, and FIG. 7 (6) indicates the period indicated by the count value of the period
図5で説明した電源装置1の入力電圧の半周期を6分割した期間のうち期間2にあるとき、図7(3)と図7(4)と図7(6)に示すように、スイッチング制御部16は入力電圧検出部40で検出した交流電圧の瞬時電圧が大きくなるに従ってオンデューティーを減少させて、A相電圧信号とB相電圧信号の相電圧オンデューティを49%(98マイクロセカンド)にした場合、時間差算出部34はt43〜t44の時間差Aを4マイクロセカンド、t45〜t46の時間差Bを8マイクロセカンドと算出する。
When the half period of the input voltage of the power supply device 1 described in FIG. 5 is divided into six periods, the switching is performed as shown in FIGS. 7 (3), 7 (4), and 7 (6). The
この時、位相切換判定部35は、期間移行カウンタ部37から入力された期間識別値が2(期間2)であるため、期間遷移条件の期間2の条件、つまり、時間差Aが時間差閾値未満の条件を満たしているため、位相切換判定部35はt47で位相切換信号をハイレベルからローレベルにすると共に、期間移行カウンタ部37に更新指示を出力するため期間識別値は2から3に更新される。
At this time, since the period identification value input from the period
一方、ローレベルの位相切換信号が入力されたクロック切換部17は、B相用クロック信号を現在の191度遅延クロック信号から180度遅延クロック信号に切り換えてスイッチング制御部16へ出力する。この結果、図7(2)に示すようにB相クロック信号の立ち上がりはA相クロック信号の立ち下がりに同期した信号となる。
On the other hand, the
このため、t49〜t50の時間差Aはクロック信号を切り換える前の4マイクロセカンドからクロック信号切り換え後の2マイクロセカンドになり、t52〜t53の時間差Bはクロック信号切り換え前の8マイクロセカンドからクロック信号切り換え後の2マイクロセカンドとなる。ただし、t49のB相電圧信号の立ち上がりよりもt50のA相電圧信号の立ち下がりが遅れており、また、時間差Bが示す期間ではt52のA相電圧信号の立ち上がりよりもt53のB相電圧信号の立ち下がりが遅れており、さらに期間3の区間はスイッチング制御部16がオンデューティを減少させる方向であるため、期間3の区間では時間差Aと時間差Bは増加する方向になり、A相電圧信号の立ち上がりとB相電圧信号の立ち下がりが時間的に重なることはない。
Therefore, the time difference A between t49 and t50 is changed from 4 microseconds before switching the clock signal to 2 microseconds after the clock signal switching, and the time difference B between t52 and t53 is switched from 8 microseconds before the clock signal switching. The latter 2 microseconds. However, the fall of the A phase voltage signal at t50 is delayed from the rise of the B phase voltage signal at t49, and during the period indicated by the time difference B, the B phase voltage signal at t53 than the rise of the A phase voltage signal at t52. Since the switching
この期間3において位相切換判定部35は、期間遷移条件の期間3の条件、つまり、スイッチング制御部16から出力されるオンデューティ値が減少方向から増加方向に変化した場合に該当しないため、位相切換判定部35は時間差Aと時間差Bの値に係わらずに位相切換信号をローレベルにしたままとする。
なお、この期間3において位相切換判定部35は、前述した期間3の条件に該当した場合、期間移行カウンタ部37に更新指示を出力するため、期間識別値は3から4に更新される。
In this period 3, the phase switching
Note that in this period 3, the phase switching
図8はIGBT7とIGBT8でスイッチングされた電圧のタイミング関係を説明する説明図であり、図5で説明した電源装置1の入力電圧の半周期を6分割した期間のうち期間4にあるとき、スイッチング制御部16が入力電圧検出部40で検出した交流電圧の瞬時電圧が小さくなるに従ってオンデューティーを増加させる場合を示している。この結果、A相電圧信号とB相電圧信号のオンオフ変化が重なるタイミングが近づいて、時間差Aと時間差Bが共に時間差閾値よりも小さくなり、位相切換判定部35が位相切換信号を切り換えて期間4から期間5に移行した場合を示している。
FIG. 8 is an explanatory diagram for explaining the timing relationship of the voltages switched by the IGBT 7 and the IGBT 8. When the half cycle of the input voltage of the power supply device 1 described in FIG. The case where the on-duty is increased as the instantaneous voltage of the AC voltage detected by the input
図8において横軸は時間であり、縦軸はそれぞれの信号の電圧を示している。図8(1)はA相用クロック信号、図8(2)はB相用クロック信号、図8(3)はA相電圧信号、図8(4)はB相電圧信号、図8(5)は位相切換信号、図8(6)は期間移行カウンタ部37のカウント値で示される期間をそれぞれ示している。また、t61〜t75は時刻を示している。
In FIG. 8, the horizontal axis represents time, and the vertical axis represents the voltage of each signal. 8 (1) is the A phase clock signal, FIG. 8 (2) is the B phase clock signal, FIG. 8 (3) is the A phase voltage signal, FIG. 8 (4) is the B phase voltage signal, and FIG. ) Indicates the phase switching signal, and FIG. 8 (6) indicates the period indicated by the count value of the period
図5で説明した電源装置1の入力電圧の半周期を6分割した期間のうち期間4にあるとき、図8(3)と図8(4)と図8(6)に示すように、スイッチング制御部16は入力電圧検出部40で検出した交流電圧の瞬時電圧が小さくなるに従ってオンデューティーを増加させて、A相電圧信号とB相電圧信号の相電圧オンデューティを48%(96マイクロセカンド)にした場合、時間差算出部34はt63〜t64の時間差Aとt67〜t68の時間差Bとを共に4マイクロセカンドと算出する。
When the half period of the input voltage of the power supply device 1 described in FIG. 5 is in
この時、位相切換判定部35は、期間移行カウンタ部37から入力された期間識別値が4(期間4)であるため、期間遷移条件の期間4の条件、つまり、時間差Aと時間差Bが共に時間差閾値未満であり期間遷移条件に該当すると判断し、次の検出開始信号の立ち上がりであるt69で位相切換信号をローレベルからハイレベルにすると共に、期間移行カウンタ部37に更新指示を出力するため期間識別値は4から5(期間5)に更新される。
At this time, since the period identification value input from the period
一方、ハイレベルの位相切換信号が入力されたクロック切換部17は、B相用クロック信号を現在の180度遅延クロック信号から191度遅延クロック信号に切り換えてスイッチング制御部16へ出力する。この結果、図8(2)に示すようにB相クロック信号は、t70のA相クロック信号の立ち下がりからt71のB相クロック信号の立ち上がりまで6マイクロセカンド(位相シフト時間)遅れた信号となる。
On the other hand, the
このため、時間差算出部34で算出されたt72〜t73の時間差Aはクロック信号切り換え前の4マイクロセカンドからクロック信号切り換え後の2マイクロセカンドになり、t74〜t75の時間差Bはクロック信号切り換え前の4マイクロセカンドからクロック信号切り換え後の10マイクロセカンドとなる。ただしt72のA相電圧信号の立ち下がりよりもt73のB相電圧信号の立ち上がりが遅れており、さらに期間5の区間はスイッチング制御部16がオンデューティを増加させる方向であるため、期間5のA相電圧信号では時間差Aは増加する方向になり、図8においてA相電圧信号の立ち上がりとB相電圧信号の立ち下がりが重なることはない。
Therefore, the time difference A between t72 and t73 calculated by the time
この期間5において位相切換判定部35は算出された時間差Bが10マイクロセカンドであり時間差閾値よりも大きいため、期間遷移条件の期間5の条件、つまり、時間差Bが時間差閾値未満の条件を満たさないため、位相切換判定部35は位相切換信号をハイレベルにしたままとする。
In this period 5, the phase switching
図9はIGBT7とIGBT8でスイッチングされた電圧のタイミング関係を説明する説明図であり、図5で説明した電源装置1の入力電圧の半周期を6分割した期間のうち期間5にあるとき、スイッチング制御部16が入力電圧検出部40で検出した交流電圧の瞬時電圧が小さくなるに従ってオンデューティーを増加させる場合を示している。この結果、A相電圧信号とB相電圧信号のオンオフ変化が重なるタイミングが近づいて、時間差Bが時間差閾値よりも小さくなり、位相切換判定部35が位相切換信号を切り換えて期間5から期間6に移行した場合を示している。
FIG. 9 is an explanatory diagram for explaining the timing relationship of the voltages switched by the IGBT 7 and the IGBT 8. When the half cycle of the input voltage of the power supply device 1 described in FIG. The case where the on-duty is increased as the instantaneous voltage of the AC voltage detected by the input
図9において横軸は時間であり、縦軸はそれぞれの信号の電圧を示している。図9(1)はA相用クロック信号、図9(2)はB相用クロック信号、図9(3)はA相電圧信号、図9(4)はB相電圧信号、図9(5)は位相切換信号、図9(6)は期間移行カウンタ部37のカウント値で示される期間をそれぞれ示している。また、t81〜t94は時刻を示している。
In FIG. 9, the horizontal axis represents time, and the vertical axis represents the voltage of each signal. 9 (1) is the A phase clock signal, FIG. 9 (2) is the B phase clock signal, FIG. 9 (3) is the A phase voltage signal, FIG. 9 (4) is the B phase voltage signal, and FIG. ) Indicates the phase switching signal, and FIG. 9 (6) indicates the period indicated by the count value of the period
図5で説明した電源装置1の入力電圧の半周期を6分割した期間のうち期間5にあるとき、図9(3)と図9(4)と図9(6)に示すように、スイッチング制御部16は入力電圧検出部40で検出した交流電圧の瞬時電圧が小さくなるに従ってオンデューティーを増加させて、A相電圧信号とB相電圧信号の相電圧オンデューティを51%(102マイクロセカンド)にした場合、時間差算出部34はt83〜t84の時間差Aを8マイクロセカンド、t86〜t87の時間差Bを4マイクロセカンドと算出する。
As shown in FIGS. 9 (3), 9 (4), and 9 (6), when the half period of the input voltage of the power supply device 1 described in FIG. The
この時、位相切換判定部35は、期間移行カウンタ部37から入力された期間識別値が5(期間5)であるため、期間遷移条件の期間5の条件、つまり、時間差Bが時間差閾値未満の条件を満たしているため、位相切換判定部35はt88で位相切換信号をハイレベルからローレベルにすると共に、期間移行カウンタ部37に更新指示を出力するため期間識別値は5から6に更新される。
At this time, since the period identification value input from the period
一方、ローレベルの位相切換信号が入力されたクロック切換部17は、B相用クロック信号を現在の191度遅延クロック信号から180度遅延クロック信号に切り換えてスイッチング制御部16へ出力する。この結果、図9(2)に示すようにB相クロック信号はA相クロック信号の立ち下がりに同期した信号となる。
On the other hand, the
このため、t91〜t92の時間差Aはクロック信号切り換え前の8マイクロセカンドからクロック信号切り換え後の2マイクロセカンドになり、t93〜t94の時間差Bはクロック信号切り換え前の4マイクロセカンドからクロック信号切り換え後の2マイクロセカンドとなる。ただし、t91のA相電圧信号の立ち下がりよりもt92のB相電圧信号の立ち上がりが遅れており、また、時間差Bが示す期間ではt93のB相電圧信号の立ち下がりよりもt94のA相電圧信号の立ち上がりが遅れており、さらに期間6の区間はスイッチング制御部16がオンデューティを増加させる方向であるため、期間6では時間差Aと時間差Bとが共に増加する方向になり、A相電圧信号の立ち上がりとB相電圧信号の立ち下がりが時間的に重なることはない。
Therefore, the time difference A between t91 and t92 is changed from 8 microseconds before the clock signal switching to 2 microseconds after the clock signal switching, and the time difference B between t93 and t94 is after the clock signal switching from 4 microseconds before the clock signal switching. 2 microseconds. However, the rising of the B-phase voltage signal at t92 is delayed from the falling of the A-phase voltage signal at t91, and during the period indicated by the time difference B, the A-phase voltage at t94 than the falling of the B-phase voltage signal at t93. Since the rising edge of the signal is delayed and the period 6 is the direction in which the
この期間6において位相切換判定部35は、期間遷移条件の期間6の条件、つまり、スイッチング制御部16から出力されるオンデューティ値が増加方向から減少方向に変化した場合に該当しないため、位相切換判定部35は位相切換信号をローレベルにしたままとする。
なお、この期間6において位相切換判定部35は、前述した期間6の条件に該当した場合は、期間移行カウンタ部37に更新指示を出力するため、期間識別値は6から1に更新される。
In this period 6, the phase switching
Note that in this period 6, the phase switching
以上説明したように、位相切換部30の動作によってスイッチング制御部16が、A相電圧検出部10とB相電圧検出部9で検出されたIGBT7とIGBT8のスイッチングによるA相電圧信号とB相電圧信号の2つの電圧の立ち上がりと立ち下がりのタイミングに基づいて、B相用クロック信号の位相を位相180度と位相191度のいずれかの位相に切り換えてA相用スイッチング信号とB相用スイッチング信号の位相差を制御している。このため、A相スイッチング部21とB相スイッチング部22内部でのIGBT7とIGBT8のスイッチングタイミングの時間的な重なりを回避してノイズの発生を低減させることができる。
As described above, the switching
また、位相180度での動作を基本とし、IGBT7とIGBT8のスイッチングタイミングの時間的な重なりが発生する前に一時的に位相191度に切り換えて、極力、位相差191度での動作時間を短く、また、位相差180度での動作を長くし、全体として位相差180度での動作時間の割合を大きくすることができるため、全体として位相差180度を前提としたインターリーブ方式における入力電流のリップル低減などの効果を損なわないようにすることができる。 Also, based on the operation at 180 degrees, the switching time of the IGBT 7 and IGBT 8 is temporarily switched to 191 degrees before the time overlap occurs, and the operation time at the phase difference of 191 degrees is shortened as much as possible. In addition, since the operation at the phase difference of 180 degrees can be lengthened and the ratio of the operation time at the phase difference of 180 degrees as a whole can be increased, the input current in the interleaving method assuming the phase difference of 180 degrees as a whole Effects such as ripple reduction can be prevented from being impaired.
また、温度、電流、各スイッチング部で使用されるIGBT7やIGBT8の個々の特性の違いなどで生じるスイッチングのターンオン/ターンオフ時間のバラツキも含めてA相用スイッチング信号とB相用スイッチング信号の位相差を制御しているため、従来の方式のように、スイッチング素子のターンオン/ターンオフ時間のバラツキの最大値を考慮して予め大きく規定した2つのスイッチング信号の位相差よりも、本願の方式の方が位相差を小さく設計することができ、位相差180度を前提としたインターリーブ方式における入力電流のリップル低減などの効果を損なわないようにすることができる。 Also, the phase difference between the A-phase switching signal and the B-phase switching signal, including variations in switching turn-on / turn-off time caused by differences in temperature, current, and individual characteristics of the IGBT 7 and IGBT 8 used in each switching unit. Therefore, as in the conventional method, the method of the present application is more effective than the phase difference between two switching signals that are defined in advance in consideration of the maximum variation of the turn-on / turn-off time of the switching element. The phase difference can be designed to be small, and the effects such as the ripple reduction of the input current in the interleave method based on the phase difference of 180 degrees can be prevented from being impaired.
1 電源装置
2 入力端子
3 入力端子
4 整流器
5 インダクタ
6 インダクタ
7 IGBT(A相スイッチング素子)
8 IGBT(B相スイッチング素子)
9 A相電圧検出部(第1電圧検出手段)
10 B相電圧検出部(第2電圧検出手段)
11 ダイオード
12 ダイオード
13 平滑コンデンサ
14 正極電圧出力端
15 負極電圧出力端
16 スイッチング制御部
17 クロック切換部
18 クロック発生部
19 遅延信号発生部
20 クロック信号発生部(クロック信号発生手段)
21 A相スイッチング部(第1スイッチング部)
21a 入力端
21b 出力端
21c 共通端
21d 信号端
22 B相スイッチング部(第2スイッチング部)
22a 入力端
22b 出力端
22c 共通端
22d 信号端
30 位相切換部(位相切換手段)
31 90度位相遅延部
32 信号変化検出部
33 記憶部
34 時間差算出部
35 位相切換判定部
36 タイマー部
37 期間移行カウンタ部
40 入力電圧検出部
DESCRIPTION OF SYMBOLS 1
8 IGBT (B-phase switching element)
9 A phase voltage detector (first voltage detector)
10 B-phase voltage detector (second voltage detector)
DESCRIPTION OF SYMBOLS 11
21 A-phase switching unit (first switching unit)
31 90-degree
Claims (2)
前記第1スイッチング部を駆動するための第1スイッチング信号と前記第2スイッチング部を駆動するための第2スイッチング信号を予め定められ位相差を持たせて生成するスイッチング制御部と、
前記第1スイッチング部でスイッチングされた電圧を検出し、第1電圧検出信号を出力する第1電圧検出部と、
前記第2スイッチング部でスイッチングされた電圧を検出し、第2電圧検出信号を出力する第2電圧検出部とを備えるインターリーブ方式の電源装置であって、
前記スイッチング制御部は、前記第1電圧検出信号と前記第2電圧検出信号のそれぞれ立ち上がりと立ち下がりのタイミングに基づいて前記位相差を変えることを特徴とする電源装置。
A rectifier for rectifying the AC power inputted, a first switching unit and second switching unit connected in parallel to the voltage rectified by the rectifier is input from the first switching unit and the second switching unit A smoothing capacitor that smoothes the output voltage ;
A switching control unit that generates a first switching signal for driving the first switching unit and a second switching signal for driving the second switching unit with a predetermined phase difference;
A first voltage detection unit that detects a voltage switched by the first switching unit and outputs a first voltage detection signal;
A power supply device of an interleave type comprising a second voltage detection unit that detects a voltage switched by the second switching unit and outputs a second voltage detection signal ;
The power supply apparatus, wherein the switching control unit changes the phase difference based on rising and falling timings of the first voltage detection signal and the second voltage detection signal, respectively.
前記第1電圧検出信号の立ち上がりと前記第2電圧検出信号の立ち下がりの間の第1時間差と、前記第1電圧検出信号の立ち下がりと前記第2電圧検出信号の立ち上がりの間の第2時間差のいずれか一方が予め定めた時間差閾値未満の場合、前記第2位相差を選択し、
その後、前記第1時間差又は前記第2時間差のいずれか一方が前記時間差閾値未満となった時、前記第1位相差を選択することを特徴とする請求項1記載の電源装置。 The switching control unit generates the first switching signal and the second switching signal by selecting either the first phase difference that is the phase difference or a second phase difference that is larger than the first phase difference;
A first time difference between the rising edge of the first voltage detection signal and the falling edge of the second voltage detection signal, and a second time difference between the falling edge of the first voltage detection signal and the rising edge of the second voltage detection signal. If any one of these is less than a predetermined time difference threshold, the second phase difference is selected,
2. The power supply device according to claim 1, wherein the first phase difference is selected when one of the first time difference and the second time difference becomes less than the time difference threshold.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014215988A JP6274070B2 (en) | 2014-10-23 | 2014-10-23 | Power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014215988A JP6274070B2 (en) | 2014-10-23 | 2014-10-23 | Power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016086463A JP2016086463A (en) | 2016-05-19 |
JP6274070B2 true JP6274070B2 (en) | 2018-02-07 |
Family
ID=55973499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014215988A Active JP6274070B2 (en) | 2014-10-23 | 2014-10-23 | Power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6274070B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110971123B (en) * | 2018-09-28 | 2023-05-12 | 三垦电气株式会社 | Interleaved converter, control method thereof and interleaved power factor improving circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4672363B2 (en) * | 2004-12-28 | 2011-04-20 | 株式会社東芝 | Converter power circuit |
JP2007195282A (en) * | 2006-01-17 | 2007-08-02 | Renesas Technology Corp | Power unit |
JP4374033B2 (en) * | 2007-02-26 | 2009-12-02 | 株式会社ルネサステクノロジ | Switching power supply circuit |
JP2009219303A (en) * | 2008-03-12 | 2009-09-24 | Mitsubishi Electric Corp | Dc/dc power converter |
JP5280766B2 (en) * | 2008-08-06 | 2013-09-04 | Tdkラムダ株式会社 | DCDC converter, switching power supply and uninterruptible power supply |
EP2750277B1 (en) * | 2008-09-01 | 2019-05-08 | Mitsubishi Electric Corporation | Converter circuit and motor drive control apparatus, air-conditioner, refrigerator, and induction heating cooker provided with the circuit |
JP5293312B2 (en) * | 2009-03-19 | 2013-09-18 | 株式会社デンソー | Power supply |
JP5593729B2 (en) * | 2010-02-18 | 2014-09-24 | 株式会社村田製作所 | PFC converter |
JP2012060796A (en) * | 2010-09-09 | 2012-03-22 | Denso Corp | Multiphase dc/dc converter circuit |
JP5958153B2 (en) * | 2012-07-30 | 2016-07-27 | 株式会社富士通ゼネラル | DC power supply |
-
2014
- 2014-10-23 JP JP2014215988A patent/JP6274070B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016086463A (en) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8963453B2 (en) | Method and apparatus for synchronization of pulse width modulation | |
JP5023788B2 (en) | Control device and control method for power conversion device | |
EP2673868B1 (en) | Input current shaping for transition and discontinuous mode power converter | |
JP5429388B2 (en) | Power converter | |
EP2086099A2 (en) | Controller for use in a resonant direct current/direct current converter | |
EP3109990B1 (en) | Semiconductor devices and methods for dead time optimization | |
KR20140005278A (en) | Digital phase adjustment for multi-phase power converters | |
JP6471936B2 (en) | Power converter and control method of power converter | |
US9467048B2 (en) | Voltage generator | |
JP5974646B2 (en) | Control device for three-level power conversion circuit | |
JP4911241B1 (en) | Power converter | |
JP5256844B2 (en) | Control device and control method for power conversion device | |
JP6898882B2 (en) | Power converter control device | |
JP6274070B2 (en) | Power supply | |
US9673735B2 (en) | Power converter | |
JP6329504B2 (en) | Motor drive control device and motor drive control method | |
US11722087B2 (en) | PWM signal measurement device, motor drive control device, PWM signal measurement method, and motor drive control method | |
US20140001992A1 (en) | Control Circuit with Frequency Hopping for Permanent Magnet Motor Control | |
JP6358861B2 (en) | Insulation resistance measuring device | |
JP5853360B2 (en) | Power converter control method and power converter | |
US11804797B2 (en) | Motor controller, motor system and method for controlling motor | |
JP5857757B2 (en) | Charging device and program thereof | |
JP6194694B2 (en) | Power converter | |
JP2014233185A (en) | Drive control method of switched reluctance motor and drive controller of switched reluctance motor | |
WO2017145242A1 (en) | Converter circuit, inverter circuit, and power conversion device for air conditioner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6274070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |