JP6263538B2 - マルチメディアデータ処理のための方法及びシステム - Google Patents
マルチメディアデータ処理のための方法及びシステム Download PDFInfo
- Publication number
- JP6263538B2 JP6263538B2 JP2015531281A JP2015531281A JP6263538B2 JP 6263538 B2 JP6263538 B2 JP 6263538B2 JP 2015531281 A JP2015531281 A JP 2015531281A JP 2015531281 A JP2015531281 A JP 2015531281A JP 6263538 B2 JP6263538 B2 JP 6263538B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- pixel block
- data
- memory
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 112
- 238000000034 method Methods 0.000 title claims description 76
- 230000008569 process Effects 0.000 claims description 46
- 238000005192 partition Methods 0.000 description 62
- 238000006073 displacement reaction Methods 0.000 description 12
- 230000006835 compression Effects 0.000 description 8
- 238000007906 compression Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 5
- 230000008520 organization Effects 0.000 description 4
- 108700042768 University of Wisconsin-lactobionate solution Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 241000023320 Luma <angiosperm> Species 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- YPJMOVVQKBFRNH-UHFFFAOYSA-N 1-(9-ethylcarbazol-3-yl)-n-(pyridin-2-ylmethyl)methanamine Chemical compound C=1C=C2N(CC)C3=CC=CC=C3C2=CC=1CNCC1=CC=CC=N1 YPJMOVVQKBFRNH-UHFFFAOYSA-N 0.000 description 1
- 229930091051 Arenine Natural products 0.000 description 1
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 1
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
- G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
- H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/28—Using a specific disk cache architecture
- G06F2212/282—Partitioned cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
X≧BA−X及び<BA−(X+ピクセルブロック領域の幅)、及び
Y≧BA−Y及び<BA−(Y+ピクセルブロック領域の高さ)
であるかどうかが決定される。ここで、BAは、1つ又は複数のピクセルブロック領域の各々のベースアドレスである。
X≧BA−X及び<BA−(X+ピクセルブロック領域の幅)、及び
Y≧BA−Y及び<BA−(Y+ピクセルブロック領域の高さ)
であるかどうかが決定される。ここで、BAは、1つ又は複数のピクセルブロック領域の各々のベースアドレスであり、(X,Y)は、第1の基準領域に関連付けられた位置座標である。
Claims (4)
- マルチメディアピクセルブロック領域データのフレームについてキャッシュメモリを動作させるプロセスであって、
前記キャッシュメモリを複数のキャッシュバンクに分割することと、
パイプラインスロット内でデータ読み出し及び書き込み動作をスケジューリングすることであって、フロントスロット動作とDMAスロット動作とバックスロット動作とをスケジューリングすることを含む、前記スケジューリングすることと、
前記パイプラインスロットのデータ読み出し及び書き込み動作を連続的に前記キャッシュバンクを介して、前記キャッシュバンク上の複数のパスを介して実行することと、
を含み、
前記フロントスロット動作が、メインメモリからフェッチされるべき参照データを決定して前記参照データをフェッチするためにメインメモリフェッチ命令を発生することによりデータを処理することを含み、
前記DMAスロット動作が、前記メインメモリから前記参照データをフェッチして前記フェッチされた参照データをバンク内のピクセルブロック領域に割り当てることによりデータを処理することを含み、
前記バックスロット動作が、マルチメディアデータに関連するデータのフレームを処理するために予想フレームを構成するために前記参照データを読み出すことによりデータを処理することを含む、プロセス。 - 請求項1に記載のプロセスであって、
前記キャッシュメモリを3つのキャッシュバンクの第1のキャッシュメモリと3つのキャッシュバンクの第2のキャッシュメモリとに分割することを更に含む、プロセス。 - 請求項1に記載のプロセスであって、
前記実行することが、
第1のキャッシュバンク上でフロントスロット動作を実行することと、
その後、前記第1のキャッシュバンク上でDMAスロット動作を実行する間に第2のキャッシュバンク上でフロントスロット動作を実行することと、
その後、前記第1のキャッシュバンク上でバックスロット動作を実行する一方で、前記第2のキャッシュバンク上でDMAスロット動作を実行する間に第3のキャッシュバンク上でフロントスロット動作を実行することと、
その後、前記第2のキャッシュバンク上で第1のバックスロット動作を実行する間に前記第3のキャッシュバンク上で第1のDMAスロット動作を実行することと、
その後、前記第3のキャッシュバンク上で第1のバックスロット動作を実行することと、
を含む、プロセス。 - 請求項1に記載のプロセスであって、
前記実行することが、
第1のキャッシュバンク上で第1のフロントスロット動作を実行することと、
その後、前記第1のキャッシュバンク上で第1のDMAスロット動作を実行する間に第2のキャッシュバンク上で第1のフロントスロット動作を実行することと、
その後、前記第1のキャッシュバンク上で第1のバックスロット動作を実行する一方で、前記第2のキャッシュバンク上で第1のDMAスロット動作を実行する間に第3のキャッシュメモリ上でフロントスロット動作を実行することと、
その後、前記第2のキャッシュバンク上で第1のバックスロット動作を実行する間に前記第3のキャッシュバンク上で第1のDMAスロット動作を実行することと、
その後、前記第3のキャッシュバンク上で第1のバックスロット動作を実行することと、
前記第1のキャッシュバンク上で第2のDMAスロット動作を実行する前に前記第1のキャッシュバンクから全てのデータを削除することと、
を含む、プロセス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/606,237 US20140071146A1 (en) | 2012-09-07 | 2012-09-07 | Methods and systems for multimedia data processing |
US13/606,237 | 2012-09-07 | ||
PCT/US2013/058765 WO2014039969A1 (en) | 2012-09-07 | 2013-09-09 | Methods and systems for multimedia data processing |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015534169A JP2015534169A (ja) | 2015-11-26 |
JP2015534169A5 JP2015534169A5 (ja) | 2016-10-27 |
JP6263538B2 true JP6263538B2 (ja) | 2018-01-17 |
Family
ID=50232825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015531281A Active JP6263538B2 (ja) | 2012-09-07 | 2013-09-09 | マルチメディアデータ処理のための方法及びシステム |
Country Status (4)
Country | Link |
---|---|
US (2) | US20140071146A1 (ja) |
JP (1) | JP6263538B2 (ja) |
CN (1) | CN104603834A (ja) |
WO (1) | WO2014039969A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10085016B1 (en) * | 2013-01-18 | 2018-09-25 | Ovics | Video prediction cache indexing systems and methods |
US20150193907A1 (en) * | 2014-01-08 | 2015-07-09 | Nvidia Corporation | Efficient cache management in a tiled architecture |
US9762919B2 (en) * | 2014-08-28 | 2017-09-12 | Apple Inc. | Chroma cache architecture in block processing pipelines |
WO2016143336A1 (ja) * | 2015-03-10 | 2016-09-15 | 日本電気株式会社 | 動画像符号化装置、動画像符号化方法及び動画像符号化プログラムを記憶する記録媒体 |
CN105323586B (zh) * | 2015-04-07 | 2016-11-09 | 佛山世寰智能科技有限公司 | 一种用于多核并行视频编码和解码的共享内存接口 |
US10809928B2 (en) | 2017-06-02 | 2020-10-20 | Western Digital Technologies, Inc. | Efficient data deduplication leveraging sequential chunks or auxiliary databases |
CN107273310A (zh) * | 2017-06-30 | 2017-10-20 | 浙江大华技术股份有限公司 | 一种多媒体数据的读取方法、装置、介质及设备 |
US10503608B2 (en) | 2017-07-24 | 2019-12-10 | Western Digital Technologies, Inc. | Efficient management of reference blocks used in data deduplication |
CN108521871B (zh) * | 2017-08-31 | 2020-12-18 | 深圳市大疆创新科技有限公司 | 编码方法、解码方法以及编码装置和解码装置 |
US10863190B2 (en) * | 2018-06-14 | 2020-12-08 | Tencent America LLC | Techniques for memory bandwidth optimization in bi-predicted motion vector refinement |
CN114026853A (zh) * | 2019-06-07 | 2022-02-08 | 弗劳恩霍夫应用研究促进协会 | 基于区域的帧内块复制 |
TW202129591A (zh) * | 2019-09-20 | 2021-08-01 | 日商索尼股份有限公司 | 圖像處理裝置及圖像處理方法以及程式 |
CN112862725B (zh) * | 2021-03-12 | 2023-10-27 | 上海壁仞智能科技有限公司 | 用于计算的方法、计算设备和计算机可读存储介质 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5353418A (en) * | 1989-05-26 | 1994-10-04 | Massachusetts Institute Of Technology | System storing thread descriptor identifying one of plural threads of computation in storage only when all data for operating on thread is ready and independently of resultant imperative processing of thread |
US6219688B1 (en) * | 1993-11-30 | 2001-04-17 | Texas Instruments Incorporated | Method, apparatus and system for sum of plural absolute differences |
US20030163643A1 (en) * | 2002-02-22 | 2003-08-28 | Riedlinger Reid James | Bank conflict determination |
US9137541B2 (en) * | 2003-05-23 | 2015-09-15 | Broadcom Corporation | Video data cache |
US7336284B2 (en) * | 2004-04-08 | 2008-02-26 | Ati Technologies Inc. | Two level cache memory architecture |
US20050286777A1 (en) * | 2004-06-27 | 2005-12-29 | Roger Kumar | Encoding and decoding images |
US20060050976A1 (en) * | 2004-09-09 | 2006-03-09 | Stephen Molloy | Caching method and apparatus for video motion compensation |
US20070008323A1 (en) * | 2005-07-08 | 2007-01-11 | Yaxiong Zhou | Reference picture loading cache for motion prediction |
US7427990B2 (en) * | 2006-01-30 | 2008-09-23 | Ati Technologies, Inc. | Data replacement method and circuit for motion prediction cache |
JP2007279829A (ja) * | 2006-04-03 | 2007-10-25 | Fuji Xerox Co Ltd | 画像処理装置およびプログラム |
US7649538B1 (en) * | 2006-11-03 | 2010-01-19 | Nvidia Corporation | Reconfigurable high performance texture pipeline with advanced filtering |
JP2010102623A (ja) * | 2008-10-27 | 2010-05-06 | Nec Electronics Corp | キャッシュメモリ及びその制御方法 |
US8510496B1 (en) * | 2009-04-27 | 2013-08-13 | Netapp, Inc. | Scheduling access requests for a multi-bank low-latency random read memory device |
US8458405B2 (en) * | 2010-06-23 | 2013-06-04 | International Business Machines Corporation | Cache bank modeling with variable access and busy times |
-
2012
- 2012-09-07 US US13/606,237 patent/US20140071146A1/en not_active Abandoned
-
2013
- 2013-09-09 JP JP2015531281A patent/JP6263538B2/ja active Active
- 2013-09-09 CN CN201380046732.8A patent/CN104603834A/zh active Pending
- 2013-09-09 WO PCT/US2013/058765 patent/WO2014039969A1/en active Application Filing
-
2014
- 2014-11-12 US US14/539,526 patent/US9612962B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150074318A1 (en) | 2015-03-12 |
CN104603834A (zh) | 2015-05-06 |
JP2015534169A (ja) | 2015-11-26 |
US9612962B2 (en) | 2017-04-04 |
US20140071146A1 (en) | 2014-03-13 |
WO2014039969A1 (en) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6263538B2 (ja) | マルチメディアデータ処理のための方法及びシステム | |
US10542276B2 (en) | Data caching method and apparatus for video decoder | |
US9762919B2 (en) | Chroma cache architecture in block processing pipelines | |
US8619862B2 (en) | Method and device for generating an image data stream, method and device for reconstructing a current image from an image data stream, image data stream and storage medium carrying an image data stream | |
JP2008061156A (ja) | 動画像処理装置 | |
US10585803B2 (en) | Systems and methods for addressing a cache with split-indexes | |
JP2010119084A (ja) | 高速動き探索装置及びその方法 | |
US8963809B1 (en) | High performance caching for motion compensated video decoder | |
US20120147023A1 (en) | Caching apparatus and method for video motion estimation and compensation | |
US10757430B2 (en) | Method of operating decoder using multiple channels to reduce memory usage and method of operating application processor including the decoder | |
US20210233280A1 (en) | Encoding device control method and device, and storage medium | |
US10580107B2 (en) | Automatic hardware ZLW insertion for IPU image streams | |
US9363524B2 (en) | Method and apparatus for motion compensation reference data caching | |
CN103034455B (zh) | 基于预先解码分析的数据信息缓存管理方法及*** | |
TWI418219B (zh) | 用於動態補償系統之資料映像方法及快取記憶體系統 | |
CN103327340B (zh) | 一种整数搜索方法及装置 | |
US8908777B2 (en) | Memory request ordering for a motion compensation process, implemented by a picture processing apparatus, a picture processing method, and a picture processing program | |
CN107797757B (zh) | 影像处理***中的快取存储器管理方法及装置 | |
TWI597979B (zh) | 與影像處理系統中之快取記憶體相關的記憶體管理方法及記憶體管理裝置 | |
JP6740549B2 (ja) | 動画像符号化装置、方法、プログラム、および動画像符号化システム | |
Sanghvi | 2D cache architecture for motion compensation in a 4K ultra-HD AVC and HEVC video codec system | |
Afonso et al. | Energy-aware motion and disparity estimation system for 3D-HEVC with run-time adaptive memory hierarchy | |
TWI513282B (zh) | 快取記憶體管理裝置及應用該快取記憶體管理裝置之動態影像系統及方法 | |
TWI517695B (zh) | 晶片內/晶片外記憶體管理 | |
Zuo et al. | A Cache Hardware design for H. 264 encoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160903 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6263538 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |