JP6263162B2 - トランジスタ - Google Patents
トランジスタ Download PDFInfo
- Publication number
- JP6263162B2 JP6263162B2 JP2015248717A JP2015248717A JP6263162B2 JP 6263162 B2 JP6263162 B2 JP 6263162B2 JP 2015248717 A JP2015248717 A JP 2015248717A JP 2015248717 A JP2015248717 A JP 2015248717A JP 6263162 B2 JP6263162 B2 JP 6263162B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- conductivity type
- transistor
- soi
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005855 radiation Effects 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 230000005669 field effect Effects 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 description 21
- 238000007599 discharging Methods 0.000 description 19
- 239000002245 particle Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
図8(a)にnチャネル電界効果トランジスタを内蔵する従来の完全空乏型SOI−IC50の構造を示した斜視図、図8(b)にその上面図、図8(c)に当該SOI−IC50が内蔵するトランジスタの回路記号図を、それぞれ示す。図8(a)に示すように、SOI−IC50は、Si等の基板51上にSiO2膜等の絶縁基板52を設け、このSiO2膜等の絶縁基板52上にnチャネル電界効果トランジスタを設けた構成となっている。トランジスタには、ボディ54(p型半導体)、ソース53(n型半導体)、ドレイン55(n型半導体)、ゲート電極56が設けられ、図8(c)に示す回路を形成している。
11・・・Si基板
12・・・絶縁性基板
13・・・ソース
14・・・ドレイン
15・・・ボディ
16・・・電荷排出用端子(ボディ端子)
17・・・ゲート電極
20・・・Si活性層
21・・・電荷排出用端子
Claims (4)
- 絶縁性基板と、
前記絶縁性基板上に形成されたシリコン層と、
前記シリコン層に形成され、第1導電型であるボディ(P−)、第2導電型であるソース(N+)、ドレイン(N+)からなる部分と、
前記ボディ(P−)及び前記ソース(N+)にボディ(P−)と同一導電型で接合され、前記ソース(N+)より低い電位が供給されるボディ端子(P+)と、
を具備し、
前記ボディ(P−)において放射線によって発生した正電荷は、前記ボディ端子(P+)を介して当該トランジスタ外に流出し、
前記ボディ端子(P+)は、前記ボディ(P−)と同一導電型であること、
を特徴とする完全空乏型のトランジスタ。 - 絶縁性基板と、
前記絶縁性基板上に形成されたシリコン層と、
前記シリコン層に形成され、第1導電型であるボディ(P−)、第2導電型であるソース(N+)、ドレイン(N+)からなる部分と、
前記ボディ(P−)及び前記ソース(N+)にボディ(P−)と同一導電型で接合され、前記ソース(N+)より低い電位が供給されるボディ端子(P+)と、
を具備し、
前記ボディ(P−)において放射線によって発生した正電荷は、前記ボディ端子(P+)を介して当該トランジスタ外に流出し、
前記ボディ端子(P+)には、nチャネル電界効果トランジスタでは、GND電位が供給されていること、
を特徴とする完全空乏型のトランジスタ。 - 絶縁性基板と、
前記絶縁性基板上に形成されたシリコン層と、
前記シリコン層に形成され、第1導電型であるボディ(N−)、第2導電型であるソース(P+)、ドレイン(P+)からなる部分と、
前記ボディ(N−)及び前記ソース(P+)にボディ(N−)と同一導電型で接合され、前記ソース(P+)より高い電位が供給されるボディ端子(N+)と、
を具備し、
前記ボディ(N−)において放射線によって発生した負電荷は、前記ボディ端子(N+)を介して当該トランジスタ外に流出し、
前記ボディ端子(N+)は、前記ボディ(N−)と同一導電型であること、
を特徴とする完全空乏型のトランジスタ。 - 絶縁性基板と、
前記絶縁性基板上に形成されたシリコン層と、
前記シリコン層に形成され、第1導電型であるボディ(N−)、第2導電型であるソース(P+)、ドレイン(P+)からなる部分と、
前記ボディ(N−)及び前記ソース(P+)にボディ(N−)と同一導電型で接合され、前記ソース(P+)より高い電位が供給されるボディ端子(N+)と、
を具備し、
前記ボディ(N−)において放射線によって発生した負電荷は、前記ボディ端子(N+)を介して当該トランジスタ外に流出し、
前記ボディ端子(N+)には、pチャネル電界効果トランジスタでは、電源の電位が供給されていること、
を特徴とする完全空乏型のトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015248717A JP6263162B2 (ja) | 2015-12-21 | 2015-12-21 | トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015248717A JP6263162B2 (ja) | 2015-12-21 | 2015-12-21 | トランジスタ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014211200A Division JP2015035617A (ja) | 2014-10-15 | 2014-10-15 | トランジスタ及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016040851A JP2016040851A (ja) | 2016-03-24 |
JP6263162B2 true JP6263162B2 (ja) | 2018-01-17 |
Family
ID=55541085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015248717A Expired - Lifetime JP6263162B2 (ja) | 2015-12-21 | 2015-12-21 | トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6263162B2 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63241967A (ja) * | 1987-03-30 | 1988-10-07 | Toshiba Corp | 絶縁基板型misトランジスタ |
SE461490B (sv) * | 1987-08-24 | 1990-02-19 | Asea Ab | Mos-transistor utbildad paa ett isolerande underlag |
JPH01268063A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | Mos型半導体装置 |
JP2969833B2 (ja) * | 1990-07-09 | 1999-11-02 | ソニー株式会社 | Mis型半導体装置 |
JPH04159769A (ja) * | 1990-10-23 | 1992-06-02 | Nec Corp | 半導体集積回路 |
JPH04259259A (ja) * | 1991-02-14 | 1992-09-14 | Nippondenso Co Ltd | 薄膜soi構造のmisトランジスタ |
JPH0758629A (ja) * | 1993-08-11 | 1995-03-03 | Nec Kansai Ltd | 半導体装置 |
DE69426056T2 (de) * | 1993-10-26 | 2001-05-10 | Ibm | Abhärtung gegen die Auslösung von Einzelereignissen für die VLSI-Technologie ohne die Schaltungen neu zu gestalten |
JP3364559B2 (ja) * | 1995-10-11 | 2003-01-08 | 三菱電機株式会社 | 半導体装置 |
JP2000269509A (ja) * | 1999-01-11 | 2000-09-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3437132B2 (ja) * | 1999-09-14 | 2003-08-18 | シャープ株式会社 | 半導体装置 |
JP2001135821A (ja) * | 1999-11-04 | 2001-05-18 | Sony Corp | 半導体装置の製造方法 |
JP2001185731A (ja) * | 1999-12-24 | 2001-07-06 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2015
- 2015-12-21 JP JP2015248717A patent/JP6263162B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2016040851A (ja) | 2016-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5036719B2 (ja) | 耐放射線性のあるアイソレーション構造及びその製造方法 | |
US8972819B2 (en) | Memory circuit incorporating radiation-hardened memory scrub engine | |
US7808056B2 (en) | Semiconductor integrated circuit device | |
JP2015536574A (ja) | 改善された放射線特性を有する集積回路 | |
US10930640B2 (en) | Intelligent diode structures | |
US20190296013A1 (en) | Process enhancement using double sided epitaxial on substrate | |
US7649216B1 (en) | Total ionizing dose radiation hardening using reverse body bias techniques | |
Camplani et al. | CMOS IC radiation hardening by design | |
US8519483B1 (en) | Semiconductor device having a high resistance to ionizing radiation | |
US9165917B2 (en) | In-line stacking of transistors for soft error rate hardening | |
US10658464B2 (en) | MOS transistor for radiation-tolerant digital CMOS circuits | |
US10930646B2 (en) | Circuit and method of forming the same | |
JP6263162B2 (ja) | トランジスタ | |
Wallden | Radiation induced effects in electronic devices and radiation hardening by design techniques | |
JP5351796B2 (ja) | 半導体回路 | |
JP2015035617A (ja) | トランジスタ及び半導体装置 | |
JP2012256928A (ja) | トランジスタ及び半導体装置 | |
JP2013085272A (ja) | 半導体回路 | |
CN116885010B (zh) | 一种P型DSOI FinFET器件和抗单粒子效应反相器 | |
Borel et al. | Gate grounded n-MOS sensibility to ionizing dose | |
JP2003031811A (ja) | トランジスタ及び半導体装置 | |
JP2011054772A (ja) | 半導体装置 | |
US7732840B2 (en) | Semiconductor device | |
JP6656968B2 (ja) | Esd保護素子を有する半導体装置 | |
JP2006140325A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6263162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |